JP2010272553A - マスクブランクの欠陥検査装置および欠陥検査方法、ならびに半導体装置の製造方法 - Google Patents

Abstract

【課題】マスクブランクの欠陥の存在および種類を正確かつ簡便に検査することのできるマスクブランクの欠陥検査装置および欠陥検査方法を提供する。
【解決手段】光源１から発するＥＵＶ光ＢＭをマスクブランクＭＢの所定の被検査領域に照射し、被検査領域から散乱する反射光を捕獲して、暗視野検出像を検出した後、この暗視野検出像を２次元の検出信号に変えて２次元アレイセンサーＳＥに取り込む。一方で、光源１から発するＥＵＶ光ＢＭの一部を分岐して、光源１から発するＥＵＶ光ＢＭの光強度を計測することにより、光源１から発するＥＵＶ光ＢＭの光強度から閾値を算出する。上記検出信号と上記閾値とを比較して、マスクブランクＭＢの欠陥の有無を判定する。
【選択図】図１

Description

本発明は、極短波長光を用いたＥＵＶＬ（Extreme UltraViolet Lithography）用のマスクブランクの欠陥検査装置および欠陥検査法、ならびにそれらを用いた半導体装置の製造技術に関し、特に、微細パターンに対応する欠陥検出感度の高い多層膜マスクブランクの欠陥検査に適用して有効な技術に関するものである。

半導体装置は、回路パターンが描かれた原版であるマスクに露光光を照射し、上記回路パターンを、縮小光学系を介して半導体基板上に転写する光リソグラフィ工程を繰り返し行うことによって、大量生産されている。

近年、半導体デバイスの微細化が進み、光リソグラフィの露光波長をより短くして解像度を上げる方法が検討されている。これまでは波長１９３ｎｍのフッ化アルゴン（ＡｒＦ）エキシマレーザを用いたＡｒＦリソグラフィが開発されてきたが、それよりもはるかに短い露光波長、例えば波長１３．５ｎｍを用いた光リソグラフィの開発が進んでいる。

この波長域では透過マスクが物質の光吸収の関係で使えないため、モリブデン（Ｍｏ）とシリコン（Ｓｉ）との多層膜などによる反射（ブラッグ反射）を利用した多層膜反射基板がＥＵＶＬ用のマスクブランクとして使用される。多層膜反射は一種の干渉を利用した反射である。ＥＵＶＬ用マスクは、石英ガラス基板または低熱膨張ガラス基板の上にＭｏとＳｉとの多層膜などが被着されたマスクブランク上に吸収体パターンが形成されている。

ＥＵＶＬでは、露光波長が１３．５ｎｍと極めて短いことから、ごく僅かな高さの異常がＥＵＶＬ用マスク上に発生した場合でも露光波長の数分の１程度に至り、その高さの異常に起因して反射率の局所的な差が生じ、転写の際、欠陥を生じさせる。従って、ＥＵＶＬ用マスクは、従来の透過マスクと比較して欠陥転写に関して質的に大きな差がある。

吸収体パターンを形成する前段階でのマスクブランク欠陥検査には、レーザ光をマスクブランクに対して斜めから照射し、その乱反射光から異物を検出する検査方法と、マスクパターン露光に用いる波長と同じ波長のＥＵＶ光を用いて欠陥を検出する同波長（at wavelength）欠陥検査法とがある。後者の方法として、例えば特開２００３−１１４２００号公報（特許文献１）には暗視野像を用いる方法が開示されており、特開平６−３４９７１５号公報（特許文献２）には明視野を用いるＸ線顕微鏡法が開示されている。また、米国特許出願公開第２００４／００５７１０７号明細書（特許文献３）には、暗視野を用いて欠陥を検出し、フレネルゾーンプレートを用いた明視野系で欠陥同定を行う暗視野明視野併用法が開示されている。

また、従来の透過マスクブランクの検査には、レーザ光をマスクブランクに対して斜めから照射し、その乱反射光から異物を検出する検査方法と、明視野像（顕微鏡像）を検出する検査方法とがある。後者の方法の変形として、例えば特開２００１−１７４４１５号公報（特許文献４）および特開２００２−３３３３１３号公報（特許文献５）には、検出像信号の非対称性から凸欠陥か凹欠陥かを判別する技術が開示されている。

また、特開平１１−３５４４０４号公報（特許文献６）には、剥離可能なパターンを多層膜マスク上に形成して実際にパターン転写を行い、その転写されたパターンを検査することにより多層膜欠陥を検査する方法が開示されている。

また、特開２００５−２４１２９０号公報（特許文献７）には、検査光の強度が変動する際の対処法として、光学マスクのパターン欠陥検査の場合ではあるが、照射強度をモニタして検出信号に補正を与える手段が開示されている。

また、特開２００７−２１９１３０号公報（特許文献８）には、ドット状パターンの暗視野検出像の信号強度が最大となるフォーカス位置および／またはホール状パターンの暗視野検出像の信号強度が最大となるフォーカス位置に設定して、マスクブランクの欠陥検出を行う方法が掲示されている。

特開２００３−１１４２００号公報 特開平６−３４９７１５号公報 米国特許出願公開第２００４／００５７１０７号明細書 特開２００１−１７４４１５号公報 特開２００２−３３３３１３号公報 特開平１１−３５４４０４号公報 特開２００５−２４１２９０号公報 特開２００７−２１９１３０号公報

しかしながら、前述したマスクブランクの欠陥検査技術について、本発明者が検討したところ、以下のことが明らかとなった。

例えば前述の特許文献１に開示されたＥＵＶ光を用いた暗視野検出法は、欠陥部は輝点として感度良く検出できるものの、マスクブランクの表面特性または照明光源強度の差に起因して変動する信号レベルを考慮した検出信号処理法ではない。

また、例えば前述の特許文献２に開示された明視野を用いたＸ線顕微鏡法では、多層膜の反射率のみを調べるため、位相の変化をおこさせる欠陥の全てを検出することはできない。

また、例えば前述の特許文献３に開示された明視野検査と暗視野検査とを兼ね備える方法は、高速な暗視野検査が可能ではあるが、検査装置が複雑であり、検出感度が高くなく、また、信号レベルを考慮した検出信号処理法ではない。

また、例えば前述の特許文献４、５に開示されたレーザを用いる方法は、検出すべき欠陥のサイズが検査波長と比べて十分小さく感度が不足する。さらに、この方法は多層膜の表面のみの凹凸欠陥を検出する方法であり、多層膜の内部に存在してＥＵＶ光反射の異常を発生させる欠陥を捉えることができない。

また、例えば前述の特許文献６に開示されたように、剥離可能なパターンを多層膜マスク上に形成して実際にパターン転写を行い、転写されたパターンを検査することにより多層膜欠陥を検査する方法は、位相欠陥を検出することはできるが、実際にパターン転写を行う工程が必要であり、検査としては煩雑である。

また、例えば前述の特許文献７には、照明光源強度の変動に起因して変動する信号レベルを考慮した検出信号処理法が開示されているが、この方法は、照明光源強度の変動量に応じて収集した検出信号の全ての画素強度に補正する変数を乗算する工程を必要とし、欠陥認識処理前の演算量が膨大となる。

また前述したいずれの検査方法でも、修正が困難な欠陥が検出された場合は、たとえ微小サイズの欠陥であっても、そのマスクブランクは不良品として取り扱われ、処分されることになる。

本発明の目的は、マスクブランクの欠陥の存在および種類を正確かつ簡便に検査することのできるマスクブランクの欠陥検査装置および欠陥検査方法を提供することにある。

また、本発明の他の目的は、反射型マスクの製造歩留まりを向上させることにより、反射型露光方法を採用した半導体装置の製造コストを低減することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの一実施の形態を簡単に説明すれば、次のとおりである。

この実施の形態は、マスクブランクの検査装置である。このマスクブランク検査装置は、マスクブランクを載置してＸ軸およびＹ軸方向に移動可能なステージと、ＥＵＶ光を発する光源と、光源から発するＥＵＶ光を捕集して、マスクブランクの所定の被検査領域を照射する照明光学系と、被検査領域から散乱する反射光を捕集して、結像させる結像光学系と、結像光学系で得られた検出像を２次元の信号として取り込み、検出信号として保有する画像検出器と、光源から発するＥＵＶ光の一部を分岐して、光源から発するＥＵＶ光の光強度を計測する照明光強度モニタと、照明光強度モニタで得られた光源から発するＥＵＶ光の光強度から閾値を算出する閾値設定回路と、画像検出器で検出された信号と閾値設定回路で算出された閾値とを比較する閾値比較回路とから構成される。

また、この実施の形態は、マスクブランクの検査方法である。マスクブランクの欠陥は、光源から発するＥＵＶ光をマスクブランクの所定の被検査領域に照射する工程と、被検査領域から散乱する反射光を捕獲して、暗視野検出像を検出する工程と、暗視野検出像を２次元の検出信号に変えて画像検出器に取り込む工程と、光源から発するＥＵＶ光の一部を分岐して、光源から発するＥＵＶ光の光強度を計測する工程と、光源から発するＥＵＶ光の光強度から閾値を算出する工程と、検出信号と閾値とを比較して、マスクブランクの欠陥の有無を判定する工程とを含む工程により検査される。

また、この実施の形態は、ＥＵＶ光を実質的に吸収する吸収体パターンがマスクブランク上に形成された反射型マスクを用いて、吸収体パターンを半導体基板に投影露光する工程を有する半導体装置の製造方法である。上記吸収体パターンの設計工程は、マスクブランクの欠陥を検査する工程と、欠陥の位置情報を記憶する工程と、予め準備しておいた吸収体パターンの位置情報と欠陥の位置情報とを比較する工程と、欠陥が吸収体パターンの位置に障害を与えると判断した場合には、吸収体パターンの配置位置を変更する、または吸収体パターンの一部の形状を変更する工程とを含み、上記反射型マスクの形成工程は、前述した工程により設計された吸収体パターンと、マスクブランクとの相対位置とを決定する工程と、決定した相対位置に基づいて、マスクブランク上に吸収体パターンを形成する工程とを含む。さらに、マスクブランクの欠陥は、光源から発するＥＵＶ光をマスクブランクの所定の被検査領域に照射する工程と、被検査領域から散乱する反射光を捕獲して、暗視野検出像を検出する工程と、暗視野検出像を２次元の検出信号に変えて画像検出器に取り込む工程と、光源から発するＥＵＶ光の一部を分岐して、光源から発するＥＵＶ光の光強度を計測する工程と、光源から発するＥＵＶ光の光強度から閾値を算出する工程と、検出信号と閾値とを比較して、マスクブランクの欠陥の有無を判定する工程とを含む工程により検査される。

本願において開示される発明のうち、代表的なものの一実施の形態によって得られる効果を簡単に説明すれば以下のとおりである。

マスクブランクの欠陥検査において、マスクブランクの欠陥の存在および種類を正確かつ簡便に検査することができる。また、このマスクブランクの欠陥検査によって欠陥が検出された場合であっても反射型マスクの製造を可能とすることにより、反射型マスクの製造歩留まりを向上させることができるので、反射型露光方法を採用した半導体装置の製造コストを低減することができる。

本発明の実施の形態１によるマスクブランクの検査装置の構成を説明する概略図である。 本発明の実施の形態１によるマスクブランクを説明する図である。（ａ）は検査対象であるマスクブランクの全体平面図、（ｂ）は同図（ａ）の一部を拡大して示す要部平面図、（ｃ）は凸部欠陥の様子を示す同図（ｂ）のＡ−Ａ′線に沿った要部断面図、および（ｄ）は凹部欠陥の様子を示す同図（ｂ）のＡ−Ａ′線に沿った要部断面図である。 本発明の実施の形態１による欠陥検出画像信号を説明する図である。 本発明の実施の形態１によるマスクブランク全体を検査するための検査領域の分割と走査方向とを示す平面図である。 本発明の実施の形態１による２種類のマスクブランクに対する欠陥検出画像の変動の一例を示す図である。 本発明の実施の形態１による２種類のマスクブランクからの検査画像信号と同期して設定される閾値の変動を概念的に示す図である。 本発明の実施の形態１による欠陥検査のフローを示すフローチャートである。 本発明の実施の形態２による反射型の回折格子を使用したマスクブランクの検査装置の構成の一部を説明する概略図である。 本発明の実施の形態２による他の反射型の回折格子を使用したマスクブランクの検査装置の構成の一部を説明する概略図である。 本発明の実施の形態３による基準マークが形成されたマスクブランクの全体を示す平面図である。 （ａ）および（ｂ）はそれぞれ本発明の実施の形態３による基準マークを拡大して示す平面図および同図（ａ）のＢ−Ｂ′線に沿った断面図である。 （ａ）および（ｂ）はそれぞれ本発明の実施の形態３による反射型マスクをパターン面側から見た平面図および反射型マスクのデバイスエリアにおける断面図である。 （ａ）および（ｂ）はそれぞれ本発明の実施の形態３による吸収体パターンの位置決めの一例を説明する平面図および吸収体パターンの位置決めの他の例を説明する平面図である。 本発明の実施の形態４による反射型露光装置の構成概念を示す図である。 本発明の実施の形態４による半導体装置の製造工程を示す半導体基板の要部断面図である。 図１５に続く半導体装置の製造工程中の図１５と同じ箇所の要部断面図である。 図１６に続く半導体装置の製造工程中の図１５と同じ箇所の要部断面図である。 図１７に続く半導体装置の製造工程中の図１５と同じ箇所の要部断面図である。 図１８に続く半導体装置の製造工程中の図１５と同じ箇所の要部断面図である。 図１９に続く半導体装置の製造工程中の図１５と同じ箇所の要部断面図である。

以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。

また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。また、以下の実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。

また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本実施の形態１によるマスクブランクの検査装置を、図１および図２を用いて説明する。図１はマスクブランクの検査装置の構成を説明する概略図である。図２（ａ）は検査対象であるマスクブランクの全体平面図、図２（ｂ）は同図（ａ）の一部を拡大して示す要部平面図、図２（ｃ）および（ｄ）は同図（ｂ）のＡ−Ａ′線に沿った要部断面図である。図２（ｃ）および（ｄ）には、互いに異なる形状を有する位相欠陥を示している。

図１に示すように、マスクブランク検査装置は、反射型のマスクブランクＭＢを載置するためのステージ２、ＥＵＶ光（検査光、照明光）ＢＭを発生する光源１、照明光学系ＣＩＯ、結像光学系ＤＰＯ、２次元アレイセンサー（画像検出器）ＳＥ、センサー回路５、パターンメモリ６、閾値設定回路８、閾値との比較回路９、タイミング制御回路１０、マスクステージ制御回路１１、位置回路１２、および装置全体の動作を制御するシステム制御コンピュータ１８などで構成される。

結像光学系ＤＰＯは、例えば集光ＮＡ＝０．２５、中心遮光ＮＡ＝０．１のシュバルツシルド光学系であり、倍率は２６倍である。欠陥の有無が検査されるマスクブランクＭＢをステージ２上に載置し、光源１から発する中心波長１３．５ｎｍのＥＵＶ光ＢＭを、照明光学系ＣＩＯを通してマスクブランクＭＢの所定の領域に照射する。マスクブランクＭＢからの反射光のうち欠陥部で散乱した光は、結像光学系ＤＰＯを介して収束ビームＳＬ１を形成し、２次元アレイセンサーＳＥ上に集光する。その結果、マスクブランクＭＢ上の欠陥は、２次元アレイセンサーＳＥで捉えられて検査画像の中で輝点として検出される。

ここで、図２を用いて、本実施の形態１によるマスクブランクの欠陥２１について説明する。通常、マスクブランクＭＢは、マスク基板ＭＳ上に、波長１３．５ｎｍのＥＵＶ光ＢＭの反射率が十分に得られるようにシリコン（Ｓｉ）とモリブデン（Ｍｇ）とを交互に積層した多層膜ＭＬを形成して製造される。さらに、表面を保護する目的でキャピング層（図示は省略）が最上層に形成されている。この多層膜ＭＬを形成する際に、マスク基板ＭＳ上に、例えば異物などの微細粒子が存在すると、多層膜ＭＬはその影響を受けて、図２（ｃ）に示すように、多層膜ＭＬの表面が凸形状になる所謂凸型の位相欠陥２２が発生する。逆に、マスク基板ＭＳ上に、例えば微小な窪みが存在すると、図２（ｄ）に示すように、多層膜ＭＬの表面が凹形状になる所謂凹型の位相欠陥２３が発生する。

さらに、前述した図１に示すように、光源１から射出され、照明光学系ＣＩＯで成形されたＥＵＶ光ＢＭは、多層膜ミラーＰＭで折り曲げられて、マスクブランクＭＢの被検査領域を照明する。ＥＵＶ光ＢＭの入射方向は、マスクブランクＭＢの法線方向とほぼ一致するように設定される。結像光学系ＤＰＯは、凹面ミラーＬ１と凸面ミラーＬ２とを備え、凹面ミラーＬ１の中心に出射開口が設けられたシュバルツシルド（Schwarzschild）光学系として構成される。マスクブランクＭＢの被検査領域で反射した光のうち、正反射方向およびその近傍に進行する鏡面反射光は、凸面ミラーＬ２によって遮断される。一方、散乱光は凹面ミラーＬ１に入射し、凹面ミラーＬ１と凸面ミラーＬ２との組み合わせ倍率に従って拡大投影され、凹面ミラーＬ１の出射開口を通過して多数のピクセルを有する２次元アレイセンサーＳＥに向かって出射される。

このような暗視野光学系を採用することにより、マスクブランクＭＢ上に欠陥が存在しない領域では散乱光が発生せず、鏡面反射光のみとなるので、結像光学系ＤＰＯには捕捉されず、２次元アレイセンサーＳＥには入射しない。一方、マスクブランクＭＢ上に欠陥が存在する部分では散乱光が発生して、結像光学系ＤＰＯに捕捉され、２次元アレイセンサーＳＥに入射する。そのため、欠陥が存在する部分に対応するピクセルだけ明るい信号を得ることができ、高いＳ／Ｎ比の検査を実現することができる。このようにして得られる２次元の検出信号は、センサー回路５を経由してパターンメモリ６に順次格納される。

このような欠陥検査の過程で、マスクブランクＭＢを照明するＥＵＶ光ＢＭの一部は、シリコン（Ｓｉ）とモリブデン（Ｍｏ）とを交互に７〜１０対だけ積層した薄膜状のビームスプリッタＢＳＰでほぼ９０度折り曲げられて、照明光強度モニタ７に入射する。ここで得られた照射光強度の情報は閾値設定回路８に送られ、後述する方法で欠陥検出画像に作用させる閾値を計算する。

なお、本実施の形態１によるマスクブランク検査装置では、マスクまたはマスクブランクＭＢにかかわる各種データファイル１３を参照することができる。また、計算された閾値を閾値格納ファイル１４に、後述する方法で検出した欠陥の情報を記憶装置１５にそれぞれ格納することができる。

次に、本実施の形態１による閾値と欠陥検出画像とから欠陥の存在を判別する方法を、図３を用いて説明する。図３は、前述した２次元アレイセンサーＳＥで得られてパターンメモリ６に格納された検査画像のうち、１次元方向に切り出した信号の一部を説明する図である。横軸は、１次元方向位置を表すピクセル番号、縦軸は各ピクセルの信号強度を示す。図３において検査画像は強度分布２４で表され、別途定めた閾値ＴＨ１を超えるピクセル位置が欠陥位置として認識される。ここでは、位相欠陥が２箇所見つかった例を示している。

ここで、欠陥の無い部分に相当する検査画像の強度は閾値ＴＨ１より低い。理想的な暗視野検査では、欠陥の無い領域の検査画像の強度は“０”になる。しかし、実際は、マスクブランクＭＢの表面ラフネスに起因する散乱光を捉える、または２次元アレイセンサーＳＥの電気的特性などに依存した暗電流成分などにより、バックグラウンドレベルＢＧの強度信号が現れる。さらに、様々な要因によるノイズ成分も含まれる。特に、マスクブランクＭＢの表面ラフネスに起因する散乱光の強度は、異なるマスクブランクＭＢでは異なる値をとり、また、ＥＵＶ光ＢＭの強度にばらつきが生じると変動する。

一方、検出の信頼性を高めるためには、ノイズを含めたバックグラウンドレベルＢＧより大きい閾値ＴＨ１を設定する必要があるが、大きすぎると、欠陥を見逃す恐れがある。従って、常に、検査画像の強度に適した閾値ＴＨ１を設定する必要がある。

次に、本実施の形態１によるマスクブランクＭＢの所定の領域内全面を検査する方法を、図４〜図６を用いて説明する。図４はマスクブランクＭＢの中の検査領域を示す平面図、図５は検出画像信号の変動の一例を示す図、図６は検出画像信号と同期して設定される閾値の変動の一例を示す図である。

結像光学系ＤＰＯが２次元アレイセンサーＳＥに検査画像を結像できる領域は、マスクランクＭＢ面上でたかだか０．５ｍｍ四方領域である。そこで、マスクブランクＭＢを搭載するステージ２を、例えば０．５ｍｍずつステップ送りしながら検査画像を繰り返し収集する。あるいは、ステージ２を連続移動させながら、これと同期するように２次元アレイセンサーＳＥを時間遅延積分（ＴＤＩ：Time Delay and Integration）動作させて、連続的に検査画像を収集する。図４に示すように、本実施の形態１では、検査領域２５を幅０．５ｍｍ程度の複数の短冊状領域２７に分割し、それぞれの短冊状領域２７において、矢印２６に示す方向に時間遅延積分動作により検査画像を収集するようにした。

次に、図５に示すように、複数の短冊状領域２７の検査画像を横に繋いで、その中の１次元検査画像の強度を抽出する。図５の横軸はステージの連続移動による積算変位を表しており、従って、検査時間を表していることにもなる。図５では、異なる２種類のマスクブランクに対する検査画像信号２８，２９の強度分布を重ねて示した。ここで、１つのマスクブランクの検査画像信号２８においてもバックグラウンドレベルが時間と共に変化している。これは、照明強度の変動によるものである。この状態で、例えば２８−１で示される欠陥部の検査画像信号を抽出するように閾値を固定しておくと、２８−２で示される欠陥部の検査画像信号が抽出できない可能性がある。また、異なるマスクブランクの検査画像信号２９に上記の固定された閾値を適用すると２９−１で示される欠陥部の検査画像信号が認識できない。

そこで、本実施の形態１では、図５に示される検査画像が収集されるときは、検査画像収集と同期して、図６に示すような変動する閾値ＴＨ２、または閾値ＴＨ３を設定できるようにした。すなわち、図５に示す検査画像信号２８に対しては図６に示す閾値ＴＨ２を適用し、図５に示す検査画像信号２９に対しては図６に示す閾値ＴＨ３を適用することにより、マスクブランクの表面ラフネスの差または照明光強度の時間変動の影響を受けることなく、信頼性の高い欠陥検査を行うことができる。

次に、本実施の形態１による閾値を変化させて最適な閾値を保つマスクブランク検査方法の詳細を、前述の図１に示したマスクブランク検査装置と図７に示すフローチャートとを用いて説明する。

まず、マスクブランクＭＢをＸ軸およびＹ軸方向に移動可能なステージ２に載置する。続いて、マスクブランクＭＢの全面検査に先立って、マスクステージ制御回路１１によって予め指定した所定の位置に、マスクブランクＭＢの位置決めをする。マスクブランクＭＢの所定領域にＥＵＶ光ＢＭを照射し、２次元アレイセンサーＳＥで検査画像を収集する（ステップＳ１０１）。

次に、照射光強度モニタ７でＥＵＶ光ＢＭの強度の初期値を計測して記憶する。同時に、２次元アレイセンサーＳＥで得られた検査画像からバックグラウンドまたはノイズの分散を算出して、閾値設定回路８において閾値の初期値を設定する（ステップＳ１０２）。このとき、バックグラウンドレベルは２次元アレイセンサーＳＥの暗電流成分を除去したレベルを採用することが望ましい。

次に、マスクブランクＭＢを全面検査するときの検査開始位置に、マスクブランクＭＢを移動させる（ステップＳ１０３）。その後、照明光強度をモニタしながら、ステージ２を連続移動させて検査を行う。このとき、タイミング制御回路１０でマスクステージ制御回路１１とセンサー回路５とに同期信号を与えて、２次元アレイセンサーＳＥのＴＤＩ動作によって検査画像信号を連続的に収集する。この検査画像信号を収集する途中の段階で、照射光強度の変化が所定の範囲を超えて閾値の変更が必要と判断した場合は（ステップＳ１０４）、閾値を変更する（ステップＳ１０５）。新たな閾値は、閾値設定回路８において、例えばステップＳ１０２で定めた閾値の初期値と、逐次モニタする照明光強度と照明光強度初期値との比とを入力パラメータとして決定することができる。この閾値は閾値格納ファイル１４に逐次格納される。

次に、２次元アレイセンサーＳＥのＴＤＩ動作により得られる検査画像信号を更新された閾値と比較して欠陥の有無を判断する（ステップＳ１０６）。

次に、検査画像信号が閾値を超えて欠陥有りと判断した場合（ステップＳ１０７）、その位置または欠陥信号レベルなどの欠陥情報を記憶装置１５に記録する（ステップＳ１０８）。このとき、適宜欠陥を含む局所的な検査画像を画像モニタ１６において表示する、あるいは画像出力部１７に出力するようにする。

次に、マスクブランクＭＢの所望の全領域における検査処理が終了したか否かを判断し（ステップＳ１０９）、検査処理すべき領域が残っている場合は、領域を変更して（ステップＳ１１０）、ステップＳ１０４へ移行し、再び欠陥の有無の判断処理を繰り返す。

このように、本実施の形態１によれば、マスクブランクＭＢの差または検査用照明光の強度変動に対して、常に、最適な閾値を設定することができるので、欠陥検査の感度が向上するとともに大幅に誤検出が低減できて、検査信頼性が向上できる。また、検査信頼性が向上できることから、欠陥生成要因の分析および信頼性が向上し、無欠陥のマスクブランクＭＢの製造技術の開発を促進することができる。

（実施の形態２）
本実施の形態２では、前述した実施の形態１において説明したマスクブランク検査装置に備わるビームスプリッタＢＳＰの代わりに、回折格子で構成された光分岐素子を使用し、検査用照明光の強度を計測するマスクブランク検査装置の一例について説明する。

本実施の形態２による全反射型の回折格子を使用したマスクブランク検査装置の一部を、図８を用いて説明する。図８はマスクブランクの検査装置の一部の構成を説明する概略図である。光分岐素子以外の構成は、前述した実施の形態１において説明したものと同様であるので、ここでの説明は省略する。

回折格子ＧＲ１は、例えばピッチ０．９μｍ程度の溝を有する。照明光学系ＣＩＯから出射されるＥＵＶ光ＢＭは、入射角８０度くらいで回折格子ＧＲ１に入射すると、正反射してマスクブランクＭＢを照射するＥＵＶ光ＢＭと、格子ピッチおよび光波長で定まる回折角に従って、１次の回折光に分かれる。この１次回折光を照明光強度モニタ７に入射させる。正反射光と回折光との強度比は、回折格子ＧＲ１の表面の形状またはブレーズ角に依存して決まるので、照射光強度モニタ７で捉えた回折光の強度を知ることにより、マスクブランクＭＢを照射するＥＵＶ光ＢＭの強度を算出することができる。

本実施の形態２による他の回折格子を、図９を用いて説明する。図９は他の回折格子を説明する概略図である。

反射型の回折格子ＧＲ２は、波長１３．５ｎｍのＥＵＶ光ＢＭの反射率が十分に得られるようにシリコン（Ｓｉ）とモリブデン（Ｍｏ）とを交互に積層した多層膜を表面に形成し、ピッチ１６０ｎｍ程度の周期構造を有している。この回折格子ＧＲ２に入射角１５度くらいでＥＵＶ光ＢＭを入射すると、マスクブランクＭＢを照射するＥＵＶ光ＢＭと、照明光強度モニタ７に入射させる光とを分離することができる。図９では、ＥＵＶ光ＢＭを分岐する部分しか示していないが、この光分岐手段を光源１とマスクブランクＭＢとが搭載される領域との間の部分、または照明光学系ＣＩＯのなかに適宜組み込むことにより、マスクブランクＭＢの欠陥検査を実行しながら、常に、照明光強度をモニタすることができる。

以上説明したように、回折格子ＧＲ１，ＧＲ２を利用した光分岐素子により照明光の一部を照明光強度モニタ７に導いて照明光強度を計測し、必要と判断した場合には閾値を変更することができる。

このように、本実施の形態２によれば、堅固な回折格子ＧＲ１，ＧＲ２を使用することにより、光分岐が安定に行われ、照明光強度モニタ７の精度も向上する。その結果、閾値の変更が適切に行われて、欠陥検査装置の信頼性が向上する。

（実施の形態３）
本実施の形態３による反射型マスクの構造および製造方法を説明する。

まず、本実施の形態３によるマスクブランクの構造を、図１０および図１１を用いて説明する。図１０は基準マークが形成されたマスクブランクの全体を示す平面図、図１１（ａ）および（ｂ）はそれぞれ基準マークを拡大して示す平面図および同図（ａ）のＢ−Ｂ′線に沿った断面図である。

図１０に示すように、基準マーク３１が形成されたマスクブランクＭＢは、例えば矩形状であり、４つの角部のうち少なくとも隣接する２つの各部近傍に基準マーク３１を予め設けている。

図１１に示すように、マスクブランクＭＢを構成するマスク基板（超平滑基板）ＭＳの表面の一部には、微細幅の凹部３２がＦＩＢ（Focused Ion Beam）等により予め形成されている。凹部３２を覆うように多層膜ＭＬを堆積することにより、基準マーク３１が形成されている。ここでは、一対の凹部３２が１つの基準マーク３１を構成する場合を例示している。特に限定されないが、凹部３２の平面寸法は、例えば０．２〜２μｍ程度である。

凹部３２をＥＵＶ光ＢＭで観察すると、大きな位相変化を伴ったパターン部として認識できる。従って、基準マーク３１をマスクブランクＭＢ上の座標の基準として用い、前述した実施の形態１において説明した方法で検出される欠陥の位置は、基準マーク３１を基準とした相対座標で定義することができる。

次に、本実施の形態３による反射型マスクの構造および製造方法を、図１２および図１３を用いて説明する。図１２（ａ）および（ｂ）はそれぞれ反射型マスクをパターン面側から見た平面図および反射型マスクのデバイスエリアにおける断面図、図１３（ａ）および（ｂ）はそれぞれ吸収体パターンの位置決めの一例を説明する平面図および吸収体パターンの位置決めの他の例を説明する平面図である。

図１２（ａ）に示すように、ＥＵＶ露光用の反射型マスクＭは、マスクブランクＭＢの表面に、ＥＵＶ光ＢＭを吸収する材料で構成される吸収体パターンを形成することにより製造される。反射型マスクＭの中央部には集積回路のパターンを有するデバイスパターンエリアＭＤＥを有し、周辺部には反射型マスクＭの位置合わせのためのマークまたはウエハアライメントマークなどを含むアライメントマークエリアＭＡ１，ＭＡ２，ＭＡ３，ＭＡ４が配置されている。

図１２（ｂ）に示すように、反射型マスクＭのデバイスパターンエリアＭＤＥには、石英ガラスまたは低熱膨張材などのマスク基板ＭＳ上に前述した多層膜ＭＬが被着され、その上にキャッピング層ＣＡＰが被着されている。その上に、バッファ層ＢＵＦを介して吸収体パターンＡＢＳが設けられている。また、図示はしていないが、必要に応じて紫外光の反射を抑制する反射防止膜を設ける。一方、マスク基板ＭＳの裏面側には、反射型マスクＭを静電チャックするためのメタル膜ＣＦがコーティングされている。

反射型マスクＭの製造に際し、まず、前述した検査方法により、マスクブランクＭＢの欠陥の位置情報を事前に記憶しておく。このとき、前述した基準マーク３１を利用することにより、欠陥の位置座標を正確に把握することができる。

続いて、記憶した欠陥位置情報に基づいて、吸収体パターンの形成位置を規定するための吸収体パターンマスクとマスクブランクとの相対位置を決定する。このとき、例えば図１３（ａ）に示すように、吸収体パターンＡＢＳがマスクブランク上の位相欠陥ＰＤを覆い隠すように、吸収体パターンマスクの位置決めが可能である。そして、決定した相対位置に基づいて、マスクブランク上に吸収体パターンＡＢＳを形成する。得られた反射型マスクは、吸収体パターンＡＢＳの下に欠陥が隠れているため、例えばホールパターン３３の半導体基板への露光投影には全く支障がない。

また、マスクブランク上の位相欠陥ＰＤが単独では転写に影響を与えないような小さなものである場合、その近傍に吸収体パターンＡＢＳが存在しなければ、投影露光されるパターンの寸法変動の要因にはならない。そのため、例えば図１３（ｂ）に示すように、位相欠陥ＰＤが微細な場合に限り、吸収体パターンＡＢＳを位相欠陥ＰＤから十分に離すように吸収体パターンＡＢＳの位置決めを行い、決定した相対位置に基づいて、マスクブランク上に吸収体パターンＡＢＳを形成する。得られた反射型マスクでは、吸収体パターンＡＢＳの近傍には位相欠陥ＰＤが存在しないので、吸収体パターンＡＢＳの半導体基板への露光投影に支障をきたすこと無く、パターン転写を行うことができる。

以上、予め準備された吸収体パターンＡＢＳ全体の配置位置をマスクブランク上で調整することにより、位相欠陥ＰＤの影響を実質的に除去する方法について説明した。この方法以外に、例えば比較的パターン密度の小さい領域では、最終的に完成する半導体装置の性能への影響が無い範囲内で、吸収体パターンＡＢＳの一部の形状を変更して、転写する吸収体パターンＡＢＳと位相欠陥ＰＤとの間の距離を所定距離以上とするように、局所的な吸収体パターンＡＢＳの再設計を行っても良い。

吸収体パターンＡＢＳを形成するためには、マスクブランクＭＢの検査を終了した後に、吸収体材料をまず一様に被着し、その後、通常の電子線リソグラフィなどを用いるマスクパターン描画法を採用する。吸収体材料を一様に被着しても、前述した基準マーク３１を構成する凹部３２は吸収体材料の表面に現れるので、これを電子線で検知することは可能である。従って、吸収体パターンＡＢＳの形成に際しても基準マーク３１を利用することができ、前述したような、位相欠陥ＰＤの影響を受けない吸収体パターンＡＢＳを形成することができる。

なお、基準マーク３１の形成方法は、前述した形成方法に限定されるものでは無い。例えばマスク基板ＭＳ上に多層膜ＭＬを形成した後、多層膜ＭＬ上にＦＩＢまたは短波長レーザ光を照射して、基準マーク３１を形成することができる。また、マスクブランクＭＢのエッジ位置を光学的に検出する方法を採用しても、同等の効果が得られる。

このように、本実施の形態３によれば、位相欠陥ＰＤの位置を特定でき、集積回路を定義するための吸収体パターンＡＢＳとマスクブランクＭＢの位相欠陥ＰＤとの位置関係を調整することができる。その結果、位相欠陥ＰＤを有するマスクブランクＭＢを良品として使用できる頻度が増大してマスクブランクＭＢの製造歩留まりを大幅に向上させ、製造する反射型マスクＭのコスト低減に寄与することができる。

（実施の形態４）
本実施の形態４によるＥＵＶ露光用の反射型マスクを用いた半導体装置の製造方法を図１４〜図２０を用いて説明する。図１４は反射型露光装置の構成概念を示す図、図１５〜図２０は半導体装置の要部断面図である。

図１４に示すように、反射型マスクＭは、前述した実施の形態３によるマスク製造方法によって製造されたものである。光源４０から発する中心波長１３．５ｎｍのＥＵＶ光は、複数の多層膜反射鏡で構成された照明光学系４１を介して、反射型マスクＭのパターン面を照射する。パターン面からの反射光は、複数の多層膜反射鏡で構成された縮小投影光学系４２（例えば倍率１／４）を通過して、ウエハ４３上に結像される。ウエハ４３は面内で移動可能なステージ４４に搭載されており、ステージ４４の移動とパターン露光の繰り返しにより、ウエハ４３の所望の領域に反射型マスクＭに対応した回路パターンが転写される。

次に、本実施の形態４による半導体装置の製造方法を説明する。ここでは、ツイン・ウェル方式のＣＭＩＳ（Complimentary Metal Insulator Semiconductor）回路を製造する場合を例示するが、他の種々の方式の回路にも本願発明は適用することができる。図１５〜図２０中、符号１００ｐで示す領域はｐＭＩＳ形成領域、符号１００ｎで示す領域はｎＭＩＳ形成領域である。

まず、図１５に示すように、単結晶シリコン（Ｓｉ）からなる基板１０１（この段階では半導体ウエハと称する平面略円形状の半導体の薄板）を準備する。次に、基板１０１にｎウェル１０２ｎおよびｐウェル１０２ｐを形成する。ｎウェル１０２ｎにはｎ型導電性を示す不純物、例えばリン（Ｐ）または砒素（Ａｓ）が導入されている。また、ｐウェル１０２ｐにはｐ型導電性を示す、例えばｐ型不純物のホウ素（Ｂ）が導入されている。

ｎウェル１０２ｎおよびｐウェル１０２ｐは、例えば以下のように形成する。まず、基板１０１上にマスク合わせの用のアライメントマークを形成する（図示せず）。このアライメントマークは選択酸化工程を付加してウエハ形成時に作成することもできる。続いて、基板１０１上に酸化膜１０３を形成し、そして、酸化膜１０３上にインプラ（イオン・インプランテーションの略称）マスク用のレジストパターン１０４を通常の光リソグラフィを用いて形成する。その後、リン（Ｐ）または砒素（Ａｓ）をイオン注入してｎ型ウェル１０２ｎを形成する。

次に、図１６に示すように、アッシング処理を行ってレジストパターン１０４を除去した後、酸化膜１０３を除去する。続いて、基板１０１上に酸化膜１０５を形成し、そして、酸化膜１０５上にインプラマスク用のレジストパターン１０６を通常の光リソグラフィを用いて形成する。その後、ホウ素（Ｂ）をイオン注入してｐ型ウェル１０２ｐを形成する。

次に、図１７に示すように、アッシング処理を行ってレジストパターン１０６を除去した後、基板１０１の主面に、例えば酸化シリコンからなる分離用のフィールド絶縁膜１０７を溝型アイソレーションの形状で形成する。この溝型アイソレーションの形状は、例えば最小寸法がウエハ上で３６ｎｍと小さく、寸法精度が３．５ｎｍと厳しい値が要求される。そのため、この溝型アイソレーションを形成する際のリソグラフィとして、ＥＵＶリソグラフィを用いることができる。

このフィールド絶縁膜１０７によって囲まれた活性領域には、ｎＭＩＳ１００ｎおよびｐＭＩＳ１００ｐが形成される。ｎＭＩＳ１００ｎおよびｐＭＩＳ１００ｐのそれぞれのゲート絶縁膜１０８は、例えば酸化シリコンからなり、熱酸化法などで形成される。またｎＭＩＳ１００ｎおよびｐＭＩＳ１００ｐのそれぞれのゲート電極１０９は、例えば最小寸法がウエハ上で３２ｎｍと小さく、寸法精度が３ｎｍと厳しい値が要求される。そのため、例えばＣＶＤ（Chemical Vapor Deposition）法などを用いて低抵抗多結晶シリコン（Ｓｉ）からなる導電体膜を堆積した後、ＥＵＶリソグラフィを用いてレジストパターンを形成し、エッチング処理によりゲート電極１０９を形成する。この工程のリソグラフィは、一般にゲート層用リソグラフィと称され、極めて微細でかつ寸法精度の高いパターン転写が求められる。

ｎＭＩＳ１００ｎの半導体領域１１０は、ゲート電極１０９をマスクとして基板１０１に、例えばリン（Ｐ）または砒素（Ａｓ）をイオン注入法などによって導入することにより、ゲート電極１０９に対して自己整合的に形成される。また、ｐＭＩＳ１００ｐの半導体領域１１１は、ゲート電極１０９をマスクとして基板１０１に、例えばホウ素（Ｂ）をイオン注入法などによって導入することにより、ゲート電極１０９に対して自己整合的に形成する。

ここで、ゲート電極１０９は、低抵抗多結晶シリコン（Ｓｉ）の単層膜で形成されることに限定されるものではなく、種々変更可能である。例えばゲート電極１０９は、低抵抗多結晶シリコン膜上にタングステンシリサイドまたはコバルトシリサイド等のようなシリサイド層を設けた、所謂ポリサイド構造としてもよい。あるいは、ゲート電極１０９は、低抵抗多結晶シリコン膜上に、窒化チタン（ＴｉＮ）または窒化タングステン（ＷＮ）等のようなバリア導体膜を介在し、さらにタングステン（Ｗ）等のような金属膜を設けた、所謂ポリメタル構造としてもよい。

次に、図１８に示すように、基板１０１上に、例えばＣＶＤ法等を用いて酸化シリコンからなる層間絶縁膜１１２を形成した後、層間絶縁膜１１２上に配線用の多結晶シリコン膜をＣＶＤ法等によって堆積する。続いて、この多結晶シリコン膜をリソグラフィおよびエッチングによりパターニングした後、パターニングされた多結晶シリコン膜の所定領域に不純物を導入することにより、多結晶シリコン膜からなる配線１１３Ｌおよび抵抗１１３Ｒを形成する。

次に、図１９に示すように、基板１０１上に、例えばＣＶＤ法等を用いて酸化シリコン膜１１４を堆積する。そして、層間絶縁膜１１２および酸化シリコン膜１１４に対してＥＵＶリソグラフィを用いてレジストパターンを形成し、エッチング処理により、半導体領域１１０，１１１および配線１１３Ｌの一部が露出するような接続孔１１５を形成する。微細な孔は光回折の影響により解像しにくいので、この接続孔用リソグラフィには高い解像度を持ったＥＵＶリソグラフィ技術を適用する。

次に、図２０に示すように、基板１０１上に、例えばスパッタリング法またはＣＶＤ法等を用いてチタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステン（Ｗ）からなる金属膜を順次堆積した後、その金属膜上に、ＥＵＶリソグラフィを用いてレジストを形成し、エッチング処理により、第１配線層１１６を形成する。第１配線層１１６は、微細な密集パターンと孤立パターンが含まれ、また近隣の配線を避けて配線を引き回す、または配線間を接続するため複雑なレイアウト形状となる。このため、第１配線層１１６のリソグラフィも高い解像度と寸法精度とが要求される。

これ以降も、第１配線層１１６と同様にして第２配線層（図示は省略）等を形成することにより、最終製品を製造することができる。前述した一連の半導体装置の製造工程の中で、ゲート層用リソグラフィ、接続孔用リソグラフィ、および第１配線層用リソグラフィには十分高い解像性能が要求されるので、ＥＵＶリソグラフィを適用することが望ましい。

そして、ゲート層用および第１配線層用のマスクには、前述した実施の形態１、２で説明した欠陥検査装置および方法を用いてマスクブランクを検査し、マスクブランク段階で無欠陥を確認した反射型マスクを用いることが好ましい。もし、微細な欠陥が検出された場合であっても、マスク製造時に近傍には吸収体パターンが存在せず、かつ欠陥単独では実質的にウエハ上に転写されない場合は、無欠陥と同様の取り扱いができる可能性もある。

また、接続孔用マスクには、前述した実施の形態１、２で説明した欠陥検査装置および方法を用いてマスクブランクを検査し、マスクブランク段階で接続孔形成予定領域付近に欠陥が無いことを確認した反射型マスクを用いることが好ましい。接続孔の面積は小さく、また、パターン密度も５％程度であるため、接続孔付近に欠陥が発生する比率は少なく、この方法により使用できるマスクブランクの製造歩留まりは高くなる。従って、本実施の形態４により製作した半導体装置の製造歩留まりは、従来のマスクブランク欠陥検査を行って作製したものより高くなる。

このように、本実施の形態４によれば、前述した実施の形態１、２で説明した欠陥検査装置および方法を用いてマスクブランクを検査し、前述した実施の形態３で説明した反射型マスクを用いることができ、信頼性の高い反射型マスクを用いたパターン転写を行うことができる。このため、製造した半導体装置の性能、信頼性、および製造歩留まりを向上させることが可能となり、その結果、半導体装置のコスト低減にも寄与することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明は、微細加工を必要とする半導体装置の製造に適用することができる。

１ 光源
２ ステージ
５ センサー回路
６ パターンメモリ
７ 照明光強度モニタ
８ 閾値設定回路
９ 閾値との比較回路
１０ タイミング制御回路
１１ マスクステージ制御回路
１２ 位置回路
１３ 各種データファイル
１４ 閾値格納ファイル
１５ 記憶装置
１６ 画像モニタ
１７ 画像出力部
１８ システム制御コンピュータ
２１ 欠陥
２２，２３ 位相欠陥
２４ 強度分布
２５ 検査領域
２６ 矢印
２７ 短冊状領域
２８，２９ 検査画像信号
２８−１，２８−２，２９−１ 欠陥部の検査画像信号
３１ 基準マーク
３２ 凹部
３３ ホールパターン
４０ 光源
４１ 照明光学系
４２ 縮小投影光学系
４３ ウエハ
４４ ステージ
１００ｎ ｎＭＩＳ
１００ｐ ｐＭＩＳ
１０１ 基板
１０２ｎ ｎウェル
１０２ｐ ｐウェル
１０３ 酸化膜
１０４ レジストパターン
１０５ 酸化膜
１０６ レジストパターン
１０７ フィールド絶縁膜
１０８ ゲート絶縁膜
１０９ ゲート電極
１１０，１１１ 半導体領域
１１２ 層間絶縁膜
１１３Ｌ 配線
１１３Ｒ 抵抗
１１４ 酸化シリコン膜
１１５ 接続孔
１１６ 第１配線層
ＡＢＳ 吸収体パターン
ＢＧ バックグラウンドレベル
ＢＭ ＥＵＶ光（検査光、照明光）
ＢＳＰ ビームスプリッタ
ＢＵＦ バッファ層
ＣＡＰ キャッピング層
ＣＩＯ 照明光学系
ＣＦ メタル膜
ＤＰＯ 結像光学系
ＧＲ１，ＧＲ２ 回折格子
Ｌ１ 凹面ミラー
Ｌ２ 凸面ミラー
Ｍ 反射型マスク
ＭＡ１，ＭＡ２，ＭＡ３，ＭＡ４ アライメントマークエリア
ＭＢ マスクブランク
ＭＤＥ デバイスパターンエリア
ＭＬ 多層膜
ＭＳ マスク基板（超平滑基板）
ＰＤ 位相欠陥
ＰＭ 多層膜ミラー
ＳＥ ２次元アレイセンサー（画像検出器）
ＳＬ１ 収束ビーム
ＴＨ１，ＴＨ２，ＴＨ３ 閾値

Claims (12)

1. マスクブランクを載置してＸ軸およびＹ軸方向に移動可能なステージと、
   ＥＵＶ光を発する光源と、
   前記光源から発するＥＵＶ光を捕集して、前記マスクブランクの所定の被検査領域を照射する照明光学系と、
   前記被検査領域から散乱する反射光を捕集して、結像させる結像光学系と、
   前記結像光学系で得られた検出像を２次元の信号として取り込み、検出信号として保有する画像検出器と、
   前記光源から発するＥＵＶ光の一部を分岐して、前記光源から発するＥＵＶ光の光強度を計測する照明光強度モニタと、
   前記照明光強度モニタで得られた前記光源から発するＥＵＶ光の光強度から、閾値を算出する閾値設定回路と、
   前記画像検出器で検出された信号と前記閾値設定回路で算出された閾値とを比較する閾値比較回路と、
   を有することを特徴とするマスクブランクの欠陥検査装置。
2. 請求項１記載のマスクブランクの欠陥検査装置において、前記結像光学系は暗視野光学系であることを特徴とするマスクブランクの欠陥検査装置。
3. 請求項１記載のマスクブランクの欠陥検査装置において、前記光源から発するＥＵＶ光の一部を分岐する手段は、シリコンとモリブデンとを交互に積層してなる多層膜であることを特徴とするマスクブランクの欠陥検査装置。
4. 請求項１記載のマスクブランクの欠陥検査装置において、前記光源から発するＥＵＶ光の一部を分岐する手段は、反射型の回折格子であることを特徴とするマスクブランクの欠陥検査装置。
5. 請求項１記載のマスクブランクの欠陥検査装置において、前記ステージを面内方向に一定速度で連続移動するためのステージ駆動部をさらに備え、前記画像検出器は前記ステージの連続移動と同期して時間遅延積分動作を可能とする２次元アレイセンサーであることを特徴とするマスクブランクの欠陥検査装置。
6. （ａ）光源から発するＥＵＶ光をマスクブランクの所定の被検査領域に照射する工程と、
   （ｂ）前記被検査領域から散乱する反射光を捕獲して、暗視野検出像を検出する工程と、
   （ｃ）前記暗視野検出像を２次元の検出信号に変えて画像検出器に取り込む工程と、
   （ｄ）前記光源から発するＥＵＶ光の一部を分岐して、前記光源から発するＥＵＶ光の光強度を計測する工程と、
   （ｅ）前記光源から発するＥＵＶ光の光強度から閾値を算出する工程と、
   （ｆ）前記（ｃ）工程で得られた前記検出信号と前記（ｅ）工程で得られた前記閾値とを比較して、前記マスクブランクの欠陥の有無を判定する工程と、
   を含むことを特徴とするマスクブランクの欠陥検査方法。
7. 請求項６記載のマスクブランクの欠陥検査方法において、前記光源から発するＥＵＶ光の光強度の変化に応じて、前記閾値を変更することを特徴とするマスクブランクの欠陥検査方法。
8. 請求項６記載のマスクブランクの欠陥検査方法において、前記（ｆ）工程では、前記検出信号と、前記画像検出器に前記検出信号を取り込むタイミングに最も近いタイミングで更新された前記閾値とを比較して、前記マスクブランクの欠陥の有無を判定することを特徴とするマスクブランクの欠陥検査方法。
9. 請求項６記載のマスクブランクの欠陥検査方法において、前記（ｄ）工程の前に、
   （ｇ１）前記光源から発するＥＵＶ光を前記マスクブランクの予め指定された所定の領域に照射する工程と、
   （ｇ２）前記所定の領域から散乱する反射光を捕獲して、暗視野検出像を検出する工程と、
   （ｇ３）前記暗視野検出像を２次元の検出信号に変えて前記画像検出器に取り込む工程と、
   （ｇ４）前記光源から発するＥＵＶ光の一部を分岐して、前記光源から発するＥＵＶ光の光強度の初期値を計測する工程と、
   （ｇ５）前記（ｇ３）工程で得られた前記検出信号に対応させた閾値の初期値を設定する工程と、をさらに含むことを特徴とするマスクブランクの欠陥検査方法。
10. ＥＵＶ光を実質的に吸収する吸収体パターンがマスクブランク上に形成された反射型マスクを用いて、前記吸収体パターンを半導体基板に投影露光する工程を有する半導体装置の製造方法であって、
    前記吸収体パターンの設計工程は、
    （ａ）前記マスクブランクの欠陥を検査する工程と、
    （ｂ）前記欠陥の位置情報を記憶する工程と、
    （ｃ）予め準備しておいた前記吸収体パターンの位置情報と前記欠陥の位置情報とを比較する工程と、
    （ｄ）前記欠陥が前記吸収体パターンの位置に障害を与えると判断した場合には、前記吸収体パターンの配置位置を変更する、または前記吸収体パターンの一部の形状を変更する工程と、を含むことを特徴とする半導体装置の製造方法。
11. ＥＵＶ光を実質的に吸収する吸収体パターンがマスクブランク上に形成された反射型マスクを用いて、前記吸収体パターンを半導体基板に投影露光する工程を有する半導体装置の製造方法であって、
    前記吸収体パターンの設計工程は、
    （ａ）前記マスクブランクの欠陥を検査する工程と、
    （ｂ）前記欠陥の位置情報を記憶する工程と、
    （ｃ）予め準備しておいた前記吸収体パターンの位置情報と前記欠陥の位置情報とを比較する工程と、
    （ｄ）前記欠陥が前記吸収体パターンの位置に障害を与えると判断した場合には、前記吸収体パターンの配置位置を変更する、または前記吸収体パターンの一部の形状を変更する工程と、を含み、
    前記反射型マスクの形成工程は、
    （ｅ）前記（ａ）工程から前記（ｄ）工程を含む工程により設計された前記吸収体パターンと、前記マスクブランクとの相対位置とを決定する工程と、
    （ｆ）決定した相対位置に基づいて、前記マスクブランク上に前記吸収体パターンを形成する工程と、を含むことを特徴とする半導体装置の製造方法。
12. 請求項１０または１１記載の半導体装置の製造方法において、前記（ａ）工程は、
    （ａ１）光源から発するＥＵＶ光を前記マスクブランクの所定の被検査領域に照射する工程と、
    （ａ２）前記被検査領域から散乱する反射光を捕獲して、暗視野検出像を検出する工程と、
    （ａ３）前記暗視野検出像を２次元の検出信号に変えて画像検出器に取り込む工程と、
    （ａ４）前記光源から発するＥＵＶ光の一部を分岐して、前記光源から発するＥＵＶ光の光強度を計測する工程と、
    （ａ５）前記光源から発するＥＵＶ光の光強度から閾値を算出する工程と、
    （ａ６）前記（ａ３）工程で得られた前記検出信号と前記（ａ５）工程で得られた前記閾値とを比較して、前記マスクブランクの欠陥の有無を判定する工程と、
    をさらに含むことを特徴とする半導体装置の製造方法。

Images