JP2010271101A - 微小試料台、微小試料台作成用基板、微小試料台の製造方法および微小試料台を用いた分析方法 - Google Patents

Abstract

【課題】 分析時におけるバックグラウンドノイズを大幅に低減することが可能な微小試料台を提供すること。
【解決手段】 微小試料台１００は、半導体基板よりなる微小試料台基部１０の一面に成膜により一体化された微小試料搭載用薄膜２０を有する。微小試料台基部１０はＶ字形状の溝１１を有し、微小試料搭載用薄膜２０は溝１１の上面と溝１１の最深部との間に設けられた上端面２１を有する。微小試料台基部１０の上面１３と微小試料搭載用薄膜２０の上端面２１との間の部分が微小試料７０のガード部となる。
【選択図】 図１

Description

この発明は、電子顕微鏡等により分析を行う試料を固定する微小試料台、微小試料台作成用基板、微小試料台の製造方法および微小試料台を用いた分析方法に関する。

半導体ウエハの上面に形成された半導体素子やディスクリートの半導体デバイスを透過型電子顕微鏡（ＴＥＭ）等により、分析あるいは観察（以下、観察を含めて分析という）を行うには、半導体素子や半導体デバイス等の分析エリアをエッチング法やＦＩＢ（Focused Ion Beam）により加工して微小試料を形成し、該微小試料を切り取ったうえ、該微小試料よりも大幅に大きい厚さの微小試料台に固定し、さらに、微小試料が固定された微小試料台を、上部にガード部が設けられたほぼ半円弧状のメッシュといわれる試料ホルダに固定したものを準備する。そして、微小試料台を介して微小試料が固定された試料ホルダをピンセット等により把持して、ＴＥＭのステージに取り付けて分析を行う。

通常、微小試料台は金属製の基板を用い、試料ホルダは、シリコン基板や金属製の基板等を用いる。この、微小試料は、例えば、１０μｍ×１０μｍ×１μｍ（厚さ）程度のサイズにしたうえ、微小試料台の側面に固定される。
そして、微小試料台に微小試料を固定した後、Ｇａ^＋イオン等の荷電粒子イオンを用いたＦＩＢ法にて微小試料を、一般的には、１００ｎｍ程度の厚さにまで薄片化する。

微小試料台または試料ホルダが金属製の場合、試料固定面の粗さが試料のサイズに対して、凹凸が大きいので、固定した試料の位置を確認するのが困難とあり、また、固定した試料が傾くために観察面を正確に位置あわせするのが困難となる。
そこで、微小試料台をシリコン基板で形成するようにしたものも知られている。（例えば、特許文献１参照）

特開２００８−１８５３３８号公報

上記微小試料を薄片化する工程では、微小試料と共に微小試料台にもＧａイオンビームが照射される。微小試料は厚さ１μｍのものをほぼ０．１μｍ程度の厚さにする。これに対し、固定される試料ホルダは、１００μｍ程度であり、微小試料の厚さとは桁違いに厚い。このため、イオンビームによってスパッタされた試料台の微粉が微小試料の表面に付着する。付着した微粉は、ＴＥＭ分析時に斑点となり、バックグラウンドノイズとなって解像度低下等の原因となる。
試料台の厚さが厚いほど微小試料の表面に付着する微粉の量は増大するので、微小試料の厚さが厚いほどバックグラウンドノイズは大きくなって、分析におおきな障害となる。

請求項１に記載の微小試料台は、突出し状のガード部および該ガード部の上面から没入した溝部を有する半導体基板と、前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、を具備することを特徴とする。
請求項２に記載の微小試料台は、請求項１に記載の微小試料台において、前記半導体基板はシリコン基板であり、前記微小試料搭載用薄膜はシリコンを含む無機材料からなることを特徴とする。
請求項３に記載の微小試料台は、請求項２に記載の微小試料台において、前記微小試料搭載用薄膜は、窒化シリコンからなることを特徴とする。
請求項４に記載の微小試料台は、請求項１に記載の微小試料台において、前記半導体基板の前記溝部はＶ字形状であることを特徴とする。
請求項５に記載の微小試料台は、請求項１乃至４のいずれか１項に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが数百ｎｍ以下であることを特徴とする。
請求項６に記載の微小試料台は、請求項５に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが百ｎｍ以下であることを特徴とする。

請求項７に記載の微小試料台作成用基板は、それぞれが支持部において連結された多数の微小試料台基部を有する半導体ウエハと、前記各微小試料台基部の一面に成膜により形成され、少なくとも対応する前記微小試料基部の少なくとも一部の端面より突出す部分を有する微小試料搭載用薄膜と、を具備することを特徴とする。

請求項８に記載の微小試料台の製造方法は、半導体基板の一面に無機材料からなる薄膜を形成する工程と、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、前記半導体基板を、前記微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、を具備することを特徴とする。
請求項９に記載の微小試料台の製造方法は、 請求項８に記載の微小試料台の製造方法において、前記半導体基板は、前記微小試料台を複数取り出すことができる平面サイズを有し、前記微小試料台は、同一工程で複数の微小試料台を同時に得ることを特徴とする。
請求項１０に記載の微小試料台の製造方法は、請求項８に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程の後、前記微小試料搭載用薄膜をマスクとして前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第１のエッチングストッパを形成する工程を含むことを特徴とする。
請求項１１に記載の微小試料台の製造方法は、請求項１０に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜は窒化シリコンからなり、前記第１のエッチングストッパは酸化シリコンからなることを特徴とする。
請求項１２に記載の微小試料台の製造方法は、請求項１０に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程は、前記半導体基板の他面に、前記微小試料搭載用薄膜の上端面の外部から前記微小試料搭載用薄膜の領域内に延出された基板エッチング用マスクを形成する工程、および前記基板エッチング用マスクを形成する工程の後、前記半導体基板を厚さ方向にエッチングして、支持部で連結された前記微小試料台の外形形状を形成する工程を含むことを特徴とする。
請求項１３に記載の微小試料台の製造方法は、請求項１２に記載の微小試料台の製造方法において、前記基板エッチング用マスクを形成する工程の後、前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第２のエッチングストッパを形成する工程、および前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第２のエッチングストッパを形成する工程の後、前記基板エッチング用マスクを除去して前記基板エッチング用マスクに覆われていた半導体基板の領域を露出する工程を含むことを特徴とする。
請求項１４に記載の微小試料台の製造方法は、請求項１３に記載の微小試料台の製造方法において、前記溝部が前記微小試料搭載用薄膜の上端面よりも没入する形状にパターニングする工程は、露出された前記半導体基板の前記領域を前記第１のエッチングストッパおよび前記第２のエッチングストッパをストッパとして、前記半導体基板の露出された前記領域をエッチングする工程、および前記半導体基板の露出された前記領域をエッチングする工程の後、前記半導体基板の一面に形成された前記第１のエッチングストッパの少なくとも一部を除去する工程を含むことを特徴とする。
請求項１５に記載の微小試料台の製造方法は、請求項１４に記載の微小試料台の製造方法において、前記半導体基板の露出された前記領域をエッチングする工程の後、前記支持部を除去して、前記微小試料台を前記半導体から分離する工程を含むことを特徴とする。
請求項１６に記載の微小試料台の製造方法は、請求項１０に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第１のエッチングストッパを形成する工程は、前記第１のエッチングストッパの所定領域の中心線を対称軸とする線対称として一対の微小試料台が形成されるように、前記第１のエッチングストッパを形成する工程であることを特徴とする。
請求項１７に記載の微小試料台の製造方法は、請求項８乃至１６に記載の微小試料台の製造方法において、前記半導体基板は、（１００）面の上面および（１１０）面のフラット面を有する半導体ウエハであり、前記第１のエッチングストッパを形成する工程は、前記（１１０）フラット面に対し、前記一対の微小試料台が４５度傾斜した軸と平行に形成する工程であることを特徴とする。

請求項１８に記載の微小試料台の製造方法は、半導体基板の一面および他面に無機材料からなる薄膜を成膜する工程と、前記一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、前記他面に成膜された薄膜をパターニングして前記微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、前記微小試料搭載用薄膜および前記基板エッチング用マスクを除く前記半導体基板の前記一面および前記他面にエッチングストッパを形成する工程と、前記基板エッチング用マスクを除去して前記他面の半導体基板を露出する工程と、前記露出された半導体基板を前記半導体基板の他面側からエッチングする工程と、を具備することを特徴とする。

請求項１９に記載の微小試料台を用いた分析方法は、ガード部および該ガード部の上面から没入した溝部を有する半導体基板および前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜とを有する微小試料台を準備するステップと、前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、前記微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、を具備することを特徴とする微小試料台を用いた分析方法。
請求項２０に記載の微小試料台の分析方法は、請求項１９に記載の微小試料台を用いた分析方法において、前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップは、前記微小試料搭載用薄膜の前記上端面上または側面上のいずれか一方に前記微小試料を固定する工程を含むことを特徴とする。

この発明によれば、半導体基板の一面に成膜により該半導体基板に一体化された微小試料搭載用薄膜を形成するので、微小試料の固定部を該微小試料よりも薄いものとすることが可能となり、微小試料を薄片化するために荷電粒子ビームを照射しても、微小試料台がスパッタされて微小試料に付着する異物を低減する効果を奏する。

この発明の微小試料台を表面側からみた拡大斜視図。 図１の微小試料台を裏面側からみた拡大斜視図 （ａ）〜（ｆ）は、図１および図２に示す微小試料台の製造方法を説明するための拡大断面図。 （ｇ）〜（ｋ）は、図３（ｆ）に続く微小試料台の製造方法を説明するための拡大断面図。 （ａ）〜（ｃ）は、図１および図２に示す微小試料台の製造方法を説明するための拡大平面図であり、それぞれ、図３（ａ）〜（ｃ）に対応する。 （ｄ）〜（ｆ）は、図５（ｃ）に続く微小試料台の製造方法を説明するための拡大平面図であり、それぞれ、図３（ｄ）〜（ｆ）に対応する。 （ｇ）および（ｈ）は、図５（ｆ）に続く微小試料台の製造方法を説明するための拡大平面図であり、それぞれ、図４（ｇ）および（ｈ）に対応する。 （ｉ）〜（ｋ）は、図５（ｈ）に続く微小試料台の製造方法を説明するための拡大平面図であり、それぞれ、図４（ｉ）〜（ｋ）に対応する。 図７（ｈ）に図示された微小試料台を裏面側からみた拡大平面図。 図８（ｉ）に図示された微小試料台を裏面側からみた拡大平面図。 図８（ｊ）に図示された微小試料台を裏面側からみた拡大平面図。 図８（ｋ）に図示された微小試料台を裏面側からみた拡大平面図。 図１および図２に示す微小試料台を半導体ウエハから分離する直前の状態を示す平面図。 この発明の変形例を示す拡大斜視図 この発明の微小試料にマイクロプローブを固定し、さらに微小試料台に固定した状態の一例を示す斜視図。 図１５に示す状態からマイクロプローブを分離した状態の一例を示す斜視図。 この発明の微小試料台に微小試料を固定する一例を説明するための側面図。 この発明の微小試料台に微小試料を固定する第二の例を説明するための側面図。 この発明の微小試料台に微小試料を固定する第三の例を説明するための側面図。 この発明の微小試料台に微小試料を固定する第四の例を説明するための側面図。 この発明の微小試料台に微小試料を固定する第五の例を説明するための側面図。

以下、この発明の微小試料台の実施形態の一例について、図１、図２を参照して説明する。
図１および図２はこの発明の微小試料台の実施の形態の一例を示す拡大斜視図であり、図１は表面側からみた斜視図、図２は図１を裏面側からみた斜視図である。
微小試料台１００は、シリコン基板等の半導体基板からなる微小試料台基部１０および窒化シリコン（ＳｉＮ）等の無機材料からなる試料搭載用薄膜２０からなっている。 微小試料台基部１０は、平面視で、直径２〜４ｍｍのほぼ半円弧形状をなしている。半円弧形状部の上部には、頂角θが９０度のＶ字形状の溝１１が形成されている。また、半円弧形状部の下面には、凹部１２が形成されている。Ｖ字形状の溝１１の頂部と凹部１２の中心を結ぶ直線は、試料台基部１０の中心を通る。この凹部１２は、詳細は後述するが、半導体ウエハからこの微小試料台を分離する際、分離を容易にするために形成されたものである。

試料搭載用薄膜２０は、試料台基部の表面（一面）に、ＣＶＤ（Chemical Vapor Deposition）法により形成されたものである。半導体基板からなる微小試料台基部１０は、表面の平坦性が良好であり、この微小試料台基部１０にＣＶＤ法により形成される微小試料搭載用薄膜２０は、平坦性が高く、且つ、大変、薄く形成することができる。
限定する意味ではないが、微小試料搭載用薄膜２０の厚さｔは数百ｎｍ以下、特に、百ｎｍ程度以下とすることが可能であり、この微小試料台１００に固定される微小試料の厚さよりも薄くすることが可能である。

通常、微小試料は、微小試料台１００に固定する前には、５μｍ程度の厚さを有しており、微小試料台に固定した後、Ｇａ^＋ビーム等の荷電粒子ビームを照射して、０．１μｍ程度の厚さにする薄片化処理を行う。この際、微小試料台がスパッタされて微小試料の表面に異物として付着して、分析をする際のバックグラウンドノイズとなる。しかし、この発明では、微小試料搭載用薄膜２０が大変薄いので、微小試料に付着する異物の量を大幅に抑止することができる。

Ｖ字形状の溝１１の上側面１１ａ、１１ａは、シリコンの（１１１）面となっており、微小試料搭載用薄膜２０側に向かって上昇する傾斜面となっている。微小試料台基部１０の上面１３は、微小試料搭載用薄膜２０の上端面２１よりも高い位置にある。換言すれば、微小試料搭載用薄膜２０の上端面２１は、Ｖ字形状の溝１１の最深部である頂部と上面１３の中間に位置づけられている。
微小試料台基部１０が微小試料搭載用薄膜２０の上端面２１よりも突き出して形成された突出し部を有するのは、微小試料搭載用薄膜２０に固定された微小試料を分析する作業において、微小試料に分析装置等が衝突するのをガードするためである。すなわち、微小試料台基部１０の微小試料搭載用薄膜２０よりも高い部分はガード部となっている。

そして、この微小試料台は、微小試料を固定した状態で、直接、分析装置等の分析のためのステージ上に取り付けられるもので、微小試料台を微小試料台ホルダに固定した上、分析装置等のステージ上に取り付ける従来のものとは全く相違する。
このように、本発明の微小試料台は、従来のものに比して、単一のディスクリート部材として構成され、それゆえに、微小部材を微小試料台ホルダに固定する作業がないので、きわめて効率的に生産をすることが可能であり、また、コスト的なメリットを得ることもできる。

図１３は、シリコン基板からなる半導体ウエハ１に本発明の微小試料台１００が多数形成され、半導体ウエハ１から分離する直前の状態を示す。半導体ウエハ１から分離する直前の各微小試料台１００は、その周囲が半導体ウエハ１に形成された貫通溝２により該半導体ウエハ１の周囲の領域と分離されており、それぞれ、１箇所の支持部３によってのみ、半導体ウエハ１の周囲と連結されている。

半導体ウエハから分離する前の各微小試料台１００は、それぞれ、上下２個を一対として配列されており、各一対の微小試料台１００、１００は、貫通溝２の中心線、換言すれば、微小試料台基部１０、１０の上面１３側の中心線、を対称軸とする線対称に形成されている。
半導体ウエハ１は、上面が（１１０）面であり、（１１０）面のフラット面４を有しており、各一対の微小試料台１００は、フラット面４に対して４５度傾斜した軸と平行に配列されている。
次に、図１および図２に図示された微小試料台１００を製造する方法の一例を図３乃至図８を参照して説明する。

図３（ａ）〜（ｆ）および図４（ｇ）〜（ｋ）は、それぞれ、図１３における一対の微小試料台１００、１００が形成された領域を含む二点差線で囲む領域Ａ付近におけるＩＩＩ―ＩＩＩ線切断断面図であり、図５（ａ）〜（ｃ）、図６（ｄ）〜（ｆ）、図７（ｇ）および（ｈ）、図８（ｉ）〜（ｋ）は、領域Ａ近傍の平面図である。図３（ａ）〜（ｆ）および図４（ｇ）〜（ｋ）は、それぞれ、図５（ａ）〜（ｃ）、図６（ｄ）〜（ｆ）、図７（ｇ）および（ｈ）、図８（ｉ）〜（ｋ）と対応する図面である。

先ず、半導体ウエハ（以下、半導体基板という）１の裏面（他面）および表面（一面）に窒化シリコン等の無機材料からなる薄膜３１、３２をＣＶＤ法により成膜する（図３（ａ）および図５（ａ）参照）。

次に、半導体基板１の裏面に形成された薄膜３１の全面にフォトレジストを塗布し、露光用マスクを介して露光し、その後、現像を行って、第１のマスク４１を形成する。（図３（ｂ）および図５（ｂ）参照）。第１のマスク４１の形状は、図５（ｂ）に図示される如く円形である。なお、フォトレジストの塗布からマスクを形成するまでの方法はフォトリソグラフ法として知られているものであり、以下、単にフォトリソグラフ法と記載して、その説明を、適宜、省略する。

次に、第１のマスク４１をマスクとして、Ｃ_２Ｆ_６を主ガスとするＲＩＥ（Reactive Ion Etching）法により、第１のマスク４１の周囲の薄膜３１を除去し、第１のマスク４１下に第１のマスク４１と同形状の基板エッチング用マスク５１を形成する（図３（ｃ）および図５（ｃ）参照）。

次に、第１のマスク４１を除去する。第１のマスク４１の除去は、例えば、酸素ガスを含むＲＩＥ法を用いる。そして、半導体基板１の上下を反転して、薄膜３２を上方に向ける。この状態を、図３（ｄ）および図６（ｄ）に示す。

次に、フォトリソグラフ法により薄膜３２上に一対の第２のマスク４２、４２を形成し、該第２のマスク４２、４２をマスクとして薄膜３２をパターニングして微小試料搭載用薄膜２０、２０を形成する。
この場合、基板エッチング用マスク５１と微小試料搭載用薄膜２０、２０とを、図３（ｅ）および図６（ｅ）に図示される如く、基板エッチング用マスク５１が一対の微小試料搭載用薄膜２０の中の、一方の微小試料搭載用薄膜２０の内部に対応する領域から、他方の微小試料搭載用薄膜２０の内部に対応する領域に達するような大きさおよび位置関係にする。この後、第２のマスク４２を、酸素ガスを用いたＲＩＥにより除去して、図３（ｆ）および図６（ｆ）に図示されるように微小試料搭載用薄膜２０、２０を半導体基板１の表面側に露出する。

次に、フォトリソグラフィ法を用いて、貫通溝２を形成する領域を除く半導体基板１の表面全体に第３のフォトレジスト４３を形成し、ＩＣＰ（Inductively Coupled Plasma）−ＲＩＥ法により半導体基板１を厚さ方向に切断し、支持部３のみで周囲の半導体基板１と連結された微小試料台基部１０を形成する（図４（ｇ）および図７（ｇ）参照）。
但し、この時点では、図７(ｇ)に図示される如く、各微小試料台基部１０は、対となる微小試料台基部１０の上面１３の間では連結されている。
そして、酸素ガスを用いたＲＩＥ法により第３のマスク４３を除去する。

次に、熱酸化炉に収容し、熱酸化を行うと、図４（ｈ）および図７（ｈ）に図示される如く、表面側の微小試料搭載用薄膜２０を除く領域に酸化シリコン膜からなる第１のエッチングストッパ５２（５１、５２は図４(ｈ)参照）が形成され、裏面側の基板エッチング用マスク５１を除く領域に酸化シリコン膜からなる第２のエッチングストッパ５３（が形成され、また、試料台基部１０の外周側面に酸化シリコン膜からなる第３のエッチングストッパ５４が形成され、支持部３の周囲に第４のエッチングストッパ５５が形成される。図９は、図７（ｈ）を裏面側からみた拡大平面図である。

次に、Ｃ_２Ｆ_６を主ガスとするＲＩＥ法により、裏面側の基板エッチング用マスク５１を除去し、基板エッチング用マスク５１下の半導体基板１の領域を露出する（図４（ｉ）および図８（ｉ）参照）。図１０は、図８（ｉ）を裏面側からみた拡大平面図である。

この状態で、水酸化カリウム（ＫＯＨ）の２０〜３０重量％水溶液中に浸漬すると基板エッチング用マスク５１下の半導体基板１の領域がエッチングされる。このエッチングは、（１１１）面が残存する異方性エッチングである。
ここで、（１１１）面は、（１１０）面と平行な辺を有し、ｚ軸（図１０において紙面と垂直な方向）と交差する方向に傾斜する傾斜面となる面であり、フラット面４が（１１０）面であることから、フラット面４と垂直な面および平行な面に対し傾斜する斜面となる。また、対となる微小試料基部１０、１０は、（１１０）面に対し、４５度傾斜した軸に平行な方向に配列され、基板エッチング用マスク５１は、平面視で円弧状としたので、フラット面４と垂直方向および平行方向に拡大して進行する。

すなわち、図２に示す如く、微小試料台基部１０のＶ字状の溝１１を形成する上側面１１ａ、１１ａは（１１１）面であり、その頂角θは９０度である。異方性エッチングは、微小試料搭載用薄膜２０、２０を裏出するように進行し、第１のエッチングストッパ５２で規制される。この状態を、図４（ｊ）および図８(ｊ)に示す。また、図１１は、図８（ｊ）を裏面側からみた拡大平面図である。
なお、基板エッチング用マスク５１は、平面視で円弧状なく、方形としてもよく、この場合も、異方性エッチングは、フラット面４と垂直方向および平行方向に拡大して進行する。

この後、リンスをして、バッファード弗酸（ＢＨＦ）で第１、第２、第３および第４のエッチングストッパ５２、４３、５４、５５を除去すると、図４（ｋ）および図８(ｋ)に図示するように、対となっている微小試料台基部１０、１０の間の部分が除去され、各微小試料台基部１０が分離し、支持部３のみで半導体基板１と連結された図１３に図示された状態となる。
なお、図１２は図８(ｋ)の状態を裏面側からみた拡大平面図である。

この後、リンス、乾燥し、各微小試料台基部１０の支持部３をエッチング等適宜な方法で切断することにより、図１および図２に示す微小試料台１００が、同時に多数個得られる。

以上の通り、この発明の微小試料台１００は、半導体基板１の表面に成膜により微小試料搭載用薄膜２０を形成するので、数百ｎｍ以下、特に、百ｎｍ以下の厚さに形成することができる。このため、微小試料を微小試料台に固定した後、Ｇａ^＋ビーム等の荷電粒子ビームを照射して、０．１μｍ程度の厚さにする薄片化処理を行う際、微小試料台がスパッタされて、微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、表面の凹凸が殆どない半導体基板１の表面に形成するので、その側面を平坦度の高いものとすることができる。
また、従来の如く、微小試料台１００を試料台ホルダに固定することなく、直接、分析装置のステージに取り付けることができる構造に形成したので、生産性を大幅に向上することが可能であり、コスト的なメリットを得ることもできる、という効果を奏するものである。

なお、上記実施形態では、各微小試料台基部１０を（１１０）フラット面４に対し４５度傾斜した方向に配列されるように形成する場合で説明した。
しかし、この発明は、各微小試料台基部１０を（１１０）フラット面４に垂直または平行に配列されるように形成することもできる。
次に、そのような変形例について説明する。

（変形例）
図１４は、本発明の微小試料台の変形例を示す拡大斜視図である。
微小試料台２００は、シリコン基板等の半導体基板からなる微小試料台基部６０および試料搭載用薄膜２０からなっている。試料搭載用薄膜２０は、図１および図２に関して説明したものとほぼ同じであり、以下、同一の部材には、同一の参照番号を付してその説明を省略する。

微小試料台基部６０は、平面視で、方形形状の溝６１をしている。この微小試料台基部６０もシリコン基板で形成されており、溝６１の上側面６１ａおよび左右の側面６１ｂ、６１ｂは（１１１）面である。
すなわち、微小試料台基部６０の裏面６０ａから微小試料搭載用薄膜２０側に向かうに従い、徐々に、上昇または中心側に向かう傾斜面なっている。

このような、微小試料台２００を形成するには、微小試料台基部６０が（１１０）フラット面４に対し、垂直方向または平行方向に配列されるように位置づければよい。
この変形例に示す微小試料台２００も、半導体基板１の表面に成膜により微小試料搭載用薄膜６０を形成するので、数百ｎｍ以下、特に、百ｎｍ以下の厚さに形成することができる。このため、微小試料を微小試料台に固定した後、Ｇａ^＋ビーム等の荷電粒子ビームを照射して、０．１μｍ程度の厚さにする薄片化処理を行う際、微小試料台がスパッタされて、微小試料の表面に付着する異物の量を大幅に抑止することができる。
また、表面の凹凸が殆どない半導体基板１の表面に形成するので、その側面を平坦度の高いものとすることができる。
また、従来の如く、微小試料台２００を試料台ホルダに固定することなく、直接、分析装置のステージに取り付けることができる構造に形成したので、生産性を大幅に向上することが可能であり、コスト的なメリットを得ることもできる、という効果を奏するものである。

次に、上述した微小試料台１００および２００に微小試料を固定する方法につき、図１５〜１９と共に説明する。
図１５において、７０はシリコン基板等からなる微小試料である。微小試料７０は、分析領域７３の周囲をＧａイオンビーム等で除去して溝７２を形成したものである。この微小試料の上面には、マイクロプローブ７５が固定されている。マイクロプローブ７５は、微小試料を、母材であるデバイスから分離する前に、微小試料７０の上面にマイクロプローブ７５を押し当てた状態で、ＣＶＤ方によりカーボン７６を成膜して固定される。

マイクロプローブ７５が固定された状態で、微小試料７０は、微小試料台１００または２００の微小試料搭載用薄膜２０の上端面２１に固定される。
微小試料台１００または２００と微小試料搭載用薄膜２０との固定も、上記と同様に、
ＣＶＤ方により成膜したカーボン７７によって行うことができる。

なお、上記においては、微小試料７０をマイクロプローブ７５に固定した後、微小試料台１００または２００の微小試料搭載用薄膜２０の上端面２１に固定する方法で説明したが、微小試料７０を、直接、ナノピンセットにより把持し、この状態のまま、微小試料搭載用薄膜２０の上端面２１に固定するようにしてもよい。

図１５に図示される如く、微小試料７０が、微小試料台１００または２００の微小試料搭載用薄膜２０の上端面２１に固定されたら、イオンビームを照射してマイクロプローブを分離して図１６の状態とする。
そして、この後、図示はしないが、微小試料７０にＧａ^＋イオン等の荷電粒子をＦＩＢ法により照射して微小試料７０を０．１μｍ程度の厚さになるまで薄片化する。
この薄片化工程において、本発明では、微小試料搭載用薄膜２０が数百ｎｍ以下、特に、百ｎｍ程度以下の厚さしかないため、微小試料搭載用薄膜２０がイオンビームによってスパッタされることがなく、したがって、異物が微小試料の表面に付着することが全くないか、あるいは少量しかない。
よって、分析時のバックグラウンドノイズを大幅に低減することが可能である。

図１７は、微小試料７０を微小試料搭載用薄膜２０の上端面に固定した状態の側面図である。
微小試料７０は、を微小試料搭載用薄膜２０の側面に固定することも可能である。
図１８は、微小試料７０を、微小試料搭載用薄膜２０の、微小試料台基部１０（または６０）と反対面側の側面に固定した状態の側面図を示す。
また、図１９は、微小試料７０を、微小試料搭載用薄膜２０の、微小試料台基部１０（または６０）側の側面に固定した状態の側面図を示す。
図１８および図１９においては、微小試料７０は微小試料搭載用薄膜２０の状端面よりも低い位置に固定されているものである。
図２０は、微小試料７０を、微小試料搭載用薄膜２０の、微小試料台基部１０（または６０）と反対面側の側面に固定した場合において、微小試料７０を微小試料搭載用薄膜２０の上端面２１よりも突き出して固定した状態の側面図である。
また、図２１は、微小試料７０を、微小試料搭載用薄膜２０の、微小試料台基部１０（または６０）側の側面に固定した場合において、微小試料７０を微小試料搭載用薄膜２０の上端面２１よりも突き出して固定した状態の側面図である。

本発明の製造方法によれば、微小試料の薄片化工程において、微小試料の表面には、微小試料台の微粉が殆ど付着することはないが、仮に付着した場合には、例えば、Ａｒ＋ビームを微小試料台１００または２００の下方から微小試料７０へ照射するイオンミリングにより除去することができる。この場合、微小試料の表面に付着する微粉の量はきわめて少ないので、この微小試料の表面からの異物除去工程は、従来よりも、遥かに短時間とすることができる。

なお、上記実施形態では、半導体基板としてシリコン基板を用いた場合で出説明したが、半導体基板として、Ｇｅ等の元素半導体、あるいはＧａＡｓ、ＩｎＰ等の化合物半導体基板を用いることができる。
また、２個を一対として生産する方法で説明したが、個々に独立して形成することもできる。また、微小試料搭載用薄膜を窒化シリコン（ＳｉＮ）により形成した場合で説明したが、ＳｉＯ_２、ＳｉＯＮ等他の無機材料で形成することも可能である。この場合、半導体基板を構成する元素と同一の元素を有する無機材料で形成すると接着強度が大きくなりより好ましい。

また、微小試料台基部１０の外形を形成する工程を、半導体基板１の一面および他面に、微小試料搭載用マスク２０および基板エッチング用マスク５１を形成した後として説明したが、外形形状に切断した後、微小試料搭載用マスク２０および基板エッチング用マスク５１あるいはいずれか一方を形成するようにしてもよい。この場合、支持部が１箇所では後工程において強度が不足するようであれば、適宜、支持部の数を増加すればよい。

また、本発明の微小試料台は、突出し状のガード部および該ガード部の上面から没入した溝部を有する半導体基板と、該半導体基板の一面に成膜により一体化され、半導体基板における溝部の最深部とガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、を具備するものであればよい。

また、本発明の微小試料台作成用基板は、それぞれが支持部において連結された多数の微小試料台基部を有する半導体ウエハと、各微小試料台基部の一面に成膜により形成され、少なくとも対応する微小試料基部の少なくとも一部の端面より突出す部分を有する微小試料搭載用薄膜と、を具備するものであればよい。

また、本発明の微小試料台の製造方法は、半導体基板の一面に無機材料からなる薄膜を形成する工程と、薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、半導体基板を、微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、を具備するものであればよい。
また、本発明の微小試料台の製造方法は、半導体基板の一面および他面に無機材料からなる薄膜を成膜する工程と、半導体基板の一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、半導体基板の他面に成膜された薄膜をパターニングして微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、微小試料搭載用薄膜および基板エッチング用マスクを除く半導体基板の一面および他面にエッチングストッパを形成する工程と、基板エッチング用マスクを除去して他面の半導体基板を露出する工程と、該露出された半導体基板を半導体基板の他面側からエッチングする工程と、を具備するものであればよい。

さらに、本発明の微小試料台の分析方法は、ガード部および該ガード部の上面から没入した溝部を有する半導体基板および該半導体基板の一面に成膜により一体化され、半導体基板における溝部の最深部とガード部の上面との中間に上端面を有する微小試料搭載用薄膜とを有する微小試料台を準備するステップと、微小試料台の微小試料搭載用薄膜に微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、を具備するものであればよい。

半導体ウエハ(半導体基板) １
貫通溝 ２
支持部 ３
フラット面 ４
１０、６０ 微小試料台基部
１１ 溝
１１ａ、６１ａ 上側面
１３ 上面（ガード部）
２０ 微小試料搭載用薄膜
２１ 上端面
３１、３２ 薄膜
４１ 第１のマスク
４２ 第２のマスク
４３ 第３のマスク
５１ 基板エッチング用マスク
６１ 溝
６１ａ、６１ｂ 側面
７０ 微小試料
１００、２００ 微小試料台

Claims (20)

1. 突出し状のガード部および該ガード部の上面から没入した溝部を有する半導体基板と、
   前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜と、
   を具備することを特徴とする微小試料台。
2. 請求項１に記載の微小試料台において、前記半導体基板はシリコン基板であり、前記微小試料搭載用薄膜はシリコンを含む無機材料からなることを特徴とする微小試料台。
3. 請求項２に記載の微小試料台において、前記微小試料搭載用薄膜は、窒化シリコンからなることを特徴とする微小試料台。
4. 請求項１に記載の微小試料台において、前記半導体基板の前記溝部はＶ字形状であることを特徴とする微小試料台。
5. 請求項１乃至４のいずれか１項に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが数百ｎｍ以下であることを特徴とする微小試料台。
6. 請求項５に記載の微小試料台において、前記微小試料搭載用薄膜は、その厚さが百ｎｍ以下であることを特徴とする微小試料台。
7. それぞれが支持部において連結された多数の微小試料台基部を有する半導体ウエハと、 前記各微小試料台基部の一面に成膜により形成され、少なくとも対応する前記微小試料基部の少なくとも一部の端面より突出す部分を有する微小試料搭載用薄膜と、
   を具備することを特徴とする微小試料台作成用基板。
8. 半導体基板の一面に無機材料からなる薄膜を形成する工程と、
   前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程と、
   前記半導体基板を、前記微小試料搭載用薄膜の上端面よりも没入する溝部を有する形状にパターニングする工程と、
   を具備することを特徴とする微小試料台の製造方法。
9. 請求項８に記載の微小試料台の製造方法において、前記半導体基板は、前記微小試料台を複数取り出すことができる平面サイズを有し、前記微小試料台は、同一工程で複数の微小試料台を同時に得ることを特徴とする微小試料台の製造方法。
10. 請求項８に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程の後、前記微小試料搭載用薄膜をマスクとして前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第１のエッチングストッパを形成する工程を含むことを特徴とする微小試料台の製造方法。
11. 請求項１０に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜は窒化シリコンからなり、前記第１のエッチングストッパは酸化シリコンからなることを特徴とする微小試料台の製造方法。
12. 請求項１０に記載の微小試料台の製造方法において、前記薄膜を平坦な上端面を有する形状にパターニングして微小試料搭載用薄膜を形成する工程は、前記半導体基板の他面に、前記微小試料搭載用薄膜の上端面の外部から前記微小試料搭載用薄膜の領域内に延出された基板エッチング用マスクを形成する工程、および前記基板エッチング用マスクを形成する工程の後、前記半導体基板を厚さ方向にエッチングして、支持部で連結された前記微小試料台の外形形状を形成する工程を含むことを特徴とする微小試料台の製造方法。
13. 請求項１２に記載の微小試料台の製造方法において、前記基板エッチング用マスクを形成する工程の後、前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第２のエッチングストッパを形成する工程、および前記基板エッチング用マスクが形成された領域を除く前記半導体基板の他面に第２のエッチングストッパを形成する工程の後、前記基板エッチング用マスクを除去して前記基板エッチング用マスクに覆われていた半導体基板の領域を露出する工程を含むことを特徴とする微小試料台の製造方法。
14. 請求項１３に記載の微小試料台の製造方法において、前記溝部が前記微小試料搭載用薄膜の上端面よりも没入する形状にパターニングする工程は、露出された前記半導体基板の前記領域を前記第１のエッチングストッパおよび前記第２のエッチングストッパをストッパとして、前記半導体基板の露出された前記領域をエッチングする工程、および前記半導体基板の露出された前記領域をエッチングする工程の後、前記半導体基板の一面に形成された前記第１のエッチングストッパの少なくとも一部を除去する工程を含むことを特徴とする微小試料台の製造方法。
15. 請求項１４に記載の微小試料台の製造方法において、前記半導体基板の露出された前記領域をエッチングする工程の後、前記支持部を除去して、前記微小試料台を前記半導体から分離する工程を含むことを特徴とする微小試料台の製造方法。
16. 請求項１０に記載の微小試料台の製造方法において、前記微小試料搭載用薄膜が形成された領域を除く前記半導体基板の一面に第１のエッチングストッパを形成する工程は、前記第１のエッチングストッパの所定領域の中心線を対称軸とする線対称として一対の微小試料台が形成されるように、前記第１のエッチングストッパを形成する工程であることを特徴とする微小試料台の製造方法。
17. 請求項８乃至１６に記載の微小試料台の製造方法において、前記半導体基板は、（１００）面の上面および（１１０）面のフラット面を有する半導体ウエハであり、前記第１のエッチングストッパを形成する工程は、前記（１１０）フラット面に対し、前記一対の微小試料台が４５度傾斜した軸と平行に形成する工程であることを特徴とする微小試料台の製造方法。
18. 半導体基板の一面および他面に無機材料からなる薄膜を成膜する工程と、
    前記一面に成膜された薄膜をパターニングして微小試料搭載用薄膜を形成する工程と、
    前記他面に成膜された薄膜をパターニングして前記微小試料搭載用薄膜の内部に対応する領域から外部に対応する領域に配置された基板エッチング用マスクを形成する工程と、
    前記微小試料搭載用薄膜および前記基板エッチング用マスクを除く前記半導体基板の前記一面および前記他面にエッチングストッパを形成する工程と、
    前記基板エッチング用マスクを除去して前記他面の半導体基板を露出する工程と、
    前記露出された半導体基板を前記半導体基板の他面側からエッチングする工程と、
    を具備することを特徴とする微小試料台の製造方法。
19. ガード部および該ガード部の上面から没入した溝部を有する半導体基板および前記半導体基板の一面に成膜により一体化され、前記半導体基板における前記溝部の最深部と前記ガード部の上面との中間に上端面を有する微小試料搭載用薄膜とを有する微小試料台を準備するステップと、
    前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップと、
    前記微小試料が固定された微小試料台を、直接、分析用装置の分析ステージに取り付けるステップと、
    を具備することを特徴とする微小試料台を用いた分析方法。
20. 請求項１９に記載の微小試料台を用いた分析方法において、前記微小試料台の前記微小試料搭載用薄膜に前記微小試料搭載用薄膜より厚さが厚い微小試料を固定するステップは、前記微小試料搭載用薄膜の前記上端面上または側面上のいずれか一方に前記微小試料を固定する工程を含むことを特徴とする微小試料台を用いた分析方法。
    
    

Images