JP2010267791A - 半導体装置 - Google Patents

Abstract

【課題】フリップチップ実装構造を有する構成にて半導体素子からの放熱性を確保できる半導体装置を提供すること。
【解決手段】この半導体装置１は、被実装対象２を実装対象３に対してバンプ４を介してフリップチップ実装して構成されている。この半導体装置１では、被実装対象２が回路面上であって発熱部の近傍にパッド部を有している。また、実装対象３が熱伝導性材料あるいは放熱性材料から成る実装部３２を有している。そして、パッド部と実装部３２とがバンプ４を介して接続されることにより、被実装対象２が実装対象３にフリップチップ実装されている。
【選択図】図２

Description

この発明は、半導体装置に関し、さらに詳しくは、フリップチップ実装構造を有する構成にて半導体素子からの放熱性を確保できる半導体装置に関する。

一般的な半導体装置では、半導体素子（被実装対象）をセラミックスパッケージあるいは金属パッケージ（実装対象）に実装する構造として、半導体素子の回路面を上方に配置すると共に、この半導体素子の下面とパッケージとをハンダや導電性接着剤により接続する構造（一般的な実装構造）が採用されている。かかる一般的な実装構造では、半導体素子の回路面に露出した接続用パッド部とパッケージ側の配線パターンとが金（Ａｕ）材料あるいはアルミニウム（Ａｌ）材料から成る極細のボンディングワイヤで接続されている。このとき、半導体素子の搭載位置のズレやボンディングワイヤの接続箇所の位置ズレにより、ボンディングワイヤの長さがバラつくことがある。このため、高周波回路では、ボンディングワイヤの長さのバラつきが電気特性のバラつきとなって現れるという課題がある。

このため、近年の半導体装置では、半導体素子をパッケージに実装する方法として、フリップチップ実装構造が採用されている。このフリップチップ実装構造では、上記したボンディングワイヤの長さのバラつきによる電気特性のバラつきを抑えることができ、また、半導体素子の接続用パッド部とパッケージ側の配線パターンとの接続および半導体素子の素子搭載を同時に実施できる。これは、フリップチップ実装構造では、半導体素子の回路面および接続用パッド部を下方に配置して、超音波または熱圧着によりバンプと呼ばれる球状金属で半導体素子の接続用パッド部とパッケージの配線パターンとを接続するためである。これにより、半導体素子とパッケージとの電気的接続が確保されると共に、半導体素子の構造的な固定が行われている。

かかるフリップチップ実装構造では、半導体素子の接続用パッド部とパッケージ側の配線パターンとを接続するときに、前述のボンディングワイヤが省略されるため、半導体素子の実装スペースの面積が半導体素子の平面積と同じになり、半導体装置が小型化される。さらに、半導体素子とパッケージとが球状金属であるバンプを介して接続されるので、ボンディングワイヤを用いた一般的な実装構造と比較して、半導体素子とパッケージとの接続構造に起因する電気特性のバラつきが抑制される。また、ボンディングワイヤの長さによる電気的損失も低減される。また、半導体素子の搭載工程と配線工程とを一度に実施できる。さらに、半導体素子とパッケージとを複数点にて接続する構造を単一工程にて一括して実施できるので、量産性が向上する。

ところで、半導体装置では、半導体素子が発熱する。このため、半導体素子からの放熱性を十分に確保すべき課題がある。

一般的な実装構造を採用する半導体装置では、パッケージのキャリアに冷却装置が取り付けられ、パッケージのキャリアから熱を逃がす構造が採用されている。このとき、半導体素子の回路面が上方に向けられてパッケージに実装されるので、半導体素子の下面全面がパッケージに熱的に接続されている。このため、半導体素子の発熱部からパッケージのキャリアまでの熱抵抗が低減されて、半導体素子からの放熱性が高められている。

一方、フリップチップ実装構造を採用する半導体装置では、半導体素子の回路面がパッケージの配線パターンと向かい合わせになるため、半導体素子がパッケージに対してバンプのみにて熱的に接続されている。このため、半導体素子からの放熱経路が半導体素子の接続パッドのみとなり、半導体素子の発熱部からパッケージのキャリアまでの熱抵抗が一般的な実装構造よりも大きい。このため、半導体素子からの放熱性が十分に確保されないという課題がある。

この点において、位相器、減衰器、小さな出力部に使用されるスイッチなどの半導体素子では、発熱量が小さいため、フリップチップ実装構造による発熱が問題となり難い。しかし、高周波回路に用いられる高出力増幅器や低雑音増幅器、大きな出力部に使用されるスイッチなどの半導体素子では、電界効果トランジスタ(ＦＥＴ)が構成要素として含まれるため、その動作時にソース電極とドレイン電極の間で熱が発生する。このとき、フリップチップ実装構造では、上記のように、半導体素子の発熱部からパッケージにかけての熱抵抗が非常に高いため、半導体素子の動作時にて、素子温度が素子ジャンクション温度を超過するおそれがある。また、素子温度が素子ジャンクション温度を超過しない場合であっても、素子温度の上昇により、半導体素子の寿命や出力が低下するおそれがある。

かかる課題に関する従来の半導体装置として、特許文献１に記載される技術が知られている。特許文献１の半導体装置は、フリップチップ実装構造を有する構成において、半導体素子の回路面とパッケージの配線パターンとの間にアンダーフィルと呼ばれる接合補強剤を用いている。これにより、半導体素子の回路面とパッケージの配線パターンとの接続の信頼性が向上し、また、半導体素子からの放熱経路が確保されている。しかしながら、アンダーフィル剤は非導電性材料であり放熱性が十分でない。また、かかる構成にて、放熱性が満たされる場合にも、高い信頼性を必要とする半導体素子では、気密が必要となるため、アンダーフィル剤の適用が難しいという問題がある。

なお、他の従来の半導体装置では、パッケージがセラミックス多層基板から成る構成において、パッケージがキャビティと呼ばれる凹形状の素子搭載部を有することにより、セラミックス層の厚さが薄くなり、熱抵抗が低減されている。また、パッケージがセラミックスに導体を充填したビアホールを有し、キャビティからの放熱を促進して熱抵抗を低減する構成が採用されている。しかしながら、かかる構成では、半導体素子からの放熱性が十分に確保されないという課題がある。

特に、ガラスセラミックス多層基板を用いたパッケージに半導体素子をフリップチップ実装する構成では、半導体素子とガラスセラミックス多層基板とはバンプを介して接合されるため、放熱経路が極端に少なくなり熱抵抗が上昇する。また、ガラスセラミックスは熱伝導が非常に悪く、一般にセラミックスパッケージの熱抵抗は高いため、発熱の問題から半導体素子の使用できる出力が限られる。

特開平６−０６９２８１号公報

この発明は、フリップチップ実装構造を有する構成にて半導体素子からの放熱性を確保できる半導体装置を提供することを目的とする。

上記目的を達成するため、この発明にかかる半導体装置は、被実装対象を実装対象に対してバンプを介してフリップチップ実装して成る半導体装置であって、前記被実装対象が回路面上であって発熱部の近傍にパッド部を有すると共に、前記実装対象が熱伝導性材料あるいは放熱性材料から成る実装部を有し、且つ、前記パッド部と前記実装部とが前記バンプを介して接続されることにより、前記被実装対象が前記実装対象にフリップチップ実装されることを特徴とする。

また、この発明にかかる半導体装置は、被実装対象を実装対象に対してバンプを介してフリップチップ実装して成る半導体装置であって、前記被実装対象が回路面上であって発熱部の近傍にパッド部を有すると共に、前記実装対象が幅広な表層導体から成る配線パターンを有し、且つ、前記パッド部と前記配線パターンとが前記バンプを介して接続されることにより、前記被実装対象が前記実装対象にフリップチップ実装されることを特徴とする半導体装置。

この発明にかかる半導体装置では、被実装対象が発熱すると、その熱が発熱部からパッド部およびバンプを経由して実装部に伝わる。そして、この熱が実装部から実装対象の本体部に放出され、あるいは、この実装部から外部に放出される。このとき、実装部が熱伝導性材料あるいは放熱性材料から成るので、実装部から本体部への伝熱が効率的に行われる。これにより、被実装対象からの放熱性が確保される利点がある。

また、この発明にかかる半導体装置では、被実装対象が発熱すると、その熱が発熱部から信号用パッド部およびバンプを経由して実装対象の配線パターンに伝わる。そして、この熱が配線パターンからキャビティに放熱され、あるいは、配線パターンから実装対象の本体部に放出される。このとき、配線パターンの表層導体が幅広構造を有するので、配線パターンからキャビティへの放熱が促進され、あるいは、配線パターンから実装対象の本体部への伝熱が効率的に行われる。これにより、被実装対象からの放熱性が確保される利点がある。

図１は、この発明の実施の形態１にかかる半導体装置を示す構成図である。 図２は、図１に記載した半導体装置のフリップチップ実装構造を示す拡大図である。 図３は、図１に記載した半導体装置の被実装対象を示す平面図である。 図４は、図１に記載した半導体装置の実装部を示す斜視図である。 図５は、図１に記載した半導体装置の実装部を示す組立斜視図である。 図６は、この実施の形態２にかかる半導体装置を示す構成図である。 図７は、図６に記載した半導体装置のフリップチップ実装構造を示す拡大図である。 図８は、図６に記載した半導体装置の配線パターンを示す平面図である。

以下、この発明につき図面を参照しつつ詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、この実施の形態の構成要素には、発明の同一性を維持しつつ置換可能かつ置換自明なものが含まれる。また、この実施の形態に記載された複数の変形例は、当業者自明の範囲内にて任意に組み合わせが可能である。

［実施の形態１］
図１は、この発明の実施の形態１にかかる半導体装置を示す構成図である。図２は、図１に記載した半導体装置のフリップチップ実装構造を示す拡大図である。図３は、図１に記載した半導体装置の被実装対象を示す平面図である。図４および図５は、図１に記載した半導体装置の実装部を示す斜視図（図４）および組立斜視図（図５）である。

この半導体装置１は、例えば、フリップチップ実装(Flip Chip Attach)構造を有する半導体パッケージに適用される。フリップチップ実装構造とは、例えば、半導体素子の回路面とセラミックス多層基板の配線パターンとを相互に対向させると共にバンプ（接続用金属）を介して電気的に接続する方式をいう。かかるフリップチップ実装構造では、ボンディングワイヤを用いた一般的な実装構造（図示省略）と比較して、半導体装置の小型化や電気特性の均一化が実現される。また、実装工程と配線工程とを同時に実施できる等により、半導体装置の量産性を向上できる。

この半導体装置１では、被実装対象２が実装対象３に対してバンプ４を介してフリップチップ実装されて構成される（図１参照）。また、この半導体装置１は、後述する放熱構造を有する。これにより、被実装対象２からの放熱が効率的に行われている。

被実装対象２は、本体部２１と、接地用パッド部２２および信号用パッド部２３とを有する（図３参照）。本体部２１は、例えば、半導体素子などの電子部品、電子部品が実装された回路基板により構成される。接地用パッド部２２は、グランド接続用のパッドである。信号用パッド部２３は、実装対象３に対するシグナル接続用のパッドである。これらの接地用パッド部２２および信号用パッド部２３は、本体部２１の回路面上であって発熱部２４の近傍に配置される。例えば、被実装対象２が高周波回路に用いられる高出力増幅器や低雑音増幅器あるいは大きな出力を有する箇所に使用されるスイッチであるときには、被実装対象２が電界効果トランジスタ(Field effect transistor)を内部に有する。すると、被実装対象２の作動時にて、電界効果トランジスタのソース電極とドレイン電極との間が発熱する。したがって、この位置が被実装対象２の発熱部２４となり、この発熱部２４の近傍に接地用パッド部２２および複数の信号用パッド部２３がそれぞれ配置される。これにより、発熱部２４から接地用パッド部２２および信号用パッド部２３への伝熱が効率的に行われる。

なお、被実装対象２（本体部２１）が半導体素子から成る構成では、その半導体素子の表面が金属よりも低い伝熱性を有する材料（例えば、ガリウム砒素（ＧａＡｓ）、窒化ガリウム（ＧａＮ）など)により構成される。したがって、発熱部２４と接地用パッド部２２および信号用パッド部２３とが近接されて配置されることにより、これらの間の熱抵抗値が低減されて伝熱性が向上する。

実装対象３は、本体部３１と、実装部３２とを有する（図１および図２参照）。

本体部３１は、例えば、セラミックス多層基板などの配線基板により構成される。例えば、この実施の形態１では、実装対象３が、アルミナセラミックスを主成分とするＨＴＣＣ(High Temperature Co-fired Ceramic)、ガラスセラミックスを主成分とするＬＴＣＣ(Low Temperature Co-fired Ceramic)などの立体配線可能なセラミックス多層基板により構成されている。また、本体部３１は、キャビティ３１１を有する。このキャビティ３１１は、本体部３１の上面（実装対象３の実装面）に形成された凹部である。また、キャビティ３１１の底面には、接地用の全面パターン（図示省略）が印刷され、この全面パターン上に金メッキ処理が施される。また、この全面パターンと実装対象３の接地部（金属製の薄板。図示省略。）とが実装対象３内部の導体ビアホールを介して接続される。これにより、キャビティ３１１の底面（全面パターン）の接地が確保される。

実装部３２は、ダイマウント部３２１および基板部３２２を有し、これらが積層されて構成される（図２および図４参照）。ダイマウント部３２１は、熱伝導性材料から成る部材である。例えば、この実施の形態１では、ダイマウント部３２１が、銅タングステン合金あるいは銅モリブデン合金などの低い線膨張を有する板状の金属部材から成り、半導体素子の搭載に適した高い熱伝導性を有している。基板部３２２は、熱伝導性材料あるいは放熱性材料から成る配線基板である。例えば、この実施の形態１では、基板部３２２が、アルミナセラミックスあるいは窒化アルミなどの高放熱性材料（例えば、ガラスセラミックス性の本体部２１よりも高い放熱性を有する材料）から成るセラミックス基板であり、その上面に配線パターンＰを有している（図４参照）。また、ダイマウント部３２１と基板部３２２とは、ハンダあるいは導電接着剤により接着される。この実装部３２は、ダイマウント部３２１側をキャビティ３１１の底面（全面パターン）に接触させて、キャビティ３１１内に収容される。そして、ダイマウント部３２１がキャビティ３１１の底面に対してロウ付けあるいは高熱伝導性を有する導電性接着剤により接着される。これにより、実装部３２がキャビティ３１１の底面に固定される。

バンプ４は、例えば、金（Ａｕ）材料から成る球状の接続用金属である。なお、バンプ４には、公知のものが採用され得る。

この半導体装置１では、被実装対象２の各パッド部２２、２３と実装対象３の実装部３２とがバンプ４を介して電気的に接続されることにより、被実装対象２が実装対象３にフリップチップ実装される（図２参照）。例えば、この実施の形態１では、まず、被実装対象２の各パッド部２２、２３にそれぞれバンプ４が拡散接合される。あるいは、実装部３２上であって各パッド部２２、２３に対応する位置に、それぞれバンプ４が拡散接合される。次に、被実装対象２の回路面が実装対象３の実装部３２に対向するように、被実装対象２が実装部３２上に配置される。そして、超音波方式あるいは熱圧着方式による熱がバンプ４に施されて、被実装対象２の各パッド部２２、２３と実装対象３の実装部３２とが接続される。このとき、接地用パッド部２２が実装部３２のダイマウント部３２１に接続される。これにより、被実装対象２のグランド接続が確保される。また、信号用パッド部２３が実装部３２の基板部３２２（配線パターンＰ）に接続される。これにより、被実装対象２と実装対象３とのシグナル接続が確保される。その後に、実装部３２の基板部３２２と本体部３１とがヒートスプレッダ３３を介して電気的に接続される。これにより、被実装対象２を実装した実装対象３と、外部端子（図示省略）との接続が可能となる。なお、ヒートスプレッダ３３は、後述するように、基板部３２２から本体部３１への伝熱経路となる。

また、実装対象３の下面にキャリア５が取り付けられる（図１参照）。このキャリア５は、セラミックスに近い線膨張率を有する金属材料から成る。また、このキャリア５に冷却装置（図示省略）が取り付けられて、実装対象３（本体部３１）の冷却が行われる。また、実装対象３の上面に枠状のリング６が配置される。このリング６は、実装対象３のキャビティ３１１および実装部３２ならびに被実装対象２を囲んで配置される。また、このリング６の上面に薄い金属板から成る蓋７が配置されて、リング６の開口部が塞がれる。そして、この蓋７とリング６の開口部とが金スズ封止（ＡｕＳｎ封止）あるいはシーム溶接により真空下あるいは窒素雰囲気下にて固着されて、その内部が封止される。これにより、気密パッケージが形成される。

この半導体装置１では、被実装対象２の作動時にて、被実装対象２の発熱部２４が高温となると、この熱が発熱部２４から接地用パッド部２２および信号用パッド部２３に伝わる（図２参照）。すると、（１）接地用パッド部２２の熱がバンプ４を経由して実装対象３のダイマウント部３２１に伝わる。そして、この熱がダイマウント部３２１から本体部２１に放熱される。このとき、金属製のダイマウント部３２１とガラスセラミックス製の本体部２１とでは、ダイマウント部３２１の方が高い熱伝導性を有する。このため、熱がダイマウント部３２１を平面方向に拡散して、ダイマウント部３２１の全面から本体部２１に伝わる。これにより、ダイマウント部３２１から本体部２１への熱抵抗が低減されるので、その放熱が効率的に行われる。また、（２）信号用パッド部２３の熱がバンプ４を経由して実装対象３の基板部３２２に伝わる。そして、この熱の一部が基板部３２２から外部に直接的に放熱される。このとき、基板部３２２が高放熱性材料から成るので、基板部３２２から外部への放熱が効率的に行われる。また、熱の一部が基板部３２２からダイマウント部３２１に伝わり、ダイマウント部３２１から本体部２１に放熱される。このとき、基板部３２２が高熱伝導性材料から成るので、熱が基板部３２２の平面方向に拡散して、基板部３２２の全体から本体部２１に伝わる。これにより、基板部３２２からダイマウント部３２１への熱抵抗が低減されるので、その放熱が効率的に行われる。さらに、熱の一部が基板部３２２からヒートスプレッダ３３を経由して実装対象３の本体部３１に伝わり、本体部３１から放熱される。このとき、ヒートスプレッダ３３が金属製なので、基板部３２２から本体部３１への伝熱が効率的に行われる。これらの（１）、（２）により、被実装対象２からの放熱が効率的に行われる。これにより、被実装対象２のジャンクション温度が低減されるので、発熱による被実装対象２の出力低下や寿命低下が抑制される。なお、実装対象３の本体部３１に伝わった熱は、本体部３１からキャリア５に伝わり、このキャリア５が冷却装置（図示省略）により冷却されることにより、外部に放出される。

なお、この半導体装置１では、さらに、被実装対象２が放熱用パッド部を有し、この放熱用パッド部と実装対象３とがバンプ４を経由して伝熱可能に接続されても良い（図示省略）。これにより、被実装対象２からの放熱がより効率的に行われる。

［効果］
以上説明したように、この半導体装置１では、被実装対象２がその回路面上であって発熱部２４の近傍にパッド部２２、２３を有すると共に、実装対象３が熱伝導性材料あるいは放熱性材料から成る実装部３２を有する（図２参照）。そして、パッド部２２、２３と実装部３２とがバンプ４を介して接続されることにより、被実装対象２が実装対象３にフリップチップ実装される。かかる構成では、被実装対象２が発熱すると、その熱が発熱部２４からパッド部２２、２３およびバンプ４を経由して実装部３２に伝わる。そして、この熱が実装部３２から実装対象３の本体部３１に放出され、あるいは、この実装部３２から外部に放出される。このとき、実装部３２が熱伝導性材料あるいは放熱性材料から成るので、実装部３２から本体部３１への伝熱が効率的に行われる。これにより、被実装対象２からの放熱性が確保される利点がある。

また、この半導体装置１では、被実装対象２のパッド部（接地用パッド部）２２が被実装対象２のグランド接続用パッドであり、実装対象３の実装部３２がダイマウント部３２１を有する（図２参照）。そして、ダイマウント部３２１と接地用パッド部２２とがバンプ４を介して接続される。かかる構成では、被実装対象２が発熱すると、その熱が発熱部２４から接地用パッド部２２およびバンプ４を経由して実装部３２のダイマウント部３２１に伝わる。そして、この熱がダイマウント部３２１から実装対象３の本体部３１に放出される。このとき、ダイマウント部３２１が金属製であり、且つ、接地用パッド部２２が被実装対象２のグランド接続用パッドなので、被実装対象２から本体部３１への伝熱が効率的に行われる。これにより、被実装対象２からの放熱性が確保される利点がある。

また、この半導体装置１では、被実装対象２のパッド部（信号用パッド部）２３が被実装対象２のシグナル接続用パッドであり、実装対象３の実装部３２が高放熱性材料から成ると共に配線パターンＰを有する基板部３２２を備える（図２参照）。そして、パッド部２３と基板部３２２の配線パターンＰとがバンプ４を介して接続される。かかる構成では、被実装対象２が発熱すると、その熱が発熱部２４から信号用パッド部２３およびバンプ４を経由して実装部３２の基板部３２２に伝わる。そして、この熱が基板部３２２から外部に放出される。このとき、基板部３２２が高放熱性材料から成り、且つ、信号用パッド部２３が被実装対象２のシグナル接続用パッドなので、被実装対象２から基板部３２２への伝熱が効率的に行われる。これにより、被実装対象２からの放熱性が確保される利点がある。

また、この半導体装置１では、被実装対象２のパッド部（信号用パッド部）２３が被実装対象２のシグナル接続用パッドであり、実装対象３の実装部３２が金属製のダイマウント部３２１と高熱伝導性材料から成ると共に配線パターンＰを有する基板部３２２とを積層して成る（図２参照）。そして、信号用パッド部２３と基板部３２２の配線パターンＰとがバンプ４を介して接続される。かかる構成では、被実装対象２が発熱すると、その熱が発熱部２４から信号用パッド部２３およびバンプ４を経由して実装部３２の基板部３２２に伝わる。そして、この熱が基板部３２２からダイマウント部３２１に伝わって外部に放出される。このとき、基板部３２２が高熱伝導性材料から成るので、熱が基板部３２２の平面方向に拡散されつつダイマウント部３２１に伝わる。これにより、基板部３２２からダイマウント部３２１への熱抵抗が低減されるので、その放熱が効率的に行われる。これにより、被実装対象２からの放熱性が確保される利点がある。

［ダイマウント部と基板部との積層構造］
なお、この半導体装置１では、上記のように、被実装対象２が接地用パッド部２２と信号用パッド部２３とを有し、また、実装部３２が金属製のダイマウント部３２１と配線パターンＰを有する基板部３２２とを積層して成る（図２および図３参照）。そして、被実装対象２が実装部３２に対して基板部３２２側に配置される。

このとき、ダイマウント部３２１が凸部３２１１を有すると共に、基板部３２２が貫通孔３２２１を有し、ダイマウント部３２１がこの凸部３２１１を貫通孔３２２１に挿入させつつ基板部３２２に積層されることが好ましい（図２、図４および図５参照）。そして、接地用パッド部２２とダイマウント部３２１の凸部３２１１とが接続されると共に信号用パッド部２３と基板部３２２の配線パターンＰとが接続される。かかる構成では、被実装対象２とダイマウント部３２１との間に基板部３２２があるときに、被実装対象２の接地用パッド部２２とダイマウント部３２１の凸部３２１１との接続が適正に確保される利点がある。

例えば、この実施の形態１では、ダイマウント部３２１がその平面部に突起状の凸部３２１１を有している（図２、図４および図５参照）。また、この凸部３２１１の段間の寸法が厳密に管理されており、実装対象３であるセラミックス多層基板（本体部３１）を構成する単体基板の厚さと同じ寸法に設定されている。また、凸部３２１１の角部のカッター逃げが極力発生しないように、凸部３２１１の切削加工が行われている。また、凸部３２１１の頂面が精密な切削面（例えば、６．３Ｓ以下の平面度を有する切削面）であることを要する。また、ダイマウント部３２１には、ニッケルメッキ加工の後に、金メッキ加工が施されている。このとき、金メッキ加工の厚さが十分に確保されて、純度の高い金メッキ材料から成るバンプ４を接続できるように構成されている。また、基板部３２２がこの凸部３２１１と嵌り合う貫通孔３２２１を有している。また、基板部３２２がセラミックス基板から成り、凸部３２１１の段間距離と同じ厚さを有している。また、ダイマウント部３２１がこの凸部３２１１を貫通孔３２２１に挿入させつつ基板部３２２に積層されることにより、実装部３２が構成されている。このとき、基板部３２２が凸部３２１１を基準としてダイマウント部３２１に対して位置決めされている。そして、ダイマウント部３２１と基板部３２２とがハンダあるいは導電性接着剤により接着されている。また、フリップチップ実装構造では、接地用パッド部２２とダイマウント部３２１の凸部３２１１とがバンプ４を介して接続され、また、信号用パッド部２３と基板部３２２の配線パターンＰとがバンプ４を介して接続されている。

［実施の形態２］
図６は、この実施の形態２にかかる半導体装置を示す構成図である。図７は、図６に記載した半導体装置のフリップチップ実装構造を示す拡大図である。図８は、図６に記載した半導体装置の配線パターンを示す平面図である。これらの図において、上記の実施の形態１に記載した構成要素と同一の構成要素には同一の符号を付し、その説明を省略する。

この実施の形態２の半導体装置１は、被実装対象２が回路面上であって発熱部２４の近傍にパッド部２２、２３を有する点で、実施の形態１の半導体装置１と共通する（図２、図３、図６および図７参照）。ただし、実装対象３が実装部３２を有さない点で相異する。このため、実装対象３がキャビティ３１１の底面（本体部３１の実装面）に配線パターンＰを有する。そして、パッド部２２、２３とこの配線パターンＰとがバンプ４を介して接続されることにより、被実装対象２が実装対象３にフリップチップ実装される。

ここで、この半導体装置１では、実装対象３が幅広な表層導体３４から成る配線パターンＰを有する（図８参照）。かかる構成では、被実装対象２が発熱すると、その熱が発熱部２４から信号用パッド部２３およびバンプ４を経由して実装対象３の配線パターンＰに伝わる。そして、この熱が配線パターンＰからキャビティ３１１に放熱され、あるいは、配線パターンＰから実装対象３の本体部３１に放出される。このとき、配線パターンＰの表層導体３４が幅広構造を有するので、配線パターンＰからキャビティ３１１への放熱が促進され、あるいは、配線パターンＰから実装対象３の本体部３１への伝熱が効率的に行われる（表層導体３４によるヒートスプレッダ効果）。これにより、被実装対象２からの放熱性が確保される利点がある。

例えば、この実施の形態２では、実装対象３がセラミックス多層基板から成り、そのキャビティ３１１の底面に配線パターンＰが形成されている（図７および図８参照）。そして、この配線パターンＰを構成する表層導体３４が実装対象３の平面方向に拡幅された幅広構造を有している。具体的には、表層導体３４の幅が、一般的な配線パターンの表層導体の幅に対して２倍〜３倍に設定されている。また、この表層導体３４は、配線パターンＰの電気特性に影響を与えない範囲で拡幅されている。ここで、表層導体３４の熱伝導率は、実装対象３であるセラミックス多層基板の熱伝導率よりも高い。このため、被実装対象２から配線パターンＰに伝わった熱が、表層導体３４により実装対象３の平面方向に拡散され、その後にキャビティ３１１中あるいは実装対象３内部に放出される。これにより、配線パターンＰからの放熱が効率的に行われている。

例えば、この実施の形態２では、配線パターンＰ（表層導体３４）が配線パターンＰの電気特性に影響を与えない範囲で厚肉に形成されている。例えば、表層導体３４の幅が一般的な配線パターンの表層導体の肉厚に対して２倍〜３倍に設定されている。

また、上記の構成では、実装対象３が配線パターンＰ（表層導体３４）に伝熱可能に接続された内層導体３５、３６を有すると共に、この内層導体３５、３６が幅広構造あるいは厚肉構造を有することが好ましい（図６および図７参照）。かかる構成では、被実装対象２から配線パターンＰに伝わった熱が、配線パターンＰから内層導体３５、３６に伝わり、この内層導体３５、３６から実装対象３の本体部３１内に放出される。このとき、内層導体３５、３６が幅広構造あるいは厚肉構造を有するので、内層導体３５、３６から実装対象３の本体部３１内への伝熱が効率的に行われる。これにより、被実装対象２からの放熱性が向上する利点がある。

例えば、この実施の形態２では、配線パターンＰの信号接続部に信号用内層導体３５が接続され、また、配線パターンＰのグランド接続部に接地用内層導体３６が接続されている（図６および図７参照）。また、これらの内層導体３５、３６がセラミックス多層基板（実装対象３）の実装面に近い内層部に配置されている。例えば、図７に示す構成では、配線パターンＰを有する基板（キャビティ３１１の底面を構成する基板）に対して内層側にて隣接する基板に、内層導体３５、３６が形成されている。また、内層導体３５、３６が配線パターンＰの電気特性に影響を与えない範囲で幅広あるいは厚肉に形成されている。例えば、内層導体３５、３６の幅あるいは肉厚が、一般的な配線パターンの内層導体に対して２倍〜３倍に設定されている。ここで、内層導体３５、３６の熱伝導率は、実装対象３であるセラミックス多層基板の熱伝導率よりも高い。このため、配線パターンＰから内層導体３５、３６に伝わった熱が、内層導体３５、３６にて実装対象３の平面方向に拡散され、その後に実装対象３内部に放出される。これにより、配線パターンＰからの放熱が効率的に行われている。

以上のように、この発明にかかる半導体装置は、フリップチップ実装構造を有する構成にて半導体素子からの放熱性を確保できる点で有用である。

１ 半導体装置、２ 被実装対象、２１ 本体部、２２ 接地用パッド部、２３ 信号用パッド部、２４ 発熱部、３ 実装対象、３１ 本体部、３１１ キャビティ、３２ 実装部、３２１ ダイマウント部、３２１１ 凸部、３２２ 基板部、３２２１ 貫通孔、３３ ヒートスプレッダ、３４ 表層導体、３５ 信号用内層導体、３６ 接地用内層導体、４ バンプ、５ キャリア、６ リング、７ 蓋、Ｐ 配線パターン

Claims (8)

1. 被実装対象を実装対象に対してバンプを介してフリップチップ実装して成る半導体装置であって、
   前記被実装対象が回路面上であって発熱部の近傍にパッド部を有すると共に、前記実装対象が熱伝導性材料あるいは放熱性材料から成る実装部を有し、且つ、前記パッド部と前記実装部とが前記バンプを介して接続されることにより、前記被実装対象が前記実装対象にフリップチップ実装されることを特徴とする半導体装置。
2. 前記パッド部が前記被実装対象のグランド接続用パッドであり、前記実装部が金属製のダイマウント部を有し、且つ、前記パッド部と前記ダイマウント部とが前記バンプを介して接続される請求項１に記載の半導体装置。
3. 前記パッド部が前記被実装対象のシグナル接続用パッドであり、前記実装部が高放熱性材料から成ると共に配線パターンを有する基板部を備え、且つ、前記パッド部と前記基板部の配線パターンとが前記バンプを介して接続される請求項１または２に記載の半導体装置。
4. 前記パッド部が前記被実装対象のシグナル接続用パッドであり、前記実装部が金属製のダイマウント部と高熱伝導性材料から成ると共に配線パターンを有する基板部とを積層して成り、且つ、前記パッド部と前記基板部の前記配線パターンとが前記バンプを介して接続される請求項１〜３のいずれか一つに記載の半導体装置。
5. 複数の前記パッド部が前記被実装対象のグランド接続用パッド（以下、接地用パッド部という。）と前記被実装対象のシグナル接続用パッド（以下、信号用パッド部という。）とから成り、前記実装部が金属製のダイマウント部と配線パターンを有する基板部とを積層して成ると共に、前記被実装対象が前記実装部に対して前記基板部側に配置されるときに、
   前記ダイマウント部が凸部を有すると共に前記基板部が貫通孔を有し、前記ダイマウント部が前記凸部を前記貫通孔に挿入させつつ前記基板部に積層され、且つ、前記接地用パッド部と前記ダイマウント部の前記凸部とが接続されると共に前記信号用パッド部と前記基板部の前記配線パターンとが接続される請求項１〜４のいずれか一つに記載の半導体装置。
6. 被実装対象を実装対象に対してバンプを介してフリップチップ実装して成る半導体装置であって、
   前記被実装対象が回路面上であって発熱部の近傍にパッド部を有すると共に、前記実装対象が幅広な表層導体から成る配線パターンを有し、且つ、前記パッド部と前記配線パターンとが前記バンプを介して接続されることにより、前記被実装対象が前記実装対象にフリップチップ実装されることを特徴とする半導体装置。
7. 前記配線パターンが厚肉構造を有する請求項６に記載の半導体装置。
8. 前記実装対象が前記配線パターンに伝熱可能に接続された内層導体を有すると共に、前記内層導体が幅広構造あるいは厚肉構造を有する請求項６または７に記載の半導体装置。

Images