[go: up one dir, main page]

JP2010263219A - バンプパッド構造及びその製造方法 - Google Patents

バンプパッド構造及びその製造方法 Download PDF

Info

Publication number
JP2010263219A
JP2010263219A JP2010107035A JP2010107035A JP2010263219A JP 2010263219 A JP2010263219 A JP 2010263219A JP 2010107035 A JP2010107035 A JP 2010107035A JP 2010107035 A JP2010107035 A JP 2010107035A JP 2010263219 A JP2010263219 A JP 2010263219A
Authority
JP
Japan
Prior art keywords
layer
pad
bump
reinforcing
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010107035A
Other languages
English (en)
Other versions
JP5143860B2 (ja
Inventor
Hao-Yi Tsai
豪益 蔡
Hsien-Wei Chen
憲偉 陳
Yu-Wen Liu
豫文 劉
Ying-Ju Chen
英儒 陳
Hsiu-Ping Wei
修平 魏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2010263219A publication Critical patent/JP2010263219A/ja
Application granted granted Critical
Publication of JP5143860B2 publication Critical patent/JP5143860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W20/20
    • H10W20/01
    • H10W20/056
    • H10W72/00
    • H10W72/019
    • H10W72/252
    • H10W72/29
    • H10W72/923
    • H10W72/9232
    • H10W72/932
    • H10W72/9415
    • H10W72/942
    • H10W72/951
    • H10W72/952

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

【課題】バンプパッド構造の機械強度を高め、USG層と低誘電体層との間の界面を保護するバンプパッド構造及びその製造方法を提供する。
【解決手段】バンプパッド構造は、上層を有する基板と、上層上に形成された強化パッドと、上層の上方に形成された中間層と、中間層上に形成された中間接続パッドと、中間層の上方に形成された外層と、外層に形成された開口を介し、中間接続パッドに接続されたUBMとを備える。
【選択図】図3

Description

本発明は、半導体装置のバンプパッド構造に関し、特に、フリップチップアセンブリのバンプパッド構造に関する。
フリップチップパッケージは、半田バンプを利用し、基板と電気的かつ物理的(mechanically)に接続されたフェイスダウン半導体チップを含む。フリップチップパッケージは、スケーラビリティ(scalability)により小型化に応用することができるため、従来の他のパッケージより優れている。しかし、フリップチップパッケージは、小型化及び低誘電体の使用の増加にともない、機械応力によりバンプパッドメタル及び低誘電体に関する問題が発生し易い。
図1Aを参照する。図1Aは、半田バンプパッド及びその下方の相互接続構造の一部を示す断面図である。図1Aに示すように、半田バンプ2は、半導体チップ上の外側のパッシベーション層6中に設けた開口を介し、アルミニウムパッド8と接続されたUBM(Under Bump Metal)パッド4と物理的に接続されている。アルミニウムパッド8は、内側のパッシベーション層10上に形成されている。内側のパッシベーション層10は、低誘電率の誘電体層14上のUSG(Undoped Silicon Glass)層12上に形成されている。USG層12は、回路を含む多数の独立した金属層を含んでもよい。アルミニウムパッド8は、アルミニウム配線16により、相互接続構造中のアルミニウムコンタクト18と電気的に接続されている。アルミニウムコンタクト18は、内側のパッシベーション層10のビア20a,20b,20cを介し、第1のコンタクト22と接続されている。第1のコンタクト22は、数個のビア24を介して第2のコンタクト26と接続されている。コンタクト及びビアは、例えば、半導体装置に必要な相互接続構造を付加的に含んでもよい。
図1Bを参照する。図1Bは、UBMパッド4、アルミニウムパッド8、アルミニウム配線16、アルミニウムコンタクト18及びビア20a,20b,20cを示すレイアウト図である。外側の八角形領域はアルミニウムパッド8を表す。中間の八角形領域はUBMパッド4を表す。内側の八角形領域はUBMパッド4の凹部を表す。
図1A及び図1Bを参照する。図1A及び図1Bに示すように、バンプパッドは、一般にフリップチップアセンブリに応用する。フリップチップアセンブリは、そのスケーラビリティにより小型化の技術に適用することができるため、最新の科学技術に応用することができる。取り付けサイズの縮小に伴い(特に22nm技術において)、低誘電体の使用が普及し、特に、誘電率が2.5より低い場合、バンプパッドからの機械応力の衝撃力が増大する。そのため、例えば、半導体装置と付着するパッケージ基板との間の熱膨張係数(Coefficient of Thermal Expansion:CTE)のミスマッチにより発生する剥離又はせん断力により、バンプパッドが応力を受け、例えば、USG、低誘電体又は半田バンプが破裂するなどして半導体装置に故障が発生する虞がある。
フリップチップ技術でよく利用される他の構造としては、DBOC(Direct Bump On Copper)構造がある。UBMと最上メタライゼーション層の銅金属とは、DBOC構造中で直接接触される。無アルミニウムパッド(no aluminum pad)又はパッシベーション内層は、DBOC構造中に応用する。無アルミニウムパッド又はパッシベーション内層は、緩衝として用い、DBOC構造の機械強度が一般に低いため、上述したような問題が発生する虞がある。そのため、従来技術の問題点を解決するために、バンプパッドの機械強度を高めることが求められている。
本発明は、バンプパッド構造の機械強度を高め、USG層と低誘電体層との間の界面を保護するバンプパッド構造及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明の第1の観点に係るバンプパッド構造は、
上層を有する基板と、
前記上層上に形成された強化パッドと、
前記上層の上方に形成された中間層と、
前記中間層上に形成された中間接続パッドと、
前記中間層の上方に形成された外層と、
前記外層に形成された開口を介し、前記中間接続パッドに接続されたUBMと、を備えることを特徴とする。
前記強化パッドの半径又は外接円半径は、前記UBMの半径又は外接円半径より大きくてもよい。
前記強化パッドの半径又は外接円半径は、前記UBMの半径又は外接円半径より少なくとも5μm大きくてもよい。
前記中間接続パッドと前記強化パッドとを物理的に接続するビアをさらに備えてもよい。
前記ビアは、中空でないビア、環状のビア及び5×5のアレイ状に配列されたビアからなる群から選ばれるフィーチャを含んでもよい。
前記中間接続パッドの厚さは2.5μmでもよい。
前記基板は内層をさらに有し、前記内層上に形成された第2の強化パッドと、
前記強化パッドと前記第2の強化パッドとを物理的に接続する第2のビアと、をさらに備えてもよい。
上記目的を達成するために、本発明の第2の観点に係るバンプパッド構造の製造方法は、
基板の上層上に強化パッドを形成する工程と、
前記基板の前記上層上に中間層を形成する工程と、
前記中間層上に中間接続パッドを形成し、前記中間層のビアを介し、前記中間接続パッドと前記強化パッドとを接続させる工程と、
前記基板上に外層を形成する工程と、
前記外層の開口の中にUBMを形成し、前記UBMを前記中間接続パッドに接続させる工程と、を含むことを特徴とする。
前記基板の下方層上に第2の強化パッドを形成する工程をさらに含み、
前記強化パッドを形成する工程は、前記基板の前記上層に、前記強化パッドと前記第2の強化パッドとを接続させる第2のビアを形成する工程を含んでもよい。
前記強化パッドを形成する工程は、
前記基板の前記上層上に形成されたレジスト層をパターニングし、前記上層中の前記強化パッドを配置する領域を露出させる工程と、
前記上層の露出された領域をエッチングする工程と、
前記上層上に金属を堆積する工程と、を含んでもよい。
前記中間接続パッドを形成する工程は、
前記中間層上の第1のレジスト層をパターニングし、前記中間層中の前記ビアが形成される領域を露出させる工程と、
前記中間層の露出された領域をエッチングする工程と、
前記中間層上に金属層を堆積し、メタライゼーション層及び前記ビアを形成する工程と、
前記メタライゼーション層上に形成されたレジスト層をパターニングし、前記メタライゼーション層により、前記中間接続パッドの一部が露出されないようにする工程と、
前記メタライゼーション層の露出部分をエッチングする工程と、を含んでもよい。
前記UBMを形成する工程は、
前記外層の上方に形成されたレジスト層をパターニングし、前記外層の前記開口が形成される領域を露出させる工程と、
前記外層をエッチングし、前記開口を形成する工程と、を含んでもよい。
本発明のバンプパッド構造及びその製造方法は、バンプパッド構造の機械強度を高め、USG層と低誘電体層との間の界面を保護することができる。
従来のバンプパッド構造及び相互接続構造を示す断面図である。 従来のバンプパッド構造及び相互接続構造を示す平面図である。 本発明の第1実施形態に係るバンプパッド構造を示す断面図である。 本発明の第2実施形態に係るバンプパッド構造を示す断面図である。 従来技術及び本発明に係るUSG層と低誘電率の誘電体層との間の界面箇所に発生する応力を示すグラフである。 銅パッドのサイズがUSG層と低誘電率の誘電体層との間の界面箇所に発生する応力を示すグラフである。 本発明の実施形態に係るビア及びバンプパッド構造を示す平面図である。 本発明の実施形態に係るビア及びバンプパッド構造を示す平面図である。 本発明の実施形態に係るビア及びバンプパッド構造を示す平面図である。 本発明の実施形態に係るビア及びバンプパッド構造を示す平面図である。 USG層と低誘電率の誘電体層との間の界面箇所に発生する応力に、異なるレイアウトを有するビアが与える影響を示すグラフである。 本発明の第3実施形態に係るバンプパッド構造を示す断面図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。 本発明の一実施形態に係るバンプパッド構造を製造するときの状態を示す模式図である。
(第1実施形態)
図2を参照する。図2は、本発明の第1実施形態に係るバンプパッド構造を示す断面図である。半田バンプ30は、半導体チップ上の外側のパッシベーション層34中に設けられた開口を介し、アルミニウムパッド36に接続されたUBMパッド32と物理的に接続されている。アルミニウムパッド36は、低誘電率の誘電体層44上のUSG層42の上方に設けられている内側のパッシベーション層38上に配置されている。中空でない銅パッド40は、USG層42上かつアルミニウムパッド36の下方に設けられている。低誘電率の誘電体層44は、回路46をさらに含んでもよい。これらの層は、その他よく知られた方式で配置したり、その他の材料を含んでもよい。例えば、低誘電率の誘電体層44がUSG層で代替されたり、相互接続構造がアルミニウム配線(図2、図3及び図8では図示せず)を介し、アルミニウムパッド36と電気的に接続されたりしてもよい。
(第2実施形態)
図3は、本発明の第2実施形態に係るバンプパッド構造を示す断面図である。図3の構造は、図2と同様に、数個のビア48を有する以外に、これらビア48を介してアルミニウムパッド36が銅パッド40に接続されている。
上述の実施形態では、USG層42及び低誘電率の誘電体層44の応力を下げることができる。図4は、USG層42と低誘電率の誘電体層44との間の界面箇所に発生する応力が減少する状態を示すグラフである。図1Aは、従来のアルミニウムパッドを示す断面図である。図2は、銅パッドを有するアルミニウムパッドを示す断面図である。図3は、銅パッド及びビアコネクションを備えるアルミニウムパッドを示す断面図である。従来のパッドをベースラインとして用い、界面上の応力を正規化する。アルミニウムパッド及び銅パッド構造(図2に示す)は、剥離応力が正規化ベースラインで9%低下し、せん断力が正規化ベースラインで12%低下する。ビア構造を有するアルミニウムパッド及び銅パッド構造(図3に示す)は、剥離応力が正規化ベースラインで15%低下し、せん断力が正規化ベースラインで22%低下する。
界面上の応力は、銅パッド40により発生するヤング率の増大に伴い低下する。低誘電体のヤング率は約10GPaであり、USGのヤング率は約70GPaであるが、銅のヤング率は約218GPaである。そのため、銅が挿入された構造は、ヤング係数が向上して機械強度が高くなるため、界面を好適に保護することができる。
このタイプの構造は、USG層42の応力に影響を与える上、銅パッド40のサイズもこの応力に影響を与える。図5は、銅パッド40のサイズが応力に与える影響を示すグラフである。図5のx軸は差Δを表し、その単位はマイクロメートルである。差Δとは、図3が示すUBMパッド32の外接円半径と、銅パッド40の外接円半径との差である。図5に示すように、ベースラインによりUSG層42と低誘電率の誘電体層44との間の界面上の応力を正規化する。このベースラインは、銅パッド40の外接円半径がUBMパッド32の外接円半径に等しいときの差Δがゼロである。図5のグラフから分かるように、応力は、差Δの増加に伴って減少するが、差Δが5μmを超えると、正規化応力の減少に伴い小さくなる。即ち、差Δは、5μmのときに飽和するといえる。差Δは、何れのサイズでもよいが、5μmであることが好ましい。
さらに、アルミニウムパッド36を用いて銅パッド40のビア48に接続するレイアウトは、USG層42及び低誘電率の誘電体層44に与える応力に影響を与える。図6A〜図6Dは、数種類のビア48を示すレイアウト図である。図6Aは、中空でない八角形ビア48aを示すレイアウト図である。図6Aでは、UBMパッド32が点線により表され、銅パッド40が実線により表されている。UBMパッド32の外接円半径は、約75〜120μmである。アルミニウムパッド36(図示せず)の外接円半径は、UBMパッド32の外接円半径より約4μmより大きい。図6Bに示すように、八角形環状ビア48bは、外側の外接円半径が内側の外接円半径より10μm大きい。図6Cに示すように、八角形環状ビア48cは、外側の外接円半径が内側の外接円半径より20μm大きい。図6Bのビアの表面積は、アルミニウムパッド36の表面積の28.4%であり、図6Cのビアの表面積は、アルミニウムパッド36の表面積の52.1%である。また、八角形環状のビア48b及びビア48cの内側の外接円半径と外側の外接円半径との差は、例えば、5μm又は25μmに増減させてもよい。差が5μmである場合、ビアの表面積はアルミニウムパッド36の14.8%であり、差が25μmである場合、ビアの表面積はアルミニウムパッド36の62.1%である。図6Dは、5×5のアレイ状に配列されたビア48dを示すレイアウト図である。
図7を参照する。図7は、USG層42と低誘電率の誘電体層44との界面にこれら異なるレイアウトが与える影響を示すグラフである。図6Aの中空でない八角形ビア48aをベースラインとして用い、その他全てのレイアウトは、このレイアウトに基づいて正規化を行う。図7のグラフから分かるように、正規化を行った後の応力は、ベースラインから図6C中の20μmの八角形環状ビア48cまで縮小し、図6D中の5×5のアレイ状に配列されたビア48dに縮小してから、図6B中の10μmの八角形環状ビア48bまで縮小する。
上述の実施形態の欠点は、USG層42中の銅パッド40がさらに大きな面積が必要となったり、USG層42に付加的な金属層が必要となったりする点である。本実施形態は、図1A中のバンプパッドと異なり、USG層42中の上金属層上に、銅パッド40を設けるために用いる領域が必要である。これにより、銅パッド40を設ける領域を得るために、上金属層上の回路システムの配線を改めて設定し直す必要がある。或いは、銅パッド40を設けるために、USG層42中へ付加的に金属層を設けてもよい。この場合、既存の半導体装置の回路システムの配線を改めて設計する必要はないが、付加的な金属層により工程が増えて材料にかかる費用が多くなる。
(第3実施形態)
図8は、本発明の第3実施形態に係るバンプパッド構造を示す断面図である。図8は、図3の実施形態に類似するが、第2の銅パッド52がUSG層42の下方かつ低誘電率の誘電体層44上に位置する点が異なる。銅パッド40は、数個のビア50を介して第2の銅パッド52に接続されている。ビア50は、1つ又は多数の単独のビアでもよいし、図6A〜図6Dのレイアウトに対応したビアでもよい。さらに、より多くの銅パッドを図8の構造中に加えてもよい。これら銅パッドは、USG層42を含む多重金属層中に設けたり、USG層42及び低誘電率の誘電体層44中に設けたりしてもよい。多数の銅パッドは、ビアを利用して接続したりしなくてもよい。第2の銅パッド52を加えると、構造のヤング率が高まり、構造全体の機械強度が高まる。
本実施形態は、その他の特徴として、アルミニウムパッド36及び/又はアルミニウム配線が厚い点、USG層42が厚い点、又は下方の銅パッドを有さず、内側のパッシベーション層38に形成された数個のビア48だけを含む点がある。一般に、アルミニウムパッド36の厚さは約1.45μmである。この厚さは、例えば2.5μmまで増大させると、構造の機械強度が向上し、USG層42及び低誘電率の誘電体層44を保護することができる。同様に、USG層42の厚さを大きくすると、USG層42の機械強度が高まり、USG層42及び低誘電率の誘電体層44を保護することができる。USG層42の厚さを大きくする方式としては、USG層42の中にすでに存在する層を厚くする方式や、USG層42の中へ新たに数層を加える方式を利用してもよい。内側のパッシベーション層38に形成され、下方の銅パッドを備えていない数個のビア48の機械強度は、従来のバンプパッドより大きい。
図9A〜図9Mを参照する。図9A〜図9Mは、本発明の一実施形態に係る、図3のバンプパッド構造の製造工程を行うときの状態を示す断面図である。図9Aに示すように、低誘電体層(図示せず)上にUSG層100を形成する。図9Bに示すように、USG層100上のフォトレジスト層102をパターニングし、数個の相互接続ビア開口104のエッチング箇所からUSG層100を露出させる。続いて、従来のフォトリソグラフィ技術を利用し、相互接続ビア開口104をエッチングする。次に、図9Cに示すように、相互接続ビア開口104の一部に、数個のプラグ(plug)106を充填してからフォトレジスト層102を除去する。図9Dに示すように、USG層100上にもう一つのフォトレジスト層108を形成してから、フォトレジスト層108をパターニングし、相互接続ビア開口104上の相互接続コンタクトが形成された箇所と、銅パッドが形成された箇所とから、USG層100が露出される。続いて、従来のフォトリソグラフィ技術を利用してUSG層100に対してエッチングを行い、少なくともプラグ106の頂部の位置までエッチングを行う。
図9Eに示すように、フォトレジスト層108及びプラグ106を除去する。続いて、USG層100上に銅110を堆積する。また、銅110を堆積する前に、物理気相堆積を利用し、拡散障壁層を形成してもよい。また、拡散障壁層を形成した後で、銅110を堆積する前に、電解メッキが都合良く行えるように、銅シード層(copper seed layer)を形成してもよい。図9Fに示すように、例えば、化学機械研磨を利用し、余分な銅110を除去し、数個の相互接続ビア112、相互接続コンタクト114及び銅パッド116を形成してもよい。或いは、従来のデュアルダマシン製造工程を利用し、相互接続ビア112、相互接続コンタクト114及び銅パッド116を形成してもよい。
図9Gに示すように、USG層100の上方に、第1のパッシベーション層118が堆積される。図9Hに示すように、第1のパッシベーション層118上に、フォトレジスト層120が形成される。フォトレジスト層120をパターニングすると、相互接続コンタクト114及び銅パッド116上に設けられた第1のパッシベーション層118の一部が露出される。続いて、従来のフォトリソグラフィ技術を利用して第1のパッシベーション層118をエッチングすると、数個のビア開口122,124が残存される。図9Iに示すように、フォトレジスト層120を除去し、アルミニウム126を堆積する。アルミニウム126は、第1のビア開口122に充填されてアルミニウム相互接続ビア128が形成され、第2のビア開口124を充填してアルミニウムビア130が形成される。図9Jに示すように、アルミニウム126の上方に形成したフォトレジスト層132をパターニングし、アルミニウム相互接続コンタクト134、アルミニウム配線136及びアルミニウムパッド138を形成する。続いて、アルミニウム126をエッチングしてパターニングし、素子が形成される。
図9Kに示すように、フォトレジスト層132を除去した後、この構造上に第2のパッシベーション層140を堆積させる。図9Lに示すように、第2のパッシベーション層140上にフォトレジスト層142を形成する。そして、このフォトレジスト層142をパターニングし、アルミニウムパッド138上に形成された第2のパッシベーション層140の一部を露出させる。続いて、第2のパッシベーション層140をアルミニウムパッド138の位置までエッチングし、UBM開口144を残存させる。図9Mに示すように、フォトレジスト層142を除去した後、UBM開口144中にUBMパッド146を形成し、UBMパッド146とアルミニウムパッド138とを接続させる。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と範囲を逸脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明による特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。例えば、上述の実施形態の多くの特徴には、銅又はアルミニウムが含まれているが、アルミニウムの代わりに銅を用いたり、銅の代わりにアルミニウムを用いたりしてもよい。当業者であれば容易に分かるように、上述した各層(例えば、パッシベーション層、USG層、誘電体層など)は何ら限定されるわけではなく、その他の層を用いてもよい。
2 半田バンプ
4 UBMパッド
6 外側のパッシベーション層
8 アルミニウムパッド
10 内側のパッシベーション層
12 USG層
14 低誘電率の誘電体層
16 アルミニウム配線
18 アルミニウムコンタクト
20a ビア
20b ビア
20c ビア
22 第1のコンタクト
24 ビア
26 第2のコンタクト
30 半田バンプ
32 UBMパッド
34 外側のパッシベーション層
36 アルミニウムパッド
38 内側のパッシベーション層
40 銅パッド
42 USG層
44 低誘電率の誘電体層
46 回路
48 ビア
48a ビア
48b ビア
48c ビア
48d ビア
50 ビア
52 銅パッド
100 USG層
102 フォトレジスト層
104 相互接続ビア開口
106 プラグ
108 フォトレジスト層
110 銅
112 相互接続ビア
114 相互接続コンタクト
116 銅パッド
118 第1のパッシベーション層
120 フォトレジスト層
122 第1のビア開口
124 第2のビア開口
126 アルミニウム
128 アルミニウム相互接続ビア
130 アルミニウムビア
132 フォトレジスト層
134 アルミニウム相互接続コンタクト
136 アルミニウム配線
138 アルミニウムパッド
140 第2のパッシベーション層
142 フォトレジスト層
144 UBM開口
146 UBMパッド

Claims (12)

  1. 上層を有する基板と、
    前記上層上に形成された強化パッドと、
    前記上層の上方に形成された中間層と、
    前記中間層上に形成された中間接続パッドと、
    前記中間層の上方に形成された外層と、
    前記外層に形成された開口を介し、前記中間接続パッドに接続されたUBMと、を備えることを特徴とするバンプパッド構造。
  2. 前記強化パッドの半径又は外接円半径は、前記UBMの半径又は外接円半径より大きいことを特徴とする請求項1に記載のバンプパッド構造。
  3. 前記強化パッドの半径又は外接円半径は、前記UBMの半径又は外接円半径より少なくとも5μm大きいことを特徴とする請求項2に記載のバンプパッド構造。
  4. 前記中間接続パッドと前記強化パッドとを物理的に接続するビアをさらに備えることを特徴とする請求項1に記載のバンプパッド構造。
  5. 前記ビアは、中空でないビア、環状のビア及び5×5のアレイ状に配列されたビアからなる群から選ばれるフィーチャを含むことを特徴とする請求項4に記載のバンプパッド構造。
  6. 前記中間接続パッドの厚さは2.5μmであることを特徴とする請求項1に記載のバンプパッド構造。
  7. 前記基板は内層をさらに有し、前記内層上に形成された第2の強化パッドと、
    前記強化パッドと前記第2の強化パッドとを物理的に接続する第2のビアと、をさらに備えることを特徴とする請求項1に記載のバンプパッド構造。
  8. 基板の上層上に強化パッドを形成する工程と、
    前記基板の前記上層上に中間層を形成する工程と、
    前記中間層上に中間接続パッドを形成し、前記中間層のビアを介し、前記中間接続パッドと前記強化パッドとを接続させる工程と、
    前記基板上に外層を形成する工程と、
    前記外層の開口の中にUBMを形成し、前記UBMを前記中間接続パッドに接続させる工程と、を含むことを特徴とするバンプパッド構造の製造方法。
  9. 前記基板の下方層上に第2の強化パッドを形成する工程をさらに含み、
    前記強化パッドを形成する工程は、前記基板の前記上層に、前記強化パッドと前記第2の強化パッドとを接続させる第2のビアを形成する工程を含むことを特徴とする請求項8に記載のバンプパッド構造の製造方法。
  10. 前記強化パッドを形成する工程は、
    前記基板の前記上層上に形成されたレジスト層をパターニングし、前記上層中の前記強化パッドを配置する領域を露出させる工程と、
    前記上層の露出された領域をエッチングする工程と、
    前記上層上に金属を堆積する工程と、を含むことを特徴とする請求項8に記載のバンプパッド構造の製造方法。
  11. 前記中間接続パッドを形成する工程は、
    前記中間層上の第1のレジスト層をパターニングし、前記中間層中の前記ビアが形成される領域を露出させる工程と、
    前記中間層の露出された領域をエッチングする工程と、
    前記中間層上に金属層を堆積し、メタライゼーション層及び前記ビアを形成する工程と、
    前記メタライゼーション層上に形成されたレジスト層をパターニングし、前記メタライゼーション層により、前記中間接続パッドの一部が露出されないようにする工程と、
    前記メタライゼーション層の露出部分をエッチングする工程と、を含むことを特徴とする請求項8に記載のバンプパッド構造の製造方法。
  12. 前記UBMを形成する工程は、
    前記外層の上方に形成されたレジスト層をパターニングし、前記外層の前記開口が形成される領域を露出させる工程と、
    前記外層をエッチングし、前記開口を形成する工程と、を含むことを特徴とする請求項8に記載のバンプパッド構造の製造方法。
JP2010107035A 2009-05-08 2010-05-07 バンプパッド構造及びその製造方法 Active JP5143860B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US17652209P 2009-05-08 2009-05-08
US61/176,522 2009-05-08
US12/726,449 US8405211B2 (en) 2009-05-08 2010-03-18 Bump pad structure
US12/726,449 2010-03-18

Publications (2)

Publication Number Publication Date
JP2010263219A true JP2010263219A (ja) 2010-11-18
JP5143860B2 JP5143860B2 (ja) 2013-02-13

Family

ID=43061866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010107035A Active JP5143860B2 (ja) 2009-05-08 2010-05-07 バンプパッド構造及びその製造方法

Country Status (4)

Country Link
US (4) US8405211B2 (ja)
JP (1) JP5143860B2 (ja)
KR (1) KR101178299B1 (ja)
TW (1) TWI451545B (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405211B2 (en) * 2009-05-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bump pad structure
US9543262B1 (en) * 2009-08-18 2017-01-10 Cypress Semiconductor Corporation Self aligned bump passivation
US9105588B2 (en) 2010-10-21 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor component having a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US8624392B2 (en) 2011-06-03 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
US8912668B2 (en) 2012-03-01 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connections for chip scale packaging
US9548281B2 (en) 2011-10-07 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical connection for chip scale packaging
KR101916088B1 (ko) 2012-04-02 2018-11-07 삼성전자주식회사 반도체 패키지
US9196573B2 (en) 2012-07-31 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Bump on pad (BOP) bonding structure
US9673161B2 (en) 2012-08-17 2017-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8829673B2 (en) 2012-08-17 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bonded structures for package and substrate
US8952530B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
US9275925B2 (en) 2013-03-12 2016-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved interconnect structure
JP2015095482A (ja) 2013-11-08 2015-05-18 アイメックImec 半導体部品上へのマイクロバンプの作製方法
TWI550801B (zh) * 2013-11-13 2016-09-21 南茂科技股份有限公司 封裝結構及其製造方法
CN105047643A (zh) * 2014-04-28 2015-11-11 联咏科技股份有限公司 集成电路
US9899238B2 (en) * 2014-12-18 2018-02-20 Intel Corporation Low cost package warpage solution
US10068181B1 (en) * 2015-04-27 2018-09-04 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafer and methods for making the same
US9711478B2 (en) * 2015-10-19 2017-07-18 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device with an anti-pad peeling structure and associated method
US10522485B2 (en) * 2015-12-21 2019-12-31 Intel IP Corporation Electrical device and a method for forming an electrical device
US9842810B1 (en) * 2016-06-08 2017-12-12 Globalfoundries Inc. Tiled-stress-alleviating pad structure
US9812414B1 (en) 2016-06-17 2017-11-07 Nanya Technology Corporation Chip package and a manufacturing method thereof
US10256179B2 (en) * 2017-02-06 2019-04-09 Nanya Technology Corporation Package structure and manufacturing method thereof
US11121301B1 (en) 2017-06-19 2021-09-14 Rigetti & Co, Inc. Microwave integrated quantum circuits with cap wafers and their methods of manufacture
US10566300B2 (en) * 2018-01-22 2020-02-18 Globalfoundries Inc. Bond pads with surrounding fill lines
US11417619B2 (en) * 2019-08-22 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Package and manufacturing method thereof
KR102851594B1 (ko) 2020-02-14 2025-08-28 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11682641B2 (en) * 2020-08-13 2023-06-20 Microchip Technology Incorporated Integrated circuit bond pad with multi-material toothed structure
US20250015007A1 (en) * 2023-07-06 2025-01-09 Taiwan Semiconductor Manufacturing Company, Ltd. Via array in a redistribution layer structure for stress relief

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2007088478A (ja) * 2005-09-21 2007-04-05 Agere Systems Inc 相互接続層置換用のアンダー・ボンディング・パッド経路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020163A1 (en) * 2001-07-25 2003-01-30 Cheng-Yu Hung Bonding pad structure for copper/low-k dielectric material BEOL process
US7741714B2 (en) * 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
US7196428B2 (en) 2005-02-15 2007-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad structure for integrated circuit chip
WO2006091856A1 (en) * 2005-02-24 2006-08-31 Agere Systems Inc. Structure and method for fabricating flip chip devices
US7622309B2 (en) * 2005-06-28 2009-11-24 Freescale Semiconductor, Inc. Mechanical integrity evaluation of low-k devices with bump shear
US7364998B2 (en) * 2005-07-21 2008-04-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming high reliability bump structure
US8405211B2 (en) * 2009-05-08 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Bump pad structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05343466A (ja) * 1992-06-11 1993-12-24 Mitsubishi Electric Corp 半導体装置のパッド構造
JPH07161722A (ja) * 1993-12-03 1995-06-23 Nec Corp 半導体装置のパッド構造
JP2002319587A (ja) * 2001-04-23 2002-10-31 Seiko Instruments Inc 半導体装置
JP2007088478A (ja) * 2005-09-21 2007-04-05 Agere Systems Inc 相互接続層置換用のアンダー・ボンディング・パッド経路

Also Published As

Publication number Publication date
US8907478B2 (en) 2014-12-09
US9536847B2 (en) 2017-01-03
US20150031200A1 (en) 2015-01-29
TWI451545B (zh) 2014-09-01
US20130181347A1 (en) 2013-07-18
TW201041108A (en) 2010-11-16
US20100283148A1 (en) 2010-11-11
JP5143860B2 (ja) 2013-02-13
US9171811B2 (en) 2015-10-27
US8405211B2 (en) 2013-03-26
KR20100121447A (ko) 2010-11-17
US20160035684A1 (en) 2016-02-04
KR101178299B1 (ko) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5143860B2 (ja) バンプパッド構造及びその製造方法
CN102222647B (zh) 半导体裸片及形成导电元件的方法
CN103633059B (zh) 半导体封装件及其制造方法
CN102270610B (zh) 集成电路装置及封装组件
US8492892B2 (en) Solder bump connections
JP5409993B2 (ja) 相互接続層置換用のアンダー・ボンディング・パッド経路
US9312230B2 (en) Conductive pillar structure for semiconductor substrate and method of manufacture
JP5512082B2 (ja) 半導体装置の製造方法及び半導体装置
CN100593232C (zh) 制造倒装芯片器件的结构和方法
US20080303154A1 (en) Through-silicon via interconnection formed with a cap layer
CN104904006A (zh) 半导体器件以及其制造方法
US8399348B2 (en) Semiconductor device for improving electrical and mechanical connectivity of conductive pillers and method therefor
TW201203482A (en) Conductive pillar for semiconductor substrate and method of manufacture
CN101740532B (zh) 面积减小的双实心金属垫
CN111508919A (zh) 半导体装置及半导体装置的制作方法
JP2020074436A (ja) アンダーバンプメタル構造体用のカラー並びにそれに関連するシステム及び方法
US20130140696A1 (en) Semiconductor device
KR102210802B1 (ko) 반도체 장치 및 그 제조 방법
JP2009295676A (ja) 半導体装置及びその製造方法
JP2012519374A (ja) 底部で減少する直径を有する金属ピラーを含む半導体デバイスのメタライゼーションシステム
JP5258142B2 (ja) 銅技術相互接続構造を使用する集積回路デバイス用のアルミニウム・パッド電力バスおよび信号ルーティング技術
TWI765853B (zh) 半導體裝置及其製造方法
CN101882608B (zh) 凸块垫结构及其制造方法
CN113078144A (zh) 半导体封装件及其形成方法
US20240047397A1 (en) Bump structure and method of making the same

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151130

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5143860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250