JP2010258118A - 半導体装置、半導体装置の製造方法、表示装置、および電子機器 - Google Patents

Abstract

【課題】構造を最適化してリソグラフィー工程を削減することで、工程時間の短縮および製造コストの削減が可能な半導体装置およびその製造方法を提供する。
【解決手段】ボトムゲート・ボトムコンタクト型の有機薄膜トランジスタＴｒを有するものである。この半導体装置１９-1は、ソース電極７ｓおよびドレイン電極７ｄの端縁と共に、これらの電極間におけるゲート絶縁膜５部分を露出する第１開口９-1を有する隔壁層９を有しており、第１開口９-1内に有機半導体層１１が設けられている。このような構成において、隔壁層９には、ゲート絶縁膜５に設けた開口５ａと一致する第２開口９-2を設けた。これによりゲート絶縁膜５の開口５ａを形成する際のマスクとして隔壁層９を用いることを可能にした。
【選択図】図１

Description

本発明は、ボトムゲート・ボトムコンタクト型の有機薄膜トランジスタを用いた半導体装置とその製造方法、さらには有機薄膜トランジスタを用いた表示装置および電子機器に関する。

薄型の表示装置においては、画素駆動用の薄膜トランジスタとしてチャネル部に有機半導体層を用いた有機薄膜トランジスタを用いることが検討されている。このような表示装置における駆動側基板の作製は、以下のように行う。

先ず、例えば基板上にゲート電極およびこれに接続される配線や他の配線をパターン形成する。次に、これらをゲート絶縁膜で覆い必要部分に接続孔等をパターン形成し、その後ゲート絶縁膜上にソース電極およびドレイン電極をパターン形成する。次に、ソース電極およびドイン電極間を露出させた隔壁パターンをゲート絶縁膜上に形成し、この上部からの蒸着成膜により隔壁段差によって島状に分離された有機半導体層を形成する。その後、少なくとも有機半導体層上を覆う保護膜をパターン形成した後、保護膜が形成された基板の上部に上層配線や画素電極を形成する（下記特許文献１参照）。

特開２００８−２７７３７０(特に図７参照）

ところで、上述した作製方法においての各パターン形成では、例えばリソグラフィー技術を適用したパターニングが行われる。しかしながら、リソグラフィー技術の適用にあたっては、露光光の照射開口を有する露光マスクが必要であり、マスクコストの増大、さらには工程の長時間化および歩留まりの低下を引き起こす要因となっている。

そこで本発明は、構造を最適化してパターニング工程を削減することで、工程時間の短縮および製造コストの削減が可能な半導体装置およびその製造方法の提供、さらにはこのような半導体装置を有する表示装置および電子機器の提供を目的とする。

このような目的を達成するための本発明の半導体装置はボトムゲート・ボトムコンタクト型の有機薄膜トランジスタを有するものである。この半導体装置は、ソース電極およびドレイン電極の端縁と共に、これらの電極間におけるゲート絶縁膜部分を露出する第１開口を有する隔壁層を有しており、この第１開口内に有機半導体層が設けられている。このような構成において、前述の隔壁層には、ゲート絶縁膜に設けられた開口と一致する第２開口が設けられている。

また本発明は、このような構成の半導体装置の製造方法でもあり、先ず、基板上にゲート電極を含む第１層配線、ゲート絶縁膜、ソース電極およびドレイン電極を含む第２層配線をこの順に形成する。次に、ゲート絶縁膜上に絶縁性の隔壁層を形成する。この隔壁層は、ソース電極およびドレイン電極との端縁と共にこれらの電極間におけるゲート絶縁膜部分を露出する第１開口と、第１層配線の上方に位置する第２開口とを備えている。そしてこのような隔壁層の上部からの成膜により、当該隔壁層の段差によって分断された有機半導体層を、第１開口の底面においてソース電極−ドレイン電極間にわたってパターン形成する。その後、少なくとも有機半導体層上を覆うマスクパターンを形成し、当該マスクパターンと隔壁層とをマスクにして、当該隔壁層における第２開口底部のゲート絶縁膜をエッチング除去して前記第１層配線を露出させる。

以上の半導体装置およびその製造方法では、特別なマスクを用いることなく、隔壁層をマスクに用いてゲート絶縁膜に開口を形成して第１層配線を露出させることができる。

また本発明は、このような半導体装置の構成を適用した表示装置でもある。この表示装置において、隔壁層には、第１開口および第２開口と共に、さらにソース電極またはドレイン電極に達する第３開口が設けられている。そして、第３開口を介してソース電極またはドレイン電極に接続された状態で隔壁層上に画素電極が設けられている。さらに本発明は、このような表示装置とこれを駆動する駆動装置とを備えたものである。

以上説明したように本発明によれば、特別なマスクを用いることなくゲート絶縁膜に開口を形成して第１層配線を露出させることが可能な半導体装置の構造であるため、リソグラフィー工程のようなマスクを用いたパターニング工程を削減することができる。この結果、半導体装置、およびこのような構成を備えた表示装置および電子機器における工程時間の短縮および製造コストの削減が可能になる。また工程が削減されたことによる歩留まりの向上も期待できる。

第１実施形態の半導体装置の製造方法を示す断面工程図（その1）である。 第１実施形態の半導体装置の製造方法を示す断面工程図（その２）である。 第１実施形態の半導体装置の製造方法を示す断面工程図（その３）である。 第２実施形態の半導体装置の製造方法の特徴部を示す断面工程図である。 第３実施形態の表示装置の一例を示す断面図である。 第３実施形態の表示装置の回路構成図である。 第４実施形態の電子機器として本発明の表示装置を用いたテレビを示す斜視図である。 第４実施形態の電子機器として本発明の表示装置を用いたデジタルカメラを示す斜視図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。 第４実施形態の電子機器として本発明の表示装置を用いたノート型パーソナルコンピュータを示す斜視図である。 第４実施形態の電子機器として本発明の表示装置を用いたビデオカメラを示す斜視図である。 第４実施形態の電子機器として本発明の表示装置を用いた携帯端末装置、例えば携帯電話機を示す斜視図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた除隊での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下本発明の実施の形態を図面に基づいて、次に示す順に実施の形態を説明する。
１．第１実施形態（隔壁層上に第３層配線を設けた半導体装置の例）
２．第２実施形態（隔壁層を覆う層間絶縁膜上に第３層配線を設けた半導体装置の例）
３．第３実施形態（表示装置への適用例）
４．第４実施形態（電子機器への適用例）

≪第１実施形態≫
本第１実施形態においては、ボトムゲート・ボトムコンタクト型の有機薄膜トランジスタを用いた半導体装置として、表示装置のバックプレーン（背面駆動基板）として用いられる半導体装置の製造方法を説明する。

先ず、図１（１）に示すように、少なくとも表面側が絶縁性に保たれた基板１を用意し、この基板１上に第１層配線３としてゲート電極３ｇ、容量素子の下部電極３ｃ、および複数の取出電極３ｕをパターン形成する。これらの第１層配線３のうち、取出電極３ｕは基板１の端部に引き出して配線する。また取出電極３ｕのうちの一部は、例えばゲート電極３ｇから延された走査線の端部として構成されていることとする。

これらの第１層配線３のパターン形成は、例えばリソグラフィー技術を適用して次のように行なわれる。先ず、基板１上に、金（Ａｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、プラチナ（Ｐｔ）、または銀（Ａｇ）などの金属材料や、銀ペーストなどの金属分散材料、またはPoly(3,4-ethylenedioxythiophene)/Poly(stylenesulfonic acid)［ＰＥＤＯＴ／ＰＳＳ］やポリアニリンなどの導電性高分子などからなる導電性材料膜を成膜する。導電性材料膜の成膜方法は、用いる材料によって適する成膜方法を選択すれば良く、例えば金属材料膜であれば、スパッタ法、蒸着法、ＣＶＤ法や、プリンティング技術を用いる。次に電子線リソグラフィーやフォトリソグラフィーなどのリソグラフィー法を適用し、導電性材料膜上にレジストパターンを形成する。その後、レジストパターンをマスクに用いて導電性材料膜をエッチングすることにより、上述した第１層配線３をパターン形成する。

尚、第１層配線３のパターン形成は、上記の方法に限定されることはなく、リソグラフィー技術を適用した方法であればリフトオフ法であっても良く、さらにはインクジェット法、マイクロコンタクト法、またはスクリーン印刷法等の印刷法や、マスク蒸着法を適用しても良い。

次に、第１層配線３を覆う状態で、基板１上の全面にゲート絶縁膜５を成膜する。ゲート絶縁膜５は、有機絶縁材料、無機絶縁材料、さらには無機の複合材料など、絶縁性を有する材料からなる膜であれば良い。有機絶縁材料としては、ポリビニルフェノール、ポリイミド、ポリメチルメタクリレート等が用いられる。無機絶縁材料としては、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、または酸化アルミニウム（Ａｌ₂Ｏ₃）が用いられる。これらの材料は、複合材料として組み合わせて用いても良く、また単層または積層状態で用いられる。これらの材料からなるゲート絶縁膜３の成膜方法は、用いる材料によって適する成膜方法を選択すれば良く、スピンコート法、スタンプ法、インクジェット法、スリットコート法、キャップコート法、スクリーン印刷法等のプリンティング技術、蒸着法、スパッタ法、ＣＶＤ法などが適用される。

その後、ゲート絶縁膜５上に、第２層配線７として、ソース電極７ｓ、ドレイン電極７ｄ、および容量素子の上部電極７ｃをパターン形成する。これらの第２層配線７のパターン形成には、第１層配線３のパターン形成で示した方法が適用される。ここで、ソース電極７ｓおよびドレイン電極７ｄは、ゲート電極３ｇの幅方向両脇に端縁を配置した状態で設けられる。また、上部電極７ｃは、例えばソース電極７ｓから連続した状態で配置され、下部電極３ｃとの間にゲート絶縁膜５を挟持することで容量素子Ｃｓを構成する。

次に、図１（２）に示すように、ソース電極７ｓ／ドレイン電極７ｄおよび上部電極７ｃ等の第２層配線７が形成されたゲート絶縁膜５上に、絶縁性の隔壁層９を形成する。この隔壁層９は、第１開口９-1、第２開口９-2、および第３開口９-3を備えて形成されている。

第１開口９-1は、ソース電極７ｓ−ドレイン電極７ｄの対向端部と、これらの電極７ｓ，７ｄ間におけるゲート絶縁膜５部分とを連続的に露出させる形状であって、ゲート電極３ｇ上に設けられる。

第２開口９-2は、第1層配線３のうちゲート絶縁膜５から露出させたい部分の直上を露出させる形状で設けられる。ここでは、取出電極３ｕのうちの基板1の両周縁にまで引き出した端縁部分と、その他の必要部分上とをそれぞれ露出させるように３箇所の第２開口９-2が設けられることとする。

また第３開口９-3は、ソース電極７ｓまたはドレイン電極７ｄの少なくとも一方に達するように設けられる。ここでは、一例としてソース電極７ｓおよびドレイン電極７ｄに達する２つの第３開口９-3を図示したが、どちらか一方または、３つ以上の個数の第３開口９-3が設けられても良い。

また、この隔壁層９は、次の工程で成膜する有機半導体層が、隔壁層９の上部と下部とで分断されるように構成されていることが重要である。

このため例えば隔壁層９は、十分な膜厚で、かつ第１開口９-1〜第３開口９-3の側壁が垂直か、より好ましくは開口上部に向かって開口径が狭くなるように傾斜した逆テーパ形状であることとする。このような隔壁層９の形成は、隔壁層９の形成材料膜をスピンコート法によって成膜した後、リソグラフィー技術を適用して形成材料膜上にレジストパターンを形成し、これをマスクに用いて形成材料膜をエッチングする方法が適用される。またこの他にも、ネガ型レジスト［例えばたとえば、TELR-N101PM(東京応化工業株式会社製商品名）］をリソグラフィー処理することによって形成される。

また例えば次に行なう有機半導体層の形成を、塗布系の成膜方法によって行なう場合であれば、隔壁層９は、有機半導体材料を用いた塗布溶液に対して撥液性を有する絶縁性材料を用いてパターン形成するか、隔壁層９の露出表面を選択的に撥液性処理すれば良い。この場合であれば、隔壁層９の側壁形状は順テーパ形状であっても良い。

次に、図１（３）に示すように、隔壁層９の上方から有機半導体材料を蒸着成膜することにより、隔壁層９の上部と下部とで分断された状態で有機半導体層１１を形成する。これにより、第１開口９-1の底部には、ソース電極７ｓ−ドレイン電極７ｄ間にわたってチャネル部を構成する有機半導体層１１が形成される。またこれにより、第２開口９-2および第３開口９-3の底部、さらには隔壁層９の上部にも、それぞれ隔壁層９の段差によって分断されてパターニングされた形状の有機半導体層１１が設けられることになる。

ここで用いる有機半導体材料は、ペンタセン、アントラセン、フタロシアニン、ポルフィリン、チオフェン系ポリマー、およびこれらの誘導体などが用いられる。

尚、隔壁層９の露出表面が撥液性のものであれば、有機半導体層１１の成膜には、スタンプ法、スクリーン印刷法、キャップコート法、インクジェット法、スリットコート法、スピンコート法などの塗布系の成膜方法を適応しても良い。

以上により、基板１上には、ボトムゲート・ボトムコンタタクト型の有機薄膜トランジスタＴｒが形成される。この有機薄膜トランジスタＴｒは、ソース電極７ｓが容量素子Ｃｓと接続された構成となる。

次に、図２（１）に示すように、隔壁層９および有機半導体層１１を覆う状態で、基板１上の全面に絶縁性の保護膜１３を成膜する。保護膜１３は、フッ素樹脂材料、またはポリパラキシリレン誘導体やポリビニルアルコールなどの水溶性高分子材料等が用いられる。これらの材料からなる保護膜１３の成膜方法は、用いる材料によって適する成膜方法を選択すれば良く、スピンコート法、スタンプ法、インクジェット法、スリットコート法、キャップコート法、スクリーン印刷法等のプリンティング技術、蒸着法、スパッタ法、ＣＶＤ法などが適用される。そして、少なくとも第１開口９-1内の有機半導体層１１を保護膜で覆う状態で保護膜１１を成膜する。

その後、図２（２）に示すように、リソグラフィー技術を適用し、第１開口９-1を完全に覆う形状のレジストパターン１５を保護膜１３上に形成する。次いで、このレジストパターン１５をマスクにしたエッチングにより、保護膜１３および有機半導体層１１を除去する。このエッチングには、例えばドライエッチング法が適用され、保護膜１３を構成する材料のエッチングに適するエッチングガスが選択して行われる。ここでは例えば、酸素プラズマによるドライエッチング法が適用される。このようなエッチングにより、隔壁層９の表面が露出し、さらに第２開口９-2の底部にはゲート絶縁膜５が露出し、第３開口９-3の底部にはソース電極７ｓおよびドレイン電極７ｄが露出する。

以上の後には、さらに続けて図３（１）に示すように、レジストパターン１５と共に隔壁層９をマスクにして、第２開口９-2の底部に露出させたゲート絶縁膜５をエッチング除去し、第２開口９-2と一致する開口５ａをゲート絶縁膜５に形成する。このエッチングは、上述した有機半導体層１１のエッチング除去に連続して行っても良いし、エッチングガスや他のエッチング条件を変更して行っても良い。このようなゲート絶縁膜５のエッチングにより、取出配線３ｕの各端部および、取出電極３ｕの一部分を露出させる。

尚、保護膜１３と有機半導体層１１とのエッチング除去に際してレジストパターン１５が除去された場合には、隔壁層９と共に保護膜１３をマスクパターンとして用いてゲート絶縁膜５をパターンエッチングする。

次に、図３（２）に示すように、隔壁層９上に、第３層配線１７をパターン形成する。第３層配線１７のパターン形成には、第１層配線３のパターン形成で示した方法が適用される。この第３層配線１７は、例えば表示装置における画素電極１７ｐや、第２層配線７と第１層配線３とを接続する層間接続用の接続配線１７ｊであることとする。画素電極１７ｐであれば、例えば隔壁層９の第３開口９-3を介してソース電極７ｓに接続させる状態で形成する。接続配線１７ｊであれば、例えば隔壁層９の第２開口９-2を介して取出電極３ｕと接続され、第３開口９-3を介してドレイン電極７ｄとを接続される。尚、ドレイン電極７ｄとゲート電極３ｇとは、それぞれ別の取出電極３ｕに接続されることとする。

以上により、有機薄膜トランジスタＴｒおよび容量素子Ｃｓと、これを覆う隔壁層９上に画素電極１７ｐや接続配線１７ｊ等の第３層配線１７が形成された半導体装置１９-1が得られる。

この半導体装置１９-1は、基板１上にゲート電極３ｇ、ゲート絶縁膜５、ソース電極７ｓおよびドレイン電極７ｄ、および有機半導体層１１が、この順に設けられたボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタＴｒを備えたものである。このうちチャネル部を構成する有機半導体層１１は、隔壁層９の段差を利用して第１開口９-1の底部に分断して形成されたものとなっている。そして特に、この隔壁層９には、有機半導体層１１が形成された第１開口９-1の他に、ゲート絶縁膜５に設けた開口５ａと一致する第２開口９-2が設けられているところが特徴的である。

ゲート絶縁膜５に設けた開口５ａと隔壁層９に設けた第２開口９-2の底部には、ゲート電極３ｇと同一層で形成した第１層配線３として、ゲート電極３ｇから延設された取出電極３ｕの端部、およびドレイン電極７ｄに接続された取出電極３ｕの端部が露出している。これにより、ゲート電極３ｇおよびドレイン電極７ｄに対して、外部回路を接続させることが可能な構成となっている。

また隔壁層９には、第２層配線７に達する第３開口９-3が設けられている。そしてこのような隔壁層９上には、第３開口９-3を介してソース電極７ｓに接続された画素電極１７ｐや、第３開口９-3および第２開口９-2を介してドレイン電極７ｄと取出電極３ｕとを接続する接続配線１７ｊが、第３層配線１７として設けられている。

以上第１実施形態によれば、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタＴｒを有する構成において、第１配線層３を露出させる際、有機半導体層１１のパターン形成に用いた隔壁層９をマスクにしてゲート絶縁膜５のエッチングが行われる。これにより、特別なエッチングマスクを形成する必要なく、ゲート絶縁膜５に開口を形成して第１層配線３を露出させることができる。

この結果、リソグラフィー工程などのパターニング工程を削減することができ、半導体装置１９-1製造における工程時間の短縮および製造コストの削減が可能になる。また工程が削減されたことによる歩留まりの向上も期待できる。

≪第２実施形態≫
図４には、第２実施形態の半導体装置の製造方法において特徴的な工程を示す。この図に示す第２実施形態が第１実施形態と異なるところは、隔壁層９および保護膜１３上にさらに層間絶縁膜２１を設けてこの上部に第３層配線１７を設けたところにある。このような第２実施形態の製造工程は、次のように行う。

先ず、第１実施形態において図１（１）〜図２（２）を用いて説明したと同様の手順で、基板1上に、取出電極３ｕ、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタＴｒ、容量素子Ｃｓ、隔壁層９、および保護膜１３をパターン形成する。保護膜１３のパターン形成においては、第１実施形態において図２（２）を用いて説明したと同様に、レジストパターン（１５）をマスクに用いて保護膜１３をパターンエッチングし、さらい引き続き有機半導体層１１をエッチング除去する。このエッチング終了後には、レジストパターン（１５）を除去する。

その後、本第２実施形態においては、図４（１）に示すように、保護膜１３および隔壁層９を覆う層間絶縁膜２１を成膜し、この層間絶縁膜２１に開口部２１ａをパターン形成する。ここで設ける開口部２１ａは、隔壁層９における第２開口９-2内および第３開口９-3内に形成され、底面に第１層配線３である取出電極３ｕ、さらには第２層配線７であるソース電極７ｓおよびドレイン電極７ｄをそれぞれ露出させる。

ここでは、例えば感光性樹脂材料を用いてリソグラフィー技術を適用した層間絶縁膜２１のパターン形成を行う。この場合、感光性樹脂材料からなる膜を塗布成膜し、これに対してパターン露光と現像処理を行うことにより、開口部２１ａを有する層間絶縁膜２１を得る。

尚、層間絶縁膜２１のパターン形成は、このような方法に限定されることはなく、絶縁性材料膜の成膜と、この材料膜のパターンエッチングとを行うことによって形成しても良い。このような層間絶縁膜２１は、有機絶縁材料、無機絶縁材料、さらには無機の複合材料など、絶縁性を有する材料からなる膜であれば良い。有機絶縁材料としては、ポリビニルフェノール、ポリイミド、ポリメチルメタクリレート等が用いられる。無機絶縁材料としては、酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）、または酸化アルミニウム（Ａｌ₂Ｏ₃）が用いられる。これらの材料は、複合材料として組み合わせて用いても良く、また単層または積層状態で用いられる。これらの材料からなる層間絶縁膜２１の成膜方法は、用いる材料によって適する成膜方法を選択すれば良く、スピンコート法、スタンプ法、インクジェット法、スリットコート法、キャップコート法、スクリーン印刷法等のプリンティング技術、蒸着法、スパッタ法、ＣＶＤ法などが適用される。また、このような層間絶縁膜２１のパターンエッチングは、レジストパターンをマスクに用いて行うことができる。

以上の後、図４（２）に示すように、層間絶縁膜２１上に、第３層配線１７をパターン形成する。第３層配線１７のパターン形成には、第１層配線３のパターン形成で示した方法が適用される。この第３層配線１７は、例えば表示装置における画素電極１７ｐや、第２層配線７と第１層配線３とを接続する接続配線１７ｊであることとする。画素電極１７ｐであれば、例えば隔壁層９の第３開口９-3内に設けた開口部２１ａを介してドレイン電極７ｄに接続させる状態で形成する。接続配線１７ｊであれば、例えば隔壁層９の第２開口９-2を介して取出電極３ｕと接続され、第３開口９-3を介してドレイン電極７ｄとを接続される。尚、ドレイン電極７ｄとゲート電極３ｇとは、それぞれ別の取出電極３ｕに接続されることとする。

以上により、有機薄膜トランジスタＴｒおよび容量素子Ｃｓと、これを覆う隔壁層９上に、層間絶縁膜２１を介して画素電極１７ｐや接続配線１７ｊ等の第３層配線１７が形成された半導体装置１９-2が得られる。

この半導体装置１９-2は、第１実施形態の半導体装置と同様に、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタＴｒを備え、チャネル部を構成する有機半導体層１１が、隔壁層９の段差によって第１開口９-1の底部に分断して形成されている。そして第１実施形態と同様に、この隔壁層９には、有機半導体層１１が形成された第１開口９-1の他に、ゲート絶縁膜５に設けた開口５ａと一致する第２開口９-2が設けられているところが特徴的である。

また、ゲート絶縁膜５に設けた開口５ａと隔壁層９に設けた第２開口９-2の底部には、ゲート電極３ｇと同一層で形成した第１層配線３として、ゲート電極３ｇから延設された取出電極３ｕの端部、およびドレイン電極７ｄに接続された取出電極３ｕの端部が露出している。さらに隔壁層９には、第２層配線７に達する第３開口９-3が設けられている。

このような隔壁層９は層間絶縁膜２１で覆われ、この層間絶縁膜２１に、隔壁層９の第２開口９-2および第３開口９-3の底部に達する各開口部２１ａが設けられている。そして、これらの開口部２１ａ内に、隔壁層９に設けた第２開口９-2や第３開口９-3の底部が露出した状態となっている。これにより、第２開口９-2の底部に露出させた取出電極３ｕを介して、ゲート電極３ｇおよびドレイン電極７ｄに対して、外部回路を接続させることが可能な構成となっている。

またこのような層間絶縁膜２１上には、第３開口９-3を介してソース電極７ｓに接続された画素電極１７ｐや、第３開口９-3および第２開口９-2を介してドレイン電極７ｄと取出電極３ｕとを接続する接続配線１７ｊが、第３層配線１７として設けられている。

以上第２実施形態によれば、ボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタＴｒを有する構成において、第１配線層３を露出させる際、有機半導体層１１のパターン形成に用いた隔壁層９をマスクにしたゲート絶縁膜５のエッチングが行われる。これにより、特別なエッチングマスクを形成する必要なく、ゲート絶縁膜５に開口を形成して第１層配線３を露出させることができる。

この結果、第１実施形態と同様に、リソグラフィー工程を削減することができ、半導体装置１９-2製造における工程時間の短縮および製造コストの削減が可能になる。また工程が削減されたことによる歩留まりの向上も期待できる。

≪第３実施形態≫
［表示装置の層構成］
図５には、本発明の表示装置の一例として、上述の実施形態で説明した構成の半導体装置を背面駆動基板（バックプレーン）に用いた電気泳動型表示装置の３画素分と周縁部との概略断面図を示す。ここでは、第２実施形態で説明した半導体装置１９-2をバックプレーン３１として図示するが、第１実施形態の半導体装置１９-1をバックプレーン３１として用いる場合も同様である。尚、図５においては、半導体装置１９-2(バックプレーン３１)における接続配線の図示を省略した。

この図に示す実施形態の表示装置３０は、上述した半導体装置１９-2を適用したバックプレーン３１における画素電極１７ｐ側に対向基板３３を配置し、これらの間に電気泳動性粒子を含む電気泳動媒体層４０を挟持してなる電気泳動型の表示装置３０である。

このうち、バックプレーン３１側の各画素には、上述したボトムゲート・ボトムコンタクト型の有機薄膜トランジスタＴｒ、これに接続された容量素子Ｃｓおよび画素電極１７ｐが設けられている。各画素に設けた有機薄膜トランジスタＴｒのゲート電極３ｇは、それぞれが走査線(図示省略）を介して取出電極３ｕに接続されている。また、各画素に設けた有機薄膜トランジスタＴｒのドレイン電極７ｄは、第３層配線からなる接続配線(図示省略）を介して取出電極３ｕに接続されている。尚、ドレイン電極７ｄとゲート電極３ｇとは、それぞれ別の取出電極３ｕに接続されていることとする。

そして特に、取出電極３ｕの端縁は、隔壁層９に設けた第２開口１９-2と一致してゲート絶縁膜５に設けた開口５ａの底部に露出しており、隔壁層９をマスクにしてゲート絶縁膜５の開口５ａが形成された構成となっている。

一方、対向基板３３側の構成は次のようである。

対向基板３３は、光透過性を有する材料で構成され、かつ表面側の絶縁性が保たれていれば特に材質が限定されることはなく、プラスチック基板またはガラス基板、さらには光透過性を有する程度に薄い金属箔基板の表面に絶縁膜を設けて絶縁性とした基板が用いられる。また表示装置３０にフレキシブルな屈曲性が求められる場合には、プラスチック基板や絶縁で覆った膜金属箔基板が好適に用いられる。尚、これは、バックプレーン３１側の基板１に対しても同様である。

対向基板３３においてバックプレーン３１に向かう面上には、対向電極３５が設けられている。この対向電極３５は、各画素に共通の共通電極であって、ＩＴＯのような光透過性を有する透明電極材料を用いて構成されている。このような対向電極３５は、対向基板３３上にベタ膜状に設けられていて良い。

また電気泳動媒体層４０の構成は次のようである。

電気泳動媒体層４０は、例えばマイクロカプセル型のものであり、マイクロカプセル膜４１内に、分散媒４３とこれに分散された電気泳動性体の黒色微粒子４５および白色微粒子４７が封止されたマイクロカプセル４９を用いている。マイクロカプセル膜４１および分散媒４３は、透明材料からなる。このうちマイクロカプセル膜４１は例えばアラビアゴムおよびゼラチンを用いて構成され、分散媒４３は例えばシリコーンオイルからなる。また黒色微粒子４５は、例えば負に帯電したグラファイトからなる。一方、白色微粒子４７は、例えば正に帯電した酸化チタン（ＴｉＯ₂）からなる。

以上のような構成のマイクロカプセル４９は、バックプレーン３１−対向基板３３間に単層で充填配置されている。尚、各マイクロカプセル４９間は、例えば透明なバインダーポリマーが充填されている。

［表示装置の回路構成］
図６には以上のような構成を有する表示装置３０におけるバックプレーン側の回路構成を示す。

この図に示すように、表示装置３０のバックプレーン３１側の基板１上には、表示領域１ａとその周辺領域１ｂとが設定されている。表示領域１ａには、複数の走査線５１と複数の信号線５３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１ｂには、走査線５１を走査駆動する走査線駆動回路５５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線５３に供給する信号線駆動回路５７とが配置されている。

走査線５１と信号線５３との各交差部には、第１実施形態および第２実施形態で説明した構成の有機薄膜トランジスタＴｒと容量素子Ｃｓとで構成された画素回路が設けられている。有機薄膜トランジスタＴｒは、ゲート電極（３ｇ）が走査線５１に、ドレイン電極（７ｄ）が信号線５３に接続されている。また有機薄膜トランジスタＴｒのソース電極（７ｓ）が、容量素子Ｃｓの上部電極（７ｃ）と画素電極１７ｐとに接続されていることは、第１実施形態および第２実施形態で説明した通りである。

そして、走査線駆動回路５５による駆動により、有機薄膜トランジスタＴｒを介して信号線５３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電圧が画素電極１７ｐに供給される構成となっている。

これにより、上述した構成の表示装置３０では、対向基板３３側の対向電極３５に対して、画素電極１７ｐに印加した電圧が正となる場合には、画素電極１７ｐ側に負に帯電した黒色粒子４５が移動する。また対向電極３５側には、正に帯電した白色粒子４７が移動する。これにより白色粒子４７での光反射による白色表示が行われる。

一方、対向基板３３側の対向電極３５に対して、画素電極１７ｐに印加した電圧が負となる場合には、画素電極１７ｐ側に正に帯電した白色粒子４７が移動する。また対向電極３５側には、負に帯電した黒色粒子４５が移動する。これにより黒色粒子４５での光吸収による黒色表示が行われる構成となる。

尚、走査線駆動回路５５および信号線駆動回路５７を駆動するための駆動装置は、基板１の端縁に設けた引出電極３ｕに対して外部回路として接続させれば良い。また、走査線駆動回路５５および信号線駆動回路５７も、外部回路として設けても良い。

以上のような構成の表示装置３０の作製においては、上述した第１実施形態または第２実施形態の手順によって作製されたバックプレーン３１（半導体装置）の画素電極１７ｐの形成面上に、電気泳動媒体層４０を形成する。ここでは、例えば透明フィルム（図示省略）間に電気泳動媒体層４０を挟持した電気泳動型表示素子シートを用いる。そして熱ラミネーターにて、バックプレーン３１の画素電極１７ｐの形成面と、対向基板３３の対向電極３５の形成面との間に、この電気泳動型表示素子シートを挟持させる状態で、これらを貼り合わせる。以上により、表示装置３０を完成させる。

以上説明した実施形態の表示装置３０は、上述した第１実施形態または第２実施形態で示した半導体装置をバックプレーン３１として用いた構成であるため、製造工程時間の短縮および製造コストの削減が可能になる。また工程が削減されたことによる歩留まりの向上も期待できる。

尚、第３実施形態においては、電気泳動媒体層４０としてマイクロカプセル型の電気泳動媒体層４０を例示した。しかしながら、電気泳動媒体層４０は、マイクロカプセル型の限定されることはなく、電気泳動微粒子を分散媒中に分散させた電気泳動分散液で構成された構成などであっても良い。

また第３実施形態においては、表示装置としてアクティブマトリックス型の電気泳動型表示装置の構成を説明した。しかしながら本発明の表示装置は、有機薄膜トランジスタを搭載した表示装置に広く適用可能であり、液晶表示装置や有機電解発光素子を用いた表示装置にも適用される。

≪４．第４実施形態≫
図７〜１１には、以上説明した本発明に係る表示装置を表示部として用いた電子機器の一例を示す。上述した本発明の表示装置は、電子機器に入力された映像信号、さらに電子機器内で生成した映像信号を表示するあらゆる分野の電子機器における表示部に適用することが可能であり、表示装置と共にこれを駆動するための駆動装置を備えている。以下に、本発明が適用される電子機器の一例について説明する。

図７は、本発明が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル１０２やフィルターガラス１０３等から構成される映像表示画面部１０１を含み、その映像表示画面部１０１として本発明に係る表示装置を用いることにより作成される。

図８は、本発明が適用されるデジタルカメラを示す図であり、（Ａ）は表側から見た斜視図、（Ｂ）は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部１１１、表示部１１２、メニュースイッチ１１３、シャッターボタン１１４等を含み、その表示部１１２として本発明に係る表示装置を用いることにより作製される。

図９は、本発明が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体１２１に、文字等を入力するとき操作されるキーボード１２２、画像を表示する表示部１２３等を含み、その表示部１２３として本発明に係る表示装置を用いることにより作製される。

図１０は、本発明が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部１３１、前方を向いた側面に被写体撮影用のレンズ１３２、撮影時のスタート／ストップスイッチ１３３、表示部１３４等を含み、その表示部１３４として本発明に係る表示装置を用いることにより作製される。

図１１は、本発明が適用される携帯端末装置、例えば携帯電話機を示す図であり、（Ａ）は開いた状態での正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態での正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。本適用例に係る携帯電話機は、上側筐体１４１、下側筐体１４２、連結部（ここではヒンジ部）１４３、ディスプレイ１４４、サブディスプレイ１４５、ピクチャーライト１４６、カメラ１４７等を含み、そのディスプレイ１４４やサブディスプレイ１４５として本発明に係る表示装置を用いることにより作製される。

尚、上述した実施形態においては、第１実施形態または第２実施形態で説明した半導体装置をバックプレーンとして設けた表示装置を用いた電子機器を示した。しかしながら本発明の半導体装置は、表示装置への搭載に限定されるものではなく、例えばＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。

１…基板、３…第１層配線、３ｇ…ゲート電極、３ｕ…取出電極、５…ゲート絶縁膜、５ａ…開口、７…第２層配線、７ｓ…ソース電極、７ｄ…ドレイン電極、９…隔壁層、９-1…第１開口、９-2…第２開口、９-3…第３開口、１１…有機半導体層、１３…保護膜１５…レジストパターン（マスクパターン）、１７…第３層配線、１７ｐ…画素電極、１７ｊ…接続配線、１９-1,１９-2…半導体装置、２１…層間絶縁膜、２１ａ…開口部、３０…表示装置

Claims (19)

1. 基板上に設けられたゲート電極を含む第１層配線と、
   前記第１層配線の一部を露出する開口を有し前記ゲート電極上を含む前記基板上の全面を覆うゲート絶縁膜と、
   前記ゲート絶縁膜上に設けられたソース電極およびドレイン電極を含む第２層配線と、
   前記ソース電極およびドレイン電極との端縁と共にこれらの電極間における前記ゲート絶縁膜部分を露出する第１開口と共に、前記ゲート絶縁膜に設けた開口と一致して設けられた第２開口とを有する絶縁性の隔壁層と、
   前記隔壁層に設けた前記第１開口の底面において前記ソース電極−ドレイン電極間にわたって設けられた有機半導体層とを備えた
   半導体装置。
2. 前記隔壁層には、前記第２層配線に達する第３開口が設けられ、
   前記隔壁層上には、前記第３開口を介して前記第２層配線に接続された第３層配線が設けられている
   請求項１に記載の半導体装置。
3. 前記第３層配線は、前記第２開口を介して前記第１層配線に接続されている
   請求項２に記載の半導体装置。
4. 前記有機半導体層が設けられた前記第１開口を埋め込む状態で、絶縁性の保護膜が設けられている
   請求項１〜３の何れかに記載の半導体装置。
5. 前記隔壁層には、前記第２層配線に達する第３開口が設けられ、
   前記基板上には、前記隔壁層を覆う状態で層間絶縁膜が設けられ、
   前記層間絶縁膜には、前記隔壁層に設けた前記第２開口の底部において前記第１層配線を露出する開口部、および当該隔壁層に設けた前記第３開口の底部において前記第２配線に達する開口部が設けられ、
   前記層間絶縁膜上には、前記第３開口の底部において前記第２層配線に接続された第３層配線が設けられている
   請求項１に記載の半導体装置。
6. 前記第３層配線は、前記第２開口の底部において前記第１層配線に接続されている
   請求項５に記載の半導体装置。
7. 前記層間絶縁膜の下層には、前記有機半導体層が設けられた前記第１開口を埋め込む状態で、絶縁性の保護膜が設けられている
   請求項５または６に記載の半導体装置。
8. 前記第１層配線の端部は、前記基板の周縁において前記ゲート絶縁膜の開口および前記隔壁層の第２開口の底部に露出している
   請求項１〜６の何れかに記載の半導体装置。
9. 基板上に設けられたゲート電極を含む第１層配線を覆う状態で、当該基板上の全面にゲート絶縁膜を成膜し、当該ゲート絶縁膜上にソース電極およびドレイン電極を含む第２層配線を形成する第１工程と、
   前記ソース電極およびドレイン電極との端縁と共にこれらの電極間における前記ゲート絶縁膜部分を露出する第１開口と共に、前記第１層配線の上方に位置する第２開口とを備えた絶縁性の隔壁層を形成する第２工程と、
   前記隔壁層の上部からの成膜により、前記第１開口の底面に当該隔壁層の段差によって分断された有機半導体層を前記ソース電極−ドレイン電極間にわたってパターン形成する第３工程と、
   少なくとも前記有機半導体層上を覆うマスクパターンを形成し、当該マスクパターンと前記隔壁層とをマスクにして、当該隔壁層における前記第２開口底部の前記ゲート絶縁膜をエッチング除去して前記第１層配線を露出させる第４工程とを行なう
   半導体装置の製造方法。
10. 前記隔壁層には、前記第２層配線に達する第３開口が設けられ、
    前記第４工程では、前記第３工程において前記隔壁層上および前記第２開口および第３開口内に形成された前記有機半導体層をエッチング除去した後、前記ゲート絶縁膜をエッチング除去し、
    前記第４工程の後に、前記第３開口を介して前記第２層配線に接続された第３層配線を前記隔壁上に形成する工程を行う
    請求項９に記載の半導体装置の製造方法。
11. 前記第３層配線は、前記第２開口を介して前記第１層配線に接続させるように形成する
    請求項１０に記載の半導体装置の製造方法。
12. 前記第４工程では、前記有機半導体層が設けられた前記第１開口を埋め込む状態で絶縁性の保護膜を成膜し、この上部に前記マスクパターンを形成して当該保護膜をパターニングする
    請求項９〜１１の何れかに記載の半導体装置の製造方法。
13. 前記隔壁層には、前記第２層配線に達する第３開口が設けられ、
    前記第４工程の後、前記隔壁層を覆う状態で前記基板上に層間絶縁膜を成膜し、前記隔壁層に設けた前記第２開口の底部において前記第１層配線を露出する開口部、および当該隔壁層に設けた前記第３開口の底部において前記第２配線に達する開口部を、当該層間絶縁膜に形成し、
    前記層間絶縁膜上に、前記第３開口の底部において前記第２層配線に接続された第３層配線を形成する
    請求項９に記載の半導体装置の製造方法。
14. 前記第３層配線は、前記第２開口を介して前記第１層配線に接続させるように形成する
    請求項１３に記載の半導体装置の製造方法。
15. 前記第４工程では、前記有機半導体層が設けられた前記第１開口を埋め込む状態で絶縁性の保護膜を成膜し、この上部に前記マスクパターンを形成して当該保護膜をパターニングする
    請求項１３または１４に記載の半導体装置の製造方法。
16. 基板上に設けられたゲート電極を含む第１層配線と、
    前記第１層配線の一部を露出する開口を有し前記ゲート電極上を含む前記基板上の全面を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたソース電極およびドレイン電極を含む第２層配線と、
    前記ソース電極およびドレイン電極との端縁と共にこれらの電極間における前記ゲート絶縁膜部分を露出する第１開口と、前記ゲート絶縁膜に設けた開口と一致して設けられた第２開口と、前記ソース電極またはドレイン電極に達する第３開口とを有する絶縁性の隔壁層と、
    前記隔壁層に設けた前記第１開口の底面において前記ソース電極−ドレイン電極間にわたって設けられた有機半導体層と、
    前記第３開口を介して前記ソース電極またはドレイン電極に接続された状態で前記隔壁層上に設けられた画素電極とを備えた
    表示装置。
17. 前記第３開口を介して前記ソース電極またはドレイン電極に接続されると共に、前記第２開口を介して前記第１層配線された状態で前記隔壁層上に設けられた接続配線とを備えた
    請求項１６に記載の表示装置。
18. 前記第１層配線の端部は、前記基板の周縁において前記ゲート絶縁膜の開口および前記隔壁層の第２開口の底部に露出している
    請求項１６または１７に記載の表示装置。
19. 表示装置と当該表示装置を駆動する駆動装置とを備え、
    前記表示装置は、
    基板上に設けられたゲート電極を含む第１層配線と、
    前記第１層配線の一部を露出する開口を有し前記ゲート電極上を含む前記基板上の全面を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたソース電極およびドレイン電極を含む第２層配線と、
    前記ソース電極およびドレイン電極との端縁と共にこれらの電極間における前記ゲート絶縁膜部分を露出する第１開口と、前記ゲート絶縁膜に設けた開口と一致して設けられた第２開口と、前記ソース電極またはドレイン電極に達する第３開口とを有する絶縁性の隔壁層と、
    前記隔壁層に設けた前記第１開口の底面において前記ソース電極−ドレイン電極間にわたって設けられた有機半導体層と、
    前記第３開口を介して前記ソース電極またはドレイン電極に接続された状態で前記隔壁層上に設けられた画素電極とを備えた
    電子機器。

Images