JP2010121168A - めっき装置、めっき方法および半導体装置の製造方法 - Google Patents
めっき装置、めっき方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010121168A JP2010121168A JP2008295603A JP2008295603A JP2010121168A JP 2010121168 A JP2010121168 A JP 2010121168A JP 2008295603 A JP2008295603 A JP 2008295603A JP 2008295603 A JP2008295603 A JP 2008295603A JP 2010121168 A JP2010121168 A JP 2010121168A
- Authority
- JP
- Japan
- Prior art keywords
- plating
- substrate
- film
- plating solution
- nozzle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】めっき膜における膜厚の均一性を向上させることができるめっき装置およびめっき方法、ならびに配線不良を低減することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、基板Wの被めっき面W1が上向きとなるように基板Wを保持しつつ基板Wを回転させるホルダ3と、ホルダ3で保持された基板Wの周縁部W2に接触するカソード4と、ホルダ3で保持された基板Wの中央部W3に向けてめっき液Lを吐出し、かつアノードとしても機能するノズル6とを具備することを特徴とする、めっき装置1が提供される。
【選択図】図1
【解決手段】本発明の一の態様によれば、基板Wの被めっき面W1が上向きとなるように基板Wを保持しつつ基板Wを回転させるホルダ3と、ホルダ3で保持された基板Wの周縁部W2に接触するカソード4と、ホルダ3で保持された基板Wの中央部W3に向けてめっき液Lを吐出し、かつアノードとしても機能するノズル6とを具備することを特徴とする、めっき装置1が提供される。
【選択図】図1
Description
本発明は、めっき装置、めっき方法および半導体装置の製造方法に関する。
近年、半導体装置の配線としては、配線抵抗の低減、配線不良の原因となるエレクトロマイグレーション(EM)及びストレスマイグレーション(SM)等のマイグレーションの耐性向上のために、Alの代わりにCuまたはCu合金が用いられている。
Cuは、AlのようなRIE(反応性イオンエッチング)による加工が困難であるため、Cuで配線を形成するには、絶縁膜の表面に予め溝やホールからなる凹部を形成しておき、その凹部にCuを埋め込み、その後CMP(化学的機械的研磨)により不要なCuを除去して配線を形成するダマシン法が用いられている。ダマシン法におけるCuの埋め込み方法としては、主にめっき法が用いられている。
現在、Cuの埋め込みに使用されるめっき装置としては、例えば、基板の被めっき面を上方に向ける、いわゆるフェイスアップ方式のめっき装置が知られている(例えば、特許文献1および2参照)。特許文献1に記載のめっき装置は、アノードと基板との間にめっき液を貯留した状態でめっきを行う装置であり、またこのアノードは基板の被めっき面の大部分を覆うような大きさとなっている。特許文献2に記載のめっき装置は、めっき液をノズルから噴出させて、めっき液を基板の被めっき面全体に吹きかけるものである。
ところで、めっきを行う際に用いるシード膜等の導電膜は、半導体装置の微細化に伴って、非常に薄くなりつつあり、それとともに導電膜の電気抵抗(シート抵抗)も益々増加する傾向にある。
このため、基板全面をめっき液に浸して大面積のアノードから電流を流すめっき装置を用いた場合には、シード膜が非常に薄く高抵抗の条件下では、基板の周縁部に電界が集中する現象、いわゆるターミナルエフェクトが発生してしまう。その結果、基板の中央部でのめっき速度が低下し、基板の中央部におけるめっき膜の膜厚が基板の周縁部より薄くなってしまい、膜厚が均一なめっき膜を形成することが困難となっている。めっき膜における膜厚の均一性の低下は、半導体装置の配線不良を引き起こす原因となるので、めっき膜における膜厚の均一性を向上させることが求められている。
特開2005−29820号公報
特開平8−37189号公報
本発明は、上記課題を解決するためになされたものである。すなわち、めっき膜における膜厚の均一性を向上させることができるめっき装置およびめっき方法、ならびに配線不良を低減することができる半導体装置の製造方法を提供することを目的とする。
本発明の一の態様によれば、基板の被めっき面が上向きとなるように前記基板を保持しつつ前記基板を回転させるホルダと、前記ホルダで保持された前記基板の周縁部に接触するカソードと、前記ホルダで保持された前記基板の中央部に向けてめっき液を吐出し、かつアノードとしても機能するノズルとを具備することを特徴とする、めっき装置が提供される。
本発明の他の態様によれば、基板の被めっき面が上向きとなるように前記基板を保持する工程と、アノードとしても機能するノズルと前記基板の周縁部との間に電圧を印加し、前記基板の中央部に向けて前記ノズルからめっき液を吐出し、かつ前記基板を回転させて、前記基板の被めっき面上にめっき膜を形成する工程とを具備することを特徴とする、めっき方法が提供される。
本発明の他の態様によれば、被めっき面に凹部を有する基板の前記被めっき面上に、前記凹部に埋め込まれるように上記のめっき方法によりめっき膜を形成する工程と、前記めっき膜に熱処理を施す工程と、前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程とを具備することを特徴とする半導体装置の製造方法が提供される。
本発明の一の態様によるめっき装置および他の態様によるめっき方法によれば、ターミナルエフェクトの発生を抑制することができ、これによりめっき膜における膜厚の均一性を向上させることができる。
本発明の他の態様による半導体装置の製造方法によれば、膜厚の均一性が向上しためっき膜を得ることができ、これにより配線不良を低減することができる。
(第1の実施の形態)
以下、図面を参照して、本発明の第1の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図1は本実施の形態に係るめっき装置の概略構成図である。
以下、図面を参照して、本発明の第1の実施の形態を説明する。以下の図面において、同一の部材には同一の符号を付している。図1は本実施の形態に係るめっき装置の概略構成図である。
図1に示されるように、めっき装置1は、ハウジング2を備えている。ハウジング2の底面は、使用済みのめっき液Lを回収することが容易なように傾斜している。ハウジング2内には、基板Wを保持するホルダ3が配置されている。ホルダ3は、基板Wの被めっき面W1が上向き(フェイスアップ)となるように基板Wを保持するものである。
ホルダ3の上部には、基板Wの被めっき面W1にめっき液Lを接触させるための開口3aが形成されている。ホルダ3の内部には、基板Wの周縁部W2に接触して通電させるためのカソード4が配置されている。
ホルダ3には、ホルダ3を回転させる回転駆動源5の回転軸5aが接続されている。ホルダ3に保持された基板Wは、ホルダ3とともに回転する。回転駆動源5はコントローラ(図示せず)により制御されており、基板Wの回転数および回転方向等は適宜調節可能となっている。
ホルダ3上には、ホルダ3で保持された基板Wの中央部W3に向けてめっき液を吐出可能なノズル6が配置されている。具体的には、ノズル6は、ホルダ3で保持された基板Wの中央部W3上に配置されている。また、ノズル6はアノードとしても機能するものである。なお、基板Wの中央部W3には、基板Wの中心または中心部が含まれるものとする。
ノズル6には、昇降機構7の一部であるアーム7aが取り付けられている。昇降機構7は、ノズル6を昇降させるものである。昇降機構7により、ノズル6と基板Wの被めっき面W1との距離を調節することができる。
また、ノズル6には、めっき液供給系8の一部である供給管9が接続されている。めっき液供給系8は、ノズル6にめっき液Lを供給するためのものであり、供給管9の他、めっき液Lを貯留するめっき液槽10、供給管9に介在したポンプ11およびバルブ12等から構成されている。供給管9は、アーム7a中を介してノズル6に接続されている。バルブ12を開放した状態で、ポンプ11を作動させることにより、めっき液槽10からめっき液Lが汲み出され、ノズル6からめっき液Lが吐出される。ポンプ11等は、コントローラより制御されており、めっき液Lの流量は適宜調節可能となっている。
ノズル6から吐出され、使用されためっき液Lは、めっき液排出系13を介してハウジング2外に排出される。めっき液排出系13は、一端がハウジング2に接続された排出管14、排出管14に介在したバルブ15等から構成されている。排出管14の他端はめっき液槽10に接続されており、ハウジング2から排出されためっき液Lは各成分の濃度調整後、めっき液槽10に戻される。なお、めっき液槽10内でめっき液の各成分の濃度調整を行ってもよい。
以下、めっき装置1を用いて行う半導体装置の製造プロセスについて説明する。図2は本実施の形態に係る半導体装置の製造プロセスの流れを示したフローチャートであり、図3(a)〜図5は本実施の形態に係る半導体装置の模式的な製造プロセス図である。
図2および図3(a)に示されるように、図示しない半導体素子等が形成された基板W上に、例えば化学気相成長法(Chemical Vapor Deposition:CVD法)あるいは塗布法により層間絶縁膜21を形成する(ステップ1)。層間絶縁膜21の構成材料としては、例えば、有機Si酸化膜、有機樹脂膜およびポーラスSi酸化膜等の低誘電率絶縁膜、SiO2膜等が挙げられる。
層間絶縁膜21を形成した後、図3(b)に示されるようにフォトリソグラフィ技術および反応性イオンエッチング(RIE)により層間絶縁膜21に、凹部21aを形成する(ステップ2)。本実施の形態では、凹部21aは、配線溝として機能するが、凹部21aはこれに限定されない。すなわち、凹部21aには、配線溝の他、例えばビアホール、コンタクトホール、あるいはビアホールと配線溝の組み合わせ等が含まれるものとする。
凹部21aを形成するには、まず、層間絶縁膜21上にレジストパターンを形成し、その後レジストパターンをマスクとして、RIEにより層間絶縁膜21をエッチングし、層間絶縁膜21に凹部21aを形成する。層間絶縁膜21に凹部21aを形成した後、アッシング等によりレジストパターンを除去する。
層間絶縁膜21に凹部21aを形成した後、図3(c)に示されるように層間絶縁膜21上に、例えばスパッタ法あるいはCVD法により層間絶縁膜21への金属拡散を抑制するためのバリアメタル膜22を形成する(ステップ3)。バリアメタル膜22の構成材料としては、例えばTa、Ti、TaN、TiN、NbN、WN、あるいはVN等の導電性材料が挙げられる。なお、これらの材料を積層したものからバリアメタル膜22を形成してもよい。
層間絶縁膜21上にバリアメタル膜22を形成した後、図4(a)に示されるようにバリアメタル膜22上に、例えばスパッタ法により電解めっき時に電流を流すためのシード膜23を形成する(ステップ4)。シード膜23は、被めっき面W1の全面、すなわち凹部21a内および凹部21a外の層間絶縁膜21の表面部であるフィールド部21b上にも形成される。シード膜23の構成材料としては、例えばCu等の金属が挙げられる。
バリアメタル膜22上にシード膜23を形成した後、図4(b)に示されるようにシード膜23に電流を供給して、電解めっき法によりめっき膜24を形成する(ステップ5)。めっき膜24は、めっき装置1を用いて形成されるが、詳細な形成方法は後で説明する。めっき膜24は凹部21aの全体に埋め込まれるように形成される。めっき膜24の構成材料としては、例えばCu等の金属が挙げられる。めっき膜24の形成に使用されるめっき液としては、例えばめっき膜24をCuから形成する場合には、硫酸銅水溶液にアクセラレータ、サプレッサ、およびレベラ等の添加剤を添加したものが挙げられる。
めっき膜24を形成した後、めっき膜24等に熱処理(アニール)を施し、図4(c)に示されるようにシード膜23およびめっき膜24の結晶を成長させる(ステップ6)。結晶が成長したシード膜23とめっき膜24とは一体的な膜25(以下、この膜を配線膜25と称する)となる。
めっき膜24等に熱処理を施した後、例えば化学的機械的研磨(Chemical Mechanical Polishing:CMP)により研磨して、凹部21a内に存在するバリアメタル膜22および配線膜25がそれぞれ残るように、層間絶縁膜21上の不要なバリアメタル膜22および配線膜25をそれぞれ除去する(ステップ7)。具体的には、基板Wを研磨パッド(図示せず)に接触させた状態で、基板Wおよび研磨パッドを回転させるとともに基板W上にスラリ(図示せず)を供給して、配線膜25等を研磨する。なお、CMPで研磨する場合に限らず、その他の手法で研磨してもよい。その他の手法としては、例えば電解研磨が挙げられる。
以上により、図5に示されるように凹部21a内に配線25aが形成される。また、凹部21aがビアホールの場合にはビアが形成され、コンタクトホールである場合にはコンタクトが形成され、配線溝とビアホールとの組み合わせの場合には配線とビアが形成される。
次に、めっき膜24の形成方法について説明する。図6(a)〜図6(c)は、本実施の形態に係るめっき膜24の形成工程を示す模式図である。図7は、本実施の形態に係るめっき膜24の他の形成工程を示す模式図である。
まず、被めっき面W1が上向きとなるように、すなわちシード膜23が形成された側が上向きとなるように基板Wをホルダ3に保持させる。また、基板Wをホルダ3に保持させる際、基板Wの周縁部W2にカソード4を接触させる。具体的には、カソード4をシード膜23に接触させる。
次いで、図6(a)に示されるようにアノードであるノズル6と基板Wの周縁部W2との間に電圧を印加する。具体的には、ノズル6とカソード4との間に電圧を印加すると、カソード4は基板Wの周縁部W2でシード膜23と接触しているので、ノズル6とシード膜23との間に電圧が印加される。
次いで、ノズル6と基板Wの周縁部W2との間に電圧を印加した状態で、図6(b)に示されるようにノズル6から基板Wの中央部W3に向けてめっき液Lを吐出する。ノズル6はめっき液Lに接触していて、しかも被めっき面W1にはシード膜23が形成されているので、ノズル6からめっき液Lが吐出されて基板Wの中央部W3に到達したとき、めっき液Lを介してノズル6から基板Wに電流が流れ、めっきが開始される。
続いて、多少めっき液Lが基板W上に広がり始めたところで、基板Wを回転させる。これにより、図6(c)に示されるように被めっき面W1上に均一にめっき液Lの層が形成され、被めっき面W1全体にめっき膜24が形成される。
なお、めっき液Lを吐出する際、図6(c)に示されるようにノズル6の先端とめっき液Lの液面とは離れていてもよいが、めっき液Lの流れが乱れるのを抑制するため、図7に示されるようにノズル6の先端をめっき液Lの液面L1の高さとほぼ同じ高さに調節してもよい。
所望の厚さのめっき膜24が形成された後、ノズル6と基板Wとの間の電圧印加を停止する。これにより、めっき膜24の形成が停止される。次いで、ノズル6からのめっき液Lの吐出を停止する。そして最後に、基板Wに付着している余分なめっき液を回転により振り切った後、基板Wの回転を停止する。
本実施の形態によれば、ノズル6がアノードであるとともにホルダ3で保持された基板Wの中央部W3に向けて小口径のノズル6からめっき液Lが吐出されるので、めっき電流の経路が制限される。すなわち、めっき電流の経路はめっき液Lの流れに沿った部分に限られ、しかも基板Wの回転によってめっき液Lが薄く広がるので、薄く広がっためっき液Lの面内に限られることとなる。これにより、ターミナルエフェクトの発生を抑制することができ、基板Wの中央部W3におけるめっき速度の低下を抑制することができる。よって、膜厚の均一性が向上しためっき膜24を形成することができる。
本実施の形態によれば、ノズル6と基板Wとの間に電圧を印加した状態で、めっき液Lの吐出を開始するので、めっき液Lによるシード膜23の溶解を抑制することができる。
本実施の形態によれば、基板Wの回転数またはノズル6から吐出するめっき液Lの流量を変えることによって、被めっき面W1上のめっき液Lの厚さ(以下、「めっき液厚」という。)を変えることができる。具体的には、基板Wの回転数を上昇させると、めっき液厚は薄くなり、基板Wの回転数を低下させると、めっき液厚は厚くなる。また、ノズル6から吐出するめっき液Lの流量を大きくすると、めっき液厚は厚くなり、めっき液Lの流量を小さくすると、めっき液厚は薄くなる。これにより、めっき電流の経路の抵抗値を任意に調節することができる。
本実施の形態によれば、膜厚の均一性が向上しためっき膜24を得ることができるので、配線不良が低減された半導体装置を得ることができる。また、CMPによる不要な配線膜25を除去する際の負荷を低減することができる。
(第2の実施の形態)
以下、図面を参照して、本発明の第2の実施の形態を説明する。本実施の形態では、めっき液の液厚を変化させて、めっき膜の形成を行う例について説明する。なお、第1の実施の形態と重複する説明については省略する。図8(a)および図8(b)は本実施の形態に係るめっき膜の形成工程を示す模式図である。
以下、図面を参照して、本発明の第2の実施の形態を説明する。本実施の形態では、めっき液の液厚を変化させて、めっき膜の形成を行う例について説明する。なお、第1の実施の形態と重複する説明については省略する。図8(a)および図8(b)は本実施の形態に係るめっき膜の形成工程を示す模式図である。
本実施の形態におけるめっき膜24を形成する工程は、被めっき面W1上のめっき液厚が薄い状態でめっき膜24の形成が行われる第1のめっき膜形成段階(図8(a))と、第1のめっき膜形成段階後に行われ、かつめっき液厚が厚い状態でめっき膜24の形成が行われる第2のめっき膜形成段階(図8(b))とから構成されている。第1のめっき膜形成段階は、例えばめっき膜の形成初期であり、第2のめっき膜形成段階は、例えばめっき膜形成の初期以降である。なお、めっき液厚は、第1の実施の形態で説明したように基板Wの回転数またはノズル6から吐出するめっき液Lの流量を変えることによって、変化させることが可能である。
第1のめっき膜形成段階、特にめっき膜形成初期においては、シード膜が非常に薄いので、ターミナルエフェクトが発生しやすい。これに対し、本実施の形態では、第1のめっき膜形成段階においては、めっき液厚を薄くするので、電界が基板Wの周縁部W2に集中することを抑制することができる。したがって、ターミナルエフェクトの発生を抑制することができる。なお、めっき膜形成初期においては、電流値は比較的低いので、めっき液厚を薄くした場合であっても、次に説明するめっき液中のCuイオンの枯渇は生じ難い。
第2のめっき膜形成段階、特にめっき膜の形成初期以降においては、めっき膜形成の効率を上げるために、電流値を上昇させる。この場合、めっき液中のCuイオンの拡散速度よりもめっき速度の方が大きいと、めっき液中のCuイオンの枯渇が生じ、被めっき面から水素イオンが発生するとともに被めっき面が黒色となるおそれがある。これに対し、本実施の形態では、第2のめっき膜形成段階においては、第1のめっき膜形成段階よりもめっき液厚を厚くするので、被めっき面W1上のめっき液L中には多量のCuイオンが存在し、めっき液L中におけるCuイオンの枯渇を抑制することができる。なお、第2のめっき膜形成段階においては、めっき膜24の形成過程であるがシード膜23上にはめっき膜24が形成されているので、比較的ターミナルエフェクトが発生し難い。
(第3の実施の形態)
以下、図面を参照しながら、本発明の第3の実施の形態を説明する。本実施の形態では、基板の凹部にめっきが埋め込まれるまでは埋め込み性(ボトムアップ性)に優れためっき液を使用し、基板の凹部にめっきが埋め込まれた後は平坦性に優れためっき液を使用する例について説明する。図9は本実施の形態に係るめっき装置の概略構成図である。
以下、図面を参照しながら、本発明の第3の実施の形態を説明する。本実施の形態では、基板の凹部にめっきが埋め込まれるまでは埋め込み性(ボトムアップ性)に優れためっき液を使用し、基板の凹部にめっきが埋め込まれた後は平坦性に優れためっき液を使用する例について説明する。図9は本実施の形態に係るめっき装置の概略構成図である。
図9に示されるように、めっき装置1は、2系統のめっき液供給系31、41を備えている。一方のめっき液供給系31は、埋め込み性に優れためっき液L2をノズル6に供給するためのものであり、他方のめっき液供給系41は、平坦性に優れためっき液L3をノズル6に供給するためのものである。なお、供給管32、42、めっき液槽33、43、ポンプ34、44、バルブ35、45は、供給管9、めっき液槽10、ポンプ11、バルブ12に対応するものである。
めっき液には、通常、アクセラレータ、サプレッサ、およびレベラ等の添加剤が含まれており、この添加剤の濃度を調整することにより、埋め込み性に優れためっき液L2や平坦性に優れためっき液L3を作製することができる。具体的には、埋め込み性に優れためっき液L2は、アクセラレータを多めに添加することにより作製することができ、平坦性に優れためっき液L3は、レベラを多めに添加することにより作製することができる。
また、めっき装置1は、2系統のめっき液排出系36、46を備えている。一方のめっき液排出系36は、使用済みの埋め込み性に優れためっき液L2をハウジング2外に排出するためのものであり、他方のめっき液排出系46は、使用済みの平坦性に優れためっき液L3をハウジング2外に排出するためのものである。
めっき液排出系36、46の排出管37、47はめっき液槽33、43に接続されており、排出された埋め込み性に優れためっき液L2、平坦性に優れためっき液L3は各成分の濃度調整後、それぞれめっき液槽33、43に戻される。バルブ38、48は、バルブ15に対応するものである。
次に、めっき装置1を用いためっき膜24の形成方法について説明する。図10(a)および図10(b)は本実施の形態に係るめっき膜の形成工程を示す模式図である。図11(a)および図11(b)は本実施の形態に係るめっき膜の形成状態を示す模式図である。
まず、被めっき面W1が上向きとなるように基板Wをホルダ3に保持させるとともに基板Wの周縁部W2にカソード4を接触させる。
次いで、アノードであるノズル6と基板Wの周縁部W2との間に電圧を印加する。続いて、ノズル6と基板Wの周縁部W2との間に電圧を印加した状態で、ノズル6から基板Wの中央部W3に向けて埋め込み性に優れためっき液L2を吐出する。
続いて、多少埋め込み性に優れためっき液L2が基板W上に広がり始めたところで、基板Wを回転させる(図10(a))。その後、図11(a)に示されるように凹部21a内にめっき膜24aが埋め込まれたところで、埋め込み性に優れためっき液L2の吐出を停止する。続いて、ノズル6から平坦性に優れためっき液L3を吐出する(図10(b))。これにより、図11(b)に示されるようにめっき膜24a上にめっき膜24bが形成される。
所望の厚さのめっき膜24bを形成して、めっき膜24が形成された後、ノズル6と基板Wとの間の電圧印加を停止する。次いで、ノズル6からの平坦性に優れためっき液L3の吐出を停止する。そして最後に、基板Wに付着している余分なめっき液を回転により振り切った後、基板Wの回転を停止する。
本実施の形態によれば、凹部21aにめっき膜24aが埋め込まれるまでは埋め込み性に優れためっき液L2を使用するので、確実にボトムアップ成長させることができる。また、凹部21aにめっき膜24aが埋め込まれた後は平坦性に優れためっき液L3を使用するので、凹部21aのパターンが密な部分におけるめっき膜24の膜厚が疎な部分におけるめっき膜24の膜厚よりも厚くなるというオーバープレーティングを抑制することができる。
なお、本発明は上記実施の形態の記載内容に限定されるものではなく、構造や材質、各部材の配置等は、本発明の要旨を逸脱しない範囲で適宜変更することが可能である。第1の実施の形態では、ノズル6と基板Wとの間に電圧を印加し、ノズル6からめっき液Lを吐出し、基板Wを回転させているが、この順序に限られない。すなわち、ノズル6と基板Wとの間の電圧印加、ノズル6からのめっき液Lの吐出、および基板Wの回転は、いずれの工程から開始してもよい。また、第3の実施の形態では、1本のノズル6を使用しているが、2本のノズルを用意し、めっき液毎にノズルを使い分けることも可能である。
W…基板、W1…被めっき面、W2…周縁部、W3…中央部、L…めっき液、L1…液面、L2…埋め込み性に優れためっき液、L3…平坦性に優れためっき液、1…めっき装置、3…ホルダ、4…カソード、6…ノズル、21…層間絶縁膜、21a…凹部、22…バリアメタル膜、23…シード膜、24…めっき膜、25a…配線。
Claims (5)
- 基板の被めっき面が上向きとなるように前記基板を保持しつつ前記基板を回転させるホルダと、
前記ホルダで保持された前記基板の周縁部に接触するカソードと、
前記ホルダで保持された前記基板の中央部に向けてめっき液を吐出し、かつアノードとしても機能するノズルと
を具備することを特徴とする、めっき装置。 - 基板の被めっき面が上向きとなるように前記基板を保持する工程と、
アノードとしても機能するノズルと前記基板の周縁部との間に電圧を印加し、前記基板の中央部に向けて前記ノズルからめっき液を吐出し、かつ前記基板を回転させて、前記基板の被めっき面上にめっき膜を形成する工程と
を具備することを特徴とする、めっき方法。 - 前記ノズルと前記基板の周縁部との間に電圧を印加した状態で、前記めっき液の吐出が開始される、請求項2に記載のめっき方法。
- 前記めっき膜を形成する工程は、第1のめっき膜形成段階と、前記第1のめっき膜形成段階よりも前記基板の回転数を低下させ、または前記ノズルから吐出するめっき液の流量を大きくした状態で行われる第2のめっき膜形成段階とを備える、請求項2または3に記載のめっき方法。
- 被めっき面に凹部を有する基板の前記被めっき面上に、前記凹部に埋め込まれるように請求項2ないし4のいずれか1項に記載のめっき方法によりめっき膜を形成する工程と、
前記めっき膜に熱処理を施す工程と、
前記凹部に埋め込まれた部分以外の前記めっき膜を除去する工程と
を具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008295603A JP2010121168A (ja) | 2008-11-19 | 2008-11-19 | めっき装置、めっき方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008295603A JP2010121168A (ja) | 2008-11-19 | 2008-11-19 | めっき装置、めっき方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010121168A true JP2010121168A (ja) | 2010-06-03 |
Family
ID=42322752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008295603A Pending JP2010121168A (ja) | 2008-11-19 | 2008-11-19 | めっき装置、めっき方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010121168A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101565522B1 (ko) | 2013-12-20 | 2015-11-03 | 주식회사 마유텍 | 전착 도장 장치 |
-
2008
- 2008-11-19 JP JP2008295603A patent/JP2010121168A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101565522B1 (ko) | 2013-12-20 | 2015-11-03 | 주식회사 마유텍 | 전착 도장 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008871B2 (en) | Selective capping of copper wiring | |
| US6943112B2 (en) | Defect-free thin and planar film processing | |
| CN101265606A (zh) | 化学电镀沉积装置及形成导电层结构的方法 | |
| TW201027668A (en) | Process for through silicon via filling | |
| TWI696725B (zh) | 用於在反應性金屬膜上電化學沉積金屬的方法(一) | |
| US7087517B2 (en) | Method to fabricate interconnect structures | |
| US7381643B2 (en) | Wiring structure forming method and semiconductor device | |
| TWI681085B (zh) | 用於在反應性金屬膜上電化學沉積金屬的方法(二) | |
| US7361582B2 (en) | Method of forming a damascene structure with integrated planar dielectric layers | |
| US20050272258A1 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| JP2004276219A (ja) | 電解加工液、電解加工装置及び配線加工方法 | |
| JP4783261B2 (ja) | 半導体装置の製造方法 | |
| JP2010121168A (ja) | めっき装置、めっき方法および半導体装置の製造方法 | |
| US20080237048A1 (en) | Method and apparatus for selective electrofilling of through-wafer vias | |
| KR100710192B1 (ko) | 반도체 소자의 배선 형성방법 | |
| CN100449710C (zh) | 电化学电镀半导体晶圆的方法及其电镀装置 | |
| JP2005163080A (ja) | めっき装置及びめっき方法 | |
| JP2011252218A (ja) | 電子部品の製造方法及び電解めっき装置 | |
| JP2007165629A (ja) | エッチング方法及びエッチング装置 | |
| CN100372098C (zh) | 半导体器件的制造方法及半导体器件 | |
| JP4757372B2 (ja) | 埋込配線層の形成方法 | |
| WO2003090965A1 (en) | Polishing method, polishing device, and method of manufacturing semiconductor equipment | |
| KR20200080122A (ko) | 반도체 소자의 제조 방법 | |
| JP2006322070A (ja) | めっき方法およびこれを用いた半導体装置の製造方法、ならびにめっき装置 | |
| US20100032315A1 (en) | Electrolytic processing apparatus and electrolytic processing method |