[go: up one dir, main page]

JP2010118468A - 半導体装置の製造装置および半導体装置の製造方法 - Google Patents

半導体装置の製造装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2010118468A
JP2010118468A JP2008290185A JP2008290185A JP2010118468A JP 2010118468 A JP2010118468 A JP 2010118468A JP 2008290185 A JP2008290185 A JP 2008290185A JP 2008290185 A JP2008290185 A JP 2008290185A JP 2010118468 A JP2010118468 A JP 2010118468A
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor
semiconductor device
solder paste
paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008290185A
Other languages
English (en)
Other versions
JP5634021B2 (ja
Inventor
Motojiro Shibata
元二郎 芝田
Akira Ushijima
彰 牛島
Daisuke Kobayashi
大介 小林
Yoshitaka Uematsu
義尊 植松
Hiromasa Takahashi
宏昌 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008290185A priority Critical patent/JP5634021B2/ja
Publication of JP2010118468A publication Critical patent/JP2010118468A/ja
Application granted granted Critical
Publication of JP5634021B2 publication Critical patent/JP5634021B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Die Bonding (AREA)

Abstract

【課題】半導体装置の生産性の向上を図る。
【解決手段】半田ペーストを吐出する複数のノズルを有するディスペンスヘッド55により、リードフレーム13上の複数の位置に同時に半田ペーストを塗布し、複数のコレットを有するマウントヘッド74により、1回のサイクル動作で複数の半導体チップ99をピックアップし、半田ペーストが塗布されたリードフレーム13にマウントする。
【選択図】図1

Description

本発明は、半導体チップをリードフレーム等にマウントする半導体装置の製造装置および半導体装置の製造方法に関する。
従来、半導体装置の製造装置として、半導体チップをリードフレーム等にマウントするダイボンディング装置(ダイボンダ)が知られている(例えば、特許文献1参照)。
従来のダイボンディング装置においては、マウントヘッドに設けられた1つのコレットにより1つの半導体チップを吸着してピックアップし、その後、ディスペンサにより半田ペーストが塗布されたリードフレーム上のマウント位置までマウントヘッドを移動させて、半導体チップのマウントを行っていた。
特開2005−209751号公報
上述のように、従来のダイボンディング装置では、1回のサイクル動作で1個の半導体チップをマウントしており、この1回のサイクル動作がその装置の生産能力になっていた。また、1回のマウント動作で、半導体チップをピックアップするピックアップ位置とマウント位置との間を往復動作するため、1回マウントするのに、この往復時間がそのままタクトタイムの時間ロスになっていた。このため、ダイボンディング装置の生産能力が制限されていた。
本発明は上記に鑑みてなされたもので、半導体装置の生産性を向上することができる半導体装置の製造装置および半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、本発明の半導体装置の製造装置は、半導体チップをリードフレームにマウントする半導体装置の製造装置であって、半田ペーストを吐出するノズルを複数有し、複数の前記ノズルにより前記リードフレーム上の複数の位置に半田ペーストを塗布するディスペンスヘッドと、複数の半導体チップにダイシングされた半導体ウェハを保持するウェハステージと、前記半導体チップを吸着保持するコレットを複数有し、複数の前記コレットにより前記ウェハステージから複数の前記半導体チップをピックアップし、ピックアップした複数の前記半導体チップを前記リードフレーム上の半田ペーストが塗布された複数の位置にマウントするマウントヘッドとを備えることを特徴とする。
また、本発明の半導体装置の製造装置は、前記リードフレーム上に塗布された複数の半田ペーストを撮像する撮像手段と、前記撮像手段により撮像された画像から、前記リードフレーム上に塗布された複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出するペースト認識手段と、前記ペースト認識手段で算出した前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定し、合格と判定した半田ペーストが塗布された位置に前記半導体チップをマウントするように前記マウントヘッドを制御する制御手段とをさらに備えることを特徴とする。
また、本発明の半導体装置の製造方法は、半導体チップをリードフレームにマウントする半導体装置の製造方法であって、半田ペーストを吐出するノズルを複数有するディスペンスヘッドにより前記リードフレーム上の複数の位置に半田ペーストを塗布する工程と、前記リードフレーム上に塗布された複数の半田ペーストを撮像し、得られた画像から、前記複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出する工程と、前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定する工程と、半導体チップを吸着保持するコレットを複数有するマウントヘッドにより、複数の半導体チップにダイシングされた半導体ウェハから、前記複数の半田ペーストごとに合否を判定する工程で合格と判定した半田ペーストが塗布された複数の位置にマウントする複数の前記半導体チップをピックアップする工程と、前記マウントヘッドでピックアップした複数の前記半導体チップを、前記合格と判定した半田ペーストが塗布された複数の位置にマウントする工程とを含むことを特徴とする。
本発明によれば、半導体装置の生産性を向上することができる。
以下、本発明を実施するための最良の形態について、図面を参照して説明する。
図1は、本発明の実施の形態に係る半導体装置の製造装置の概略構成図、図2は、図1に示す半導体装置の製造装置のペースト塗布機構部を示す斜視図、図3は、図1に示す半導体装置の製造装置のマウント機構部を示す斜視図、図4は、図3に示すマウント機構部のマウントヘッドの構成を示す断面図、図5は、図1に示す半導体装置の製造装置のウェハステージのエキスパンド機構を示す断面図である。
図1に示すように、本実施の形態に係る半導体装置の製造装置1は、フレームローダ2と、フレームフィーダ3と、フレームアンローダ4と、ペースト塗布機構部5と、ペースト認識カメラ6と、マウント機構部7と、フレーム認識カメラ8と、ウェハ供給機構部9と、ウェハ認識カメラ10と、画像認識処理部11と、制御部12とを備える。
フレームローダ2は、フレームフィーダ3の一端側に配置され、フレームフィーダ3にリードフレーム13を供給する。
フレームフィーダ3は、送り爪構造(図示せず)により、フレームローダ2から供給されたリードフレーム13を搬送する。また、フレームフィーダ3は、所定の加工点においてリードフレーム13を位置決めして保持する機構(図示せず)を有する。
フレームアンローダ4は、フレームフィーダ3の他端側に配置され、後述するようにして半導体チップが実装されたリードフレーム13をフレームフィーダ3から取り出す。
ペースト塗布機構部5は、フレームフィーダ3の上方に設けられ、図1、図2に示すように、Xテーブル51と、Xテーブル51に搭載されたYガイド52と、Yガイド52に搭載されたYテーブル53と、Yテーブル53に搭載されたZテーブル54と、Zテーブル54に搭載されたディスペンスヘッド55と、半田ペーストを貯蔵してこれをディスペンスヘッド55に供給するシリンジ56と、半田ペーストの吐出制御を行うディスペンサ57と、Yテーブル53に接続されたペースト塗布前認識カメラ58とを備える。
ディスペンスヘッド55は、Xテーブル51、Yテーブル53、およびZテーブル54により、フレームフィーダ3の搬送方向であるX方向、リードフレーム13と平行かつX方向に直交するY方向、およびX方向、Y方向の双方と直交するZ方向に移動可能であり、その先端にY方向に沿って配列された4つのノズル551〜554を有し、このノズル551〜554により、リードフレーム13に向けて半田ペーストを吐出する。
ペースト塗布前認識カメラ58は、Xテーブル51およびYテーブル53によりX,Y方向に移動可能であり、フレームフィーダ3によりペースト塗布機構部5の下方の加工点に搬送されたリードフレーム13を撮像する。
ペースト認識カメラ6は、ペースト塗布機構部5に対してフレームフィーダ3の搬送方向の下流側に設けられている。ペースト認識カメラ6は、Yテーブル61によりY方向に移動可能に支持され、リードフレーム13上に塗布された複数の半田ペーストを順次個別に撮像する。
マウント機構部7は、ペースト認識カメラ6に対してフレームフィーダ3の搬送方向の下流側に設けられ、図1、図3に示すように、フレームフィーダ3を挟んで互いに平行に設けられたXテーブル71およびXガイド72と、フレームフィーダ3を跨いでXテーブル71およびXガイド72上に搭載されたYZテーブル73と、YZテーブル73に搭載されたマウントヘッド74とを備える。
マウントヘッド74は、先端にコレット741〜744を有する可動部745〜748と、この可動部745〜748を所定の一方向にガイドするボールブッシュ749〜752と、可動部745〜748の一部を囲むように配置されるボイスコイル753〜756と、ボールブッシュ749〜752およびボイスコイル753〜756を一体に保持するブラケット757とを備える。
コレット741〜744はY方向に沿って配列されている。また、マウントヘッド74は、ブラケット757においてYZテーブル73に連結され、Xテーブル71およびYZテーブル73によりX,Y,Z方向に移動可能に構成されている。
ボールブッシュ749は、図4に示すように、可動部745が挿入されて配置される開口部749aを備えるリニアガイドで、内部に設けられる無限軌道のボールベアリングにて、可動部745をZ方向のみに移動可能に保持している。
ボイスコイル753の開口部753aは、ボールブッシュ749の開口部749aの中心軸線と平行になるように、その中心軸線が配置される。ボイスコイル753の開口部753aには可動部745の上端部745aが挿入配置される。ボイスコイル753は、図示しないアンプから負の電流が供給されたとき、電流値に応じた図示上向きの推力を発生して可動部745を上昇させ、正の電流が供給されたとき、電流値に応じた図示下向きの推力を発生して可動部745を下降させる。
ボイスコイル753とボールブッシュ749との相対位置は、ブラケット757にて保持される。ボールブッシュ750〜752、可動部746〜748、およびボイスコイル754〜756も上記と同様に配置される。
マウントヘッド74は、上記のような構成により、後述するウェハステージ95に載置された半導体ウェハ98から半導体チップ99をコレット741〜744により真空吸着してピックアップし、その後フレームフィーダ3上に移動して半導体チップ99をリードフレーム13上にマウントする。
フレーム認識カメラ8は、マウント機構部7に隣接してフレームフィーダ3の上方に固定して設けられ、フレームフィーダ3によりマウント機構部7の下方の加工点に搬送されたリードフレーム13を撮像する。
ウェハ供給機構部9は、フレームフィーダ3の側方に設けられ、ウェハマガジン91と、搬送アーム92と、Xテーブル93と、ウェハガイドレール94と、ウェハステージ95と、Xテーブル96と、Yテーブル97とを備える。
ウェハマガジン91は、半導体ウェハ98を格納する。半導体ウェハ98は、ウェハリングに貼り付けられた粘着シート上に接着されており、矩形状の半導体チップ99にダイシングされている。ウェハマガジン91は、図示しないZテーブルによりZ方向に移動可能に構成されている。また、ウェハマガジン91は、ウェハリングを外に向けて押し出すプッシャ(図示せず)を有する。
搬送アーム92は、Xテーブル93によりX方向に移動可能に構成され、先端に設けられたウェハチャック921により、ウェハマガジン91からプッシャにより押し出されたウェハリングを把持して半導体ウェハ98を搬送する。
ウェハガイドレール94は、搬送アーム92による半導体ウェハ98の搬送中に、ウェハリングの面取り部分が押し当てられ、ウェハリングの方向を調整するためのものである。
ウェハステージ95は、Xテーブル96およびYテーブル97によりX,Y方向に移動可能に構成され、半導体チップ99をピックアップしやすいように、半導体ウェハ98が貼り付けられた粘着シートを引き伸ばすことで、各半導体チップ99の間隔を広げて半導体ウェハ98を保持する。
ウェハステージ95は、図5に示すように、中央部分に貫通孔が設けられ、その周囲のウェハステージ95上に、円筒状のインナーリング102が設けられ、さらにその周囲に平面視円弧状の2枚の押し下げ板103が設けられている。押し下げ板103は、図示しない駆動機構によりZ方向に移動可能に構成されている。
半導体ウェハ98は、前述したように、ウェハリング100に貼り付けられた粘着シート101上に、半導体チップ99にダイシングされた状態で接着されている。半導体ウェハ98がウェハステージ95上の所定位置に搬送されると、押し下げ板103が下降してウェハリング100を押し下げ、粘着シート101をインナーリング102に押し当てることで、粘着シート101を引き伸ばし、各半導体チップ99の間隔を広げた状態(エキスパンドした状態)で半導体ウェハ98を保持する。
ウェハステージ95に保持される半導体ウェハ98の下方には、マウントヘッド74による半導体チップ99のピックアップ時に、目的の半導体チップ99を突き上げる突き上げピン(図示せず)を内蔵した突き上げユニット104が配置されている。突き上げユニット104は、図示しない駆動機構により、Z方向に移動可能に構成されている。
ウェハ認識カメラ10は、ウェハステージ95の上方に固定して設けられ、ウェハステージ95に保持された半導体ウェハ98を撮像する。
画像認識処理部11は、ペースト塗布前認識カメラ58、ペースト認識カメラ6、フレーム認識カメラ8、およびウェハ認識カメラ10で撮像された画像を受け取り、この画像を処理して結果を制御部12に出力する。
制御部12は、半導体装置の製造装置1に設けられた各部を制御する。
次に、半導体装置の製造装置1の動作について説明する。
フレームフィーダ3により搬送されたリードフレーム13が、ペースト塗布機構部5の下方に設定された加工点に位置決めされ、ペースト塗布前認識カメラ58の画像に基づいて画像認識処理部11がリードフレーム13を認識すると、制御部12は、ディスペンスヘッド55を予め設定された吐出対象位置に順次移動させ、各吐出対象位置において、ディスペンサ57により所定量の半田ペーストを4つのノズル551〜554から同時に吐出させる。このようにしてリードフレーム13上の複数の位置に半田ペーストが塗布される。
一方、ウェハ供給機構部9は、ウェハマガジン91に格納されている半導体ウェハ98を搬送アーム92により搬送し、ウェハステージ95上にエキスパンドした状態で保持する。
半田ペーストの塗布が終了すると、制御部12は、フレームフィーダ3にリードフレーム13を搬送させ、ペースト認識カメラ6の下方に設定された加工点に位置決めさせる。
次いで、制御部12は、リードフレーム13上の複数の位置に塗布された半田ペーストを個別に撮像するように、ペースト認識カメラ6を順次移動させながら撮像を行わせる。ペースト認識カメラ6の移動を停止して撮像を行う撮像位置は、リードフレーム13上における設計上の半田ペーストの塗布位置を撮像する位置として予め設定された位置とする。
画像認識処理部11は、ペースト認識カメラ6により各撮像位置で撮像された画像を処理して、リードフレーム13上に塗布された複数の半田ペーストのそれぞれについて、リードフレーム13上における塗布位置と塗布面積とを算出し、その結果を制御部12に出力する。
制御部12は、画像認識処理部11で算出した各半田ペーストの塗布位置と、それぞれの半田ペーストの塗布位置に対応する、予め設定された設計上の塗布位置(基準位置)とを比較して、位置ずれ量を塗布位置ごとに算出する。そして、制御部12は、算出した各半田ペーストの位置ずれ量および塗布面積を、それぞれ予め設定された位置ずれ量の閾値および塗布面積の許容範囲と比較することによって、リードフレーム13上に塗布されたそれぞれの半田ペーストごとに合否を判定する。
次いで、制御部12は、フレームフィーダ3にリードフレーム13を搬送させ、マウント機構部7の下方に設定された加工点に位置決めさせる。そして、フレーム認識カメラ8の画像に基づいて画像認識処理部11がリードフレーム13を認識すると、制御部12は、マウントヘッド74をウェハステージ95に保持された半導体ウェハ98の上方に移動させ、コレット741〜744により半導体チップ99をピックアップさせる。
ピックアップの動作について、図6を参照して説明する。
制御部12は、1つのコレット741が突き上げユニット104の突き上げ位置の上方に位置するようにマウントヘッド74を移動させる。この際、制御部12は、すべてのボイスコイル753〜756に図示しないアンプから負の電流を供給させて引き付け方向(上方向)の推力を発生させ、可動部745〜748先端のコレット741〜744を退避させている。
また、画像認識処理部11は、ウェハ認識カメラ10で撮像した画像に基づいて、半導体ウェハ98において半導体チップ99が存在する位置を認識し、そのチップ位置認識結果を制御部12に出力する。制御部12は、画像認識処理部11からのチップ位置認識結果に基づいて、半導体チップ99が突き上げユニット104の突き上げ位置の上方に位置するように、ウェハステージ95を移動させる。
そして、制御部12は、突き上げユニット104を上昇させて、内蔵の突き上げピンにより目的の半導体チップ99を突き上げる。
一方、制御部12は、半導体チップ99を吸着しようとするコレット741に対応するボイスコイル753のみに、図示しないアンプから正の電流を供給して押し付け方向(下方向)の推力を発生させる。これにより、コレット741は、最大限半導体ウェハ98に近い位置に配置され、その他のコレット742〜744は、最大限半導体ウェハ98から遠い位置に配置される。
この状態で、制御部12は、YZテーブル73によりマウントヘッド74全体を下降させる。図6に示すように、コレット741が目的の半導体チップ99に当接する位置まで下降すると、制御部12は、コレット741に設けられている吸引孔内部をバキュームして吸着力を発生させ、半導体チップ99をコレット741に吸着保持させる。
そして、制御部12は、コレット741が半導体チップ99を吸着保持した状態で、YZテーブル73によりブラケット757を上昇させて半導体チップ99を粘着シート101から離脱させるとともに、突き上げピンを退避させ、突き上げユニット104を下降させる。
その後、コレット742〜744を順次突き上げユニット104の突き上げ位置の上方に移動させ、上記と同様の動作により、コレット742〜744で半導体チップ99を順次ピックアップする。
このピックアップを行っている間、画像認識処理部11は、フレーム認識カメラ8で撮像した画像を処理して、リードフレーム13上における半導体チップ99のマウント位置である、半田ペーストが塗布された位置を求め、その結果を制御部12に出力する。
ピックアップが完了すると、制御部12は、画像認識処理部11からのマウント位置の算出結果に基づいて、マウントヘッド74を移動させ、コレット741〜744をマウント位置の上方に位置決めする。
この際、制御部12は、半導体チップ99を保持するコレット741〜744に対応するボイスコイル753〜756にアンプから正の電流を供給させ、コレット741〜744を下降状態とし、ボイスコイル753〜756に押し付け方向の推力を発生させておく。
この状態で、制御部12は、YZテーブル73によりマウントヘッド74全体を下降させ、コレット741〜744に保持された半導体チップ99を、マウント対象となる半田ペーストが塗布されたリードフレーム13に当接させる。この際、マウントヘッド74の下降量の過剰分だけ、コレット741〜744が退避するが、ボイスコイル753〜756により押し付け力が与えられているので、コレット741〜744に保持された半導体チップ99には押し付け荷重が作用した状態となる。これにより、半導体チップ99がリードフレーム13に接着される。
その後、制御部12は、コレット741〜744の吸着を解除し、YZテーブル73によりマウントヘッド74全体を上昇させるとともに、アンプから負の電流を供給させてボイスコイル753〜756に引き付け方向の推力を発生させ、コレット741〜744を退避させる。
以降、すべてのマウント対象となる半田ペーストが塗布された位置への半導体チップ99のマウントが完了するまで、上記のピックアップ動作およびマウント動作を繰り返す。
本実施の形態のマウントヘッド74では、マウント時にマウントヘッド74を下降させてコレット741〜744に保持された半導体チップ99をリードフレーム13に当接させた際の衝撃荷重が緩和されるので、ゆっくりとした速度で下降させる必要がなく、マウントヘッド74の下降に要するタクトタイムを短縮させることが可能となる。
なお、ピックアップ動作およびマウント動作において、上述した半田ペーストの塗布位置および塗布面積による合否判定の結果、不合格と判定された半田ペーストがある場合、制御部12は、この不合格の半田ペーストに対応する半導体チップ99のピックアップおよびマウントは行わず、合格と判定した半田ペーストに対してのみ半導体チップ99のピックアップおよびマウントを行うようにマウントヘッド74を制御する。
マウントが完了すると、半導体チップ99がマウントされたリードフレーム13は、フレームフィーダ3により搬送された後、フレームアンローダ4により取り出され、後工程を行う装置に搬送される。
上記説明のように本実施の形態によれば、複数のノズル551〜554を有するディスペンスヘッド55により、リードフレーム13上の複数の位置に同時に半田ペーストを塗布し、複数のコレット741〜744を有するマウントヘッド74により、1回のサイクル動作で複数の半導体チップ99をピックアップおよびマウントするので、タクトタイムの時間ロスを軽減し、半導体装置の生産性を向上することができる。
なお、本発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合せにより、種々の発明を形成できる。
例えば、上記実施の形態では、ディスペンスヘッドのノズルおよびマウントヘッドのコレットがそれぞれ4つの場合について説明したが、ディスペンスヘッドのノズルおよびマウントヘッドのコレットの数はこれに限らない。
また、上記実施の形態では、ディスペンスヘッド55のノズル551〜554およびマウントヘッド74のコレット741〜744をX方向に配列した例を示したが、ノズル551〜554およびコレット741〜744の配列方向が同じであればよく、Y方向に配列してもよい。
本発明の実施の形態に係る半導体装置の製造装置の概略構成図である。 図1に示す半導体装置の製造装置のペースト塗布機構部を示す斜視図である。 図1に示す半導体装置の製造装置のマウント機構部を示す斜視図である。 図3に示すマウント機構部のマウントヘッドの構成を示す断面図である。 図1に示す半導体装置の製造装置のウェハステージにおけるエキスパンド機構を示す断面図である。 図1に示す半導体装置の製造装置におけるピックアップ動作を説明するための図である。
符号の説明
1…半導体装置の製造装置、2…フレームローダ、3…フレームフィーダ、4…フレームアンローダ、5…ペースト塗布機構部、6…ペースト認識カメラ、7…マウント機構部、8…フレーム認識カメラ、9…ウェハ供給機構部、10…ウェハ認識カメラ、11…画像認識処理部、12…制御部、13…リードフレーム、55…ディスペンスヘッド、56…シリンジ、57…ディスペンサ、58…ペースト塗布前認識カメラ、74…マウントヘッド、95…ウェハステージ、98…半導体ウェハ、99…半導体チップ、104…突き上げユニット、551〜554…ノズル、741〜744…コレット、745〜748…可動部、749〜752…ボールブッシュ、753〜756…ボイスコイル、757…ブラケット。

Claims (3)

  1. 半導体チップをリードフレームにマウントする半導体装置の製造装置であって、
    半田ペーストを吐出するノズルを複数有し、複数の前記ノズルにより前記リードフレーム上の複数の位置に半田ペーストを塗布するディスペンスヘッドと、
    複数の半導体チップにダイシングされた半導体ウェハを保持するウェハステージと、
    前記半導体チップを吸着保持するコレットを複数有し、複数の前記コレットにより前記ウェハステージから複数の前記半導体チップをピックアップし、ピックアップした複数の前記半導体チップを前記リードフレーム上の半田ペーストが塗布された複数の位置にマウントするマウントヘッドと
    を備えることを特徴とする半導体装置の製造装置。
  2. 前記リードフレーム上に塗布された複数の半田ペーストを撮像する撮像手段と、
    前記撮像手段により撮像された画像から、前記リードフレーム上に塗布された複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出するペースト認識手段と、
    前記ペースト認識手段で算出した前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定し、合格と判定した半田ペーストが塗布された位置に前記半導体チップをマウントするように前記マウントヘッドを制御する制御手段と
    をさらに備えることを特徴とする請求項1に記載の半導体装置の製造装置。
  3. 半導体チップをリードフレームにマウントする半導体装置の製造方法であって、
    半田ペーストを吐出するノズルを複数有するディスペンスヘッドにより前記リードフレーム上の複数の位置に半田ペーストを塗布する工程と、
    前記リードフレーム上に塗布された複数の半田ペーストを撮像し、得られた画像から、前記複数の半田ペーストの塗布位置と塗布面積とをそれぞれ算出する工程と、
    前記塗布位置と予め設定された基準位置とを比較して位置ずれ量を算出し、この位置ずれ量および前記塗布面積に基づいて、前記リードフレーム上に塗布された複数の半田ペーストごとに合否を判定する工程と、
    半導体チップを吸着保持するコレットを複数有するマウントヘッドにより、複数の半導体チップにダイシングされた半導体ウェハから、前記複数の半田ペーストごとに合否を判定する工程で合格と判定した半田ペーストが塗布された複数の位置にマウントする複数の前記半導体チップをピックアップする工程と、
    前記マウントヘッドでピックアップした複数の前記半導体チップを、前記合格と判定した半田ペーストが塗布された複数の位置にマウントする工程と
    を含むことを特徴とする半導体装置の製造方法。
JP2008290185A 2008-11-12 2008-11-12 半導体装置の製造装置および半導体装置の製造方法 Active JP5634021B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008290185A JP5634021B2 (ja) 2008-11-12 2008-11-12 半導体装置の製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008290185A JP5634021B2 (ja) 2008-11-12 2008-11-12 半導体装置の製造装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010118468A true JP2010118468A (ja) 2010-05-27
JP5634021B2 JP5634021B2 (ja) 2014-12-03

Family

ID=42305962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008290185A Active JP5634021B2 (ja) 2008-11-12 2008-11-12 半導体装置の製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5634021B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104828A (ja) * 2010-11-08 2012-05-31 Asm Assembly Automation Ltd デュアルヘッドディスペンサを組み込んだダイボンダ
JP2012234920A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 半導体製造装置および半導体装置の製造方法
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ
CN112509939A (zh) * 2019-09-13 2021-03-16 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
CN115036254A (zh) * 2022-05-13 2022-09-09 黄招凤 芯片转移方法和系统
CN120164829A (zh) * 2025-05-19 2025-06-17 微见智能封装技术(深圳)有限公司 一种固晶设备和固晶方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645036A (en) * 1979-09-20 1981-04-24 Toshiba Corp Mounting method and apparatus for semiconductor pellet
JPH03129837A (ja) * 1989-10-16 1991-06-03 Nec Kyushu Ltd マウンタ
JPH07335676A (ja) * 1994-06-07 1995-12-22 Fujitsu Ltd ダイス付け装置及びダイス付け方法
JP2002353694A (ja) * 2000-09-19 2002-12-06 Matsushita Electric Ind Co Ltd 部品吸着装置及び部品実装装置及び部品実装方法
JP2003077941A (ja) * 2001-09-03 2003-03-14 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP2005175356A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 電子部品ピックアップ装置および電子部品ピックアップ方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645036A (en) * 1979-09-20 1981-04-24 Toshiba Corp Mounting method and apparatus for semiconductor pellet
JPH03129837A (ja) * 1989-10-16 1991-06-03 Nec Kyushu Ltd マウンタ
JPH07335676A (ja) * 1994-06-07 1995-12-22 Fujitsu Ltd ダイス付け装置及びダイス付け方法
JP2002353694A (ja) * 2000-09-19 2002-12-06 Matsushita Electric Ind Co Ltd 部品吸着装置及び部品実装装置及び部品実装方法
JP2003077941A (ja) * 2001-09-03 2003-03-14 Matsushita Electric Ind Co Ltd 電子部品実装装置および電子部品実装方法
JP2005175356A (ja) * 2003-12-15 2005-06-30 Matsushita Electric Ind Co Ltd 電子部品ピックアップ装置および電子部品ピックアップ方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104828A (ja) * 2010-11-08 2012-05-31 Asm Assembly Automation Ltd デュアルヘッドディスペンサを組み込んだダイボンダ
JP2012234920A (ja) * 2011-04-28 2012-11-29 Toshiba Corp 半導体製造装置および半導体装置の製造方法
US8807068B2 (en) 2011-04-28 2014-08-19 Kabushiki Kaisha Toshiba Equipment and method for manufacturing semiconductor device
JP2013197277A (ja) * 2012-03-19 2013-09-30 Hitachi High-Tech Instruments Co Ltd ダイボンダ
CN112509939A (zh) * 2019-09-13 2021-03-16 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
CN112509939B (zh) * 2019-09-13 2024-03-01 捷进科技有限公司 芯片贴装装置及半导体器件的制造方法
CN115036254A (zh) * 2022-05-13 2022-09-09 黄招凤 芯片转移方法和系统
CN120164829A (zh) * 2025-05-19 2025-06-17 微见智能封装技术(深圳)有限公司 一种固晶设备和固晶方法

Also Published As

Publication number Publication date
JP5634021B2 (ja) 2014-12-03

Similar Documents

Publication Publication Date Title
KR101838456B1 (ko) 다이 본더, 본딩 방법 및 반도체 장치의 제조 방법
CN103229610B (zh) 电子零件的保持装置、检查装置以及分类装置
JP6086763B2 (ja) コレットクリーニング方法及びそれを用いたダイボンダ
JP5634021B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2015035548A (ja) コレット及びダイボンダ
JP6280817B2 (ja) 部品装着装置
WO2015145530A1 (ja) ダイ実装システム及びダイ実装方法
KR20200119971A (ko) 반도체 본딩 장치 및 그 방법
JP6717630B2 (ja) 電子部品の実装装置
KR102708943B1 (ko) 본딩 장치
TW202220088A (zh) 用於在焊接設備中傳送晶粒的裝置以及方法、焊接設備
JP2007158102A (ja) ボンディング装置
JP7137306B2 (ja) 電子部品装着装置
JP5554671B2 (ja) ダイボンディング装置及びボンディング方法
CN113838762B (zh) 一种半导体贴装方法
JP6942829B2 (ja) 電子部品の実装装置
JP4049721B2 (ja) ボンディング方法、ボンディングプログラム及びボンディング装置
JP2021077686A (ja) ピックアップ方法、及び、ピックアップ装置
JP5814713B2 (ja) ダイボンダ及びダイボンディング方法
KR100740594B1 (ko) 범프 형성 장치
JP4222179B2 (ja) 電子部品搭載装置および電子部品搭載方法
JP2013258299A (ja) ウエハリング交換装置およびチップ実装装置
JP4734296B2 (ja) ボンディング方法、ボンディングプログラム及びボンディング装置
JP2008277612A (ja) チップ移送装置
JP2023131317A (ja) 部品実装装置、転写装置、及び部品実装装置における転写高さの設定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130924

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140513

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141014

R151 Written notification of patent or utility model registration

Ref document number: 5634021

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151