JP2010117654A - 電子機器 - Google Patents

Abstract

【課題】 ＶＧＡ−ＢＩＯＳやＶＧＡドライバの設定に手を加えることなく、様々な電源シーケンスのＬＣＤを使用することができる電子機器を提供すること。
【解決手段】 遅延設定ファイル３ｂに電源信号Ｃ１と表示信号Ｃ２との遅延時間を設定する。当該電子機器のシステム起動当初において、ＶＧＡ−ＢＩＯＳに記憶された電源シーケンスに従ってＶＧＡコントローラ４から出力される電源信号Ｃ１がＦＥＴ７に入力されるタイミングを、遅延設定ファイル３ｂに設定された電源信号Ｃ１の遅延時間で遅延回路５により遅延させる。また、ＶＧＡ−ＢＩＯＳに記憶された電源シーケンスに従ってＶＧＡコントローラ４から出力される表示信号Ｃ２がＦＥＴ７に入力されるタイミングを、遅延設定ファイル３ｂに設定された表示信号Ｃ２の遅延時間で遅延回路６により遅延させる。
【選択図】 図１

Description

この発明は、ＬＣＤ（Liquid Crystal Display）を搭載若しくは接続した電子機器に関する。

近年、ＬＣＤは広く普及するに至っており、量産に伴う低価格化が進んでいる。ＬＣＤは、ＣＲＴ（Cathode Ray Tube）のディスプレイに比べて省スペースであることや、入力信号がデジタル方式であるため、アナログ方式のＣＲＴと比べてノイズに強く、電子機器と接続するためのケーブルも比較的長くすることができることなどの利点を有する。このような事情から、パーソナルコンピュータなどの表示装置を搭載または接続している電子機器は、ほとんどがＬＣＤを使用している。

ＬＣＤには、ＴＦＴ（Thin Film Transistor）型やＳＴＮ（Super Twisted Nematic）型がある。このようなＬＣＤの型によって電源シーケンスが異なるものとなっている。例えば、ＴＦＴ型では、ＬＣＤ用電源電圧とＬＶＤＳ（Slow Voltage Differential Signaling）信号を同時にＬＣＤに入力しても問題がないのに対し、ＳＴＮ型では、使用上の特性から、ＬＣＤに対し先に電源電圧を供給した上で所定時間経過後にＳＴＮ信号を入力する必要がある。このような電源シーケンスの違いに対応可能できるように電源シーケンスの共通化を目的とした発明もなされている。（例えば、特許文献１を参照）
特開２００２−１０８２９３号公報

既述の如く、ＴＦＴ型とＳＴＮ型とでは電源シーケンスが異なるように、同一の型であっても、メーカーや機種ごとにシステム起動当初における電源信号と表示信号の入力タイミング規定が異なっている。具体的には、電子機器のシステム起動当初において最初にＬＣＤに表示信号を入力する前に電源を入力しておく必要があり、少なくとも電源信号を入力してから表示信号を入力するまでの時間が規定されている。このようなタイミング規定が守られなかった場合には、ＬＣＤの故障を誘発する蓋然性がある。

電源信号と表示信号との入力タイミングの制御は、ＶＧＡ（Video Graphics Array）コントローラに接続されたＶＧＡ−ＢＩＯＳ（Basic Input/Output System）と、ＶＧＡドライバとが行っている。そのため、上記入力タイミングの設定は、ＶＧＡ−ＢＩＯＳとＶＧＡドライバとの仕様による。これらＶＧＡ−ＢＩＯＳとＶＧＡドライバとの設定は、ＶＧＡコントローラのメーカーで出荷前に行われていることが多いため、ＬＣＤを使用する機器メーカーが直接上記入力タイミングを調整することは難しい。すなわち、電子機器に搭載または接続するＬＣＤの機種を一度選定して製品を製造した後、将来的にＬＣＤを変更しようとしても、ＶＧＡ−ＢＩＯＳとＶＧＡドライバによる電源シーケンスは当該機器メーカーが変更することができないため、同一の電源シーケンスを有するＬＣＤを選定せざるを得ないこととなる。このように、ＬＣＤごとの電源シーケンスの相違は、ＬＣＤを選定する上での一つの制限事項となっている。

本発明は、上記のような事情を考慮してなされたものであり、その目的は、ＶＧＡ−ＢＩＯＳやＶＧＡドライバの設定に手を加えることなく、様々な電源シーケンスのＬＣＤを使用することができる電子機器を提供することである。

本発明は、バッファから伝達される表示信号に基づいて画像を表示する表示手段と、この表示手段と電源との間に介在し、前記表示手段への動作電圧の供給をオン／オフするスイッチと、システム起動当初において前記表示手段に動作電圧の供給を開始するタイミングと表示信号を入力するタイミングとを記憶したＶＧＡ−ＢＩＯＳと、システム起動当初において前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記スイッチをオンする電源信号の出力および前記バッファへの表示信号の出力を行うＶＧＡコントローラとを備えた電子機器において、システム起動当初において、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って出力された電源信号が前記スイッチに入力され前記表示手段に動作電圧が供給されてから、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが出力する表示信号が前記表示手段に入力されるまでの時間間隔を調整する調整手段を備えてなることを特徴としている。

かかる手段を講じた本発明によれば、ＶＧＡ−ＢＩＯＳやＶＧＡドライバの設定に手を加えることなく、様々な電源シーケンスのＬＣＤを使用することができる電子機器を提供することができる。

以下、本発明を実施するための一実施の形態について、図面を参照しながら説明する。
図１は、本発明に係る電子機器の制御回路を示すブロック図である。この制御回路は、制御手段である制御部１、ＲＯＭ（Read Only Memory）２、ＨＤＤ（Hard Disk Drive）３、ＶＧＡコントローラ４、電源信号遅延手段である遅延回路５、表示信号遅延手段である遅延回路６、ＬＣＤ９への動作電圧の供給をオン／オフするスイッチであるＦＥＴ（Field Effect Transistor）７、バッファ８、表示手段であるＬＣＤ９、ＲＯＭ１０、ＶＲＡＭ（Video Random Access Memory）１１を備えている。

制御部１は、ＣＰＵ（Central Processing Unit）、システムメモリおよびタイマなどで構成され、当該電子機器の制御の中枢として機能する。ＲＯＭ２は、当該電子機器を構成する各ハードウェアの初期化を行ってＯＳ（Operating System）を起動する役割を担うシステムＢＩＯＳを記憶している。ＨＤＤ３は、ＶＧＡコントローラ４を制御するためのプログラムなどで構成されるＶＧＡドライバ３ａや遅延時間記憶手段である遅延設定ファイル３ｂなどの各種データを記憶している。

ＲＯＭ１０は、電源シーケンスなどの画像表示に関する各種パラメータで構成されるＶＧＡ−ＢＩＯＳを記憶している。電源シーケンスとは、システム起動当初においてＬＣＤ９に動作電圧の供給を開始するタイミングおよび表示信号を入力するタイミングであり、換言すれば、システムの起動が開始された後、最初にＶＧＡコントローラ４が電源信号Ｃ１および表示信号Ｃ２を出力するタイミングである。ＶＲＡＭ１１は、ＬＣＤ９に表示する画像データを格納するフレームバッファとして機能する。ＶＧＡコントローラ４は、ＶＧＡ仕様の解像度でディスプレイモニタを制御するためのコントローラとして機能する。具体的には、制御部１から送られるＬＣＤ９に表示すべき画像データをＶＲＡＭ１１に格納し、所定のタイミングでＬＣＤ９に表示信号Ｃ２として出力する。また、当該電子機器のシステム起動当初において、ＶＧＡ-ＢＩＯＳに記憶された電源シーケンスに従ってＦＥＴ７をオンする電源信号Ｃ１の出力およびバッファ８への表示信号Ｃ２の出力を行う。なお、ＢＩＯＳ−ＲＯＭに設定された電源信号Ｃ１と表示信号Ｃ２との出力タイミングは、ＶＧＡコントローラ４を製造するメーカーが設定してＲＯＭ１０に記憶した値であり、ユーザ側で自由に書き換えることはできない。

遅延回路５は、ＶＧＡコントローラ４とＦＥＴ７との間に介在し、制御部１のＧＰＩＯ（General Purpose Input/Output）から出力される汎用ＩＯ信号Ｃ３の入力を受けている間、ＶＧＡコントローラ４が出力する電源信号Ｃ１を通過させる。遅延回路６は、制御部１とバッファ８との間に介在し、制御部１のＧＰＩＯから出力される汎用ＩＯ信号Ｃ４の入力を受けたことに応じて制御信号Ｃ５をバッファ８に出力する。

ＦＥＴ７は、当該制御回路の電力供給源とＬＣＤ９との間に介在し、電源信号Ｃ１の入力を受けるまではオフされた状態であり電力供給源から供給される電力をＬＣＤ９に伝達せず、電源信号Ｃ１の入力を受けたことに応じてオンされた状態に切り替わり電力供給源から供給される電力をＬＣＤ９に伝達する。バッファ８は、ＶＧＡコントローラ４とＬＣＤ９との間に介在し、遅延回路６から制御信号Ｃ５の入力を受けるまでは表示信号Ｃ２をＬＣＤ９に伝達せず、遅延回路６から制御信号Ｃ５の入力を受けたことに応じて表示信号Ｃ２をＬＣＤ９に伝達する。

ＨＤＤ３に記憶された遅延設定ファイル３ｂには、システムの起動当初において遅延回路５により電源信号Ｃ１がＦＥＴ７に入力されるタイミングを遅延させるべき時間と、遅延回路６により表示信号Ｃ２がＬＣＤ９に入力されるタイミングを遅延させるべき時間とが記憶される。これら電源信号Ｃ１および表示信号Ｃ２の遅延時間は、ユーザが任意の時間を設定可能である。

遅延設定ファイル３ｂに遅延時間の設定を行うための処理（設定手段）は、システムＢＩＯＳの制御の下で所定の操作を行うことにより開始さる。ユーザは、ＬＣＤ９に表示される指示に従って、当該電子機器に接続されたキーボードなどの入力デバイスを操作し、電源信号Ｃ１をＦＥＴ７へ入力するタイミングのデフォルト値からの遅延時間と、表示信号Ｃ２をＬＣＤ９へ入力するタイミングのデフォルト値からの遅延時間とを入力することができる。入力された遅延時間は、遅延設定ファイル３ｂに記憶される。

かくして電源信号Ｃ１および表示信号Ｃ２の入力タイミングの遅延時間が遅延設定ファイル３ｂに設定されると、次回の当該電子機器のシステム起動時において、これらの遅延時間に従って電源信号Ｃ１がＦＥＴ７に入力されるタイミングおよび表示信号Ｃ２がＬＣＤ９へ入力されるタイミングが制御される。

続いて、当該電子機器のシステム起動当初における電源信号Ｃ１と表示信号Ｃ２との関係について説明する。本実施の形態におけるＶＧＡ−ＢＩＯＳには、電源シーケンスとして、動作電圧の供給開始から３０ｍｓ経過後に表示信号Ｃ２を入力する旨設定されている。

図２は、遅延設定ファイル３ｂに電源信号Ｃ１および表示信号Ｃ２の遅延時間がそれぞれ０ｍｓに設定されている場合（デフォルト）において、ＦＥＴ７に入力される電源信号Ｃ１およびＬＣＤ９に入力される表示信号Ｃ２のシーケンス図である。本体に設けられた電源スイッチが操作されるなどして当該電子機器に電源が投入されたとき、ＲＯＭ２に記憶されたシステムＢＩＯＳが呼び出され、システムの起動が開始される（ＳＴ１）。このとき、システムＢＩＯＳの制御の下でＨＤＤ３からＶＧＡドライバ３ａが呼び出され、ＶＧＡドライバ３ａにより遅延設定ファイル３ｂが参照される。そして、ＶＧＡドライバ３ａの制御の下で制御部１からＶＧＡコントローラ４へ初期画面表示の指令と表示画像データとが出力される。

初期画面表示の指令と表示画像データとを受けたＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を遅延回路５に出力し、制御部１に電源信号Ｃ１を出力した旨を通知する。制御部１は、遅延設定ファイル３ｂに設定された電源信号Ｃ１の遅延時間が０ｍｓであるので、ＶＧＡコントローラ４から電源信号Ｃ１を出力した旨の通知を受けたことに応じて、直ちに汎用ＩＯ信号Ｃ３を遅延回路５に出力する。

かくして遅延回路５には汎用ＩＯ信号Ｃ３が入力された状態となり、電源信号Ｃ１は遅延回路５を通過してＦＥＴ７に入力される（ＳＴ２）。そして、電源信号Ｃ１の入力を受けたことに応じてＦＥＴ７はオンされた状態に切り替わり、電源から供給される電力をＬＣＤ９に伝達する。

また、ＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を出力した後３０ｍｓ経過後に表示信号Ｃ２を出力し、制御部１に表示信号Ｃ２を出力した旨を通知する。制御部１は、遅延設定ファイル３ｂに設定された表示信号Ｃ２の遅延時間が０ｍｓであるので、ＶＧＡコントローラ４から表示信号Ｃ２を出力した旨の通知を受けたことに応じて、直ちに汎用ＩＯ信号Ｃ４を遅延回路６に出力する。

かくして、遅延回路５に汎用ＩＯ信号Ｃ４が入力された状態となり、遅延回路６からバッファ８に制御信号Ｃ５が出力される。この制御信号Ｃ５の入力を受けたバッファ８は、表示信号Ｃ２をＬＣＤ９に伝達される（ＳＴ３）。動作電圧と表示信号Ｃ２との入力を受けたＬＣＤ９は、表示信号Ｃ２に従って画像を表示する。

次に、ＬＣＤ９を、動作電圧の供給開始から２０ｍｓ経過後に表示信号Ｃ２を入力する旨の電源シーケンスを要するＬＣＤ９ａと交換する場合について説明する。なお、ＶＧＡコントローラ４やＲＯＭ１０は交換せずにそのまま使用する。

先ず、ＬＣＤ９ａへの交換に先駆け、既述の設定処理にて遅延設定ファイル３ｂに電源信号Ｃ１の遅延時間を１０ｍｓ、表示信号Ｃ２の遅延時間を０ｍｓに設定する。このように設定することで、電源信号Ｃ１がＦＥＴ７に入力されるタイミングがデフォルトから１０ｍｓ遅延されるのに対し、表示信号Ｃ１がＬＣＤ９ａに入力されるタイミングはデフォルトのままとなるので、結果としてＬＣＤ９ａに動作電圧の供給が開始されてから２０ｍｓ経過後に表示信号Ｃ２が入力されることとなる。

図３は、遅延設定ファイル３ｂに電源信号Ｃ１の遅延時間を１０ｍｓ、表示信号Ｃ２の遅延時間を０ｍｓに設定した場合において、ＦＥＴ７に入力される電源信号Ｃ１およびＬＣＤ９ａに入力される表示信号Ｃ２のシーケンス図である。本体に設けられた電源スイッチが操作されるなどして当該電子機器に電源が投入されたとき、ＲＯＭ２に記憶されたシステムＢＩＯＳが呼び出され、システムの起動が開始される（ＳＴ１ａ）。このとき、システムＢＩＯＳの制御の下でＨＤＤ３からＶＧＡドライバ３ａが呼び出され、ＶＧＡドライバ３ａにより遅延設定ファイル３ｂが参照される。そして、ＶＧＡドライバ３ａの制御の下で制御部１からＶＧＡコントローラ４へ初期画面表示の指令と表示画像データとが出力される。

初期画面表示の指令と表示画像データとを受けたＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を遅延回路５に出力し、制御部１に電源信号Ｃ１を出力した旨を通知する。このとき遅延回路５には汎用ＩＯ信号Ｃ３が入力されていないため、電源信号Ｃ１は遅延回路５を通過しない。制御部１は、ＶＧＡコントローラ４から電源信号Ｃ１を出力した旨の通知を受けたことに応じて、内蔵したタイマによる計時を開始する。そして、計時を開始してから遅延設定ファイル３ｂに設定された電源信号Ｃ１の遅延時間である１０ｍｓが経過したとき、汎用ＩＯ信号Ｃ３を遅延回路５に出力する。

かくして遅延回路５には汎用ＩＯ信号Ｃ３が入力された状態となり、電源信号Ｃ１は遅延回路５を通過してＦＥＴ７に入力される（ＳＴ２ａ）。そして、電源信号Ｃ１の入力を受けたことに応じてＦＥＴ７はオンされた状態に切り替わり、電源から供給される電力をＬＣＤ９ａに伝達する。

また、ＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を出力した後３０ｍｓ経過後に表示信号Ｃ２を出力し、制御部１に表示信号Ｃ２を出力した旨を通知する。制御部１は、遅延設定ファイル３ｂに設定された表示信号Ｃ２の遅延時間が０ｍｓであるので、ＶＧＡコントローラ４から表示信号Ｃ２を出力した旨の通知を受けたことに応じて、直ちに汎用ＩＯ信号Ｃ４を遅延回路６に出力する。

かくして、遅延回路５に汎用ＩＯ信号Ｃ４が入力された状態となり、遅延回路６からバッファ８に制御信号Ｃ５が出力される。この制御信号Ｃ５の入力を受けたバッファ８は、表示信号Ｃ２をＬＣＤ９ａに伝達される（ＳＴ３ａ）。動作電圧と表示信号Ｃ２との入力を受けたＬＣＤ９ａは、表示信号Ｃ２に従って画像を表示する。

次に、ＬＣＤ９を、動作電圧の供給開始から４０ｍｓ経過後に表示信号Ｃ２を入力する旨の電源シーケンスを要するＬＣＤ９ｂと交換する場合について説明する。なお、ＶＧＡコントローラ４やＲＯＭ１０は交換せずにそのまま使用する。

先ず、ＬＣＤ９ｂへの交換に先駆け、既述の設定処理にて遅延設定ファイル３ｂに電源信号Ｃ１の遅延時間を０ｍｓ、表示信号Ｃ２の遅延時間を１０ｍｓに設定する。このように設定することで、電源信号Ｃ１がＦＥＴ７に入力されるタイミングはデフォルトのままであるのに対し、表示信号Ｃ１がＬＣＤ９ａに入力されるタイミングが１０ｍｓ遅延されるので、結果としてＬＣＤ９ａに動作電圧の供給が開始されてから４０ｍｓ経過後に表示信号Ｃ２が入力されることとなる。

図４は、遅延設定ファイル３ｂに電源信号Ｃ１の遅延時間を０ｍｓ、表示信号Ｃ２の遅延時間を１０ｍｓに設定した場合において、ＦＥＴ７に入力される電源信号Ｃ１およびＬＣＤ９ｂに入力される表示信号Ｃ２のシーケンス図である。本体に設けられた電源スイッチが操作されるなどして当該電子機器に電源が投入されたとき、ＲＯＭ２に記憶されたシステムＢＩＯＳが呼び出され、システムの起動が開始される（ＳＴ１ｂ）。このとき、システムＢＩＯＳの制御の下でＨＤＤ３からＶＧＡドライバ３ａが呼び出され、ＶＧＡドライバ３ａにより遅延設定ファイル３ｂが参照される。そして、ＶＧＡドライバ３ａの制御の下で制御部１からＶＧＡコントローラ４へ初期画面表示の指令と表示画像データとが出力される。

初期画面表示の指令と表示画像データとを受けたＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を遅延回路５に出力し、制御部１に電源信号Ｃ１を出力した旨を通知する。制御部１は、遅延設定ファイル３ｂに設定された電源信号Ｃ１の遅延時間が０ｍｓであるので、ＶＧＡコントローラ４から電源信号Ｃ１を出力した旨の通知を受けたことに応じて、直ちに汎用ＩＯ信号Ｃ３を遅延回路５に出力する。

かくして遅延回路５には汎用ＩＯ信号Ｃ３が入力された状態となり、電源信号Ｃ１は遅延回路５を通過してＦＥＴ７に入力される（ＳＴ２ｂ）。そして、電源信号Ｃ１の入力を受けたことに応じてＦＥＴ７はオンされた状態に切り替わり、電源から供給される電力をＬＣＤ９ｂに伝達する。

また、ＶＧＡコントローラ４は、ＶＧＡ−ＢＩＯＳに設定された電源シーケンスに従って電源信号Ｃ１を出力した後３０ｍｓ経過後に表示信号Ｃ２を出力し、制御部１に表示信号Ｃ２を出力した旨を通知する。このとき、バッファ８には制御信号Ｃ５が入力されていないため、表示信号Ｃ２はＬＣＤ９ｂに伝達されない。制御部１は、ＶＧＡコントローラ４から表示信号Ｃ２を出力した旨の通知を受けたことに応じて、内蔵したタイマによる計時を開始する。そして、計時を開始してから遅延設定ファイル３ｂに設定された表示信号Ｃ２の遅延時間である１０ｍｓが経過したとき、汎用ＩＯ信号Ｃ４を遅延回路６に出力する。この汎用ＩＯ信号Ｃ４の出力を受けた遅延回路６は、制御信号Ｃ５をバッファ８に出力する。

かくして、遅延回路５に汎用ＩＯ信号Ｃ４が入力された状態となり、遅延回路６からバッファ８に制御信号Ｃ５が出力される。この制御信号Ｃ５の入力を受けたバッファ８は、表示信号Ｃ２をＬＣＤ９ｂに伝達される（ＳＴ３ｂ）。動作電圧と表示信号Ｃ２との入力を受けたＬＣＤ９ｂは、表示信号Ｃ２に従って画像を表示する。

なお、図３，４を用いて説明した通り、制御部１，遅延設定ファイル３ｂ，遅延回路５および遅延回路６は、システム起動当初において、ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従ってＶＧＡコントローラ４から出力される電源信号Ｃ１がＦＥＴ７に入力されＬＣＤに動作電圧が供給されてから、ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従ってＶＧＡコントローラ４が出力する表示信号Ｃ２がＬＣＤに入力されるまでの時間間隔を調整する調整手段を構成する。

以上説明したように、本発明に係る電子機器は、ＬＣＤ９を電源シーケンスの異なるＬＣＤに交換した場合であっても、ＶＧＡコントローラ４、ＶＧＡドライバ３ａおよびＶＧＡ−ＢＩＯＳを記憶したＲＯＭ１０などを交換することなく、システム起動当初の電源シーケンスを調整することができる。そのため、ＬＣＤ９を交換しようとする場合であっても、電源シーケンスの相違がＬＣＤを選定する上での制限事項となることはない。

また、電源信号Ｃ１および表示信号Ｃ２の双方を遅延させることができるので、ＬＣＤに動作電圧の供給が開始されてから表示信号Ｃ２が入力されるまでの時間を短縮方向および拡大方向の双方向に調整することができる。

また、遅延時間はシステムＢＩＯＳの制御下における設定処理にて容易に設定することができるので、ＬＣＤ９の交換作業が煩雑になることはない。

なお、この発明は前記実施形態そのままに限定されるものではなく、実施段階においては、その要旨を逸脱しない範囲内にて各構成要素を適宜変形して具体化することができる。

例えば、上記実施の形態においては、電源信号Ｃ１および表示信号Ｃ２の遅延時間をそれぞれ０ｍｓおよび０ｍｓ，１０ｍｓおよび０ｍｓ，０ｍｓおよび１０ｍｓとする場合について説明したが、交換後のＬＣＤの電源シーケンスに合せて遅延時間を適宜設定可能であることはいうまでもない。

また、ＲＯＭ１０に記憶されたＶＧＡ−ＢＩＯＳには、デフォルトの電源シーケンスとして、動作電圧の供給開始から３０ｍｓ経過後に表示信号Ｃ２を入力する旨設定されているとしたが、他の電源シーケンスが設定されている場合であっても対応できる。

また、ＬＣＤ９は、電子機器に内蔵されているものでなくとも、電子機器の本体に設けられたインターフェイスを介して外部に接続されているものであってもよい。

この他、上記実施形態に開示されている複数の構成要素の適宜な組合せにより種々の発明を形成できる。例えば、上記実施形態に示される全体構成要素から幾つかの構成要素を削除してもよい。

本発明の一実施形態における電子機器の制御回路のブロック図。 同実施形態におけるデフォルトの電源シーケンス図。 同実施形態において電源信号を１０ｍｓ遅延させる際の電源シーケンス図。 同実施形態において表示信号を１０ｍｓ遅延させる際の電源シーケンス図。

符号の説明

１…制御部、２…ＲＯＭ、３…ＨＤＤ、３ａ…ＶＧＡドライバ、３ｂ…遅延設定ファイル、４…ＶＧＡコントローラ、５…遅延回路、６…遅延回路、７…ＦＥＴ、８…バッファ、９…ＬＣＤ、１０…ＲＯＭ、１１…ＶＲＡＭ、Ｃ１…電源信号、Ｃ２…表示信号、Ｃ３，Ｃ４…汎用ＩＯ信号、Ｃ５…制御信号

Claims (6)

1. バッファから伝達される表示信号に基づいて画像を表示する表示手段と、この表示手段と電源との間に介在し、前記表示手段への動作電圧の供給をオン／オフするスイッチと、システム起動当初において前記表示手段に動作電圧の供給を開始するタイミングと表示信号を入力するタイミングとを記憶したＶＧＡ−ＢＩＯＳと、システム起動当初において前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記スイッチをオンする電源信号の出力および前記バッファへの表示信号の出力を行うＶＧＡコントローラとを備えた電子機器において、
   システム起動当初において、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って出力された電源信号が前記スイッチに入力され前記表示手段に動作電圧が供給されてから、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが出力する表示信号が前記表示手段に入力されるまでの時間間隔を調整する調整手段を備えてなることを特徴とする電子機器。
2. 前記調整手段は、
   前記ＶＧＡコントローラから出力される表示信号が前記表示手段に入力されるタイミングを遅延させる表示信号遅延手段と、
   前記表示信号遅延手段により表示信号が前記表示手段に入力されるタイミングを遅延させるべき時間を記憶した遅延時間記憶手段と、
   システム起動当初において、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが出力する表示信号が前記表示手段に入力されるタイミングを、前記表示信号遅延手段により前記遅延時間記憶手段に記憶された時間だけ遅延させる制御手段とを備えてなることを特徴とする請求項１に記載の電子機器。
3. 前記制御手段は、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが表示信号を出力した後、前記遅延時間記憶手段に記憶された時間が経過したことに応じて汎用ＩＯ信号を前記表示信号遅延手段に出力し、
   前記表示信号遅延手段は、前記制御手段から前記汎用ＩＯ信号が入力されたことに応じて前記バッファから前記表示手段に表示信号を伝達させることを特徴とする請求項２に記載の電子機器。
4. 前記調整手段は、
   前記ＶＧＡコントローラから供給される電源信号が前記スイッチに入力されるタイミングを遅延させる電源信号遅延手段と、
   この電源信号遅延手段により前記電源信号が前記スイッチに入力されるタイミングを遅延させるべき時間を記憶した遅延時間記憶手段と、
   システム起動当初において、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが出力する電源信号が前記スイッチに入力されるタイミングを、前記電源信号遅延手段により前記遅延時間記憶手段に記憶された時間だけ遅延させる制御手段とを備えてなることを特徴とする請求項１に記載の電子機器。
5. 前記制御手段は、前記ＶＧＡ-ＢＩＯＳに記憶されたタイミングに従って前記ＶＧＡコントローラが電源信号を出力した後、前記遅延時間記憶手段に記憶された時間が経過したことに応じて汎用ＩＯ信号を前記電源信号遅延手段に出力し、
   前記電源信号遅延手段は、前記ＶＧＡコントローラと前記スイッチとの間に介在し、前記制御手段から前記汎用ＩＯ信号が入力されたことに応じて前記スイッチに電源信号を伝達することを特徴とする請求項４に記載の電子機器。
6. 前記遅延時間記憶手段に記憶される時間を設定する設定手段をさらに備えてなることを特徴とする請求項２乃至５のうちいずれか１に記載の電子機器。

Images