JP2010114793A - Ｆｅｔバイアス回路 - Google Patents

Abstract

【課題】温度変動における複数の高周波増幅器間のバイアス変動特性のばらつきを低減することのできるＦＥＴバイアス回路を提供する。
【解決手段】高周波増幅器１は、第１段増幅器１０と、第１段増幅器１０の後段に接続される第２段増幅器２０と、第２段増幅器２０の後段に並列接続される第３段Ａ増幅器３１及び第３段Ｂ増幅器４１（Ａ，Ｂを第３段増幅器３０と呼ぶ）と、第３段増幅器３０を制御するＡ／Ｄ変換器１３，ＣＰＵ１２，Ｄ／Ａ変換器１１と、を有している。ここで、第３段Ａ増幅器３１には、ＦＥＴ３２と、ドレイン電流Ｖｄｓｄｃを測定するための抵抗Ｒｄと、温度センサ３４と、ゲート電圧Ｖｇｓを制御するための演算増幅器３３と、コンデンサＣ１，Ｃ２と、を有している。
【選択図】図１

Description

本発明は、ＦＥＴ（電界効果トランジスタ）のバイアス回路に関する。

従来より、無線通信機の高周波回路では、ＦＥＴを用いた高周波増幅器が一般的であり、特に携帯電話や携帯電話用基地局等に多く用いられている。近年、携帯電話の普及に伴い、基地局の出力、回線数及び通信方式（Ｗ−ＣＤＭＡ等）の採用による通信速度の向上が図られ、高周波増幅器の高出力化が進められた。

高周波増幅器の動作点における分類としてＡ級，ＡＢ級，Ｂ級があり、各動作を実現させるためにアイドル時のドレイン電流を制御するゲート電圧によって設定する。例えば、Ａ級動作の場合には、ゲート電圧はアイドル時のドレイン電流をピンチオフ点と飽和点との間の中央になるようにバイアスを設定する。Ｂ級動作の場合には、ピンチオフ点の近くにバイアスを設定し、同様にしてＡＢ級動作の場合には、Ａ級のバイアス点とＢ級のバイアス点との間にバイアスを設定することになる。

しかし、電界効果トランジスタであるＦＥＴは、製造プロセスにおいてピンチオフ電圧のばらつきを有し、このばらつきはドレイン電流のばらつきとなり、結果として高周波特性のばらつきとなる。このため、ドレイン電流を所定の電流値となるようにゲート電圧を調整することが必要となる。

本願出願人は、特許文献１に示すように基準電圧発生回路に感温素子を用い、ＦＥＴのゲート電圧が所定の基準電圧と等しくなるようにＦＥＴのゲートに印加する電圧を制御する閉ループ制御を行うバイアス回路に関する出願をした。

図６の回路は特許文献１の高周波増幅器であり、ＦＥＴバイアス回路を用いた高周波増幅器の構成を示している。図６に示すような回路構成としたことにより、ＦＥＴのゲート側回路とドレイン側回路とを分離でき、従ってドレイン電流をより自由に設定可能とした。これにより、入力信号や温度変化で生じるゲート電流変動によるバイアス点変動を防ぎ、Ａ級，ＡＢ級及びＢ級のいずれでもＦＥＴを動作可能とし、さらにＦＥＴの熱破壊をも防ぐことを可能としている。

また、特許文献２には、コンピュータを用いて閉ループ制御を実現するために、アナログ／デジタル変換器によりドレイン電流測定手段で測定された電流値から所定のドレイン電流を得るゲート電圧を推定し、デジタル／アナログ変換器の出力レベルの制御によりバイアス変動を低減させる技術が開示されている。

特開２００３−８３５８号公報 特開平１０−２９０１２９号公報

上述した特許文献１では、ＦＥＴのゲートに印可する電圧を制御する閉ループ制御を行う構成により、Ａ級，ＡＢ級及びＢ級のいずれもでもＦＥＴを動作させることが可能となる。しかし、初期設定として感温素子の特性確認とＦＥＴのアイドル電流設定のボリューム調整とが必要であることから、複数の高周波増幅器を並列接続する場合では高周波増幅特性のばらつきを低減する調整作業が必要であった。

また、特許文献２では、コンピュータを用いて閉ループ制御によりバイアス変動を低減させることは可能であるが、特許文献１のようなＡ級，ＡＢ級及びＢ級のいずれでもＦＥＴを動作させるような制御はなされていなかった。

そこで、本発明のＦＥＴバイアス回路は、温度変動における複数の高周波増幅器間のバイアス変動特性のばらつきを低減することのできるＦＥＴバイアス回路を提供することを目的とする。

以上のような目的を達成するために、本発明に係るＦＥＴバイアス回路は、前段の増幅器で増幅された高周波信号を最終段のＦＥＴのゲートに入力し、その増幅信号をドレインから得る高周波増幅器に設けられたＦＥＴバイアス回路において、ＦＥＴのドレイン電流を測定するドレイン電流測定手段と、ＦＥＴの雰囲気温度を測定する温度測定手段と、ＦＥＴのゲートバイアス設定手段と、複数の高周波増幅器の制御を行う制御手段と、を有し、制御手段は、ドレイン電流測定手段の電流値により得られたアイドル時のドレイン電流と、温度測定手段の雰囲気温度と、に基づいて予め決められたアイドル電流となるように各高周波増幅器のゲート電圧を制御することを特徴とする。

また、本発明に係るＦＥＴバイアス回路において、制御手段は、ドレイン電流測定手段よりＦＥＴ動作時の消費電流とアイドル時のドレイン電流とを取得して、予め記憶された温度補償テーブルに基づいてドレイン電流を予め決められた値に制御することで温度補償することを特徴とする。

また、本発明に係るＦＥＴバイアス回路において、各高周波増幅器のゲート電圧は制御手段によって制御され、制御手段は、各ＦＥＴバイアス回路により各高周波増幅器の高周波特性のばらつきを低減させることを特徴とする。

さらに、本発明に係るＦＥＴバイアス回路において、制御手段は、温度測定手段から取得した雰囲気温度が予め設定した温度より高くなった場合、過熱防止のために各高周波増幅器の高周波特性のばらつきを低減させながらゲート電圧を低下させることを特徴とする。

本発明を用いることで、コンピュータによる閉ループ制御によりバイアス変動を低減させると共に、Ａ級，ＡＢ級及びＢ級のいずれでもＦＥＴを動作させるような制御をすることが可能となる。また、本発明のＦＥＴバイアス回路は、温度変動における複数の高周波増幅器間のバイアス変動のばらつきを低減できるという効果がある。

以下、本発明を実施するための最良の形態（以下実施形態という）を、図面に従って説明する。
（実施例）

図１はＦＥＴバイアス回路を用いた多段式の高周波増幅器１の構成を示している。高周波増幅器１は、第１段増幅器１０と、第１段増幅器１０の後段に接続される第２段増幅器２０と、第２段増幅器２０の後段に並列接続される第３段Ａ増幅器３１及び第３段Ｂ増幅器４１（Ａ，Ｂを第３段増幅器３０と呼ぶ）と、一部図を省略したが、第３段増幅器３０を制御するＡ／Ｄ変換器１３，ＣＰＵ１２，Ｄ／Ａ変換器１１と、を有している。第３段Ａ増幅器３１には、ＦＥＴ３２と、ドレイン電流を測定するための抵抗Ｒｄと、温度センサ３４と、ゲート電圧Ｖｇｓを制御するための演算増幅器３３と、コンデンサＣ１，Ｃ２と、を有している。

高周波増幅器１の入力端子ＩＮに得られる入力信号は、第１段増幅器１０と第２段増幅器２０とで増幅され、第３段増幅器３０に入力される。第３段Ａ増幅器３１に入力された入力信号はコンデンサＣ１を介して増幅素子であるＦＥＴ３２のゲートに供給される。このＦＥＴ３２には高周波特性の優れたＧａＡａＦＥＴが使用され、ＦＥＴ３２のゲートにはゲート電圧Ｖｇｓの印加回路である抵抗Ｒｇ及びＤ／Ａ変換器１１の出力を増幅する演算増幅器３３が接続されている。また、ＦＥＴ３２のソースは接地され、ＦＥＴ３２のドレインはコンデンサＣ２を介して出力端子ＯＵＴに接続されている。

ＦＥＴ３２のドレインには、ドレイン電流Ｉｄｓｄｃを測定するための抵抗Ｒｄが接続され、抵抗Ｒｄを介して電源ＶＤＤがＦＥＴ３２のドレインに供給されている。Ａ／Ｄ変換器１３は抵抗Ｒｄを介してドレイン電流Ｉｄｓｄｃを測定してその測定値をＣＰＵ１２へ出力する。ＣＰＵ１２は、マイクロコンピュータなどの演算手段と記憶手段とを有し、Ａ／Ｄ変換器１３からのドレイン電流値と、ＦＥＴ３２の雰囲気温度を測定する温度センサからの温度データと、を取得する。

図３は高周波増幅器の制御の流れを示している。図中のステップＳ１の初期設定及びステップＳ３の温度補償実動作はサブルーチンである。高周波増幅器の制御は主に高出力の第３段増幅器に関するもので、ステップＳ１では、第３段増幅器を雰囲気温度を変えることのできる恒温槽に入れて温度に対するドレイン電流Ｉｄｓｄｃの変化から出力すべきゲート電圧Ｖｇｓｒｆを算出するための温度補償データを作成するものである。

ステップＳ１において、温度補償データが得られると、ステップＳ２において、そのデータをＣＰＵ１２の記憶手段に記憶させる温度補償データロードを実行する。その後、ステップＳ３の温度補償実動作において、動作中の高周波増幅器のＦＥＴ雰囲気温度を測定してアイドル時のドレイン電流Ｉｄｓｄｃが予め決められた値になるようにゲート電圧Ｖｇｓを制御することになる。

図２には第３段増幅器の温度補償動作の特性図を示し、図中横軸はＦＥＴ基板温度、縦軸はドレイン電流Ｉｄｓｄｃを示している。図中点線は、温度補償が無い場合の特性を示し、常温における特性を維持するように温度補償を行うことにより一定の特性を得ることが可能となる。

数百ワット級のＦＥＴの場合には、ＦＥＴ雰囲気温度が、例えば、８０度に近づくに従い、ＦＥＴの性能劣化が顕著となることから、単なる温度補償だけでなく、過熱保護をする必要がある。そこで、図２に示すように別々に温度補償と過熱保護とを施したＦＥＴ毎の制御では第３段Ａ増幅器と第３段Ｂ増幅器との高周波特性が一致しない場合がある。高周波特性が一致しない場合には、高出力化を図るためにＦＥＴを並列接続する構成において、各ＦＥＴの負荷が偏る可能性がある。

一般的に、ゲート電圧Ｖｇｓの制御はＦＥＴ毎に行われるため、ＦＥＴ毎に高周波特性のばらつきが生じることになる。そこで、本実施形態では、各ＦＥＴの負荷の偏りを低減して図２の最終特性に一致させるために複数のＦＥＴの制御を行った。

図４は高周波増幅器の初期設定のサブルーチンの流れを示している。初期設定を開始するために、ステップＳ１０において、図１の第３段増幅器３０を恒温槽内に設置し、ドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器１３により測定し、ＦＥＴの雰囲気温度を温度センサ３４で測定し、予め決められたドレイン電流（アイドル電流）となるようにゲート電圧Ｖｇｓを調整する。

次に、ステップＳ１２において、恒温槽内を常温（例えば２５度）に設定して、ドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器１３により測定し、ＦＥＴの雰囲気温度を温度センサ３４で測定し、予め決められたドレイン電流（アイドル電流）となるようにゲート電圧Ｖｇｓを調整し、調整したゲート電圧Ｖｇｓと雰囲気温度とを記憶する。

ステップＳ１４において、恒温槽内を最低温度（例えば−２０度）に設定して、ドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器１３により測定し、ＦＥＴの雰囲気温度を温度センサ３４で測定し、予め決められたドレイン電流（アイドル電流）となるようにゲート電圧Ｖｇｓを調整し、調整したゲート電圧Ｖｇｓと雰囲気温度とを記憶する。

ステップＳ１６において、恒温槽内を最高温度（例えば５０度）に設定して、ドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器１３により測定し、ＦＥＴの雰囲気温度を温度センサ３４で測定し、予め決められたドレイン電流（アイドル電流）となるようにゲート電圧Ｖｇｓを調整し、調整したゲート電圧Ｖｇｓと雰囲気温度とを記憶する。

ステップＳ１８において、最低温度、常温及び最高温度における測定結果から、温度に対するゲート電圧の傾きを計算して温度補償テーブルを作成して、図３のフローチャートに戻る。図３のステップＳ２において、このようにして得られた温度補償データを統計データとして組み入れ、例えば、最小二乗法を適用して多項式近似式を求めて、代表値を作成する。量産時には完成した温度補償データの代表値のロードのみを行う。なお、初期設定中にアイドル電流設定値のばらつきを統計的に把握することで、ロット毎の特性把握が可能となる。ここで、本実施形態において、特徴的な事項の一つは、ステップＳ３の温度補償実動作において特性のばらつきを微調整することである。この微調整により、初期設定時の温度補償データは、おおよその特性を得るだけですみ、個々の特性をＣＰＵに記憶する必要が無くなることである。

図５は高周波増幅器の温度補償実動作のサブルーチンの流れを示している。実動作のステップＳ２０において、温度センサによりＦＥＴ雰囲気温度を測定する。ステップＳ２２において、ＣＰＵはドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器から取得して、一時記憶する。次に、ステップＳ２４において、温度補償データに基づき、測定された温度に応じたゲート電圧をＤ／Ａ変換器から出力した後に、ドレイン電流ＩｄｓｄｃをＡ／Ｄ変換器から取得して一時記憶した電流値との差分をその他のＦＥＴの差分と比較し、差分が最小となるように再度バイアス電圧を調整する。ステップＳ２６において、調整された制御信号となるゲートバイアス電圧をＤ／Ａ変換器から出力して最初に戻ることになる。

以上、上述したように、本実施形態に係るＦＥＴバイアス回路は、コンピュータを用いて閉ループ制御によりバイアス変動を低減させると共に、Ａ級，ＡＢ級及びＢ級のいずれもでもＦＥＴを動作させるような制御をすることが可能となる。また、ＦＥＴバイアス回路は、温度変動における複数の高周波増幅器間のバイアス変動のばらつきを低減できる。本実施形態で説明した高周波増幅器は、基地局アンテナの近傍もしくは高所に配置され、日照により高温となりうるため、温度特性の良い高周波増幅器は重要である。

本発明の実施形態に係るＦＥＴバイアス回路を用いた高周波増幅器の構成を示す回路図である。 本発明の実施形態における温度補償動作を示す特性図である。 本実施形態に係る高周波増幅器の制御の流れを示すフローチャート図である。 本実施形態に係る高周波増幅器の初期設定の流れを示すフローチャート図である。 本実施形態に係る高周波増幅器の実動作の流れを示すフローチャート図である。 従来のＦＥＴバイアス回路を用いた高周波増幅器の構成を示す回路図である。

符号の説明

１ 高周波増幅器、１０ 第１段増幅器、１１ Ｄ／Ａ変換器、１２ ＣＰＵ、１３ Ａ／Ｄ変換器、２０ 第２段増幅器、３０ 第３段増幅器、３１ 第３段Ａ増幅器、３２ ＦＥＴ、３３ 演算増幅器、３４ 温度センサ、４１ 第３段Ｂ増幅器、Ｃ１，Ｃ２ コンデンサ、Ｒｄ，Ｒｇ 抵抗、Ｖｇｓｄｃ，Ｖｇｓｒｆ ゲート電圧、Ｖｄｓｄｃ ドレイン電圧、Ｉｄｓｄｃ，Ｉｄｓｒｆ ドレイン電流。

Claims (4)

1. 前段の増幅器で増幅された高周波信号を最終段のＦＥＴのゲートに入力し、その増幅信号をドレインから得る高周波増幅器に設けられたＦＥＴバイアス回路において、
   ＦＥＴのドレイン電流を測定するドレイン電流測定手段と、
   ＦＥＴの雰囲気温度を測定する温度測定手段と、
   ＦＥＴのゲートバイアス設定手段と、
   複数の高周波増幅器の制御を行う制御手段と、
   を有し、
   制御手段は、ドレイン電流測定手段の電流値により得られたアイドル時のドレイン電流と、温度測定手段の雰囲気温度と、に基づいて予め決められたアイドル電流となるように各高周波増幅器のゲート電圧を制御することを特徴とするＦＥＴバイアス回路。
2. 請求項１に記載のＦＥＴバイアス回路において、
   制御手段は、ドレイン電流測定手段よりＦＥＴ動作時の消費電流とアイドル時のドレイン電流とを取得して、予め記憶された温度補償テーブルに基づいてドレイン電流を予め決められた値に制御することで温度補償することを特徴とするＦＥＴバイアス回路。
3. 請求項１又は２に記載のＦＥＴバイアス回路において、
   各高周波増幅器のゲート電圧は制御手段によって制御され、制御手段は、各ＦＥＴバイアス回路により各高周波増幅器の高周波特性のばらつきを低減させることを特徴とするＦＥＴバイアス回路。
4. 請求項１又は２に記載のＦＥＴバイアス回路において、
   制御手段は、温度測定手段から取得した雰囲気温度が予め設定した温度より高くなった場合、過熱防止のために各高周波増幅器の高周波特性のばらつきを低減させながらゲート電圧を低下させることを特徴とするＦＥＴバイアス回路。

Images