JP2010114177A - Method of forming printed circuit board - Google Patents
Method of forming printed circuit board Download PDFInfo
- Publication number
- JP2010114177A JP2010114177A JP2008283981A JP2008283981A JP2010114177A JP 2010114177 A JP2010114177 A JP 2010114177A JP 2008283981 A JP2008283981 A JP 2008283981A JP 2008283981 A JP2008283981 A JP 2008283981A JP 2010114177 A JP2010114177 A JP 2010114177A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resin
- dummy
- etching
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 239000011347 resin Substances 0.000 claims abstract description 51
- 229920005989 resin Polymers 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 3
- 238000007747 plating Methods 0.000 description 17
- 239000002585 base Substances 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000000047 product Substances 0.000 description 7
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 229920001225 polyester resin Polymers 0.000 description 3
- 239000004645 polyester resin Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 229910000365 copper sulfate Inorganic materials 0.000 description 2
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000003949 imides Chemical class 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000012805 post-processing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- DNIAPMSPPWPWGF-GSVOUGTGSA-N (R)-(-)-Propylene glycol Chemical compound C[C@@H](O)CO DNIAPMSPPWPWGF-GSVOUGTGSA-N 0.000 description 1
- JYLNVJYYQQXNEK-UHFFFAOYSA-N 3-amino-2-(4-chlorophenyl)-1-propanesulfonic acid Chemical compound OS(=O)(=O)CC(CN)C1=CC=C(Cl)C=C1 JYLNVJYYQQXNEK-UHFFFAOYSA-N 0.000 description 1
- 229920000544 Gore-Tex Polymers 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 150000001565 benzotriazoles Chemical class 0.000 description 1
- XRBURMNBUVEAKD-UHFFFAOYSA-N chromium copper nickel Chemical compound [Cr].[Ni].[Cu] XRBURMNBUVEAKD-UHFFFAOYSA-N 0.000 description 1
- 238000010835 comparative analysis Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910000623 nickel–chromium alloy Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- -1 sulfuric acid amine Chemical class 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
Description
本発明は、セミアディティブ法によるプリント配線板の製造方法に関する。 The present invention relates to a method for manufacturing a printed wiring board by a semi-additive method.
従来、例えば有機樹脂絶縁層上に導電性配線層を積層して形成したプリント配線板が知られている。絶縁層の表面に配線層を形成する場合には、絶縁層の表面にパターンめっきにより配線層を形成する手法、所謂セミアディティブ法が一般的である。 Conventionally, for example, a printed wiring board formed by laminating a conductive wiring layer on an organic resin insulating layer is known. When the wiring layer is formed on the surface of the insulating layer, a method of forming the wiring layer by pattern plating on the surface of the insulating layer, a so-called semi-additive method is common.
セミアディティブ法による配線層の形成方法は、主に以下の工程からなる。まず、有機樹脂絶縁層の表面に、後の電解めっきを施すのに必要な導電化層であるめっきシード層を形成する。このめっきシード層上に、所定パターンの開口部を有するめっきレジスト層を形成する。 A method for forming a wiring layer by a semi-additive method mainly includes the following steps. First, a plating seed layer which is a conductive layer necessary for performing subsequent electrolytic plating is formed on the surface of the organic resin insulating layer. A plating resist layer having a predetermined pattern of openings is formed on the plating seed layer.
このパターンの開口部に、電解めっきにより配線層を形成する。続いて、めっきレジストを除去する。次いで、めっきレジストを除去した箇所に対応する余分なシード層をエッチング除去することにより、配線パターンを形成する。 A wiring layer is formed in the opening of this pattern by electrolytic plating. Subsequently, the plating resist is removed. Next, a wiring pattern is formed by etching away an excess seed layer corresponding to the portion from which the plating resist has been removed.
ところで、一般的なプリント配線板の製品では、パターンが密集している箇所と比較的疎な箇所とが配線板の面内に混在する。そして、密集したパターンが途切れてからパターンの無い領域となるパターン最端部では局所的に電流が集中し、めっき厚みが他の配線箇所よりも厚くなってしまうという現象が生じる。 By the way, in a general printed wiring board product, places where patterns are densely populated and places where the patterns are relatively sparse are mixed in the plane of the wiring board. Then, a current concentrates locally at the pattern end portion where the dense pattern is interrupted and becomes a region without a pattern, and the phenomenon that the plating thickness becomes thicker than other wiring portions occurs.
電流集中を回避する手段としては、陽極と陰極との間に絶縁性の電流遮蔽を設ける方法や、補助電極を用いる方法、パターン密度の疎となる領域にダミーパターンを設ける方法(特許文献1、特許文献2参照)が知られており、近年、これらに加えて配線の高密度化・微細化にともなって、よりきめ細かい均一化対応ができる方法の開発が望まれている。
従来、ダミー配線は必要配線と共に製品内にそのまま残している。ダミー配線は電気的に孤立しているため、機能上の問題が無いと考えられていたからである。ところが、近年、配線の高密度化・微細化にともなって、ダミー配線をそのまま必要な配線の近傍に残していることによる、例えば以下のような点が問題となっている。
1) 配線板上に他の抵抗体やIC等の機能部品を実装しようとする際、ダミー配線に起因する実装位置の誤認識が生じる場合がある。これは、画像認識による位置決めの際にダミー配線を必要配線と誤認識することの他に、位置認識の補助に設けるいわゆる「認識マーク」の画像認識に外乱が生じる場合があるためである。
2) 機能部品の実装の際、搭載の位置ズレによりダミー配線に接触してしまう場合があり、電気的機能に致命的では無いものの機能誤差問題が生じる場合がある。また多くの場合、実装工程での不良とされる。
3) その他、画像認識を用いた製品検査や電気的製品検査で外乱を生じる場合がある。
Conventionally, the dummy wiring is left in the product together with the necessary wiring. This is because the dummy wiring is electrically isolated and is considered to have no functional problem. However, in recent years, with the increase in density and miniaturization of wiring, for example, the following points are problematic because the dummy wiring is left in the vicinity of the necessary wiring.
1) When mounting functional parts such as other resistors and ICs on the wiring board, there may be a case where the mounting position is erroneously recognized due to the dummy wiring. This is because disturbance may occur in image recognition of so-called “recognition marks” provided to assist position recognition in addition to erroneously recognizing dummy wirings as necessary wirings during positioning by image recognition.
2) When mounting functional components, the dummy wiring may come in contact with the mounting position, which may cause a functional error problem although it is not fatal to the electrical function. In many cases, it is regarded as a defect in the mounting process.
3) In addition, disturbance may occur in product inspection using image recognition and electrical product inspection.
また、上記問題を回避するためには、ダミー配線を必要な配線から遠ざける方法もあるが、ダミー配線を設けて配線厚みを均一にする効果が薄れてしまう、という問題がある。 Further, in order to avoid the above problem, there is a method of moving the dummy wiring away from the necessary wiring, but there is a problem that the effect of providing the dummy wiring and making the wiring thickness uniform is reduced.
ところで、機能上不要なダミー配線を除去する方法としては、配線パターン近傍に導電性テープを貼り付ける方法、あるいはレジスト膜状に予め導電性ペーストを必要配線パターン近傍のレジスト開口部にシルク印刷しておき、レジスト膜除去の際にレジストごと除去する方法が公知である(特許文献3参照)。 By the way, as a method of removing dummy wiring unnecessary in terms of function, a method of attaching a conductive tape in the vicinity of the wiring pattern, or a method of previously printing a conductive paste in a resist film shape on the resist opening near the required wiring pattern In addition, a method of removing the resist together with the resist film is known (see Patent Document 3).
これらは、機能上不要なダミー配線を最終製品に残さないために有効な手段である。しかしながら、これらの方法では、ダミー配線を必要配線に近付ける距離に限界があり電流集中軽減効果が低いこと、またダミー配線形成を必要配線形成と別の工程で実施せざるを得ず、ダミー配線を精度良く必要配線近傍に配置する際に、精密な位置決めを行なう必要があるという実用上の問題がある。 These are effective means in order not to leave dummy wirings that are not functionally necessary in the final product. However, with these methods, there is a limit to the distance at which the dummy wiring is brought close to the necessary wiring, and the current concentration reduction effect is low. In addition, the dummy wiring must be formed in a separate process from the necessary wiring formation. There is a practical problem that it is necessary to perform precise positioning when placing the wiring near the necessary wiring with high accuracy.
本発明は上述の点を考慮してなされたもので、配線とともに形成されているダミー配線を確実に除去できるプリント基板の形成方法を提供することを目的とする。 The present invention has been made in consideration of the above-described points, and an object of the present invention is to provide a method for forming a printed circuit board that can reliably remove the dummy wiring formed together with the wiring.
上記目的達成のため、本発明では、
樹脂層の上に導電層が形成されたプリント配線板を用意し、
前記導電層を金属エッチングすることにより導体配線およびダミー配線を形成し、
前記ダミー配線を樹脂エッチングによって除去する
プリント配線板の形成方法、
を提供するものである。
In order to achieve the above object, in the present invention,
Prepare a printed wiring board with a conductive layer formed on the resin layer,
Conductor wiring and dummy wiring are formed by metal etching the conductive layer,
A method of forming a printed wiring board, wherein the dummy wiring is removed by resin etching;
Is to provide.
本発明によれば、必要配線の厚みばらつきを抑えるためのダミー配線をマスク印刷などの別工程で実施することなくフォトマスク露光で精度良く配置し、さらに本来不必要なダミー配線を除去することができ、機能上の諸問題を解決することができる。 According to the present invention, dummy wiring for suppressing variation in the thickness of necessary wiring can be accurately arranged by photomask exposure without being performed in another process such as mask printing, and further, unnecessary dummy wiring can be removed. And solve functional problems.
<発明の要素技術>
本発明のプリント基板の形成方法は、ダミー配線を必要配線と同時に銅めっきで形成する公知のセミアディティブ法で形成しつつ、ダミー配線のみを選択的に除去するために幾つかの要素技術を用いる。
<Elemental technology of the invention>
The method for forming a printed circuit board according to the present invention uses several elemental technologies to selectively remove only dummy wirings while forming dummy wirings by a known semi-additive method in which copper wiring is formed simultaneously with necessary wirings. .
本発明における各処理としての、(1)樹脂エッチング、(2)ダミー配線の構成、(3)絶縁基材の材料、(4)樹脂エッチング液、(5)後処理について説明する。 (1) Resin etching, (2) Dummy wiring configuration, (3) Insulating base material, (4) Resin etchant, and (5) Post-treatment will be described as each treatment in the present invention.
(1) 樹脂エッチング
配線板の導体配線下に配する絶縁樹脂は、アルカリ性樹脂エッチング法やプラズマ樹脂エッチング法などでエッチングすることができる。この樹脂エッチングは、特に多層配線板や両面配線板でのレーザー、ドリル等での穴開け後に、穴の周囲や内壁の不要なバリ、スミアを除去するために広く用いられている方法であり、それぞれ単独でまたは樹脂の種類や処理程度の必要量に応じて複数の方法が組み合わされて用いられる。
(1) Resin Etching The insulating resin disposed under the conductor wiring of the wiring board can be etched by an alkaline resin etching method or a plasma resin etching method. This resin etching is a method widely used to remove unnecessary burrs and smears around the hole and the inner wall, especially after drilling with a laser, drill, etc. in a multilayer wiring board or double-sided wiring board, A plurality of methods may be used alone or in combination depending on the type of resin and the required amount of treatment.
ところで、これらの樹脂エッチングを配線パターンに対して施すと、処理程度にともなって、エッチング効果が配線間隙の樹脂表面のみに止まらず、導体配線−樹脂界面に進行する。そして、過剰な処理がなされると導体配線とその下地樹脂との密着力が低下し、最終的には導体配線の下地樹脂からの剥離を引き起こすことになる。 By the way, when these resin etchings are performed on the wiring pattern, the etching effect does not stop only on the resin surface of the wiring gap but progresses to the conductor wiring-resin interface depending on the degree of processing. If excessive treatment is performed, the adhesion between the conductor wiring and the underlying resin is reduced, and eventually the conductor wiring is peeled off from the underlying resin.
下地樹脂からの導体配線の剥離時間は、樹脂エッチングの進行に伴う配線−下地樹脂の残存密着幅に依存するため、幅が細く元々の配線−樹脂密着幅が狭い配線はより早く剥離し、幅が太く元々の配線−樹脂密着幅が広い配線はより遅く剥離することになる。 The stripping time of the conductor wiring from the base resin depends on the wiring-underground resin remaining adhesion width as the resin etching progresses. However, the thick wiring of the original wiring-resin adhesion width peels off later.
本発明の発明者は、剥離除去したい配線パターン(例えばダミー配線)および剥離除去したくない必要な配線の線幅を適切に選定し、さらに樹脂エッチング量を適切に選定することで、樹脂エッチングによって不要な導体配線のみを選択的に除去し、必要な配線を残し得ることを見出した。 The inventor of the present invention appropriately selects a wiring pattern (for example, dummy wiring) to be peeled and removed and a line width of a necessary wiring that is not to be peeled and removed, and further appropriately selects a resin etching amount, thereby performing resin etching. It has been found that only unnecessary conductor wiring can be selectively removed to leave necessary wiring.
実際には、導体配線の配線幅および形状、ならびに樹脂エッチングレジストとして働く導体配線間隙の距離および形状により様々な条件を選定することができる。しかし、一般的には不要な配線パターンの線幅は、必要な配線パターンの線幅のうち最小の線幅に対して50%程度に細くしておき、不要な配線が剥離された直後に樹脂エッチング処理を停止して必要な配線まで剥離除去されないように工程管理することで、不要な配線のみの選択的な配線除去が可能になる。 Actually, various conditions can be selected depending on the wiring width and shape of the conductor wiring, and the distance and shape of the conductor wiring gap serving as the resin etching resist. However, in general, the line width of an unnecessary wiring pattern is reduced to about 50% of the minimum line width of the necessary wiring patterns, and resin is removed immediately after the unnecessary wiring is peeled off. By controlling the process so that the etching process is stopped and the necessary wiring is not peeled and removed, only unnecessary wiring can be selectively removed.
また、より好ましくは、不要な配線の線幅は必要な配線のうち最小の線幅に対して10〜25%に細くしておくことによって、不要な配線の除去時間を短縮することができ、さらには必要な配線と下地絶縁樹脂との密着強度の低下を抑えることができる。 More preferably, the removal time of unnecessary wiring can be shortened by reducing the line width of unnecessary wiring to 10 to 25% with respect to the minimum line width of necessary wiring. Furthermore, it is possible to suppress a decrease in the adhesion strength between the necessary wiring and the base insulating resin.
(2) ダミー配線の構成
不要の配線幅を細くすることも樹脂エッチング処理条件の緩和(条件、時間)の点、および必要配線の下地樹脂との密着強度の低下を抑える点でさらに有用ではある。ただし、線幅が狭くダミー配線としての面積が狭くなり、ダミー効果が薄れる点が不利である。
(2) It is also more useful to reduce the wiring width that does not require the dummy wiring configuration in terms of relaxing the resin etching process conditions (conditions and time) and suppressing the decrease in adhesion strength of the necessary wiring to the underlying resin. . However, it is disadvantageous in that the line width is narrow and the area of the dummy wiring is reduced, and the dummy effect is reduced.
この不利は、ダミー配線を多数配置することである程度解決できる。また、微細配線の場合、銅めっきレジストの解像度によって細い配線を作り出すにも限界があるため、現状入手できる銅めっきレジストでは、ダミー配線の細さも必要配線の10%程度が下限と考えられる。ただ、今後のレジストの改良によって最小解像度も改善され、さらに細いダミー配線を作り出すことも可能と考えられる。 This disadvantage can be solved to some extent by arranging a large number of dummy wirings. In addition, in the case of fine wiring, since there is a limit in creating a thin wiring depending on the resolution of the copper plating resist, in the currently available copper plating resist, it is considered that the lower limit of the dummy wiring is about 10% of the necessary wiring. However, it is thought that the minimum resolution will be improved by improving the resist in the future, and even thinner dummy wirings can be created.
必要配線パターンの像を露光する際に使用するフォトマスク上の、必要配線パターン像の近傍に、上記の通りの必要配線パターンより細いダミー配線パターン像を予め設けておく。この方法によって1枚のフォトマスク上に必要配線像とダミー配線像とを共存させれば、導電性ペースト等を別工程で実施する方法の実用上の欠点であるダミー配線と必要配線との間の精密な配置を容易に達成できる。 A dummy wiring pattern image thinner than the necessary wiring pattern as described above is provided in advance in the vicinity of the necessary wiring pattern image on the photomask used when exposing the image of the necessary wiring pattern. If the necessary wiring image and the dummy wiring image are made to coexist on one photomask by this method, the gap between the dummy wiring and the necessary wiring, which is a practical disadvantage of the method in which the conductive paste or the like is performed in a separate process. Precise placement can be easily achieved.
ダミー配線のパターン像は、必要配線の最端部にあるパターンの局所的な電流の集中を軽減して配線厚みのばらつきを効果的に抑制し、かつ樹脂エッチングを効果的に行なうために、必要配線群間の間隙と同程度の距離で必要配線の端部配線近傍に設置するのが効果的である。また配置の上で、可能であれば局所的な電流の集中をさらに軽減し、配線厚みのばらつきを抑えるために、ダミー配線を多数配置するとより効果的である。 The pattern image of the dummy wiring is necessary to reduce the local current concentration of the pattern at the end of the necessary wiring, effectively suppress the wiring thickness variation, and perform the resin etching effectively It is effective to install in the vicinity of the end wiring of the necessary wiring at the same distance as the gap between the wiring groups. Further, in terms of arrangement, it is more effective to arrange a large number of dummy wirings in order to further reduce local current concentration if possible and suppress variations in wiring thickness.
(3) 絶縁基材の材料
絶縁基材の樹脂材料としては、ポリイミド樹脂、芳香族液晶ポリエステル樹脂等が挙げられる。イミド樹脂フィルムの代表例としては、カプトン(商品名、米国デュポン社製)、ユーピレックス(商品名、宇部興産株式会社製)、アピカル(商品名、鐘淵化学株式会社)が挙げられる。液晶ポリエステル樹脂としては、ベクスター(商品名、クラレ株式会社製)、バイアック(商品名、ジャパンゴアテックス株式会社製)などが挙げられる。
(3) Insulating Base Material Examples of the resin material for the insulating base material include polyimide resins and aromatic liquid crystal polyester resins. Typical examples of the imide resin film include Kapton (trade name, manufactured by DuPont, USA), Iupilex (trade name, manufactured by Ube Industries), and Apical (trade name, Kaneka Chemical Co., Ltd.). Examples of the liquid crystal polyester resin include Bexter (trade name, manufactured by Kuraray Co., Ltd.), BIAC (trade name, manufactured by Japan Gore-Tex Co., Ltd.), and the like.
(4) 樹脂エッチング液
樹脂エッチングとしては、使用する樹脂基材の種類に応じた手段を選定する必要がある。イミド樹脂エッチング手段としては、薬液による湿式エッチングとして、尿素−アルカリ金属化合物(特公昭60−14776号公報)、アルカリヒドラジン系エッチング液(特開平3−101228号公報)、オキシアルキルアミン−アルカリ金属化合物(特開平10−97081号公報)、アルカリ性過マンガン酸塩系酸化薬液、また乾式エッチング法としてのプラズマ法が知られている。
(4) Resin Etching Solution As the resin etching, it is necessary to select means according to the type of resin base material to be used. As imide resin etching means, wet-etching with a chemical solution includes urea-alkali metal compound (Japanese Patent Publication No. 60-14776), alkali hydrazine-based etching liquid (Japanese Patent Laid-Open No. 3-101228), oxyalkylamine-alkali metal compound. (Japanese Patent Laid-Open No. 10-97081), an alkaline permanganate-based oxidizing chemical solution, and a plasma method as a dry etching method are known.
また、液晶ポリエステル樹脂エッチング手段としては、脂肪族アルコール系アルカリエッチング液(特開2003−261699号公報)が知られている。樹脂エッチングの処理程度としては、ダミーパターン配線が完全に除去でき、さらに本来必要とする配線パターン導体の金属層と下地絶縁樹脂との界面にエッチングの影響が及んで、導体―樹脂間の密着強度の低下が抑えられるように最適な条件を選定する必要がある。 As a liquid crystal polyester resin etching means, an aliphatic alcohol-based alkaline etching solution (Japanese Patent Laid-Open No. 2003-261699) is known. As for the degree of resin etching, the dummy pattern wiring can be completely removed, and the influence of etching affects the interface between the metal layer of the wiring pattern conductor and the underlying insulating resin, which is originally required, and the adhesion strength between the conductor and the resin. It is necessary to select the optimum conditions so that the decrease in the temperature can be suppressed.
(5) 後処理
エッチング処理の種類によっては、後処理を追加することも必要である。例えば、強アルカリ液処理やプラズマ処理では導体金属表面が酸化し、変色による外観上の問題あるいは導体保護カバー類・積層材の密着・表面保護めっきに影響する場合があるので、酸処理による酸化金属層の除去を行なうことが望ましい。
(5) Post- processing Depending on the type of etching process, it is also necessary to add post-processing. For example, in the case of strong alkaline solution treatment or plasma treatment, the surface of the conductor metal is oxidized, which may affect the appearance problem due to discoloration, or affect the conductor protective cover / adhesion of the laminated material / surface protection plating. It is desirable to perform layer removal.
また、酸処理により除去できないほど酸化金属膜が厚い場合、ソフトエッチングを施すこともできる。あるいは、導体保護カバー類、積層材の密着強度を強固にするために、金属エッチング液処理やブラスト処理によって導体表面を粗化する後処理を追加することもできる。さらには、ベンゾトリアゾール類に代表される金属防錆処理を施して、導体表面を保護することもできる。 Further, when the metal oxide film is too thick to be removed by acid treatment, soft etching can be performed. Alternatively, in order to strengthen the adhesion strength between the conductor protective covers and the laminated material, a post-treatment for roughening the conductor surface by metal etching solution treatment or blast treatment can be added. Furthermore, the surface of the conductor can be protected by performing a metal rust prevention treatment represented by benzotriazoles.
以下、添付図面を参照して本発明の実施例について説明する。 Embodiments of the present invention will be described below with reference to the accompanying drawings.
図1は、本発明によるプリント配線板を製造するための最初の工程として、導電性シード層の形成工程を示している。絶縁性樹脂基材1として、ポリイミドフィルム「カプトン100EN」(商品名、東レ・デュポン株式会社製、25μm厚)を使用した。この絶縁性樹脂基材1上に減圧装置を用いたスパッタリングにより、導電性シード層2を形成した。この導電性シード層2は、厚みが0.5〜1μmで、銅−ニッケル−クロム合金からなるものである。
FIG. 1 shows a process of forming a conductive seed layer as an initial process for manufacturing a printed wiring board according to the present invention. As the insulating
図2は、めっきレジスト層の形成工程を示している。絶縁性樹脂基材1上に形成された導電性シード層2上に、めっきレジストとしてドライフィルムレジスト(日立化成工業株式会社製、15μm厚)をロールラミネータにて加熱加圧下でラミネートし、めっきレジスト層3を形成した。
FIG. 2 shows a process for forming a plating resist layer. A dry film resist (manufactured by Hitachi Chemical Co., Ltd., 15 μm thickness) is laminated as a plating resist on the
図3は、ダミー配線パターンの形成工程を示している。所定のパターンを形成したフォトマスクを用いて、超高圧水銀ランプを光源とした平行光にてマスク密着露光をした。フォトマスクには、必要配線パターン像とともに回路パターンの近傍にダミー配線パターン像が印刷されている。 FIG. 3 shows a dummy wiring pattern forming process. Using a photomask having a predetermined pattern, mask contact exposure was performed with parallel light using an ultrahigh pressure mercury lamp as a light source. On the photomask, a dummy wiring pattern image is printed in the vicinity of the circuit pattern together with the necessary wiring pattern image.
具体的には、図3に示すように、配線長さ20mm、配線幅22μm、間隙18μm、本数30本(ブロック当り)の線状回路パターン像(4C’)の最端部配線に隣接して幅18μmの間隙(4E)を設け、この間隙を挟んでさらに幅7μmのダミーパターン(4D’)を設けた。 Specifically, as shown in FIG. 3, adjacent to the endmost wiring of the linear circuit pattern image (4C ′) having a wiring length of 20 mm, a wiring width of 22 μm, a gap of 18 μm, and 30 (per block). A gap (4E) having a width of 18 μm was provided, and a dummy pattern (4D ′) having a width of 7 μm was further provided across the gap.
図4は、回路パターン中間体の形成工程を示している。1%炭酸ナトリウム水溶液にて現像を行い、レジスト層の未露光部を除去して開口部を形成したのち、硫酸銅めっき浴(メルテックス株式会社製、硫酸銅濃度80g/L)によって導電性シード層2上のレジスト層が除去された部分に電解銅を析出させ、回路パターン中間体4Aを形成した。配線板内の平均めっき厚みは、狙い値で10μmとした。
FIG. 4 shows a process for forming a circuit pattern intermediate. After developing with a 1% aqueous sodium carbonate solution to remove the unexposed portion of the resist layer and forming an opening, a conductive seed is formed by a copper sulfate plating bath (Meltex Co., Ltd., copper sulfate concentration 80 g / L). Electrolytic copper was deposited on the portion of the
図5(a),(b)は、回路パターン中間体の形成工程を示している。3%水酸化ナトリウム水溶液を用いて、めっきレジスト層3を除去した。 5A and 5B show a process for forming a circuit pattern intermediate. The plating resist layer 3 was removed using a 3% aqueous sodium hydroxide solution.
図4の工程に続いて、硫酸酸性の過酸化水素を金属エッチング液として導電性シード層2を60秒間エッチング除去し、回路パターン中間体4Bを形成した。図4(a)は、平面図である図4(b)のa−a’線に沿う断面図である。
Subsequent to the step of FIG. 4, the
この段階での回路パターン中間体4Bには、最終的に回路パターンとして残すべき幅20μmの配線4Cと、回路としては最終的に不要な幅5μmのダミーパターン4Dが存在している。
In the circuit pattern intermediate 4B at this stage, there exist a
図6は、ダミーパターンの除去工程を示している。3%水酸化ナトリウムアルカリ性とした過マンガン酸ナトリウム(商品名:マキュダイザー9275、日本マクダーミッド株式会社製)を用いて基盤を3分間処理したのち、硫酸酸性アミン系還元液(商品名:マキュダイザー9279、日本マクダーミッド株式会社製)で1分間リンスし、さらに純水水洗および温風乾燥することにより、不要なダミーパターン4Dのみを除去し、最終的に回路パターン4Cの配線板を完成した。
FIG. 6 shows a dummy pattern removing process. After treating the base with 3% sodium hydroxide alkalinity sodium permanganate (trade name: Macudizer 9275, manufactured by Nihon McDermid Co., Ltd.), sulfuric acid amine-based reducing solution (trade name: Macudizer 9279) And then rinsed with pure water and dried with warm air to remove only the
露光する際、実施例1のフォトマスクに替えて、必要配線の回路パターン幅を減らし、ダミーパターン幅など他の設計は同一としたフォトマスクを使用する。その他は、実施例1と同一で、配線幅10μmの必要配線4Cおよび幅5μmのダミーパターン4Dを得た。その後の工程は実施例1と同一で、最終的に回路パターン4Cを完成した。
At the time of exposure, the photomask of the first embodiment is used in place of the photomask having a reduced circuit pattern width of the necessary wiring and the same other design such as the dummy pattern width. Others were the same as in Example 1, and required wiring 4C having a wiring width of 10 μm and
露光時、幅20μmの線状回路パターン像4C'のみで、ダミーパターン像4D'を設けていない実施例1とは異なるフォトマスクを使用して露光を行ない、その他は実施例1と同一で回路パターン4Cを得た。
At the time of exposure, exposure is performed using a photomask different from that of the first embodiment in which only the linear
実施例1と同一のフォトマスクを用いて露光を行い、回路パターン中間体4Bを形成した。但し、実施例1または2での樹脂エッチング処理を行なわず、回路パターン4Cに隣接したダミーパターン4Dをそのまま残した配線板を得た。
Exposure was performed using the same photomask as in Example 1 to form a circuit pattern intermediate 4B. However, the wiring board in which the
図7は、上記した実施例および比較例の製品検査結果を示す図表である。最終的に得られた回路パターン4Cの厚み:端部配線の最大厚み、画像認識製品検査エラーの発生頻度、配線板への部品実装時の画像認識エラー発生頻度:エラー発生および再検査による生産ロス時間、部品実装後の機能チェックにおけるエラー発生頻度の項目で、効果の比較評価を行なった。
FIG. 7 is a chart showing product inspection results of the above-described examples and comparative examples. The thickness of the finally obtained
なお、回路パターンの厚みは、レーザー顕微鏡(機種名:VK−9500、株式会社キーエンス製)で測定した。何れの評価項目においても、実施例1、実施例2が比較例1、比較例2に対して優れており、効果が顕著であることを確認した。 In addition, the thickness of the circuit pattern was measured with a laser microscope (model name: VK-9500, manufactured by Keyence Corporation). In any evaluation item, it was confirmed that Example 1 and Example 2 were superior to Comparative Example 1 and Comparative Example 2, and the effect was remarkable.
1 絶縁性樹脂基材、2 導電性シード層、3 めっきレジスト層、
4A 回路パターン中間体、4B 回路パターン中間体、4C 配線、
4D ダミーパターン。
1 insulating resin base material, 2 conductive seed layer, 3 plating resist layer,
4A circuit pattern intermediate, 4B circuit pattern intermediate, 4C wiring,
4D dummy pattern.
Claims (3)
前記導電層を金属エッチングすることにより導体配線およびダミー配線を形成し、
前記ダミー配線を樹脂エッチングによって除去する
プリント配線板の形成方法。 Prepare a printed wiring board with a conductive layer formed on the resin layer,
Conductor wiring and dummy wiring are formed by metal etching the conductive layer,
A method for forming a printed wiring board, wherein the dummy wiring is removed by resin etching.
樹脂エッチングによって除去される前記ダミー配線の前記樹脂エッチング前の線幅が、前記導体配線のうち最小線幅である配線の線幅に対して10〜50%である
ことを特徴とするプリント配線板の形成方法。 In the formation method of the printed wiring board according to claim 1,
The printed wiring board, wherein a line width before the resin etching of the dummy wiring removed by resin etching is 10 to 50% with respect to a line width of the wiring that is the minimum line width among the conductor wirings. Forming method.
前記樹脂エッチングがアルカリ系樹脂エッチング薬液を用いる
ことを特徴とするプリント配線板の形成方法。 In the formation method of the printed wiring board shown in claim 1,
The method for forming a printed wiring board, wherein the resin etching uses an alkaline resin etching chemical.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008283981A JP2010114177A (en) | 2008-11-05 | 2008-11-05 | Method of forming printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008283981A JP2010114177A (en) | 2008-11-05 | 2008-11-05 | Method of forming printed circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010114177A true JP2010114177A (en) | 2010-05-20 |
Family
ID=42302533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008283981A Pending JP2010114177A (en) | 2008-11-05 | 2008-11-05 | Method of forming printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010114177A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011099357A1 (en) | 2010-02-09 | 2011-08-18 | 株式会社ブリヂストン | Vibration-damping device |
| JP2022142042A (en) * | 2021-03-16 | 2022-09-30 | イビデン株式会社 | Method for manufacturing printed wiring board and laminate system used for executing the same |
| JP2023183338A (en) * | 2022-06-15 | 2023-12-27 | 日本メクトロン株式会社 | Conductive pattern formation method |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780795A (en) * | 1980-11-07 | 1982-05-20 | Fujitsu Ltd | Method of producing printed board |
| JP2003273498A (en) * | 2002-03-12 | 2003-09-26 | Nitto Denko Corp | Manufacturing method of printed wiring board |
| JP2004128365A (en) * | 2002-10-07 | 2004-04-22 | Sumitomo Electric Printed Circuit Inc | Flexible copper clad circuit board |
| JP2006013180A (en) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | Wiring board and manufacturing method thereof |
-
2008
- 2008-11-05 JP JP2008283981A patent/JP2010114177A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5780795A (en) * | 1980-11-07 | 1982-05-20 | Fujitsu Ltd | Method of producing printed board |
| JP2003273498A (en) * | 2002-03-12 | 2003-09-26 | Nitto Denko Corp | Manufacturing method of printed wiring board |
| JP2004128365A (en) * | 2002-10-07 | 2004-04-22 | Sumitomo Electric Printed Circuit Inc | Flexible copper clad circuit board |
| JP2006013180A (en) * | 2004-06-28 | 2006-01-12 | Matsushita Electric Ind Co Ltd | Wiring board and manufacturing method thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011099357A1 (en) | 2010-02-09 | 2011-08-18 | 株式会社ブリヂストン | Vibration-damping device |
| JP2022142042A (en) * | 2021-03-16 | 2022-09-30 | イビデン株式会社 | Method for manufacturing printed wiring board and laminate system used for executing the same |
| US12513828B2 (en) | 2021-03-16 | 2025-12-30 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board |
| JP2023183338A (en) * | 2022-06-15 | 2023-12-27 | 日本メクトロン株式会社 | Conductive pattern formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5706386B2 (en) | Two-layer flexible substrate and printed wiring board based on two-layer flexible substrate | |
| JP2005322868A (en) | Method for electrolytic gold plating of printed circuit board | |
| JP5379281B2 (en) | Method for manufacturing printed circuit board | |
| JP4695675B2 (en) | Method for manufacturing printed wiring board | |
| TWI395531B (en) | Printed wiring board, method of manufacturing the same, and semiconductor device | |
| KR101156414B1 (en) | Process for producing printed wiring board and printed wiring board produced by the production process | |
| WO2011086972A1 (en) | Electronic circuit, method for forming same, and copper clad laminate for electronic circuit formation | |
| TWI252721B (en) | Method of manufacturing double-sided printed circuit board | |
| JP2010114177A (en) | Method of forming printed circuit board | |
| JP4986081B2 (en) | Method for manufacturing printed wiring board | |
| KR100313611B1 (en) | Method of fablicating PCB | |
| JP4599132B2 (en) | Printed circuit board manufacturing method and printed circuit board | |
| KR100911204B1 (en) | Manufacturing method of build-up integrated circuit board | |
| JP2013229585A (en) | Method for manufacturing printed wiring board | |
| JP4877022B2 (en) | Method for manufacturing printed wiring board | |
| KR20030073919A (en) | The fabrication method of multi-layer printed circuit board using single etching semi-additive process | |
| CN100417313C (en) | Method for improving yield of circuit board process | |
| JP2008028150A (en) | Printed wiring board manufacturing method and obtained printed wiring board | |
| KR100787385B1 (en) | How to conduct electrolytic gold plating on a printed circuit board without leads | |
| KR20030042873A (en) | The method for manufacturing circuit pattern of printed circuit board using resist plating by pure metal | |
| JP4720521B2 (en) | Flexible wiring board and manufacturing method thereof | |
| JP4961749B2 (en) | Manufacturing method of semiconductor mounting substrate | |
| JP2004087658A (en) | Method of manufacturing tape carrier for semiconductor device and semiconductor device using the same | |
| JP2023094987A (en) | Wiring circuit board and manufacturing method thereof | |
| KR100625883B1 (en) | Manufacturing method of dry printed circuit board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110520 |
|
| A977 | Report on retrieval |
Effective date: 20120413 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130329 |