JP2010199349A

JP2010199349A - 半導体装置の製造方法

Info

Publication number: JP2010199349A
Application number: JP2009043381A
Authority: JP
Inventors: Junichi Wada; 純一和田
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2009-02-26
Filing date: 2009-02-26
Publication date: 2010-09-09
Also published as: US20100216305A1

Abstract

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。例えば、タングステン（Ｗ）をプラグ材料とするプラグの形成方法に関する。

ＬＳＩの微細化に伴い、半導体基板と配線を繋ぐコンタクト部の抵抗上昇が問題となっている。従来から金属コンタクトにはタングステン（Ｗ）プラグが用いられている。Ｗは化学気相成長（ＣＶＤ）法により、例えば、６フッ化タングステン（ＷＦ_６）を水素（Ｈ_２）で還元することでコンタクトホールに充填され、化学機械研磨（ＣＭＰ）法により余剰のＷ膜を除去することでＷプラグが形成される。しかし、ＷＦ_６を原料ガスとし、Ｈ_２を還元ガスとして用いるＷ−ＣＶＤは、サリサイドの凝集温度などで制限されるプロセス上限温度以下（４５０℃以下）の低温では、ＷＦ_６が絶縁膜上で分解せず、Ｗ膜の形成が困難となる。そのため、ライナー材料としてチタン（Ｔｉ）と窒化チタン（ＴｉＮ）による積層膜などをコンタクトホール内に形成する場合が多い。

ここで、ライナー膜として用いられるＴｉ／ＴｉＮ膜は導電膜であるが、表面には自然酸化膜が存在するため電子を受け取りにくく、かかる場合でも還元反応での分解が困難である。そのため、従来の表面が酸化されたＴｉ／ＴｉＮライナー膜上では、シラン（ＳｉＨ_４）還元により、表面にＳｉＨｘ層を吸着形成した後、そのＳｉＨｘ層から供給される電子によってＷＦ_６分解を起こすことでＷの初期膜を形成している。しかし、このＳｉＨ_４還元によるＷの初期膜にはＳｉが不純物として多く含まれ、２００μΩｃｍを越える比抵抗の高い膜となってしまう。そこで、一般的には基板表面にＳｉＨ_４還元のＷ初期膜を形成した後に、Ｈ_２還元のＷ膜を形成して抵抗を低減している（例えば、特許文献１参照）。

また、ＳｉＨ_４を用いず、Ｂ_２Ｈ_６を還元ガスとして初期のＷ膜を形成することも行なわれるが、Ｗの初期膜に今度はボロン（Ｂ）が不純物として混入してしまい、その結果、１６０μΩｃｍ程度までしか比抵抗を低くできない。

以上のように、ＳｉＨ_４還元であってもＢ_２Ｈ_６還元であっても、いずれにせよＷ膜内に不純物が混入され、比抵抗がＨ_２還元のＷ膜で得られる１５μΩｃｍよりも大幅に高くなってしまう。昨今のＬＳＩの微細化に伴い、比抵抗の高いＷ初期膜がコンタクトホール中を占める割合は増加しているため、コンタクト抵抗を低くできないといった問題が発生している。さらに、ライナーとして形成されるＴｉＮ膜も比抵抗が高く、ＴｉＮ膜の存在もコンタクト抵抗を低くできない一因となっている。

比抵抗の高いＷ初期膜の問題は、上述したコンタクトプラグに限らず、Ｗを用いた配線やヴィアプラグについても同様の問題となる。

特表２００１−５２４２６１号公報

本発明は、従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。

本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程と、前記絶縁膜に開口部を形成する工程と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程と、を備えたことを特徴とする。

本発明によれば、従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる。

図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１のフローチャートに対応して実施される工程を表す工程断面図である。図１のフローチャートに対応して実施される工程を表す工程断面図である。実施の形態１における温度の異なる２段ステップのフローを示す図である。図１のフローチャートに対応して実施される工程を表す工程断面図である。実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。実施の形態２におけるＷＦ_６ガスとＨ_２ガスの供給フローの一例を示す図である。実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。実施の形態３における真空連続装置の一例を示す概念図である。図８のフローチャートに対応して実施される工程を表す工程断面図である。

以下、各実施の形態では、コンタクトプラグを形成する場合について説明するが、コンタクトプラグに限らず、配線やヴィアプラグを形成する場合も同様である。

実施の形態１．
以下、図面を用いて、実施の形態１について説明する。

図１は、実施の形態１における半導体装置の製造方法の要部を表すフローチャートである。図１において、本実施の形態における半導体装置の製造方法は、エッチングストッパ膜形成工程（Ｓ１０２）と、層間絶縁膜形成工程（Ｓ１０４）と、開口部形成工程（Ｓ１０６）と、チタン（Ｔｉ）膜形成工程（Ｓ１０８）と、ルテニウム（Ｒｕ）膜形成工程（Ｓ１１２）と、タングステン（Ｗ）膜形成工程（Ｓ１１４）と、研磨工程（Ｓ１２０）という一連の工程を実施する。また、Ｗ膜形成工程（Ｓ１１４）の内部工程として、低温ステップ（Ｓ１１６）と高温ステップ（Ｓ１１８）という一連の工程を実施する。尚、エッチングストッパ膜形成工程（Ｓ１０２）は無くても良い。一連の実施例中では、エッチングストッパ膜形成工程（Ｓ１０２）があるケースについて述べるが、これに限るものではない。

図２は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図２では、図１のエッチングストッパ膜形成工程（Ｓ１０２）からＴｉ膜形成工程（Ｓ１０８）までを示している。それ以降の工程は後述する。

図２（ａ）において、エッチングストッパ膜形成工程（Ｓ１０２）として、基板拡散層やゲート電極といったデバイス部分が形成された半導体基板２００の表面にＣＶＤ（化学気相成長）法によって、例えば、膜厚５０ｎｍのエッチングストッパ膜２１２を形成する。エッチングストッパ膜２１２の材料として、窒化シリコン（ＳｉＮ）、炭窒化シリコン（ＳｉＣＮ）、或いは酸窒化シリコン（ＳｉＯＮ）等を用いると好適である。また、基板２００として、例えば、直径３００ミリのシリコンウェハを用いる。ここでは、デバイス部分の図示を省略している。

図２（ｂ）において、層間絶縁膜形成工程（Ｓ１０４）として、エッチングストッパ膜２１２上に層間絶縁膜２２０を例えば１５０ｎｍの厚さで形成する。層間絶縁膜２２０として、酸化シリコン（ＳｉＯ_２）膜やｌｏｗ−ｋ膜を用いると好適である。特に、層間絶縁膜２２０に多孔質の低誘電率絶縁材料からなるｌｏｗ−ｋ膜を用いると、比誘電率ｋが３．５よりも低い層間絶縁膜を得ることができる。例えば、一例として、比誘電率が２．５未満の低誘電率絶縁材料となるポリメチルシロキサンを成分とした膜を用いてｌｏｗ−ｋ膜を形成する。ｌｏｗ−ｋ膜の材料としては、ポリメチルシロキサンの他に、例えば、ポリシロキサン、ハイドロジェンシロセスキオキサン、メチルシロセスキオキサンなどのシロキサン骨格を有する膜、ポリアリーレンエーテル、ポリベンゾオキサゾール、ポリベンゾシクロブテンなどの有機樹脂を主成分とする膜、および多孔質シリカ膜などのポーラス膜からなる群から選択される少なくとも一種を用いて形成しても構わない。かかるｌｏｗ−ｋ膜の材料では、比誘電率が２．５未満の低誘電率を得ることができる。形成方法としては、例えば、溶液をスピンコートし熱処理して薄膜を形成するＳＯＤ（ｓｐｉｎｏｎｄｉｅｌｅｃｔｒｉｃｃｏａｔｉｎｇ）法を用いることができる。例えば、スピナーで成膜し、このウェハをホットプレート上で窒素雰囲気中でのベークを行った後、最終的にホットプレート上で窒素雰囲気中ベーク温度よりも高温でキュアを行なうことにより形成することができる。ｌｏｗ−ｋ材料や形成条件などを適宜調節することにより、所定の物性値を有する多孔質の絶縁膜が得られる。或いは、ｌｏｗ−ｋ膜をＣＶＤ法により形成しても構わない。層間絶縁膜２２０として、ＳｉＯ_２膜を形成する場合にはＣＶＤ法により形成すると好適である。

また、層間絶縁膜２２０として、ｌｏｗ−ｋ膜を形成する場合には、図示しないキャップ絶縁膜を形成して、２層構造とすると好適である。例えば、ＣＶＤ法によりキャップ絶縁膜を形成すればよい。キャップ絶縁膜を形成することで、機械的強度の弱いｌｏｗ−ｋ膜を保護することができる。キャップ絶縁膜の材料として、炭酸化シリコン（ＳｉＯＣ）、ＴＥＯＳ（テトラエトキシシラン）、ＳｉＣ、炭水化シリコン（ＳｉＣＨ）、炭窒化シリコン（ＳｉＣＮ）、ＳｉＯＣＨからなる群から選択される少なくとも一種の比誘電率２．５以上の絶縁材料を用いて形成すると好適である。形成方法として、ＣＶＤ法以外の方法を用いても構わない。

図２（ｃ）において、開口部形成工程（Ｓ１０６）として、リソグラフィー工程とドライエッチング工程でコンタクトホールとなる開口部１５０を層間絶縁膜２２０内に形成する。図示していないレジスト塗布工程、露光工程等のリソグラフィー工程を経て層間絶縁膜２２０の上にレジスト膜が形成された基板２００に対し、露出した層間絶縁膜２２０を、エッチングストッパ膜２１２をストッパとして異方性エッチング法により除去して開口部１５０を形成すればよい。そして、その後、露出したエッチングストッパ膜２１２を除去すればよい。異方性エッチング法を用いることで、基板２００の表面に対し、略垂直に開口部１５０を形成することができる。例えば、一例として、反応性イオンエッチング法により開口部１５０を形成すればよい。

図２（ｄ）において、Ｔｉ膜形成工程（Ｓ１０８）として、開口部形成工程により形成された開口部１５０及び層間絶縁膜２２０表面にＴｉ膜２３０を形成する。例えば、２０ｎｍの膜厚で形成する。Ｔｉ膜２３０は、例えば、プラズマＣＶＤ法を用いて形成される。四塩化チタン（ＴｉＣｌ_４）、水素（Ｈ_２）、及びアルゴン（Ａｒ）の混合ガスを流し、所定のチャンバ内圧力と基板温度を設定し、基板の対極電極にプラズマを発生させる。このようにして、ＴｉＣｌ_４をＨ_２で還元処理することによりＴｉ膜２３０を形成することができる。形成方法は、ＣＶＤ法に限らず、物理気相成長（ｐｈｙｓｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ）法の１つであるスパッタ法や、原子層気相成長（ａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ：ＡＬＤ、あるいは、ａｔｏｍｉｃｌａｙｅｒｃｈｅｍｉｃａｌｖａｐｏｒｄｅｐｏｓｉｔｉｏｎ：ＡＬＣＶＤ）法などを用いても構わない。開口部１５０の底部に形成されたＴｉ膜２３０は開口部１５０底部に形成された基板２００の酸化膜をＴｉで還元、除去し、チタンシリサイド（ＴｉＳｉ_２）膜を形成する。これによりオーミックコンタクトを確保することができる。よって、Ｔｉ膜２３０は、開口部１５０の側壁及び底面に形成される場合に限るものではなく、少なくとも開口部１５０の底面に形成されていればよい。

実施の形態１では、基板とのコンタクト抵抗を低下させるため、還元力の高いＴｉを形成する場合を例にとって説明したが、Ｔｉに限らず還元性の高い材料であればよい。例えば、ハフニウム（Ｈｆ）を用いることもできる。

また、Ｔｉなどの膜が開口部１５０の側壁に厚く形成されると、コンタクトプラグの抵抗が上昇するため、指向性の高いＰＶＤやＰＥＣＶＤなどでコンタクト底には厚く形成されるが、ホール側壁にはＴｉ膜が厚く形成されない成膜方法を選択するとより好ましい。

図３は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図３では、図１のＲｕ膜形成工程（Ｓ１１２）からＷ膜形成工程（Ｓ１１４）までを示している。それ以降の工程は後述する。

図３（ａ）において、Ｒｕ膜形成工程（Ｓ１１２）として、Ｔｉ膜２３０が形成された開口部１５０内及び基板２００表面にＲｕ膜２４０を形成する。例えば、１〜５ｎｍの膜厚で形成する。より好ましくは２〜３ｎｍの膜厚で形成する。Ｒｕ膜２４０は、例えば、ＣＶＤ法を用いて形成される。Ｒｕ膜２４０は、Ｔｉ膜２３０上に直接形成される。

ＴｉＮと違いＲｕは酸化しても導電性を保つ。さらに、Ｒｕは、大気開放時に表面酸化層が形成されても、Ｈ_２によるＷＦ_６の還元反応が進行する。したがって、Ｒｕを用いることにより、後述するように、ＳｉＨ_４やＢ_２Ｈ_６などの不純物を残す還元性ガスを用いなくても、直接Ｈ_２還元のＷ膜を形成できる。ＲｕはＴｉＮに比べて表面自由エネルギーが大きく、Ｗ膜を形成する成長核を発生しやすい性質がある。このことは、ＣＶＤ法による膜成長がしやすいことも意味している。成長核を発生しやすい性質からＷが島状形成されず、均一膜として形成できる。よって、比抵抗の高いＳｉやＢを含むＷ膜を形成せずに、比抵抗の低いＨ_２還元のＷ膜を最初から形成できる。そのため、コンタクト抵抗を大幅に低くすることができる。
以上のようにＲｕ膜２４０上には直接Ｈ_２還元のＷ膜が成長するので、開口部１５０内の側壁及び底面にＲｕ膜２４０が形成される場合に限らず、少なくとも底面にＲｕ膜２４０が形成されていればよい。底面にＲｕ膜２４０が形成されていれば底面から上方に向かって開口部１５０を埋め込むことができる。さらに、Ｒｕは比抵抗が２０〜４０μΩｃｍであり、ＴｉＮの比抵抗よりも大幅に低い。そのため、ＴｉＮ膜を形成する場合に比べてコンタクト抵抗をさらに低くすることができる。以上のようにＲｕ膜２４０は、ＴｉＮ膜を介さずにＴｉ膜２３０上に直接形成されることでコンタクト抵抗を低くすることができる。

ここで、酸化Ｒｕ層（ＲｕＯ層）もＴｉＮに比べて表面自由エネルギーが大きくＷ成長核は発生するが、純Ｒｕより比抵抗が高くなるため、ＷＦ_６分解に必要な電子供給が困難になる場合があり得る。従って、大気開放によって純Ｒｕ上に形成される薄い自然酸化膜程度であれば問題ないが、厚いＲｕ酸化層はＷＦ_６を分解しにくくなる恐れがある。特にＲｕ酸化物の標準生成エネルギーの絶対値はＳｉより小さく、Ｔｉなどの金属ライナー膜を形成することなくコンタクト底に露出するＳｉ、あるいは金属シリサイドと接触させた場合、後続工程の熱処理によってＲｕ酸化物が還元され、Ｓｉあるいは金属シリサイド上に非常に比抵抗の高いＳｉＯ_２を生じさせてしまい、コンタクト抵抗が高くなるという問題が生じる。

一方、ウェット洗浄やドライ洗浄などでコンタクト底をクリーニングしても、Ｓｉあるいは金属シリサイド上に僅かにＳｉＯ_２が残存してしまう。そのため実施の形態１では、かかるＳｉＯ_２を還元するためにＳｉよりも標準生成エネルギーの絶対値の大きいＴｉなどの金属ライナー膜を形成している。しかし、Ｒｕ酸化層とライナー膜が接すると非常に比抵抗の高いＴｉＯ_２などの酸化物を生じてしまい、やはりコンタクト抵抗が高くなる問題がある。

以上のように、Ｒｕ酸化物は、直接コンタクト底やライナー膜と接しない構造とすることが必要である。実施の形態１では、Ｒｕ酸化物ではなくＲｕ自体を用いることで、仮にＲｕ膜２４０表面にＲｕＯの自然酸化膜が生成されたとしても直接コンタクト底やＴｉ膜２３０と接しない構造とすることができる。

次に、Ｗ膜形成工程（Ｓ１１４）として、Ｒｕ膜２４０が形成された開口部１５０内及び基板２００表面にＷ膜を形成し、開口部１５０にＷ膜を埋め込む。実施の形態１では、低温から高温へと切り替える温度の異なる２段ステップでＷ膜を形成する。

図４は、実施の形態１における温度の異なる２段ステップのフローを示す図である。図４において、まず、低温のＴ１で初期Ｗ膜を形成した後、高温のＴ２で残りのＷ膜を高速で形成する。

図３（ｂ）において、Ｗ膜形成工程（Ｓ１１４）の低温ステップ（Ｓ１１６）として、２５０〜３５０℃の温度Ｔ１（第１の温度）で、Ｒｕ膜２４０が形成された開口部１５０内及び基板２００表面に初期Ｗ膜２５０（Ｗ膜の一部）を形成する。初期Ｗ膜２５０は、ＳｉＨ_４やＢ_２Ｈ_６などの不純物を残す還元性ガスを用いずに、ＣＶＤ法によりＷＦ_６を直接Ｈ_２で還元することで形成される。すなわち、ＷＦ_６ガスとＨ_２ガスを供給し、２５０〜３５０℃の温度で初期Ｗ膜２５０を成膜する。上述したように、Ｒｕ膜２４０が存在することで、ＷＦ_６が基板上のＲｕ膜２４０から電子を受け取って還元反応が進み、ＷＦ_６＋３Ｈ_２→Ｗ＋６ＨＦの反応がＲｕ膜２４０表面で起こる。初期Ｗ膜２５０は、開口部１５０内のＲｕ膜２４０表面全面を覆う程度まで形成すればよい。２５０〜３５０℃の温度にすることで、成膜初期に分解したフッ素（Ｆ）によりＲｕが腐食されることを防止或いは抑制できる。また、Ｒｕ膜２４０が開口部１５０の側壁全体に亘って形成されておらず、Ｔｉ膜２３０が開口部１５０内で露出している部分が存在する場合には、開口部１５０内のＴｉ膜２３０及びＲｕ膜２４０の表面全面を覆う程度まで初期Ｗ膜２５０を形成すればよい。

図３（ｃ）において、Ｗ膜形成工程（Ｓ１１４）の高温ステップ（Ｓ１１８）として、初期Ｗ膜２５０の形成に引き続き、温度を上げて例えば４００℃程度の温度Ｔ２（第２の温度）で、初期Ｗ膜２５０が形成された開口部１５０内及び基板２００表面にＷ膜２６０（Ｗ膜の残部）を形成する。これにより、Ｗ膜２６０で開口部１５０全体を埋め込む。初期Ｗ膜２５０の形成時よりも高温にすることで成膜速度を高速化することができる。尚、半導体基板２００におけるデバイス部分の特性劣化を抑制する観点からＷ膜２６０は４００〜５００℃の温度で形成することが望ましい。

以上のように、低温から高温へと切り替える温度の異なる２段ステップでＷ膜２６０を形成することで、Ｆによる腐食を抑制しながらより短時間にＷ膜２６０を形成できる。実施の形態１によれば、従来のＴｉ／ＴｉＮ膜上にＳｉＨ_４やＢ_２Ｈ_６などの不純物を残す還元性ガスを用いてＷ初期膜を形成後にＨ_２還元で残りのＷ膜を形成する場合よりもスループットを向上させることができる。

図５は、図１のフローチャートに対応して実施される工程を表す工程断面図である。図５では、図１の研磨工程（Ｓ１２０）を示している。

図５において、研磨工程（Ｓ１２０）として、基板２００の開口部１５０からはみ出た、初期Ｗ膜２５０を含む余分なＷ膜２６０と余分なＲｕ膜２４０と余分なＴｉ膜２３０をＣＭＰ法により研磨して、平坦化する。これにより、図５に示したＷのコンタクトプラグを形成することができる。

以上のように、Ｒｕ膜２４０上にＷ膜を形成することで、従来よりも比抵抗の低いＷ膜のプラグが得られる。

実施の形態２．
実施の形態２では、Ｗ膜を形成する際に、Ｗ膜を形成する際に使用されるガスを用いて、Ｒｕ膜の表面のＲｕＯ膜を除去する処理を行う場合について説明する。

図６は、実施の形態２における半導体装置の製造方法の要部を表すフローチャートである。図６において、実施の形態２における半導体装置の製造方法は、Ｗ膜形成工程（Ｓ１１４）の内部工程として、低温ステップ（Ｓ１１６）の前に酸化膜除去工程（Ｓ１１５）を追加した点以外は図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）からＲｕ膜形成工程（Ｓ１１２）までの各工程の内容は実施の形態１と同様である。

図３（ａ）で示した状態から、酸化膜除去工程（Ｓ１１５）として、Ｒｕ膜２４０表面上に形成された自然酸化膜等のＲｕＯを除去する。具体的には、Ｗ膜をＣＶＤ法で形成する際の還元ガスとなるＨ_２を用いる。

図７は、実施の形態２におけるＷＦ_６ガスとＨ_２ガスの供給フローの一例を示す図である。図７において、まず、酸化膜除去工程（Ｓ１１５）として、Ｈ_２ガスを供給して、Ｒｕ膜２４０表面上に形成された自然酸化膜等のＲｕＯを還元して除去する。温度は、２００℃以上が好適である。例えば、後続する低温ステップ（Ｓ１１６）の設定温度である２５０〜３５０℃で構わない。その後に、引き続き低温ステップ（Ｓ１１６）及び高温ステップ（Ｓ１１８）として、Ｈ_２ガスに加えてＷＦ_６ガスを供給することで、Ｗ膜２６０を形成する。Ｗ膜２６０を形成する際、低温から高温へと切り替える温度の異なる２段ステップでＷ膜２６０を形成する点は実施の形態１と同様である。また、以降の工程の内容は実施の形態１と同様である。

実施の形態２によれば、Ｒｕ膜２４０表面上に形成されたＲｕＯが除去されるので、さらに、Ｒｕ膜２４０の比抵抗を下げることができる。よって、実施の形態１よりもさらにコンタクト抵抗を下げることができる。

実施の形態３．
実施の形態１では、Ｔｉ膜２３０とＲｕ膜２４０の積層膜を用いる場合について説明したが、実施の形態３では、Ｔｉ膜２３０を用いずに直接Ｒｕ膜２４０をＳｉ基板２００上に形成する場合について説明する。

図８は、実施の形態３における半導体装置の製造方法の要部を表すフローチャートである。図８において、実施の形態３における半導体装置の製造方法は、Ｔｉ膜形成工程（Ｓ１０８）の代わりに酸化膜除去工程（Ｓ１１０）を追加した点以外は図１と同様である。よって、エッチングストッパ膜形成工程（Ｓ１０２）から開口部形成工程（Ｓ１０６）までの各工程の内容は実施の形態１と同様である。

Ｒｕ膜を形成する前の開口部１５０内、特に開口部１５０底部の基板２００には酸化膜が形成されている。そのため、上述した実施の形態１では、開口部１５０底部に形成された基板２００の酸化膜をＴｉで還元、除去してオーミックコンタクトを確保していた。しかしながら、例えば、真空連続でコンタクト底の清浄化処理を行って基板２００上の酸化膜を除去した状態でＲｕ膜２４０が形成できれば、Ｔｉ膜２３０を省略することができる。

そこで、図２（ｃ）で示した状態から、酸化膜除去工程（Ｓ１１０）として、Ｒｕ膜を形成する前に、真空雰囲気で基板２００上の酸化膜（ＳｉＯ_２）を除去する。例えば、逆スパッタ法にてＳｉＯ_２を除去する。或いは、ケミカルドライ処理として、Ｆガスを供給して、ＳｉＯ_２を除去しても好適である。

図９は、実施の形態３における真空連続装置の一例を示す概念図である。図９において、ロードロック（Ｌ／Ｌ）チャンバ３０２に配置された基板３００は、真空ポンプ３１０で真空引きされたトランスファーチャンバ３０４内に搬送され、まず、チャンバ３０６（Ｃ１）内に配置される。そして、酸化膜除去工程（Ｓ１１０）として、真空雰囲気に維持されたチャンバ３０６内で基板２００上の酸化膜（ＳｉＯ_２）を除去する。そして、大気開放されずに連続した真空雰囲気に維持されたチャンバ３０８（Ｃ２）内にトランスファーチャンバ３０４を介して搬送され、配置される。そして、Ｒｕ膜形成工程（Ｓ１１２）として、基板２００上の酸化膜を除去した後に大気開放されずに連続した真空雰囲気でＲｕ膜２４０が形成される。

図１０は、図８のフローチャートに対応して実施される工程を表す工程断面図である。図１０では、図８のＲｕ膜形成工程（Ｓ１１２）と研磨工程（Ｓ１２０）後の状態とを示している。

図１０（ａ）に示すように、Ｒｕ膜形成工程（Ｓ１１２）後は、Ｔｉ膜２３０を介さずにＲｕ膜２４０が少なくとも開口部１５０底面の基板２００上に形成される。以降の各工程は、実施の形態１と同様であり、研磨工程（Ｓ１２０）後は、図１０（ｂ）に示されるように平坦化されてコンタクトプラグが完成する。

以上、具体例を参照しつつ実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、Ｗの配線やヴィアプラグを形成する場合には、実施の形態３に示したように、Ｔｉ膜２３０を形成せずに、Ｒｕ膜２４０を開口部１５０に形成後、Ｗ膜２６０（初期Ｗ膜２５０を含む）を形成すればよい。これにより、ＴｉＮ膜をＷ膜の側面及び底面に形成する場合よりも比抵抗を低くすることができる。

また、層間絶縁膜の膜厚や、開口部のサイズ、形状、数などについても、半導体集積回路や各種の半導体素子において必要とされるものを適宜選択して用いることができる。

その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置及び半導体装置の製造方法は、本発明の範囲に包含される。

また、説明の簡便化のために、半導体産業で通常用いられる手法、例えば、フォトリソグラフィプロセス、処理前後のクリーニング等は省略しているが、それらの手法が含まれ得ることは言うまでもない。

２００基板、２２０層間絶縁膜、２３０Ｔｉ膜、２４０Ｒｕ膜、２５０初期Ｗ膜、２６０Ｗ膜

Claims

基体上に絶縁膜を形成する工程と、
前記絶縁膜に開口部を形成する工程と、
前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程と、
前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程と、
を備えたことを特徴とする半導体装置の製造方法。
前記Ｒｕ膜を形成する前に、前記開口部底部には酸化膜が形成されており、真空雰囲気で前記酸化膜を除去する工程をさらに備え、
前記Ｒｕ膜は、前記酸化膜を除去した後に大気開放されずに連続した真空雰囲気で形成されることを特徴とする請求項１記載の半導体装置の製造方法。
前記Ｒｕ膜を形成する前に、前記開口部内にチタン（Ｔｉ）膜を形成する工程をさらに備え、
前記Ｒｕ膜は、前記Ｔｉ膜上に直接形成されることを特徴とする請求項１記載の半導体装置の製造方法。
前記Ｗ膜を埋め込む際に、
第１の温度で前記Ｗ膜の一部を形成し、
前記Ｗ膜の一部を形成した後に、前記第１の温度よりも高温の第２の温度で前記Ｗ膜の残部を形成することを特徴とする請求項１〜３いずれか記載の半導体装置の製造方法。
前記Ｗ膜を埋め込む際に、Ｈ_２ガスを供給した後に、６フッ化タングステン（ＷＦ_６）ガスを供給することを特徴とする請求項１〜４いずれか記載の半導体装置の製造方法。