[go: up one dir, main page]

JP2010199130A - Method of manufacturing thin film transistor - Google Patents

Method of manufacturing thin film transistor Download PDF

Info

Publication number
JP2010199130A
JP2010199130A JP2009039218A JP2009039218A JP2010199130A JP 2010199130 A JP2010199130 A JP 2010199130A JP 2009039218 A JP2009039218 A JP 2009039218A JP 2009039218 A JP2009039218 A JP 2009039218A JP 2010199130 A JP2010199130 A JP 2010199130A
Authority
JP
Japan
Prior art keywords
region
thin film
semiconductor
film transistor
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009039218A
Other languages
Japanese (ja)
Inventor
Takashi Morimoto
隆史 森本
Jun Yamada
潤 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2009039218A priority Critical patent/JP2010199130A/en
Publication of JP2010199130A publication Critical patent/JP2010199130A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体膜、及び保護膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタの製造方法を提供する。
【解決手段】半導体膜を保護する保護膜を有する薄膜トランジスタの製造方法において、下地層の表面に、該下地層の表面の所定の領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成する工程と、所定の領域に、半導体溶液を塗布し半導体膜を成膜する工程と、半導体膜の表面に、保護膜材料溶液を塗布し該半導体膜を覆う保護膜を成膜する工程と、を有し、撥液層の表面の撥液性は、面内強度分布を有し、所定の領域の近傍で最も高く、保護膜材料溶液の塗布する液量は、半導体溶液の塗布する液量よりも多くする。
【選択図】図3
Provided is a method for manufacturing a thin film transistor with which a semiconductor film and a protective film can be accurately formed at predetermined positions with an appropriate film thickness and which is excellent in productivity.
In a method of manufacturing a thin film transistor having a protective film for protecting a semiconductor film, the surface of the base layer is higher than the predetermined region with respect to the semiconductor solution so as to surround the predetermined region of the surface of the base layer. A step of forming a liquid repellent layer having liquid repellency; a step of applying a semiconductor solution to a predetermined region to form a semiconductor film; and applying a protective film material solution to the surface of the semiconductor film, Forming a covering protective film, and the liquid repellency of the surface of the liquid repellent layer has an in-plane strength distribution and is the highest in the vicinity of a predetermined region, and the liquid to which the protective film material solution is applied The amount is made larger than the amount of liquid to be applied with the semiconductor solution.
[Selection] Figure 3

Description

本発明は、薄膜トランジスタの製造方法に関し、特に半導体保護膜を有する薄膜トランジスタの製造方法に関する。   The present invention relates to a method for manufacturing a thin film transistor, and more particularly to a method for manufacturing a thin film transistor having a semiconductor protective film.

近年、基板上に薄膜トランジスタ(以下、TFTとも記す)を形成する技術が大幅に進歩し、特にアクティブマトリクス型の大画面表示装置の駆動素子への応用開発が進められている。現在実用化されているTFTは、半導体材料としてa−Siやpoly−SiといったSi系の無機材料を用いて製造されているが、このような無機材料を用いたTFTの製造においては、真空プロセスや高温プロセスを必要とし、製造コストに大きく影響を及ぼしている。   In recent years, a technique for forming a thin film transistor (hereinafter also referred to as TFT) on a substrate has greatly advanced, and in particular, application development to a drive element of an active matrix type large screen display device has been advanced. TFTs currently in practical use are manufactured using Si-based inorganic materials such as a-Si and poly-Si as semiconductor materials. In manufacturing TFTs using such inorganic materials, a vacuum process is used. And high-temperature processes are required, greatly affecting production costs.

そこで、このような問題に対応する為、近年、有機材料を用いたTFT(以下、有機TFTとも記す)が種々検討されている。有機材料は無機材料に比べ、材料の選択肢が広く、また、有機TFTの製造工程においては、前述の真空プロセス、高温プロセスに代わり、印刷、塗布といった生産性に優れたプロセスが用いられる為、製造コストを抑えることができる。さらに耐熱性の乏しい、例えばプラスティックフィルム基板等の可撓性を有する基板にも形成することができる可能性があり、曲面ディスプレイ等多方面への応用が期待されている。   Therefore, in order to deal with such problems, various TFTs using organic materials (hereinafter also referred to as organic TFTs) have been studied in recent years. Organic materials have a wider choice of materials than inorganic materials, and the manufacturing process of organic TFTs uses processes with excellent productivity such as printing and coating instead of the vacuum process and high temperature process described above. Cost can be reduced. Furthermore, it may be formed on a flexible substrate such as a plastic film substrate having poor heat resistance, and is expected to be applied to various fields such as a curved display.

有機半導体材料の塗布方法としては、有機半導体材料を溶解した溶液(以下、インクとも記す)を直接塗布するインクジェット法、ディスペンサ法等の液滴塗布技術が知られている。これらの技術は、1.真空プロセスが不要、2.材料の浪費がない、3.直接パターニングできる為、フォトリソグラフィー法と比べてエッチング工程が不要、といった利点がある。これにより、製造コストを抑えることができ、多方面で鋭意研究が行われている。   As a method for applying the organic semiconductor material, a droplet coating technique such as an inkjet method or a dispenser method in which a solution (hereinafter also referred to as ink) in which the organic semiconductor material is dissolved is directly applied is known. These techniques are: 1. No vacuum process is required. 2. There is no waste of materials. Since direct patterning can be performed, there is an advantage that an etching process is not required as compared with the photolithography method. As a result, manufacturing costs can be reduced, and extensive research has been conducted.

ところで、このような有機TFTにおいて、優れた電気特性と高い信頼性を得る為には、有機半導体膜を適正な膜厚で所定の位置に精度良く形成する必要がある。しかしながら、有機TFTの有機半導体膜を前述のインクジェット法やディスペンサ法等を用いて形成する際、塗布されたインクが乾燥し固形化するまでに基板の表面状態(撥液性・親液性)や乾燥雰囲気等の影響により濡れ広がり、周縁の不要な領域まで到達する場合がある。この為、パターニング不良や充分な膜厚が得られないといった問題があり、有機TFTの良好な特性が得られないといった問題があった。   By the way, in such an organic TFT, in order to obtain excellent electrical characteristics and high reliability, it is necessary to accurately form an organic semiconductor film at a predetermined position with an appropriate film thickness. However, when the organic semiconductor film of the organic TFT is formed using the above-described inkjet method, dispenser method, or the like, the surface state of the substrate (liquid repellency / lyophilicity) before the applied ink is dried and solidified. In some cases, the wet area spreads due to the influence of a dry atmosphere or the like, and reaches an unnecessary area on the periphery. For this reason, there existed a problem that patterning defect and sufficient film thickness were not obtained, and there existed a problem that the favorable characteristic of organic TFT was not acquired.

そこで、このような問題に対応する為、特許文献1では、液滴を塗布する領域を囲む領域に撥液化処理を施すことで、液滴が塗布領域から外に濡れ広がるのを防止し、塗布領域に付着、固定させる方法が提案されている。   Therefore, in order to cope with such a problem, in Patent Document 1, liquid repellent treatment is performed on a region surrounding a region where a droplet is applied, thereby preventing the droplet from spreading out from the coating region. A method of attaching and fixing to a region has been proposed.

特開2002−124381号公報JP 2002-124381 A

ところで、有機半導体材料は、シリコン等の無機半導体材料と比べて、化学的に不安定な材料であり、可視光、紫外線の照射や、有機溶剤、酸素、水分等との接触によって特性の変化や、性能の劣化が起こる。そこで、有機半導体膜をこのような性能に影響を及ぼす要因から保護する為、遮光性とガスバリア性を備えた保護膜が有機半導体を覆うように成膜されている。   By the way, an organic semiconductor material is a chemically unstable material compared to an inorganic semiconductor material such as silicon, and changes in characteristics due to irradiation with visible light, ultraviolet light, contact with an organic solvent, oxygen, moisture, etc. Degradation of performance occurs. Therefore, in order to protect the organic semiconductor film from such factors affecting the performance, a protective film having a light shielding property and a gas barrier property is formed so as to cover the organic semiconductor.

特許文献1の方法のように、液滴塗布領域を囲むように撥液領域を設けて、液滴を塗布することで、液滴が塗布領域から外に濡れ広がらないようにする技術を、有機TFTのインクの塗布方法へ応用することは検討されている。しかしながら、成膜された有機半導体膜を保護する保護膜を有機半導体膜の上に成膜する方法としては、インクジェット法、ディスペンサ法等の生産性の優れた液滴塗布技術を用いることなく、もっぱら、スピンコート法や真空プロセスを利用した成膜法といった生産性の低い方法が用いられている。これは、保護膜材料溶液が撥液領域に弾かれ有機半導体膜を十分に被覆することができないことによるものである。   As in the method of Patent Document 1, an organic liquid repellent region is provided so as to surround a droplet application region, and a droplet is applied so that the droplet does not spread out from the application region. Application to an ink application method for TFT has been studied. However, as a method for forming a protective film for protecting the formed organic semiconductor film on the organic semiconductor film, a droplet coating technique with excellent productivity such as an inkjet method or a dispenser method is used exclusively. A low productivity method such as a spin coating method or a film forming method using a vacuum process is used. This is because the protective film material solution is repelled in the liquid repellent region and cannot sufficiently cover the organic semiconductor film.

具体的には、図11を用いて説明する。図11(a)〜図11(d)は、撥液領域を設ける従来の方法を用いて有機半導体膜を成膜した後、液滴塗布法を用いて保護膜を成膜した場合の問題を説明する模式図である。尚、各図において上図は断面模式図、下図は平面模式図である。   Specifically, this will be described with reference to FIG. 11 (a) to 11 (d) show problems when an organic semiconductor film is formed using a conventional method for providing a liquid repellent region and then a protective film is formed using a droplet coating method. It is a schematic diagram to explain. In each figure, the upper diagram is a schematic sectional view, and the lower diagram is a schematic plan view.

最初に、下地層LFの上に、インク塗布領域IAを囲むように撥液層CFを形成する(図11(a))。次に、インクIKをインク塗布領域IAに塗布し(図11(b))、乾燥させて有機半導体膜SFを成膜する(図11(c))。その後、有機半導体膜SFの上に、保護膜材料溶液を塗布し保護膜PFを成膜する(図11(d))。   First, a liquid repellent layer CF is formed on the base layer LF so as to surround the ink application region IA (FIG. 11A). Next, the ink IK is applied to the ink application area IA (FIG. 11B) and dried to form the organic semiconductor film SF (FIG. 11C). Thereafter, a protective film material solution is applied on the organic semiconductor film SF to form a protective film PF (FIG. 11D).

図11(d)において、有機半導体膜SFの中央部Aは、保護膜PFに十分覆われているが、周縁部Bは、撥液層CFの影響により保護膜PFの膜厚が薄くなっている。この為、有機半導体膜SFを十分に被覆することができないという問題がある。図11(e)に、図11(d)における周縁部B付近の拡大図を示す。そこで、保護膜PFの膜厚を厚くする為、保護膜材料溶液の量を多くすると、付着した溶液がその場所に留まることができなくなり、撥液層CFから外に流れ出す。その結果、保護膜PFによる被覆が十分に行えなくなり、有機半導体膜SFが劣化し易くなるという問題が生じる。   In FIG. 11D, the central portion A of the organic semiconductor film SF is sufficiently covered with the protective film PF, but the peripheral portion B has a reduced thickness due to the influence of the liquid repellent layer CF. Yes. For this reason, there is a problem that the organic semiconductor film SF cannot be sufficiently covered. FIG.11 (e) shows the enlarged view of the peripheral part B vicinity in FIG.11 (d). Therefore, if the amount of the protective film material solution is increased in order to increase the thickness of the protective film PF, the attached solution cannot remain in that place and flows out of the liquid repellent layer CF. As a result, there is a problem in that the covering with the protective film PF cannot be performed sufficiently and the organic semiconductor film SF is easily deteriorated.

このような理由により、撥液領域を設けて有機半導体膜を成膜した場合は、スピンコート法や真空プロセスを利用した成膜法を用いて保護膜を成膜していた。この為、生産性を損なうという問題があった。   For this reason, when an organic semiconductor film is formed with a liquid repellent region, a protective film is formed using a spin coating method or a film forming method utilizing a vacuum process. For this reason, there was a problem that productivity was impaired.

本発明は、上記課題を鑑みてなされたもので、半導体膜、及び保護膜を適正な膜厚で所定の位置に精度良く形成することができ、且つ、生産性の優れた薄膜トランジスタの製造方法を提供することを目的とする。   The present invention has been made in view of the above problems, and provides a method for manufacturing a thin film transistor that can accurately form a semiconductor film and a protective film at predetermined positions with an appropriate film thickness, and that is excellent in productivity. The purpose is to provide.

上記目的は、下記の1から9の何れか1項に記載の発明によって達成される。   The above object is achieved by the invention described in any one of 1 to 9 below.

1.半導体膜を保護する保護膜を有する薄膜トランジスタの製造方法において、
下地層の表面に、該下地層の表面の所定の領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成する工程と、
前記所定の領域に、前記半導体溶液を塗布し前記半導体膜を成膜する工程と、
前記半導体膜の表面に、保護膜材料溶液を塗布し該半導体膜を覆う前記保護膜を成膜する工程と、を有し、
前記撥液層の表面の撥液性は、面内強度分布を有し、前記所定の領域の近傍で最も高く、
前記保護膜材料溶液の塗布する液量は、前記半導体溶液の塗布する液量よりも多いことを特徴とする薄膜トランジスタの製造方法。
1. In a method for manufacturing a thin film transistor having a protective film for protecting a semiconductor film,
Forming a liquid repellent layer having a higher liquid repellency than the predetermined region on the surface of the base layer so as to surround a predetermined region of the surface of the base layer;
Applying the semiconductor solution to the predetermined region to form the semiconductor film;
Applying a protective film material solution to the surface of the semiconductor film to form the protective film covering the semiconductor film, and
The liquid repellency of the surface of the liquid repellent layer has an in-plane strength distribution and is highest in the vicinity of the predetermined region,
The method for producing a thin film transistor, wherein the amount of liquid applied to the protective film material solution is larger than the amount of liquid applied to the semiconductor solution.

2.前記撥液層は、前記所定の領域の周辺の第1の領域と、該第1の領域を囲む第2の領域の2つの領域からなり、
前記第1の領域の撥液性は、前記第2の領域の撥液性よりも高く、
前記半導体溶液の滴下された液滴の周縁部が、前記所定の領域または前記第1の領域に接し、前記保護膜材料溶液の滴下された液滴の周縁部が、前記第2の領域に接するように、それぞれの溶液の液量を調整することを特徴とする前記1に記載の薄膜トランジスタの製造方法。
2. The liquid repellent layer includes two regions, a first region around the predetermined region and a second region surrounding the first region,
The liquid repellency of the first region is higher than the liquid repellency of the second region,
The peripheral portion of the droplet of the semiconductor solution dropped is in contact with the predetermined region or the first region, and the peripheral portion of the droplet of the protective film material solution is in contact with the second region. As described above, the method for producing a thin film transistor according to 1 above, wherein the amount of each solution is adjusted.

3.前記撥液層は、光の透過率の面内強度分布を有する遮光マスクを用いたフォトリソグラフィー法を用いて形成することを特徴とする前記1または2に記載の薄膜トランジスタの製造方法。   3. 3. The method of manufacturing a thin film transistor according to 1 or 2 above, wherein the liquid repellent layer is formed by a photolithography method using a light shielding mask having an in-plane intensity distribution of light transmittance.

4.前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする前記1から3の何れか1項に記載の薄膜トランジスタの製造方法。   4). 4. The method of manufacturing a thin film transistor according to any one of 1 to 3, wherein the semiconductor solution is a solution in which an organic semiconductor material is dissolved.

5.前記半導体溶液および保護膜材料溶液は、インクジェット法を用いて塗布されることを特徴とする前記1から4の何れか1項に記載の薄膜トランジスタの製造方法。   5. 5. The method of manufacturing a thin film transistor according to any one of 1 to 4, wherein the semiconductor solution and the protective film material solution are applied using an inkjet method.

6.前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極であり、
前記所定の領域は、少なくとも前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする前記1から5の何れか1項に記載の薄膜トランジスタの製造方法。
6). The thin film transistor has a bottom gate bottom contact structure,
The foundation layer is a source electrode and a drain electrode,
6. The method of manufacturing a thin film transistor according to any one of 1 to 5, wherein the predetermined region is at least a channel region between the source electrode and the drain electrode.

7.前記薄膜トランジスタは、ボトムゲートトップコンタクト構造であり、
前記下地層は、ゲート絶縁膜であり、
前記所定の領域は、少なくとも前記ゲート絶縁膜の下層に形成されているゲート電極に対応する領域であることを特徴とする前記1から5の何れか1項に記載の薄膜トランジスタの製造方法。
7). The thin film transistor has a bottom gate top contact structure,
The foundation layer is a gate insulating film;
6. The method of manufacturing a thin film transistor according to any one of 1 to 5, wherein the predetermined region is a region corresponding to at least a gate electrode formed in a lower layer of the gate insulating film.

8.前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極であり、
前記所定の領域は、少なくとも前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする前記1から5の何れか1項に記載の薄膜トランジスタの製造方法。
8). The thin film transistor has a top gate bottom contact structure,
The foundation layer is a source electrode and a drain electrode,
6. The method of manufacturing a thin film transistor according to any one of 1 to 5, wherein the predetermined region is at least a channel region between the source electrode and the drain electrode.

9.前記薄膜トランジスタは、トップゲートトップコンタクト構造であり、
前記下地層は、基板であり、
前記所定の領域は、少なくとも前記基板の上層に形成されるソース電極とドレイン電極の間のチャネル領域に対応する領域であることを特徴とする前記1から5の何れか1項に記載の薄膜トランジスタの製造方法。
9. The thin film transistor has a top gate top contact structure,
The foundation layer is a substrate;
The thin film transistor according to any one of 1 to 5, wherein the predetermined region is a region corresponding to a channel region between at least a source electrode and a drain electrode formed in an upper layer of the substrate. Production method.

本発明によれば、半導体溶液を塗布する領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成したので、半導体溶液の液滴が塗布領域から外に濡れ広がるが防止され、半導体膜を適正な膜厚で所定の位置に精度良く形成することができる。   According to the present invention, since the liquid repellent layer having higher liquid repellency than the predetermined region is formed on the semiconductor solution so as to surround the region to which the semiconductor solution is applied, the droplets of the semiconductor solution are discharged from the application region. It is possible to prevent the semiconductor film from being wet and spread outside, and to form the semiconductor film with a proper film thickness at a predetermined position with high accuracy.

また、撥液層の表面の撥液性に、半導体溶液を塗布する領域の近傍で最も高くなるように面内強度分布を持たせ、且つ、保護膜材料溶液の塗布する液量を、半導体溶液の塗布する液量よりも多くした。これにより、半導体膜を保護する保護膜を成膜する際には、保護膜材料溶液が撥液層の周縁の撥液性の低下した領域まで到達することができるので、保護膜材料溶液が撥液層に弾かれることなく半導体膜を十分に被覆することができる。   Further, the liquid repellency of the surface of the liquid repellent layer has an in-plane strength distribution so as to be the highest in the vicinity of the region where the semiconductor solution is applied, and the amount of liquid applied to the protective film material solution More than the amount of liquid applied. As a result, when forming a protective film for protecting the semiconductor film, the protective film material solution can reach the area of the periphery of the liquid repellent layer where the liquid repellency is reduced, so that the protective film material solution is repellent. The semiconductor film can be sufficiently covered without being repelled by the liquid layer.

さらに、半導体溶液、及び保護膜材料溶液は、例えばインクジェット法に代表される液滴塗布法を用いて塗布するので生産性を高めることができる。   Furthermore, since the semiconductor solution and the protective film material solution are applied using, for example, a droplet coating method typified by an ink jet method, productivity can be improved.

本発明の実施形態に係るTFTの概略構成を示す断面模式図である。It is a cross-sectional schematic diagram which shows schematic structure of TFT which concerns on embodiment of this invention. 本発明の実施形態に係るボトムゲートボトムコンタクト型のTFTの製造工程の一例を示す模式図である。It is a schematic diagram which shows an example of the manufacturing process of the bottom gate bottom contact type TFT which concerns on embodiment of this invention. 本発明の実施形態に係るボトムゲートボトムコンタクト型のTFTの製造工程の別例を示す模式図である。It is a schematic diagram which shows another example of the manufacturing process of the bottom gate bottom contact type TFT which concerns on embodiment of this invention. 本発明の実施形態に係るボトムゲートトップコンタクト型のTFTの製造工程を示す模式図である。It is a schematic diagram showing a manufacturing process of a bottom gate top contact type TFT according to an embodiment of the present invention. 本発明の実施形態に係るトップゲートボトムコンタクト型のTFTの製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the top gate bottom contact type TFT which concerns on embodiment of this invention. 本発明の実施形態に係るトップゲートトップコンタクト型のTFTの製造工程を示す模式図である。It is a schematic diagram which shows the manufacturing process of the top gate top contact type TFT which concerns on embodiment of this invention. 撥液層の撥液性と半導体溶液の液量との関係を説明する断面模式図である。It is a cross-sectional schematic diagram explaining the relationship between the liquid repellency of a liquid repellent layer, and the liquid quantity of a semiconductor solution. 撥液層の撥液性による保護膜材料溶液の付着の態様を説明する断面模式図である。It is a cross-sectional schematic diagram explaining the aspect of adhesion of the protective film material solution by the liquid repellency of the liquid repellent layer. 撥液層の材料がポジ型材料の場合に用いる遮光マスクの構成を示す平面模式図である。It is a plane schematic diagram which shows the structure of the light shielding mask used when the material of a liquid repellent layer is a positive type material. 撥液層の材料がネガ型材料の場合に用いる遮光マスクの構成を示す平面模式図である。It is a plane schematic diagram which shows the structure of the light shielding mask used when the material of a liquid repellent layer is a negative material. 撥液領域を設ける従来の方法を用いて有機半導体膜を成膜した後、液滴塗布法を用いて保護膜を成膜した場合の問題を説明する模式図である。It is a schematic diagram explaining the problem at the time of forming an organic-semiconductor film using the conventional method which provides a liquid repellent area | region, and forming a protective film using the droplet coating method.

以下図面に基づいて、本発明に係るTFTの製造方法の実施の形態を説明する。尚、本発明を図示の実施の形態に基づいて説明するが、本発明は該実施の形態に限られない。   Embodiments of a method for manufacturing a TFT according to the present invention will be described below with reference to the drawings. In addition, although this invention is demonstrated based on embodiment of illustration, this invention is not limited to this embodiment.

最初に本発明に係るTFTの概略構成を図1を用いて説明する。図1(a)は、ボトムゲートボトムコンタクト型TFT1、図1(b)は、ボトムゲートトップコンタクト型TFT1、図1(c)は、トップゲートボトムコンタクト型TFT1、図1(d)は、トップゲートトップコンタクト型TFT1の概略構成を示す断面模式図である。   First, a schematic configuration of a TFT according to the present invention will be described with reference to FIG. 1A is a bottom gate bottom contact TFT 1, FIG. 1B is a bottom gate top contact TFT 1, FIG. 1C is a top gate bottom contact TFT 1, and FIG. 2 is a schematic cross-sectional view showing a schematic configuration of a gate top contact type TFT1. FIG.

TFT1は、図1(a)〜図1(d)に示すように、基板P、ゲート電極G、ゲート絶縁膜IF、ソース電極S、ドレイン電極D、半導体膜SF、保護膜PF、及び撥液層CF等から構成される。尚、図1(c)に示すトップゲートボトムコンタクト型TFT1、及び図1(d)に示すトップゲートトップコンタクト型TFT1の場合は、ゲート絶縁膜IFが保護膜PFとして機能する。   As shown in FIGS. 1A to 1D, the TFT 1 includes a substrate P, a gate electrode G, a gate insulating film IF, a source electrode S, a drain electrode D, a semiconductor film SF, a protective film PF, and a liquid repellent. It is composed of a layer CF or the like. In the case of the top gate / bottom contact TFT 1 shown in FIG. 1C and the top gate / top contact TFT 1 shown in FIG. 1D, the gate insulating film IF functions as the protective film PF.

基板Pの材料としては、ポリイミドやポリアミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ガラス等を用いることができる。   As a material of the substrate P, polyimide, polyamide, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), glass, or the like can be used.

ゲート電極Gの形成方法としては、基板Pの上にスパッタ法、蒸着等を用いてゲート電極材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。また、マスク蒸着法を用いて形成することもできる。ゲート電極Gの材料としては、Al、Au、Ag、Pt、Pd、Cu、Cr、Mo、In、Zn、Mg等やこれらを含む合金または酸化物等、またはカーボンナノチューブ等の有機導電体等を用いることができる。   The gate electrode G can be formed by forming a gate electrode material on the substrate P using a sputtering method, vapor deposition, or the like, and then patterning using a photolithography method. Moreover, it can also form using a mask vapor deposition method. As the material of the gate electrode G, Al, Au, Ag, Pt, Pd, Cu, Cr, Mo, In, Zn, Mg, etc., alloys or oxides containing these, or organic conductors such as carbon nanotubes, etc. Can be used.

ゲート絶縁膜IFの成膜方法としては、スパッタ法、蒸着、CVD法、スピンコート法、インクジェット法等を用いることができる。ゲート絶縁膜IFの材料としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン等の無機酸化物や、窒化ケイ素、窒化アルミニウム等の無機窒化物を用いることができる。あるいは、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、アクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、シアノエチルプルラン等の有機化合物等も用いることができる。   As a method for forming the gate insulating film IF, sputtering, vapor deposition, CVD, spin coating, ink jet, or the like can be used. As a material of the gate insulating film IF, inorganic oxides such as silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide, and inorganic nitrides such as silicon nitride and aluminum nitride can be used. Or, polyimide, polyamide, polyester, polyacrylate, photo-curing polymer of photo radical polymerization, photo cation polymerization, copolymer containing acrylonitrile component, organic compound such as polyvinyl phenol, polyvinyl alcohol, novolac resin, cyanoethyl pullulan Etc. can also be used.

ソース電極S・ドレイン電極Dの形成方法としては、ゲート電極Gの形成方法と同様に、フォトリソグラフィー法や、種々の印刷法や液滴塗布法等を用いて形成することができる。ソース電極S・ドレイン電極Dの電極材料としては、ゲート電極Gの場合と同様の電極材料を用いることができる。   As a method for forming the source electrode S / drain electrode D, similarly to the method for forming the gate electrode G, it can be formed by using a photolithography method, various printing methods, a droplet coating method, or the like. As the electrode material of the source electrode S / drain electrode D, the same electrode material as that of the gate electrode G can be used.

撥液層CFの形成方法としては、スピンコート法等を用いて撥液層材料を成膜した後、フォトリソグラフィー法を用いてパターニングすることで形成することができる。撥液層CFの材料としては、感光性バンク剤等を用いることができる。撥液層CFは、後述のように、下地層(ソース電極S・ドレイン電極D、またはゲート絶縁膜IF、または基板P)の表面の半導体溶液(インクIK)が塗布される領域(インク塗布領域IA)を囲むように、形成する。尚、撥液層CFは、光の透過率の面内強度分布を有する後述の遮光マスクMを用いたフォトリソグラフィー法により形成することで、撥液層CFの表面の撥液性に、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)の近傍で最も高くなるように面内強度分布を持たせる。   The liquid repellent layer CF can be formed by forming a liquid repellent layer material using a spin coat method or the like and then patterning using a photolithography method. As the material of the liquid repellent layer CF, a photosensitive bank agent or the like can be used. As will be described later, the liquid repellent layer CF is a region (ink application region) to which the semiconductor solution (ink IK) on the surface of the base layer (source electrode S / drain electrode D, gate insulating film IF, or substrate P) is applied. IA) is formed so as to surround it. The liquid repellent layer CF is formed by a photolithography method using a light shielding mask M, which will be described later, having an in-plane intensity distribution of light transmittance, so that the liquid repellency on the surface of the liquid repellent layer CF is improved. An in-plane intensity distribution is provided so as to be the highest in the vicinity of an area (ink application area IA) to which (ink IK) is applied.

半導体膜SFの成膜方法としては、インクジェット法を用いることができる。半導体膜SFの材料としては、多環芳香族化合物や共役系高分子等を用いることができるが、特に限定されない。高分子材料、オリゴマー、低分子材料でもよく、塗布後に分子が分子間相互作用により規則正しく配列し結晶となるものが特に好ましい。ペンタセン、ポルフィリン、フタロシアニン、オリゴチオフェン、オリゴフェニレン、ポリチオフェン、ポリフェニレン、及びこれら誘導体などを用いることができる。具体的には、ペンタセン、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン、テトラベンゾポルフィリン、ポリ(3−ヘキシルチオフェン)等を用いることができる。   As a method for forming the semiconductor film SF, an inkjet method can be used. The material of the semiconductor film SF can be a polycyclic aromatic compound, a conjugated polymer, or the like, but is not particularly limited. A polymer material, an oligomer, or a low-molecular material may be used, and a material in which molecules are regularly arranged and formed into crystals by intermolecular interaction after coating is particularly preferable. Pentacene, porphyrin, phthalocyanine, oligothiophene, oligophenylene, polythiophene, polyphenylene, and derivatives thereof can be used. Specifically, pentacene, 6,13-bis (triisopropylsilylethynyl) pentacene, tetrabenzoporphyrin, poly (3-hexylthiophene), or the like can be used.

保護膜PFの成膜方法としては、インクジェット法を用いることができる。保護膜PFの材料としては、ポリビニルアルコール、メタクリル酸2−ヒドロキシエチル(HEMA)、アクリル酸、アクリルアミド等を用いることができる。   As a method for forming the protective film PF, an inkjet method can be used. As a material for the protective film PF, polyvinyl alcohol, 2-hydroxyethyl methacrylate (HEMA), acrylic acid, acrylamide, or the like can be used.

このような構成のTFT1において、本発明は、半導体膜SFを適正な膜厚で所定の位置に精度良く形成する為に、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)を囲むように、インクIKに対しインク塗布領域IAよりも高い撥液性を有する撥液層CFを形成する。そして、保護膜材料溶液が撥液層CFに弾かれることなく半導体膜SFを十分に被覆することができるように、撥液層CFの表面の撥液性に、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)の近傍で最も高くなるように面内強度分布を持たせ、且つ、保護膜材料溶液の塗布する液量を、半導体溶液(インクIK)の塗布する液量よりも多くするものである。以下にその詳細を説明する。   In the TFT 1 having such a configuration, the present invention surrounds an area (ink application area IA) to which the semiconductor solution (ink IK) is applied in order to accurately form the semiconductor film SF at a predetermined position with an appropriate film thickness. Thus, the liquid repellent layer CF having higher liquid repellency than the ink application area IA is formed on the ink IK. Then, the semiconductor solution (ink IK) is applied to the liquid repellency of the surface of the liquid repellent layer CF so that the protective film material solution can be sufficiently covered without being repelled by the liquid repellent layer CF. The in-plane strength distribution so as to be the highest in the vicinity of the area to be applied (ink application area IA), and the amount of liquid applied to the protective film material solution is greater than the amount of liquid applied to the semiconductor solution (ink IK) To do more. Details will be described below.

最初に、インクIKをインク塗布領域IAに塗布する際の、撥液層CFの撥液性とインクIKの液量との関係を図7を用いて説明する。撥液層CFの撥液性が低い場合、図7(a1)〜図7(a3)に示すように、インクIKの塗布量を増やしていくと、比較的少ない量の段階で、インクIKがインク塗布領域IAからはみ出してしまう。撥液性が低い状態でインク塗布領域IAからはみ出さないようにインクIKの塗布量を少なくすると、インクIKに含まれている半導体材料成分は高々数%しかないので、乾燥後形成される半導体膜SFの膜厚が薄くなり、所望の電気特性が得られなくなる。一方、インクIKの塗布量を多くし、インク塗布領域IAからはみ出してしまうと、乾燥後に、必ずしもインク塗布領域IA内に半導体膜SFが形成されるとは限らず、電流リークの原因となる場合がある。この為、撥液層CFの撥液性をインク塗布領域IAよりも高くする必要がある。撥液層CFの撥液性が高い場合は、図7(b1)〜図7(b3)に示すように、インクIKの塗布量を多くしてもインク塗布領域IAからインクIKがみ出さないので、乾燥後に所望の膜厚の半導体膜SFを得ることがき、且つ、半導体膜SFはインク塗布領域IA内に形成されるので、電流リークを防止することができる。   First, the relationship between the liquid repellency of the liquid repellent layer CF and the liquid amount of the ink IK when the ink IK is applied to the ink application area IA will be described with reference to FIG. When the liquid repellency of the liquid repellent layer CF is low, as shown in FIGS. 7 (a1) to 7 (a3), as the amount of ink IK applied is increased, the ink IK is removed at a relatively small amount. It protrudes from the ink application area IA. If the amount of ink IK applied is reduced so that it does not protrude from the ink application area IA in a state of low liquid repellency, the semiconductor material component contained in the ink IK is only a few percent at most. The film SF becomes thin and desired electrical characteristics cannot be obtained. On the other hand, if the amount of ink IK applied is increased and the ink IK protrudes from the ink application area IA, the semiconductor film SF is not necessarily formed in the ink application area IA after drying, which may cause current leakage. There is. For this reason, the liquid repellency of the liquid repellent layer CF needs to be higher than that of the ink application area IA. When the liquid repellency of the liquid repellent layer CF is high, as shown in FIGS. 7B1 to 7B3, the ink IK does not protrude from the ink application area IA even if the application amount of the ink IK is increased. Therefore, the semiconductor film SF having a desired film thickness can be obtained after drying, and since the semiconductor film SF is formed in the ink application region IA, current leakage can be prevented.

次に、保護膜材料溶液を半導体膜SFを十分覆うように塗布する際の、撥液層CFの撥液性と保護膜材料溶液の液量との関係を図8を用いて説明する。撥液層CFの撥液性が高い場合、図8(a)に示すように、半導体膜SFの側壁付近の保護膜材料溶液の厚みが薄くなる。この状態で保護膜材料溶液を乾燥させる等して保護膜PFを形成すると、半導体膜SFの側壁付近の保護膜PFの膜厚が薄くなり、保護性能が低下する。一方、保護膜材料溶液の塗布量を多くすると、半導体膜SFの側壁付近の保護膜PFの膜厚も厚くなる為、保護性能は向上するが、保護膜PFの、下地層LFの垂直方向の膜厚も厚くなる為、余分な後処理工程を要することになる。例えば、作成したTFT1の上に表示素子を積層し表示パネルを製作する場合、TFT1の表面の保護膜PFによる凹凸を平滑化する為の工程を要する等。この為、保護膜材料溶液を塗布する際には、撥液層CFの、保護膜溶液液滴の周縁部が触れる部分の撥液性はあまり高くない方がよい。   Next, the relationship between the liquid repellency of the liquid repellent layer CF and the liquid amount of the protective film material solution when the protective film material solution is applied so as to sufficiently cover the semiconductor film SF will be described with reference to FIG. When the liquid repellency of the liquid repellent layer CF is high, as shown in FIG. 8A, the thickness of the protective film material solution near the side wall of the semiconductor film SF is reduced. When the protective film PF is formed by drying the protective film material solution in this state, the thickness of the protective film PF in the vicinity of the side wall of the semiconductor film SF becomes thin, and the protective performance is deteriorated. On the other hand, when the application amount of the protective film material solution is increased, the protective film PF near the side wall of the semiconductor film SF is also thickened, so that the protective performance is improved. However, the protective film PF is perpendicular to the underlying layer LF. Since the film thickness increases, an extra post-processing step is required. For example, when a display panel is manufactured by laminating a display element on the created TFT 1, a process for smoothing irregularities due to the protective film PF on the surface of the TFT 1 is required. For this reason, when the protective film material solution is applied, it is preferable that the liquid repellency of the portion of the liquid repellent layer CF touched by the peripheral edge of the protective film solution droplet is not so high.

そこで、本発明においては、撥液層CFの撥液性を、撥液層CFのインク塗布領域IAの近傍で高くし、インク塗布領域IAから離れた場所では低くする。そして、インクIKの塗布量を、インク塗布領域IAからはみ出さない量とし、保護膜材料溶液の塗布量を、保護膜材料溶液の液滴の周縁部が撥液性の低くなったところまで達するぐらいの量とすることとした。こうすることで図8(b)に示すように、半導体膜SFを十分覆うような形状に保護膜材料溶液を塗布することができる。   Therefore, in the present invention, the liquid repellency of the liquid repellent layer CF is increased in the vicinity of the ink application area IA of the liquid repellent layer CF, and is decreased in a place away from the ink application area IA. Then, the application amount of the ink IK is set to an amount that does not protrude from the ink application area IA, and the application amount of the protective film material solution reaches a point where the peripheral edge of the droplet of the protective film material solution has become low in liquid repellency. We decided to make it about the amount. By doing so, as shown in FIG. 8B, the protective film material solution can be applied in a shape that sufficiently covers the semiconductor film SF.

ここで、撥液層CFを形成する際に用いる遮光マスクについて図9、図10を用いて説明する。   Here, a light shielding mask used when forming the liquid repellent layer CF will be described with reference to FIGS.

最初に、撥液層CFの材料として、ポジ型感光性材料を用いた場合の遮光マスクMの構成を図9を用いて説明する。図9(a)は、遮光マスクの一例を示す平面模式図、図9(b)は、遮光マスクの別例を示す平面模式図である。   First, the configuration of the light shielding mask M when a positive photosensitive material is used as the material of the liquid repellent layer CF will be described with reference to FIG. FIG. 9A is a schematic plan view showing an example of the light shielding mask, and FIG. 9B is a schematic plan view showing another example of the light shielding mask.

図9(a)に示す遮光マスクM1は、中央部の透過率が略100%の領域Mo、領域Moの周辺の透過率の低い(例えば、0%)の第1の領域Ma、及び第1の領域を囲む透過率の高い(例えば、20%)の第2の領域Mbから構成される。   The light shielding mask M1 shown in FIG. 9A includes a region Mo having a transmittance of about 100% at the center, a first region Ma having a low transmittance (for example, 0%) around the region Mo, and a first region Ma. The second region Mb having a high transmittance (for example, 20%) surrounding the region is formed.

遮光マスクM1の領域Moに対応して露光されるポジ型感光性材料の領域には、撥液層CFが形成されず、インク塗布領域IAとなる。   In the region of the positive photosensitive material exposed corresponding to the region Mo of the light shielding mask M1, the liquid repellent layer CF is not formed and becomes the ink application region IA.

遮光マスクM1の第1の領域Maに対応して露光されるポジ型感光性材料の領域には、撥液性の高い撥液層CFが形成され、後述の第1の領域CFaとなる。   A liquid repellent layer CF having high liquid repellency is formed in a region of the positive photosensitive material exposed corresponding to the first region Ma of the light shielding mask M1, and becomes a first region CFa described later.

遮光マスクM1の第2の領域Mbに対応して露光されるポジ型感光性材料の領域には、撥液性の低い撥液層CFが形成され、後述の第2の領域CFbとなる。   A liquid repellent layer CF having low liquid repellency is formed in a region of the positive photosensitive material exposed corresponding to the second region Mb of the light shielding mask M1, and becomes a second region CFb described later.

また、遮光マスクMは、図9(b)に示す遮光マスクM2のように、中央部の領域Moの近傍の領域の透過率が最も低く、周縁に向けて透過率が段階的に上昇するような構成としてもよい。   Further, the light shielding mask M, like the light shielding mask M2 shown in FIG. 9B, has the lowest transmittance in the region near the central region Mo, and the transmittance gradually increases toward the periphery. It is good also as a simple structure.

次に、撥液層CFの材料として、ネガ型感光性材料を用いた場合の遮光マスクMの構成を図10を用いて説明する。図10(a)は、遮光マスクの一例を示す平面模式図、図10(b)は、遮光マスクの別例を示す平面模式図である。   Next, the configuration of the light shielding mask M when a negative photosensitive material is used as the material of the liquid repellent layer CF will be described with reference to FIG. FIG. 10A is a schematic plan view showing an example of a light shielding mask, and FIG. 10B is a schematic plan view showing another example of the light shielding mask.

図10(a)に示す遮光マスクM3は、中央部の透過率が略0%の領域Mo、領域Moの周辺の透過率の高い(例えば、90%)の第1の領域Ma、及び第1の領域を囲む透過率の低い(例えば、50%)の第2の領域Mbから構成される。   The light shielding mask M3 shown in FIG. 10A has a region Mo having a transmittance of about 0% at the center, a first region Ma having a high transmittance around the region Mo (for example, 90%), and a first region Ma. The second region Mb having a low transmittance (for example, 50%) surrounding the region is formed.

遮光マスクM3の領域Moに対応して露光されるネガ型感光性材料の領域には、撥液層CFが形成されず、インク塗布領域IAとなる。   In the area of the negative photosensitive material exposed corresponding to the area Mo of the light shielding mask M3, the liquid repellent layer CF is not formed and becomes the ink application area IA.

遮光マスクM3の第1の領域Maに対応して露光されるネガ型感光性材料の領域には、撥液性の高い撥液層CFが形成され、後述の第1の領域CFaとなる。   A liquid repellent layer CF having high liquid repellency is formed in a region of the negative photosensitive material exposed corresponding to the first region Ma of the light shielding mask M3, and becomes a first region CFa described later.

遮光マスクM3の第2の領域Mbに対応して露光されるネガ型感光性材料の領域には、撥液性の低い撥液層CFが形成され、後述の第2の領域CFbとなる。   A liquid repellent layer CF having a low liquid repellency is formed in a region of the negative photosensitive material exposed corresponding to the second region Mb of the light shielding mask M3, and becomes a second region CFb described later.

また、遮光マスクMは、図10(b)に示す遮光マスクM4のように、中央部の領域Moの近傍の領域の透過率が最も高く、周縁に向けて透過率が段階的に低下するような構成としてもよい。   Further, the light shielding mask M has the highest transmittance in a region in the vicinity of the central region Mo as in the light shielding mask M4 shown in FIG. 10B, and the transmittance gradually decreases toward the periphery. It is good also as a simple structure.

尚、以下の実施例では、撥液層CFの形成に、ポジ型の感光性撥液材料を用いたものであるが、ネガ型であっても同様の効果を得ることができる。   In the following examples, a positive photosensitive liquid repellent material is used to form the liquid repellent layer CF. However, the same effect can be obtained even with a negative type.

(実施例1−1)
本発明の実施形態に係るボトムゲートボトムコンタクト型のTFT1の製造方法の実施例の一例を図2を用いて説明する。図2(a)〜図2(g)は、本発明の実施形態に係るボトムゲートボトムコンタクト型のTFT1の製造工程の一例を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
(Example 1-1)
An example of the manufacturing method of the bottom gate bottom contact type TFT 1 according to the embodiment of the present invention will be described with reference to FIG. FIG. 2A to FIG. 2G are schematic views showing an example of a manufacturing process of the bottom gate bottom contact type TFT 1 according to the embodiment of the present invention. In each figure, the upper figure is a schematic sectional view and the lower figure is a schematic plan view.

最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Gを形成した(図2(a))。   First, glass was used as the substrate P, and a Cr film was formed thereon with a thickness of 50 nm using a sputtering method, and then patterned using a photolithography method to form a gate electrode G (FIG. 2A). ).

次に、TEOS・CVD法を用い、SiO膜を成膜し厚み500nmのゲート絶縁膜IFを形成した(図2(b))。 Next, a SiO 2 film was formed using a TEOS • CVD method to form a gate insulating film IF having a thickness of 500 nm (FIG. 2B).

次に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしソース電極S・ドレイン電極Dを形成した(図2(c))。   Next, after forming a Cr film with a thickness of 5 nm and an Au film with a thickness of 50 nm by sputtering, patterning was performed using photolithography to form a source electrode S and a drain electrode D (FIG. 2C).

次に、ポジ型感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図2(d))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。また、露光には、図9(b)に示した遮光マスクM2を用い、撥液層CFの撥液性は、インク塗布領域IAの近傍が最も高く、周縁に向けて段階的に低下するようにした。   Next, after applying a positive photosensitive bank agent NPAR-502 (manufactured by Nissan Chemical Co., Ltd.) using a spin coat, patterning was performed using a photolithography method to form a liquid repellent layer CF (FIG. 2D). ). At this time, the liquid repellent layer CF was formed so as to surround the channel region between the source electrode S and the drain electrode D. Further, the light shielding mask M2 shown in FIG. 9B is used for the exposure, and the liquid repellency of the liquid repellent layer CF is highest in the vicinity of the ink application area IA, and gradually decreases toward the periphery. I made it.

次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域(インク塗布領域IA)に塗布し(図2(e))、乾燥させて半導体膜SFを形成した(図2(f))。   Next, a solution (ink IK) in which 6,13-bistriethylsilylethynylpentacene is dissolved in tetrahydronaphthalene is applied to an area (ink application area IA) surrounded by the liquid repellent layer CF by using an inkjet method (FIG. 2 (e)) and dried to form a semiconductor film SF (FIG. 2F).

次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図2(g))。   Next, an aqueous polyvinyl alcohol solution was applied onto the semiconductor film SF using an ink jet method and dried to form a protective film PF, thereby completing the TFT 1 (FIG. 2G).

このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例1−2)
本発明の実施形態に係るボトムゲートボトムコンタクト型のTFT1の製造方法の実施例の別例を図3を用いて説明する。図3(a)〜図3(g)は、本発明の実施形態に係るボトムゲートボトムコンタクト型のTFT1の製造工程の別例を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
When the TFT 1 thus completed is observed with an optical microscope and an AFM (manufactured by Keyence Corporation), it is found that the semiconductor film SF and the protective film PF are accurately formed at predetermined positions with appropriate film thicknesses. It could be confirmed.
(Example 1-2)
Another example of the manufacturing method of the bottom gate bottom contact type TFT 1 according to the embodiment of the present invention will be described with reference to FIG. FIG. 3A to FIG. 3G are schematic views showing another example of the manufacturing process of the bottom gate bottom contact type TFT 1 according to the embodiment of the present invention. In each figure, the upper figure is a schematic sectional view and the lower figure is a schematic plan view.

最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Gを形成した(図3(a))。   First, glass was used as the substrate P, and a Cr film was formed thereon with a thickness of 50 nm using a sputtering method, followed by patterning using a photolithography method to form a gate electrode G (FIG. 3A). ).

次に、スピンコート法を用い、感光性アクリレート材料であるオプトマーPC403を成膜し厚み500nmのゲート絶縁膜IFを形成した(図3(b))。   Next, using a spin coating method, an optomer PC403, which is a photosensitive acrylate material, was formed to form a gate insulating film IF having a thickness of 500 nm (FIG. 3B).

次に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしソース電極S・ドレイン電極Dを形成した(図3(c))。   Next, after forming a Cr film with a thickness of 5 nm and an Au film with a thickness of 50 nm by sputtering, patterning was performed by using a photolithography method to form a source electrode S and a drain electrode D (FIG. 3C).

次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図3(d))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。また、露光には、図9(a)に示した遮光マスクM1を用い、撥液層CFの撥液性は、インク塗布領域IAの近傍の第1の領域CFaが、その周辺の第2の領域CFbよりも高くなるようにした。   Next, a photosensitive bank agent NPAR-502 (manufactured by Nissan Chemical Industries, Ltd.) was applied using a spin coat, and then patterned using a photolithography method to form a liquid repellent layer CF (FIG. 3D). At this time, the liquid repellent layer CF was formed so as to surround the channel region between the source electrode S and the drain electrode D. Further, the light shielding mask M1 shown in FIG. 9A is used for the exposure, and the liquid repellency of the liquid repellent layer CF is such that the first region CFa in the vicinity of the ink application region IA is the second region around the first region CFa. It was made higher than the region CFb.

次に、テトラベンゾポルフィリン前駆体溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域(インク塗布領域IA)に塗布し(図3(e))、加熱焼成して半導体膜SFを形成した(図3(f))。   Next, a tetrabenzoporphyrin precursor solution (ink IK) is applied to an area (ink application area IA) surrounded by the liquid repellent layer CF by using an ink jet method (FIG. 3 (e)), and heated and fired. A semiconductor film SF was formed (FIG. 3F).

次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図3(g))。この時、ポリビニルアルコール水溶液の付着液滴の周縁部が撥液層CFの、撥液性の低い第2の領域CFbに接触するように液滴量を調整した。   Next, an aqueous polyvinyl alcohol solution was applied onto the semiconductor film SF using an ink jet method and dried to form a protective film PF, thereby completing the TFT 1 (FIG. 3G). At this time, the droplet amount was adjusted so that the peripheral portion of the adhered droplet of the polyvinyl alcohol aqueous solution was in contact with the second region CFb of the liquid repellent layer CF having low liquid repellency.

このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例2)
本発明の実施形態に係るボトムゲートトップコンタクト型のTFT1の製造方法の実施例を図4を用いて説明する。図4(a)〜図4(g)は、本発明の実施形態に係るボトムゲートトップコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
The TFT 1 thus completed was observed with an optical microscope and an AFM (manufactured by Keyence Corporation). As in the case of Example 1, the semiconductor film SF and the protective film PF were at appropriate positions with appropriate film thicknesses. It was confirmed that it was formed accurately.
(Example 2)
An example of the manufacturing method of the bottom gate top contact type TFT 1 according to the embodiment of the present invention will be described with reference to FIG. FIG. 4A to FIG. 4G are schematic views showing a manufacturing process of the bottom gate top contact type TFT 1 according to the embodiment of the present invention. In each figure, the upper figure is a schematic sectional view and the lower figure is a schematic plan view.

最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしゲート電極Gを形成した(図4(a))。   First, glass was used as the substrate P, and a Cr film was formed thereon with a thickness of 50 nm by sputtering, and then patterned by photolithography to form the gate electrode G (FIG. 4A). ).

次に、スピンコート法を用い、感光性アクリレート材料であるオプトマーPC403を成膜し厚み500nmのゲート絶縁膜IFを形成した(図4(b))。   Next, using a spin coating method, an optomer PC403, which is a photosensitive acrylate material, was formed to form a gate insulating film IF having a thickness of 500 nm (FIG. 4B).

次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図4(c))。この時、撥液層CFは、下層に形成されているゲート電極Gに対応する領域を囲むように形成した。また、露光には、図9(a)に示した遮光マスクM1を用い、撥液層CFの撥液性は、インク塗布領域IAの近傍の第1の領域CFaが、その周辺の第2の領域CFbよりも高くなるようにした。   Next, a photosensitive bank agent NPAR-502 (manufactured by Nissan Chemical Industries, Ltd.) was applied using a spin coat, followed by patterning using a photolithography method to form a liquid repellent layer CF (FIG. 4C). At this time, the liquid repellent layer CF was formed so as to surround a region corresponding to the gate electrode G formed in the lower layer. Further, the light shielding mask M1 shown in FIG. 9A is used for the exposure, and the liquid repellency of the liquid repellent layer CF is such that the first region CFa in the vicinity of the ink application region IA is the second region around the first region CFa. It was made higher than the region CFb.

次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域(インク塗布領域IA)に塗布し(図4(d))、乾燥させて半導体膜SFを形成した(図4(e))。   Next, a solution (ink IK) in which 6,13-bistriethylsilylethynylpentacene is dissolved in tetrahydronaphthalene is applied to an area (ink application area IA) surrounded by the liquid repellent layer CF by using an inkjet method (FIG. 4 (d)) and dried to form the semiconductor film SF (FIG. 4E).

次に、マスク蒸着法を用いてCr膜を厚み5nm、Au膜を50nmで成膜しソース電極S・ドレイン電極Dを形成した(図4(f))。   Next, using a mask vapor deposition method, a Cr film was formed with a thickness of 5 nm and an Au film was formed with a thickness of 50 nm to form a source electrode S and a drain electrode D (FIG. 4F).

次に、ポリビニルアルコール水溶液をインクジェット法を用いて半導体膜SFの上に塗布、乾燥させて、保護膜PFを形成し、TFT1を完成させた(図4(g))。この時、ポリビニルアルコール水溶液の付着液滴の周縁部が撥液層CFの、撥液性の低い第2の領域CFbに接触するように液滴量を調整した。   Next, an aqueous polyvinyl alcohol solution was applied onto the semiconductor film SF using an ink jet method and dried to form a protective film PF, thereby completing the TFT 1 (FIG. 4G). At this time, the droplet amount was adjusted so that the peripheral portion of the adhered droplet of the polyvinyl alcohol aqueous solution was in contact with the second region CFb of the liquid repellent layer CF having low liquid repellency.

このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例3)
本発明の実施形態に係るトップゲートボトムコンタクト型のTFT1の製造方法の実施例を図5を用いて説明する。図5(a)〜図5(f)は、本発明の実施形態に係るトップゲートボトムコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
The TFT 1 thus completed was observed with an optical microscope and an AFM (manufactured by Keyence Corporation). As in the case of Example 1, the semiconductor film SF and the protective film PF were at appropriate positions with appropriate film thicknesses. It was confirmed that it was formed accurately.
(Example 3)
An example of a manufacturing method of the top gate / bottom contact type TFT 1 according to the embodiment of the present invention will be described with reference to FIGS. FIG. 5A to FIG. 5F are schematic views showing a manufacturing process of the top gate bottom contact type TFT 1 according to the embodiment of the present invention. In each figure, the upper figure is a schematic sectional view and the lower figure is a schematic plan view.

最初に、基板Pとしてガラスを用い、その上に、スパッタ法を用いてCr膜を厚み5nm、Au膜を50nmで成膜した後、フォトリソグラフィー法を用いてパターニングしソース電極S・ドレイン電極Dを形成した(図5(a))。   First, glass is used as the substrate P, and a Cr film is formed thereon with a thickness of 5 nm and an Au film is formed with a thickness of 50 nm using a sputtering method, followed by patterning using a photolithography method to form a source electrode S / drain electrode D. Was formed (FIG. 5A).

次に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図5(b))。この時、撥液層CFは、ソース電極S・ドレイン電極Dの間のチャネル領域を囲むように形成した。また、露光には、図9(a)に示した遮光マスクM1を用い、撥液層CFの撥液性は、インク塗布領域IAの近傍の第1の領域CFaが、その周辺の第2の領域CFbよりも高くなるようにした。   Next, a photosensitive bank agent NPAR-502 (manufactured by Nissan Chemical Industries, Ltd.) was applied using a spin coat, followed by patterning using a photolithography method to form a liquid repellent layer CF (FIG. 5B). At this time, the liquid repellent layer CF was formed so as to surround the channel region between the source electrode S and the drain electrode D. Further, the light shielding mask M1 shown in FIG. 9A is used for the exposure, and the liquid repellency of the liquid repellent layer CF is that the first region CFa in the vicinity of the ink application region IA is the second region around the first region CFa. It was made higher than the region CFb.

次に、6,13−ビストリエチルシリルエチニルペンタセンをテトラヒドロナフタレンに溶解した溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域(インク塗布領域IA)に塗布し(図5(c))、乾燥させて半導体膜SFを形成した(図5(d))。   Next, a solution (ink IK) in which 6,13-bistriethylsilylethynylpentacene is dissolved in tetrahydronaphthalene is applied to an area (ink application area IA) surrounded by the liquid repellent layer CF by using an inkjet method (FIG. 5 (c)) and dried to form the semiconductor film SF (FIG. 5D).

次に、インクジェット法を用い、感光性アクリレート材料であるオプトマーPC403を半導体膜SFの表面に塗布、加熱しゲート絶縁膜IFを形成した(図5(e))。この時、オプトマーPC403の付着液滴の周縁部が撥液層CFの、撥液性の低い第2の領域CFbに接触するように液滴量を調整した。尚、この場合は、ゲート絶縁膜IFが保護膜PFを兼ねている。   Next, using an inkjet method, optomer PC403, which is a photosensitive acrylate material, was applied to the surface of the semiconductor film SF and heated to form the gate insulating film IF (FIG. 5E). At this time, the droplet amount was adjusted so that the peripheral portion of the droplet adhered to the optomer PC 403 was in contact with the second region CFb of the liquid repellent layer CF having low liquid repellency. In this case, the gate insulating film IF also serves as the protective film PF.

次に、マスク蒸着法を用いてCr膜を厚み50nmで形成し、ゲート電極Gを形成し、TFT1を完成させた(図5(f))。   Next, a Cr film was formed with a thickness of 50 nm by using a mask vapor deposition method, a gate electrode G was formed, and the TFT 1 was completed (FIG. 5F).

このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。
(実施例4)
本発明の実施形態に係るトップゲートトップコンタクト型のTFT1の製造方法の実施例を図6を用いて説明する。図6(a)〜図6(f)は、本発明の実施形態に係るトップゲートトップコンタクト型のTFT1の製造工程を示す模式図である。尚、各図において、上図は断面模式図、下図は平面模式図である。
The TFT 1 thus completed was observed with an optical microscope and an AFM (manufactured by Keyence Corporation). As in the case of Example 1, the semiconductor film SF and the protective film PF were at appropriate positions with appropriate film thicknesses. It was confirmed that it was formed accurately.
Example 4
An example of the manufacturing method of the top gate top contact type TFT 1 according to the embodiment of the present invention will be described with reference to FIG. FIG. 6A to FIG. 6F are schematic views showing the manufacturing process of the top gate top contact type TFT 1 according to the embodiment of the present invention. In each figure, the upper figure is a schematic sectional view and the lower figure is a schematic plan view.

最初に、基板Pとしてガラスを用い、その上に、感光性バンク剤NPAR−502(日産化学社製)をスピンコートを用いて塗布した後、フォトリソグラフィー法を用いてパターニングし、撥液層CFを形成した(図6(a))。この時、撥液層CFは、後工程で基板Pの上層に形成されるソース電極S・ドレイン電極Dの間のチャネル領域に対応する領域を囲むように形成した。また、露光には、図9(a)に示した遮光マスクM1を用い、撥液層CFの撥液性は、インク塗布領域IAの近傍の第1の領域CFaが、その周辺の第2の領域CFbよりも高くなるようにした。   First, glass is used as the substrate P, and a photosensitive bank agent NPAR-502 (manufactured by Nissan Chemical Co., Ltd.) is applied thereon using a spin coat, and then patterned using a photolithography method to form a liquid repellent layer CF. Was formed (FIG. 6A). At this time, the liquid repellent layer CF was formed so as to surround a region corresponding to a channel region between the source electrode S and the drain electrode D formed in an upper layer of the substrate P in a later step. Further, the light shielding mask M1 shown in FIG. 9A is used for the exposure, and the liquid repellency of the liquid repellent layer CF is that the first region CFa in the vicinity of the ink application region IA is the second region around the first region CFa. It was made higher than the region CFb.

次に、テトラベンゾポルフィリン溶液(インクIK)をインクジェット法を用いて、撥液層CFに囲まれた領域(インク塗布領域IA)に塗布し(図6(b))、加熱焼成して半導体膜SFを形成した(図6(c))。   Next, a tetrabenzoporphyrin solution (ink IK) is applied to the region (ink application region IA) surrounded by the liquid repellent layer CF using an ink jet method (FIG. 6B), and heated and fired to form a semiconductor film. SF was formed (FIG. 6C).

次に、マスク蒸着法を用いて、Cr膜を厚み5nm、Au膜を厚み50nmで成膜し、ソース電極、ドレイン電極を形成した(図6(d))。   Next, using a mask vapor deposition method, a Cr film was formed to a thickness of 5 nm and an Au film was formed to a thickness of 50 nm to form a source electrode and a drain electrode (FIG. 6D).

次に、インクジェット法を用い、感光性アクリレート材料であるオプトマーPC403を半導体膜SFの表面に塗布、加熱しゲート絶縁膜IFを形成した(図6(e))。この時、オプトマーPC403の付着液滴の周縁部が撥液層CFの、撥液性の低い第2の領域CFbに接触するように液滴量を調整した。尚、この場合は、ゲート絶縁膜IFが保護膜PFを兼ねている。   Next, using an inkjet method, optomer PC403, which is a photosensitive acrylate material, was applied to the surface of the semiconductor film SF and heated to form the gate insulating film IF (FIG. 6E). At this time, the droplet amount was adjusted so that the peripheral portion of the droplet adhered to the optomer PC 403 was in contact with the second region CFb of the liquid repellent layer CF having low liquid repellency. In this case, the gate insulating film IF also serves as the protective film PF.

次に、マスク蒸着法を用いてCr膜を厚み50nmで形成し、ゲート電極Gを形成し、TFT1を完成させた(図6(f))。   Next, a Cr film was formed to a thickness of 50 nm using a mask vapor deposition method, a gate electrode G was formed, and the TFT 1 was completed (FIG. 6F).

このようにして完成させたTFT1を光学顕微鏡及びAFM(キーエンス社製)にて観察したところ、実施例1の場合と同様に、半導体膜SF、及び保護膜PFが適正な膜厚で所定の位置に精度良く形成されていることが確認できた。   The TFT 1 thus completed was observed with an optical microscope and an AFM (manufactured by Keyence Corporation). As in the case of Example 1, the semiconductor film SF and the protective film PF were at appropriate positions at appropriate positions. It was confirmed that it was formed accurately.

このように、本発明の実施形態に係るTFT1の製造方法においては、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)を囲むように、インクIKに対しインク塗布領域IAよりも高い撥液性を有する撥液層CFを形成したので、半導体溶液(インクIK)の液滴が塗布領域(インク塗布領域IA)から外に濡れ広がるが防止され、半導体膜SFを適正な膜厚で所定の位置に精度良く形成することができる。   Thus, in the manufacturing method of TFT1 according to the embodiment of the present invention, the ink IK is higher than the ink application area IA so as to surround the area (ink application area IA) to which the semiconductor solution (ink IK) is applied. Since the liquid repellent layer CF having liquid repellency is formed, the droplet of the semiconductor solution (ink IK) is prevented from spreading out from the coating area (ink coating area IA), and the semiconductor film SF is formed with an appropriate film thickness. It can be accurately formed at a predetermined position.

また、撥液層CFの表面の撥液性に、半導体溶液(インクIK)を塗布する領域(インク塗布領域IA)の近傍で最も高くなるように面内強度分布を持たせ、且つ、保護膜材料溶液の塗布する液量を、半導体溶液(インクIK)の塗布する液量よりも多くした。これにより、半導体膜SFを保護する保護膜PFを成膜する際には、保護膜材料溶液が撥液層CFの周縁の撥液性の低下した領域まで到達することができるので、保護膜材料溶液が撥液層CFに弾かれることなく半導体膜SFを十分に被覆することができる。   Further, the liquid repellency of the surface of the liquid repellent layer CF is given an in-plane intensity distribution so as to be highest in the vicinity of the region (ink application region IA) to which the semiconductor solution (ink IK) is applied, and the protective film The amount of liquid applied to the material solution was larger than the amount of liquid applied to the semiconductor solution (ink IK). Thereby, when the protective film PF for protecting the semiconductor film SF is formed, the protective film material solution can reach the liquid-repellent region at the periphery of the liquid-repellent layer CF. The semiconductor film SF can be sufficiently covered without the solution being repelled by the liquid repellent layer CF.

さらに、半導体溶液(インクIK)、及び保護膜材料溶液は、例えばインクジェット法に代表される液滴塗布法を用いて塗布するので生産性を高めることができる。   Furthermore, since the semiconductor solution (ink IK) and the protective film material solution are applied using, for example, a droplet application method typified by an ink jet method, productivity can be increased.

1 TFT(薄膜トランジスタ)
CF 撥液層
D ドレイン電極
G ゲート電極
IF ゲート絶縁膜
IK インク(有機半導体溶液)
LF 下地層
M1、M2、M3、M4 遮光マスク
P 基板
PF 保護膜
S ソース電極
SF 半導体膜
1 TFT (Thin Film Transistor)
CF liquid repellent layer D drain electrode G gate electrode IF gate insulating film IK ink (organic semiconductor solution)
LF Underlayer M1, M2, M3, M4 Shading mask P Substrate PF Protective film S Source electrode SF Semiconductor film

Claims (9)

半導体膜を保護する保護膜を有する薄膜トランジスタの製造方法において、
下地層の表面に、該下地層の表面の所定の領域を囲むように、半導体溶液に対し該所定の領域よりも高い撥液性を有する撥液層を形成する工程と、
前記所定の領域に、前記半導体溶液を塗布し前記半導体膜を成膜する工程と、
前記半導体膜の表面に、保護膜材料溶液を塗布し該半導体膜を覆う前記保護膜を成膜する工程と、を有し、
前記撥液層の表面の撥液性は、面内強度分布を有し、前記所定の領域の近傍で最も高く、
前記保護膜材料溶液の塗布する液量は、前記半導体溶液の塗布する液量よりも多いことを特徴とする薄膜トランジスタの製造方法。
In a method for manufacturing a thin film transistor having a protective film for protecting a semiconductor film,
Forming a liquid repellent layer having a higher liquid repellency than the predetermined region on the surface of the base layer so as to surround a predetermined region of the surface of the base layer;
Applying the semiconductor solution to the predetermined region to form the semiconductor film;
Applying a protective film material solution to the surface of the semiconductor film to form the protective film covering the semiconductor film, and
The liquid repellency of the surface of the liquid repellent layer has an in-plane strength distribution and is highest in the vicinity of the predetermined region,
The method for producing a thin film transistor, wherein the amount of liquid applied to the protective film material solution is larger than the amount of liquid applied to the semiconductor solution.
前記撥液層は、前記所定の領域の周辺の第1の領域と、該第1の領域を囲む第2の領域の2つの領域からなり、
前記第1の領域の撥液性は、前記第2の領域の撥液性よりも高く、
前記半導体溶液の滴下された液滴の周縁部が、前記所定の領域または前記第1の領域に接し、前記保護膜材料溶液の滴下された液滴の周縁部が、前記第2の領域に接するように、それぞれの溶液の液量を調整することを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
The liquid repellent layer includes two regions, a first region around the predetermined region and a second region surrounding the first region,
The liquid repellency of the first region is higher than the liquid repellency of the second region,
The peripheral portion of the droplet of the semiconductor solution dropped is in contact with the predetermined region or the first region, and the peripheral portion of the droplet of the protective film material solution is in contact with the second region. The method for manufacturing a thin film transistor according to claim 1, wherein the amount of each solution is adjusted.
前記撥液層は、光の透過率の面内強度分布を有する遮光マスクを用いたフォトリソグラフィー法を用いて形成することを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。   3. The method of manufacturing a thin film transistor according to claim 1, wherein the liquid repellent layer is formed by a photolithography method using a light shielding mask having an in-plane intensity distribution of light transmittance. 前記半導体溶液は、有機半導体材料を溶解した溶液であることを特徴とする請求項1から3の何れか1項に記載の薄膜トランジスタの製造方法。   4. The method of manufacturing a thin film transistor according to claim 1, wherein the semiconductor solution is a solution in which an organic semiconductor material is dissolved. 前記半導体溶液および保護膜材料溶液は、インクジェット法を用いて塗布されることを特徴とする請求項1から4の何れか1項に記載の薄膜トランジスタの製造方法。   5. The method of manufacturing a thin film transistor according to claim 1, wherein the semiconductor solution and the protective film material solution are applied using an inkjet method. 6. 前記薄膜トランジスタは、ボトムゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極であり、
前記所定の領域は、少なくとも前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする請求項1から5の何れか1項に記載の薄膜トランジスタの製造方法。
The thin film transistor has a bottom gate bottom contact structure,
The foundation layer is a source electrode and a drain electrode,
6. The method of manufacturing a thin film transistor according to claim 1, wherein the predetermined region is at least a channel region between the source electrode and the drain electrode.
前記薄膜トランジスタは、ボトムゲートトップコンタクト構造であり、
前記下地層は、ゲート絶縁膜であり、
前記所定の領域は、少なくとも前記ゲート絶縁膜の下層に形成されているゲート電極に対応する領域であることを特徴とする請求項1から5の何れか1項に記載の薄膜トランジスタの製造方法。
The thin film transistor has a bottom gate top contact structure,
The foundation layer is a gate insulating film;
6. The method of manufacturing a thin film transistor according to claim 1, wherein the predetermined region is a region corresponding to at least a gate electrode formed in a lower layer of the gate insulating film.
前記薄膜トランジスタは、トップゲートボトムコンタクト構造であり、
前記下地層は、ソース電極およびドレイン電極であり、
前記所定の領域は、少なくとも前記ソース電極と前記ドレイン電極の間のチャネル領域であることを特徴とする請求項1から5の何れか1項に記載の薄膜トランジスタの製造方法。
The thin film transistor has a top gate bottom contact structure,
The foundation layer is a source electrode and a drain electrode,
6. The method of manufacturing a thin film transistor according to claim 1, wherein the predetermined region is at least a channel region between the source electrode and the drain electrode.
前記薄膜トランジスタは、トップゲートトップコンタクト構造であり、
前記下地層は、基板であり、
前記所定の領域は、少なくとも前記基板の上層に形成されるソース電極とドレイン電極の間のチャネル領域に対応する領域であることを特徴とする請求項1から5の何れか1項に記載の薄膜トランジスタの製造方法。
The thin film transistor has a top gate top contact structure,
The foundation layer is a substrate;
6. The thin film transistor according to claim 1, wherein the predetermined region is a region corresponding to at least a channel region between a source electrode and a drain electrode formed on an upper layer of the substrate. Manufacturing method.
JP2009039218A 2009-02-23 2009-02-23 Method of manufacturing thin film transistor Pending JP2010199130A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009039218A JP2010199130A (en) 2009-02-23 2009-02-23 Method of manufacturing thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009039218A JP2010199130A (en) 2009-02-23 2009-02-23 Method of manufacturing thin film transistor

Publications (1)

Publication Number Publication Date
JP2010199130A true JP2010199130A (en) 2010-09-09

Family

ID=42823605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009039218A Pending JP2010199130A (en) 2009-02-23 2009-02-23 Method of manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP2010199130A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231222B2 (en) 2012-01-10 2016-01-05 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
JPWO2016067590A1 (en) * 2014-10-29 2017-08-10 凸版印刷株式会社 Thin film transistor and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9231222B2 (en) 2012-01-10 2016-01-05 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same
JPWO2016067590A1 (en) * 2014-10-29 2017-08-10 凸版印刷株式会社 Thin film transistor and manufacturing method thereof
CN107078164A (en) * 2014-10-29 2017-08-18 凸版印刷株式会社 Thin film transistor (TFT) and its manufacture method

Similar Documents

Publication Publication Date Title
JP4561934B2 (en) Organic thin film transistor manufacturing method and organic thin film transistor
JP4460643B2 (en) Organic EL display panel and manufacturing method thereof
KR101186740B1 (en) Method for Fabricating Bank and Organic Thin Film Transistor Having the Bank
CN101542744B (en) Self-aligned organic thin film transistor and fabrication method thereof
US8372686B2 (en) Method for producing an organic thin film transistor and an organic thin film transistor produced by the method
CN101582391B (en) Method for forming a pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
US20070166855A1 (en) Display device and method of manufacturing the same
US20120302046A1 (en) Electronic circuit structure and method for forming same
CN101911328A (en) Organic thin film transistor, active matrix organic optical device and manufacturing method thereof
JP5054680B2 (en) Semiconductor device
US8785263B2 (en) Thin-film transistor substrate and method of manufacturing the same
JP4656262B2 (en) Thin film transistor manufacturing method
JP5114952B2 (en) ELECTROLUMINESCENT ELEMENT AND METHOD FOR PRODUCING ELECTROLUMINESCENT ELEMENT
JP2010199130A (en) Method of manufacturing thin film transistor
JP4605319B2 (en) Thin film transistor manufacturing method and thin film transistor
JP5560629B2 (en) Thin film transistor manufacturing method
JP2010016280A (en) Organic tft manufacturing method, and organic tft
JP5181515B2 (en) Pattern forming method and electronic device manufacturing method
JP5381021B2 (en) Thin film transistor manufacturing method and thin film transistor
CN102646791B (en) OTFT (organic thin film transistor) device and manufacturing method thereof
JP5817402B2 (en) Thin film transistor manufacturing method
JP2010021402A (en) Organic TFT
JP5359003B2 (en) Organic thin film transistor device and manufacturing method thereof
JP2010034126A (en) Method of manufacturing organic thin-film transistor (tft), and organic tft
JP2007243001A (en) Organic thin film transistor manufacturing method and organic thin film transistor