JP2010191283A - Method for manufacturing active element substrate, active element substrate, and active type display device - Google Patents
Method for manufacturing active element substrate, active element substrate, and active type display device Download PDFInfo
- Publication number
- JP2010191283A JP2010191283A JP2009036780A JP2009036780A JP2010191283A JP 2010191283 A JP2010191283 A JP 2010191283A JP 2009036780 A JP2009036780 A JP 2009036780A JP 2009036780 A JP2009036780 A JP 2009036780A JP 2010191283 A JP2010191283 A JP 2010191283A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- active element
- element substrate
- manufacturing
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現する。
【解決手段】画素TFT7および信号配線上に、コンタクトホール9a・10aを有する透明な絶縁層9・10を形成する工程を備え、該工程は、画素TFT7および信号配線を覆うように、感光性を有さない第1の絶縁層9を形成する工程と、第1の絶縁層9を覆うように、感光性を有する第2の絶縁層10を形成する工程と、第2の絶縁層10を露光および現像により、パターニングする工程と、第2の絶縁層10をマスクとして上記第1の絶縁層9をエッチングする工程とを含む。
【選択図】図1An active element substrate manufacturing method capable of suppressing parasitic capacitance without increasing man-hours and exhibiting high aperture ratio and high transmittance is realized.
A transparent insulating layer having a contact hole is formed on a pixel TFT and a signal wiring. The process is photosensitive so as to cover the pixel TFT and the signal wiring. A step of forming the first insulating layer 9 which does not have, a step of forming the second insulating layer 10 having photosensitivity so as to cover the first insulating layer 9, and an exposure of the second insulating layer 10 And a step of patterning by development, and a step of etching the first insulating layer 9 using the second insulating layer 10 as a mask.
[Selection] Figure 1
Description
本発明は、薄膜トランジスタ(以下、TFTと称する)などのアクティブ素子および信号配線を覆う透明な絶縁層に設けられたコンタクトホールを介して画素電極がアクティブ素子に接続されているアクティブ素子基板の製造方法、および該製造方法により形成されるアクティブ素子基板およびそれを備えた表示装置に関するものである。 The present invention relates to a method of manufacturing an active element substrate in which a pixel electrode is connected to an active element through a contact hole provided in a transparent insulating layer covering an active element such as a thin film transistor (hereinafter referred to as TFT) and a signal wiring. And an active element substrate formed by the manufacturing method and a display device including the same.
近年、ブラウン管(CRT)に代わり急速に普及している液晶表示装置や、有機EL表示装置に代表されるTFTを用いたアクティブ型表示装置は、省エネ型、薄型、軽量型等の特徴を活かしテレビ、モニター、携帯電話等に幅広く利用されている。 In recent years, liquid crystal display devices, which have been rapidly spread in place of cathode ray tubes (CRT), and active display devices using TFTs typified by organic EL display devices are televisions that take advantage of their energy-saving, thin, and lightweight types. Widely used in monitors, mobile phones, etc.
従来から、これらのTFTを用いたアクティブ型表示装置において、さらなる高品位表示が可能なように、露光工程および現像工程によりコンタクトホールなどのパターンの形成が可能な感光性層間絶縁膜を画素電極とTFTの配線との間に設ける構成が知られている。 Conventionally, in an active display device using these TFTs, a photosensitive interlayer insulating film capable of forming a pattern such as a contact hole by an exposure process and a development process is used as a pixel electrode so that a higher quality display is possible. A configuration provided between the TFT wirings is known.
図8は、従来の上記感光性層間絶縁膜92を備えたアクティブマトリクス基板90の概略構成を示す図である。
FIG. 8 is a diagram showing a schematic configuration of an
図8に図示されているように、上記アクティブマトリクス基板90には、各画素毎にTFT91が備えられており、上記TFT91上には感光性層間絶縁膜92が設けられている。
As shown in FIG. 8, the
上記感光性層間絶縁膜92は、露光された部分が現像されるポジ型の感光性レジストであり、UV光により露光された領域には、コンタクトホールが形成される。
The photosensitive
また、図示されてないが、上記感光性層間絶縁膜92上には、ITO、IZOなどからなる透明な画素電極が形成されており、上記画素電極は、上記コンタクトホールを介して上記TFT91と接続されている。
Although not shown, a transparent pixel electrode made of ITO, IZO, or the like is formed on the photosensitive
上記構成によれば、比較的容易にコンタクトホールなどのパターンを形成できるとともに、上記画素電極を上記配線上にオーバーラップさせて設けることが可能となり、表示パネルの開口率を向上させることができる。 According to the above configuration, a pattern such as a contact hole can be formed relatively easily, and the pixel electrode can be provided so as to overlap the wiring, so that the aperture ratio of the display panel can be improved.
また、特許文献1には、感光性レジストをマスクとして用いて、有機膜と無機膜とからなる多層構造の絶縁膜層にドライエッチングにより、コンタクトホールを形成する方法について記載されている。 Patent Document 1 describes a method of forming a contact hole by dry etching on an insulating film layer having a multilayer structure composed of an organic film and an inorganic film using a photosensitive resist as a mask.
以下、図9に基づいて、上記コンタクトホールを形成する方法について具体的に説明する。 Hereinafter, a method for forming the contact hole will be described in detail with reference to FIG.
図9に図示されているように、データ配線119とTFTとは透明基板101上に形成されており、上記TFTは、ゲート電極121a、ゲート絶縁層123、そしてソースとドレイン電極119a、119bを含む。
As shown in FIG. 9, the
また、ベンゾシクロブテン(BCB)のようなSi結合構造を有する有機保護膜129aが上記TFT上に形成されており、さらに、上記有機保護膜129a上には、SiNxまたはSiOxなどの無機絶縁膜129bが形成されている。
Further, an organic
図示されているように、上記無機膜129bは、有機膜129aより薄く形成されており、上記無機膜129b上には、さらに、フォトレジスト143が塗布されている。上記フォトレジスト143は、図示してないマスクを用いて露光した後、現像して所定のパターンを形成している。
As shown in the drawing, the
その後、上記基板101を真空チャンバ161に入れ、上記有機膜129aと上記無機膜129bとは、CF4/O2またはSF6/O2ガスによってエッチングされると同時に、上記フォトレジストは、上記ガスに含まれているO2ガスによりアッシングされる。また、この際に、CF4やSF6とO2ガスの混合比を調整し、上記有機膜129aと上記無機膜129bのエッチング選択比を調整することにより、コンタクトホールを形成する方法について掲載されている。
Thereafter, the
しかしながら、図8に図示されているように、上述した画素電極とTFTの配線との間に感光性層間絶縁膜92を設けた構成において、信号遅延などの問題を引き起こす寄生容量のさらなる削減のために、上記感光性層間絶縁膜92を厚膜化しようとした場合には、図8の点線で図示されている領域のように、一定の膜厚以上において、通常の露光強度と時間ではコンタクトホールのパターニングができなくなるという問題がある。すなわち、上記感光性層間絶縁膜92の膜厚が厚い場合には、パターニングに必要な露光量が飛躍的に増加し、上記感光性層間絶縁膜92の露光領域における露光量が不十分となり、現像時にコンタクトホールを形成できなくなるのである。
However, as shown in FIG. 8, in the above-described configuration in which the photosensitive
また、露光強度を上げると精細なコンタクトホールの形成が難しくなり、一方、通常の露光強度で長時間露光する場合は、工程時間が長くなるという問題が生じる。 Further, when the exposure intensity is increased, it becomes difficult to form a fine contact hole. On the other hand, when the exposure is performed at a normal exposure intensity for a long time, there is a problem that the process time becomes long.
さらに、上記感光性層間絶縁膜92には、感光性を持たせているため、形成された膜自体に高い透明性を持たせることが困難であり、結果として、上記感光性層間絶縁膜92を備えた表示パネルの透過率を低下させてしまうのである。
Further, since the photosensitive
また、上記特許文献1に記載されたコンタクトホールを形成する方法は、図9に図示されているように、有機膜129aを形成する工程と、上記有機膜129a上に無機膜129bを形成する工程と、上記無機膜129b上にフォトレジスト143を塗布して、所定のパターンを形成する工程と、コンタクトホールを形成するため、上記フォトレジストパターンのオープンされた部分に対応して、SF6/O2またはCF4/O2ガスで上記有機膜129aと上記無機膜129bとをエッチングすると同時に、上記O2ガスによってフォトレジスト143をアッシングする工程とを含むため、工程数が多く、タクトタイムの増加やコストアップの要因になるという問題がある。
Further, the method for forming a contact hole described in Patent Document 1 includes a step of forming an
本発明は、上記の問題点に鑑みてなされたものであり、工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and provides a method for manufacturing an active element substrate that can suppress parasitic capacitance without increasing man-hours and that exhibits high aperture ratio and high transmittance. For the purpose.
また、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板を提供することを目的とする。 It is another object of the present invention to provide an active element substrate that can suppress parasitic capacitance and exhibit high aperture ratio and high transmittance.
また、上記アクティブ素子基板を備えることにより、表示品位が良好であるアクティブ型表示装置を提供することを目的とする。 It is another object of the present invention to provide an active display device having good display quality by including the active element substrate.
本発明のアクティブ素子基板の製造方法は、上記の課題を解決するために、アクティブ素子と、該アクティブ素子に接続された画素電極および信号配線とを備え、上記画素電極が、上記アクティブ素子および信号配線を覆う透明な絶縁層に設けられたコンタクトホールを介して上記アクティブ素子に接続されているアクティブ素子基板の製造方法であって、上記アクティブ素子および信号配線上に、上記コンタクトホールを有する透明な絶縁層を形成する工程を備え、該工程は、上記アクティブ素子および信号配線を覆うように、有機材料を主成分とする、感光性を有さない第1の絶縁層を形成する工程と、上記第1の絶縁層を覆うように、感光性を有する第2の絶縁層を形成する工程と、上記第2の絶縁層を露光および現像により、パターニングする工程と、上記第2の絶縁層をマスクとして上記第1の絶縁層をエッチングする工程とを含むことを特徴としている。 In order to solve the above problems, an active element substrate manufacturing method of the present invention includes an active element, a pixel electrode and a signal wiring connected to the active element, and the pixel electrode includes the active element and the signal. A method of manufacturing an active element substrate connected to the active element through a contact hole provided in a transparent insulating layer covering the wiring, the transparent element having the contact hole on the active element and the signal wiring A step of forming an insulating layer, the step of forming a first insulating layer having an organic material as a main component and having no photosensitivity so as to cover the active element and the signal wiring; and Forming a photosensitive second insulating layer so as to cover the first insulating layer; and exposing and developing the second insulating layer by patterning A step of packaging is characterized by comprising the step of etching the first insulating layer above the second insulating layer as a mask.
また、本発明のアクティブ素子基板は、上記の課題を解決するために、アクティブ素子と該アクティブ素子に接続された画素電極および信号配線とを備え、上記画素電極が、上記アクティブ素子および信号配線を覆う透明な絶縁層に設けられたコンタクトホールを介して上記アクティブ素子に接続されているアクティブ素子基板であって、上記絶縁層は、有機材料を主成分とする、感光性を有さない第1の絶縁層と、該第1の絶縁層上に形成された感光性を有する第2の絶縁層とを備えていることを特徴としている。 In order to solve the above problems, an active element substrate of the present invention includes an active element, a pixel electrode and a signal wiring connected to the active element, and the pixel electrode includes the active element and the signal wiring. An active element substrate connected to the active element through a contact hole provided in a transparent insulating layer that covers the insulating element, wherein the insulating layer is composed of an organic material as a main component and has no photosensitivity. And a photosensitive second insulating layer formed on the first insulating layer.
絶縁層が感光性の樹脂のみからなる場合、透明性が低下するという問題があり、また、一定の膜厚以上では現実的な露光時間でコンタクトホールを形成することができず、厚膜化できないという問題があった。しかしながら、上記の各構成によれば、上記第1の絶縁層は、感光性を有さないため、光を吸収し反応する物質が含まれておらず、透過率の高い膜とすることができる。 When the insulating layer is made only of a photosensitive resin, there is a problem that the transparency is lowered, and a contact hole cannot be formed with a realistic exposure time at a certain film thickness or more, and the film cannot be thickened. There was a problem. However, according to each of the above structures, the first insulating layer does not have photosensitivity, and therefore does not include a substance that absorbs and reacts with light, and can be a film with high transmittance. .
また、上記第1の絶縁層が有機材料を主成分とすることで厚膜化が可能であるとともに、上記絶縁層が上記した積層構造を有することで、第1の絶縁層が感光性を有していなくても、第2の絶縁層をマスクとしてエッチングすることにより、短時間で容易にコンタクトホールを形成することができる。このため、上記第1の絶縁層を比較的自由に厚膜化することができる。したがって、上記の構成によれば、寄生容量を大幅に削減することができるとともに、絶縁層を厚膜化したとしても、透過率の低下を抑制することができる。 In addition, the first insulating layer can be thickened by using an organic material as a main component, and the first insulating layer has photosensitivity because the insulating layer has the above-described stacked structure. Even if not, the contact hole can be easily formed in a short time by etching using the second insulating layer as a mask. For this reason, the first insulating layer can be thickened relatively freely. Therefore, according to the above configuration, the parasitic capacitance can be significantly reduced, and even if the insulating layer is thickened, a decrease in transmittance can be suppressed.
また、上記第2の絶縁層は、感光性を有していることから、上記コンタクトホールを形成するために、上記第1および第2の絶縁層とは別にフォトレジストを形成する必要はなく、上記第2の絶縁層をパターニングし、そのまま、ドライエッチング工程において、マスクとして用いることができる。本発明によれば、上記第1の絶縁層が上記したように有機材料を含んでいることで、例えば、O2ガスアッシングなどのエッチングに対する選択比を向上させることができる。 Further, since the second insulating layer has photosensitivity, it is not necessary to form a photoresist separately from the first and second insulating layers in order to form the contact hole. The second insulating layer can be patterned and used as it is as a mask in the dry etching process. According to the present invention, since the first insulating layer contains the organic material as described above, the selectivity with respect to etching such as O 2 gas ashing can be improved.
さらには、厚膜化する上記第1の絶縁層が有機材料を主成分とすることで、厚膜である上記第1の絶縁層に柔軟性を付与することができ、クラックなどの発生を抑制することができる。 Furthermore, since the first insulating layer to be thickened is mainly composed of an organic material, flexibility can be imparted to the first insulating layer that is a thick film, and generation of cracks and the like is suppressed. can do.
また、上記絶縁層は、上記第1の絶縁層と上記第2の絶縁層の積層構造を有していることで、より厚膜化が容易である。したがって、寄生容量をさらに抑制することができる。 Further, since the insulating layer has a laminated structure of the first insulating layer and the second insulating layer, it is easy to increase the thickness. Therefore, parasitic capacitance can be further suppressed.
以上のように、上記構成によれば、工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板を得ることができる。 As described above, according to the above configuration, it is possible to obtain an active element substrate that can suppress parasitic capacitance and increase the aperture ratio and transmittance without increasing man-hours.
本発明のアクティブ素子基板の製造方法は、上記第2の絶縁層として、感光性シロキサン樹脂からなる層を形成することが好ましい。 In the method for manufacturing an active element substrate of the present invention, it is preferable to form a layer made of a photosensitive siloxane resin as the second insulating layer.
本発明のアクティブ素子基板において、上記第2の絶縁層は、感光性シロキサン樹脂からなる層であることが好ましい。 In the active element substrate of the present invention, the second insulating layer is preferably a layer made of a photosensitive siloxane resin.
上記構成によれば、上記第2の絶縁層として、高透過率、高エッチング耐性、高平坦性、高硬度を示す、感光性シロキサン樹脂を用いているため、エッチングにおける選択比を高くすることができるとともに、高透過率、高平坦性、後工程に対するプロセス耐性を有するアクティブ素子基板の製造方法を実現することができる。 According to the above configuration, since the photosensitive insulating siloxane resin showing high transmittance, high etching resistance, high flatness, and high hardness is used as the second insulating layer, the selectivity in etching can be increased. In addition, an active element substrate manufacturing method having high transmittance, high flatness, and process resistance to subsequent processes can be realized.
本発明のアクティブ素子基板の製造方法は、上記第1の絶縁層に上記第2の絶縁層をマスクとするコンタクトホールが形成された時点で上記第2の絶縁層が全て除去されるように、上記第2の絶縁層の膜厚および上記第2の絶縁層と上記第1の絶縁層とのエッチング選択比が設定されていることが好ましい。 The method for manufacturing an active element substrate according to the present invention is such that the second insulating layer is completely removed when a contact hole is formed in the first insulating layer using the second insulating layer as a mask. It is preferable that the film thickness of the second insulating layer and the etching selectivity between the second insulating layer and the first insulating layer are set.
上記構成によれば、上記第2の絶縁層の除去を必要とする場合において、以降の工程において、別途に第2の絶縁層の除去工程を加える必要がなくなる。 According to the above configuration, when it is necessary to remove the second insulating layer, it is not necessary to separately add a second insulating layer removing step in subsequent steps.
本発明のアクティブ素子基板の製造方法は、上記アクティブ素子と上記第1の絶縁層との間に無機保護膜を形成する工程と、上記第1の絶縁層および第2の絶縁層をマスクとして、上記無機保護膜をエッチングする工程とをさらに含むことが好ましい。 The method of manufacturing an active element substrate of the present invention includes a step of forming an inorganic protective film between the active element and the first insulating layer, and using the first insulating layer and the second insulating layer as a mask. It is preferable to further include a step of etching the inorganic protective film.
上記構成によれば、上記アクティブ素子上に、さらに、無機保護膜を設けることにより、上記アクティブ素子をイオン性不純物や水分などから保護することができる。したがって、より信頼性が向上されたアクティブ素子基板の製造方法を実現することができる。 According to the said structure, the said active element can be protected from an ionic impurity, a water | moisture content, etc. by providing an inorganic protective film on the said active element further. Therefore, it is possible to realize a method for manufacturing an active element substrate with further improved reliability.
本発明のアクティブ素子基板の製造方法は、上記無機保護膜に上記第1の絶縁層をマスクとするコンタクトホールが形成された時点で上記第2の絶縁層が全て除去されるように、上記第2の絶縁層の膜厚および上記第2の絶縁層と上記無機保護膜とのエッチング選択比が設定されていることが好ましい。 The method for manufacturing an active element substrate according to the present invention is such that the second insulating layer is completely removed when contact holes are formed in the inorganic protective film using the first insulating layer as a mask. It is preferable that the thickness of the second insulating layer and the etching selectivity between the second insulating layer and the inorganic protective film are set.
上記構成によれば、上記第2の絶縁層の除去を必要とする場合において、以降の工程において、別途に第2の絶縁層の除去工程を加える必要がなくなる。 According to the above configuration, when it is necessary to remove the second insulating layer, it is not necessary to separately add a second insulating layer removing step in subsequent steps.
本発明のアクティブ素子基板の製造方法おいて、上記第1の絶縁層は、カラーフィルタ層であり、上記カラーフィルタ層は、印刷法またはインクジェット法で形成されることが好ましい。 In the method for manufacturing an active element substrate of the present invention, the first insulating layer is a color filter layer, and the color filter layer is preferably formed by a printing method or an inkjet method.
従来は、感光性着色レジストを用いて、カラーフィルタおよびホールを形成しており、このような場合、上記感光性着色レジストを各色毎に塗布・露光・現像する必要があったため、製造工程が長くなり、コストアップや歩留まりの低下を招いていた。 Conventionally, color filters and holes are formed using a photosensitive colored resist. In such a case, it is necessary to apply, expose, and develop the photosensitive colored resist for each color. As a result, the cost was increased and the yield was reduced.
一方、上記構成によれば、上記第1の絶縁層であるカラーフィルタ層は、例えば、各色の顔料が含まれた感光性を有しない複数の第1の絶縁層材料を印刷法やインクジェット法を用いて形成しているため、上記第1の絶縁層材料の使用量を大幅に抑制することができるとともに、製造工程を短縮することができ、コストアップや歩留まりの低下を抑制することができる。 On the other hand, according to the above configuration, the color filter layer that is the first insulating layer is formed by, for example, printing or ink-jetting a plurality of first insulating layer materials that contain pigments of each color and that do not have photosensitivity. Accordingly, the amount of the first insulating layer material used can be significantly reduced, the manufacturing process can be shortened, and the cost increase and the yield reduction can be suppressed.
また、上記第1の絶縁層材料は、感光性を有する必要がないため、その材料の選択幅が広く、より色純度を向上させることのできる材料を用いることができる。 In addition, since the first insulating layer material does not need to have photosensitivity, a material having a wide selection range and capable of improving color purity can be used.
本発明のアクティブ素子基板において、上記第1の絶縁層は、上記したようにカラーフィルタ層であることが好ましい。 In the active element substrate of the present invention, the first insulating layer is preferably a color filter layer as described above.
上記構成によれば、従来のように、カラーフィルタ基板側に、別途にカラーフィルタ層を設ける必要がなくなる。すなわち、上記第1の絶縁層が従来のカラーフィルタ層の役割をも兼ねているのである。 According to the above configuration, there is no need to separately provide a color filter layer on the color filter substrate side as in the prior art. That is, the first insulating layer also serves as a conventional color filter layer.
よって、上記構成によれば、従来のように、カラーフィルタ基板とアクティブ素子基板とを貼り合わせる時において、精度の高いアライメント調整を行う必要がなくなる。 Therefore, according to the above configuration, when the color filter substrate and the active element substrate are bonded together as in the prior art, it is not necessary to perform highly accurate alignment adjustment.
また、上記第1の絶縁層材料は、感光性を有する必要がないため、その材料の選択幅が広く、より色純度を向上させることのできる材料を用いることができる。 In addition, since the first insulating layer material does not need to have photosensitivity, a material having a wide selection range and capable of improving color purity can be used.
本発明のアクティブ素子基板において、上記第1の絶縁層は、膜厚が0.5〜20μmに設けられていることが好ましい。 In the active element substrate of the present invention, it is preferable that the first insulating layer has a thickness of 0.5 to 20 μm.
上記構成によれば、上記第1の絶縁層は、膜厚が0.5〜20μmに厚く設けられているため、信号遅延などの問題を引き起こす寄生容量を抑制することができる。 According to the above configuration, since the first insulating layer is provided with a thickness of 0.5 to 20 μm, it is possible to suppress parasitic capacitance that causes problems such as signal delay.
本発明のアクティブ型表示装置は、上記の課題を解決するために、上記アクティブ素子基板を備えていることを特徴としている。 In order to solve the above-described problems, an active display device according to the present invention includes the active element substrate.
上記構成によれば、上記アクティブ素子基板を備えていることにより、表示品位が良好であるアクティブ型表示装置を実現することができる。 According to the above configuration, an active display device with good display quality can be realized by providing the active element substrate.
本発明のアクティブ素子基板の製造方法は、以上のように、上記アクティブ素子および信号配線上に、上記コンタクトホールを有する透明な絶縁層を形成する工程を備え、該工程は、上記アクティブ素子および信号配線を覆うように、有機材料を主成分とする、感光性を有さない第1の絶縁層を形成する工程と、上記第1の絶縁層を覆うように、感光性を有する第2の絶縁層を形成する工程と、上記第2の絶縁層を露光および現像により、パターニングする工程と、上記第2の絶縁層をマスクとして上記第1の絶縁層をエッチングする工程とを含む方法である。 As described above, the manufacturing method of the active element substrate of the present invention includes the step of forming the transparent insulating layer having the contact hole on the active element and the signal wiring, which includes the active element and the signal. Forming a first non-photosensitive insulating layer mainly composed of an organic material so as to cover the wiring; and a photosensitive second insulating so as to cover the first insulating layer. The method includes a step of forming a layer, a step of patterning the second insulating layer by exposure and development, and a step of etching the first insulating layer using the second insulating layer as a mask.
それゆえ、工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法を実現することができるという効果を奏する。 Therefore, it is possible to suppress the parasitic capacitance without increasing the number of man-hours, and to realize an active element substrate manufacturing method that exhibits a high aperture ratio and a high transmittance.
また、本発明のアクティブ素子基板は、上記絶縁層が、有機材料を主成分とする、感光性を有さない第1の絶縁層と、該第1の絶縁層上に形成された感光性を有する第2の絶縁層とを備え、上記第1の絶縁層は、有機絶縁層で形成されているものである。 In the active element substrate of the present invention, the insulating layer includes a first insulating layer containing an organic material as a main component and having no photosensitivity, and a photosensitivity formed on the first insulating layer. The first insulating layer is formed of an organic insulating layer.
それゆえ、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板を実現することができるという効果を奏する。 As a result, the parasitic capacitance can be suppressed, and an active element substrate having a high aperture ratio and a high transmittance can be realized.
また、本発明のアクティブ型表示装置は、上記アクティブ素子基板を備えているものである。 The active display device of the present invention includes the active element substrate.
それゆえ、表示品位が良好であるアクティブ型表示装置を実現することができるという効果を奏する。 Therefore, there is an effect that an active display device having a good display quality can be realized.
以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. However, the dimensions, materials, shapes, relative arrangements, and the like of the component parts described in this embodiment are merely one embodiment, and the scope of the present invention should not be construed as being limited thereto.
本発明の一実施の形態のアクティブ素子基板は、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板である。 An active element substrate according to an embodiment of the present invention is an active element substrate that can suppress parasitic capacitance and exhibits high aperture ratio and high transmittance.
また、本発明の一実施の形態のアクティブ型表示装置は、上記アクティブ素子基板を備えることにより、より表示品位が向上されたアクティブ型表示装置である。 In addition, an active display device according to an embodiment of the present invention is an active display device in which the display quality is further improved by including the active element substrate.
また、本発明の一実施の形態のアクティブ素子基板の製造方法は、工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板の製造方法である。 In addition, the method for manufacturing an active element substrate according to an embodiment of the present invention is a method for manufacturing an active element substrate that can suppress parasitic capacitance without increasing man-hours and that exhibits high aperture ratio and high transmittance. .
〔実施の形態1〕
以下、図1〜2に基づいて、本発明の一実施の形態のアクティブ素子基板1の構成について説明する。
[Embodiment 1]
Hereinafter, based on FIGS. 1-2, the structure of the active element board | substrate 1 of one embodiment of this invention is demonstrated.
本実施形態では、アクティブ素子基板1として、アクティブ素子としてTFTを備えたTFT基板(アクティブマトリクス基板)を例に挙げて説明するものとする。また、本実施形態では、上記アクティブ素子基板1を備えた表示装置として、液晶表示装置を例に挙げて説明するものとする。 In the present embodiment, the active element substrate 1 will be described by taking a TFT substrate (active matrix substrate) including a TFT as an active element as an example. In the present embodiment, a liquid crystal display device will be described as an example of a display device including the active element substrate 1.
しかしながら、本発明はこれに限定されるものではなく、従来公知の各種アクティブ素子を用いることができる。また、上記表示装置は、液晶表示装置に限定されるものではなく、液晶に代えて、従来公知の各種表示媒体を用いることができる。 However, the present invention is not limited to this, and various conventionally known active elements can be used. The display device is not limited to a liquid crystal display device, and various known display media can be used in place of the liquid crystal.
図1は、図2のA−A’断面図であり、本発明の一実施の形態のアクティブ素子基板1の断面構造を示す図である。また、図2は、本発明の一実施の形態のアクティブ素子基板1の一画素領域の概略構成を示す平面図である。なお、図1は、図2のA−A’線断面図に相当する。 FIG. 1 is a cross-sectional view taken along the line A-A ′ of FIG. 2 and shows a cross-sectional structure of the active element substrate 1 according to the embodiment of the present invention. FIG. 2 is a plan view showing a schematic configuration of one pixel region of the active element substrate 1 according to the embodiment of the present invention. 1 corresponds to a cross-sectional view taken along the line A-A ′ of FIG. 2.
上記アクティブ素子基板1は、マトリクス状に配置された多数の画素領域によって構成される表示領域を有している。上記各画素領域には、図2に図示されているように、画素電極11を制御するため、アクティブ素子として画素TFT7が形成されており、画像信号を供給するデータライン6が上記画素TFT7のソース電極6aに電気的に接続されている。
The active element substrate 1 has a display area composed of a large number of pixel areas arranged in a matrix. In each of the pixel regions, as shown in FIG. 2, a
また、上記画素電極11と画素TFT7とは、ゲートバスライン3とデータライン6との交差点に対応するようにマトリクス状に設けられている。
The
さらに、図1に図示されている上記画素TFT7のゲート電極3aには、ゲートバスライン3が電気的に接続されており、所定のタイミングで、ゲートバスライン3にパルス走査信号を、順次印加するように構成されている。
Further, the
また、図1および図2に図示されているように、上記画素電極11は、画素TFT7のドレイン電極6bに電気的に接続されており、アクティブ素子である上記画素TFT7がスイッチオンとされた一定期間において、上記データライン6から供給される画像信号電圧が上記画素電極11に印加される。
Further, as shown in FIGS. 1 and 2, the
上記のように印加された電圧は、上記画素電極11と、図示されてない対向電極とに挟まれた液晶層にかかり、上記画素TFT7がスイッチオフとされた一定期間、保持されることとなる。
The voltage applied as described above is applied to the liquid crystal layer sandwiched between the
ここで、上記保持されるべき画像信号がリークし、フリッカーなどの表示不具合が発生するのを防ぐためには、上記画素電極11によって形成される容量(上記画素電極11と上記対向電極との間に形成された液晶容量)と並列に補助容量を設ける必要がある。
Here, in order to prevent the image signal to be held from leaking and causing a display defect such as flicker, a capacitance formed between the pixel electrode 11 (between the
すなわち、上記のように補助容量を設ける構成とすることにより、上記補助容量によって、上記画像信号をさらに長い期間安定的に保持することが可能となり、表示品位の向上された液晶表示装置とすることができる。 In other words, by providing the auxiliary capacitor as described above, the auxiliary capacitor can stably hold the image signal for a longer period of time, and a liquid crystal display device with improved display quality can be obtained. Can do.
本実施の形態においては、上記補助容量を確保するため、図2に図示されているように、ゲートバスライン3と並行に、上記画素電極11の中央部を横切るように、補助容量配線12が設けられている。
In the present embodiment, in order to secure the auxiliary capacitance, as shown in FIG. 2, the
本実施の形態のアクティブ素子基板1においては、上記補助容量配線12上には、詳しくは後述する第1の絶縁層9よりも薄く設けられたゲート絶縁層4が設けられており、上記ゲート絶縁層4上には、補助容量電極13が、上記補助容量配線12に対向するように設けられていることが好ましい。
In the active element substrate 1 of the present embodiment, a
上記構成によれば、詳しくは後述する上記第1の絶縁層9が厚膜であるため、補助容量配線12/第1の絶縁層9/画素電極11の構成により、十分な補助容量を確保することが困難である場合でも、補助容量配線12/第1の絶縁層9よりも薄く設けられたゲート絶縁層4/上記画素TFT7のドレイン電極6bと繋がっている補助容量電極13の構成で補助容量を確保できる構成となっている。
According to the above configuration, since the first insulating
よって、上記構成によれば、上記第1の絶縁層9が厚膜であっても、十分な補助容量を確保することができるアクティブ素子基板1を実現することができる。
Therefore, according to the above configuration, it is possible to realize the active element substrate 1 that can secure a sufficient auxiliary capacitance even when the first insulating
以下、上記図1及び図2に基づいて、本発明の一実施の形態のアクティブ素子基板1の構成について、さらに詳細に説明をする。 Hereinafter, the configuration of the active element substrate 1 according to the embodiment of the present invention will be described in more detail based on FIG. 1 and FIG.
既に上述したように、上記アクティブ素子基板1は、複数の画素を有し、各画素には画素TFT7と画素電極11とが設けられている。
As already described above, the active element substrate 1 has a plurality of pixels, and each pixel is provided with a
また、図1および図2に図示されているように、上記画素電極11と、上記画素TFT7および上記画素TFT7に接続されている配線3・6との間には、透明な絶縁層9・10が設けられている。
As shown in FIGS. 1 and 2, transparent insulating
上記透明な絶縁層9・10は、上記画素TFT7および上記配線3・6を覆うように設けられた感光性を有しない第1の絶縁層9と、上記第1の絶縁層9を覆うように設けられた感光性を有する第2の絶縁層10とを備えている。
The transparent insulating
さらに、上記第1の絶縁層9は、膜厚が0.5〜20μmに厚く設けられており、上記第2の絶縁層10は、上記第1の絶縁層9よりエッチング耐性が高く、さらには、上記第1の絶縁層9および上記第2の絶縁層10には、上記画素電極11と上記画素TFT7とを接続するためのコンタクトホール9a・10aが形成されている。
Further, the first insulating
上記構成によれば、上記第1の絶縁層9は、感光性を有しないため、光を吸収し反応する物質が含まれてなく、透過率の高い膜とすることができる。
According to the above configuration, since the first insulating
さらに、上記第1の絶縁層9は、感光性を有しないため、露光によりパターニングを行う構成ではないので、比較的自由に厚膜化することができ、信号遅延などの問題を生じさせる寄生容量を大幅に削減することができるとともに、厚膜化したとしても、透過率の低下を抑制することができる。
Further, since the first insulating
また、上記第1の絶縁層9上に形成された上記第2の絶縁層10は、感光性を有するとともに、上記第1の絶縁層9よりエッチング耐性が高いので、上記第1の絶縁層9にコンタクトホール9aを形成するために、別途のフォトレジストを用いる必要はなく、上記第2の絶縁層10をパターニングし、そのまま、エッチング工程において、マスクとして用いることができる。
Further, the second insulating
また、上記アクティブ素子基板1において、絶縁層は、上記第1の絶縁層9と上記第2の絶縁層10の2層構造からなり、上記それぞれの絶縁層9・10は積層されているため、寄生容量をさらに抑制することができる。
In the active element substrate 1, the insulating layer has a two-layer structure of the first insulating
以上のように、上記構成によれば、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板1を実現することができる。 As described above, according to the above-described configuration, it is possible to realize the active element substrate 1 that can suppress the parasitic capacitance and exhibit high aperture ratio and high transmittance.
なお、上記アクティブ素子基板1に備えられた上記第1の絶縁層9および/または上記第2の絶縁層10は、多孔性であってもよい。
Note that the first insulating
多孔性の絶縁層には、誘電率が1である空気が多数含まれるので、上記多孔性の絶縁層自体の誘電率を下げることができ、寄生容量をさらに削減することができる。 Since the porous insulating layer contains a large amount of air having a dielectric constant of 1, the dielectric constant of the porous insulating layer itself can be lowered, and the parasitic capacitance can be further reduced.
よって、寄生容量をさらに抑制することのできるアクティブ素子基板1を実現することができる。 Therefore, the active element substrate 1 that can further suppress the parasitic capacitance can be realized.
本実施の形態において、上記第1の絶縁層9としては、従来の熱硬化性樹脂であるエポキシ基含有重合性不飽和化合物と重合性不飽和カルボン酸および/または重合性不飽和多価カルボン酸無水物などの共重合体からなるものを用いたが、有機材料(有機物)を主成分とするものであれば、これに限定されるものではない。
In the present embodiment, the first insulating
上記第1の絶縁層9は、厚膜化を図るとともに、ドライエッチング工程における選択比の観点から、有機物を20重量%以上含んでいることが好ましく、60重量%以上含んでいることがより好ましく、有機物のみで形成されていることがさらに好ましい。
The first insulating
上記第1の絶縁層9が上記したように有機物を含有していることにより、上記したように厚膜化が可能であるとともに、上記第1の絶縁層9に柔軟性を付与することができ、クラックなどの発生を抑制することができる。
Since the first insulating
また、上記第1の絶縁層9が、有機物を含有していることにより、O2ガスアッシングに対する選択比を向上させることができる。
Further, since the first insulating
なお、誘電率を調整するために、例えば、籠型のシルセスキオキサン誘導体を含有させた熱硬化性樹脂組成物を用いてもよい。 In order to adjust the dielectric constant, for example, a thermosetting resin composition containing a cage silsesquioxane derivative may be used.
なお、本実施の形態において、エッチング方法として、O2ガスによるドライエッチング方法を用いているが、エッチング選択比を考慮し、ウェットエッチングなどを用いることも可能である。また、ドライエッチング方法については、従来公知の方法を用いることができるので、その説明を省略する。 In this embodiment, as an etching method, but using the dry etching method according to O 2 gas, considering the etching selection ratio, it is possible to use wet etching. Moreover, since a conventionally well-known method can be used about the dry etching method, the description is abbreviate | omitted.
よって、上記第1の絶縁層9を形成する工程におけるドライエッチング選択比を考慮した場合、上記熱硬化性樹脂組成物において、誘電率を調整するために含有される無機物の含有量は少量であることが好ましい。
Therefore, when the dry etching selectivity in the step of forming the first insulating
なお、本実施の形態においては、上記第2の絶縁層10としては、感光性を有する透明な絶縁材料からなるとともに、上記第1の絶縁層9にコンタクトホール9aを形成する際のマスクとして用いることができるものであれば、特に限定されるものではない。
In the present embodiment, the second insulating
上記第2の絶縁層10としては、例えば、感光性を有するシロキサン樹脂(シロキサン系ポリマー)からなる層を形成することが、高透過率と高ドライエッチング耐性の点、並びに、エッチング選択比の観点から望ましい。
As the second insulating
本実施の形態では、上記第2の絶縁層10として、アルコキシシランを加水分解・縮合することによって得られるシロキサン誘導体と、感光性を持たせるための光酸発生剤とを含むネガ型の光硬化性樹脂組成物を材料とするシロキサン樹脂層を形成したが、これに限定されることはない。
In the present embodiment, the second insulating
上述したように、上記アクティブ素子基板1において、上記第1の絶縁層9は、有機絶縁層であることが好ましい。
As described above, in the active element substrate 1, the first insulating
上記第1の絶縁層9が、有機絶縁層であることにより、O2ガスアッシングに対する選択比を向上させることができるとともに、厚膜である上記第1の絶縁層9に柔軟性を付与することができ、クラックなどの発生を抑制することができる。
Since the first insulating
また、上記アクティブ素子基板1において、上記第2の絶縁層10は、シロキサン樹脂であることが好ましい。
In the active element substrate 1, the second insulating
上記構成によれば、上記第2の絶縁層10は、高透過率、高ドライエッチング耐性、高平坦性、高硬度を示すシロキサン樹脂であるため、ドライエッチングにおける選択比が高いとともに、高透過率、高平坦性、後工程に対するプロセス耐性を有するアクティブ素子基板1を実現することができる。
According to the above configuration, since the second insulating
なお、本実施の形態においては、上記第2の絶縁層10として、ネガ型の光硬化性樹脂組成物を用いたが、ポジ型の光硬化性樹脂組成物を用いてもよい。
In the present embodiment, a negative photocurable resin composition is used as the second insulating
また、図1に図示されているように、上記アクティブ素子基板1においては、上記画素TFT7と、上記画素TFT7を覆うように設けられた上記第1の絶縁層9との間には、さらに、無機保護膜8が設けられていることが好ましい。
Further, as shown in FIG. 1, in the active element substrate 1, between the
上記構成によれば、上記画素TFT7上に、さらに、無機保護膜8を設けることにより、上記画素TFT7をイオン性不純物や水分などから保護することができる。したがって、より信頼性が向上されたアクティブ素子基板1を実現することができる。
According to the above configuration, the
なお、本実施の形態においては、上記無機保護膜8として、スパッタ法やプラズマCVD法などによって形成された緻密な構造を有するシリコン窒化膜を用いているが、シリコン酸化膜やシリコン酸化窒化膜などを用いてもよく、あるいは、上記それぞれの膜の積層からなる膜を用いてもよい。
In the present embodiment, a silicon nitride film having a dense structure formed by a sputtering method, a plasma CVD method, or the like is used as the inorganic
また、上記第1の絶縁層9および/または上記第2の絶縁層10として、誘電率を考慮して多孔性の膜を用いる場合には、上記無機保護膜8を設ける構成とすることが好ましい。
In the case where a porous film is used as the first insulating
以下、図3に基づいて、アクティブ素子基板1の概略的な製造プロセスについて説明する。 Hereinafter, a schematic manufacturing process of the active element substrate 1 will be described with reference to FIG.
<アクティブ素子基板1の製造プロセス>
図3は、本発明の一実施の形態のアクティブ素子基板1の製造プロセスを説明するためのプロセス図である。
<Manufacturing process of active element substrate 1>
FIG. 3 is a process diagram for explaining a manufacturing process of the active element substrate 1 according to the embodiment of the present invention.
なお、上記第1の絶縁層9を塗布する以前までの工程である上記画素TFT7を基板2上に形成する方法については、従来公知の方法を用いることができるので、その説明を省略する。
As a method of forming the
本実施形態においては、基板2として、ガラスを用いているが、これに限定されることはなく、基板2としては、上記ガラス以外にも、石英、プラスチック、シリコンウェハー、金属、セラミックなどを用いることができる。
In the present embodiment, glass is used as the
また、上記画素TFT7における半導体チャネル層5としては、非晶質シリコンに限らず、多結晶シリコン、非晶質ゲルマニウム、多結晶ゲルマニウム、非晶質シリコン・ゲルマニウム、多結晶シリコン・ゲルマニウム、非晶質シリコン・カーバイド、多結晶シリコン・カーバイドなどを用いることができる。また、これらの酸化物や有機物半導体層を用いることもできる。
The
図3(a)に図示されているように、上記画素TFT7が形成されている上記基板2上に上述した上記第1の絶縁層9を形成する。
As shown in FIG. 3A, the first insulating
上記第1の絶縁層9は、既に上述した熱硬化性樹脂組成物を塗布し、所定の熱処理を行うことによって形成される。
The first insulating
続いて、図3(b)に図示されているように、上記第1の絶縁層9上に感光性を有する第2の絶縁層10を形成する。
Subsequently, as shown in FIG. 3B, a photosensitive second insulating
上記第2の絶縁層10は、既に上述したネガ型の光硬化性樹脂組成物を塗布し、所定の温度でプリベーク(減圧乾燥)した後、図示されてない所定のパターンが形成されているマスクを用いて露光し、アルカリ現像液を用いて現像することにより、コンタクトホール10aを形成した後、さらに、所定の温度でポストベークすることによって得られた。
The second insulating
続いて、図3(c)に図示されているように、上記第2の絶縁層10に形成されたパターンをマスクとして、下層である上記第1の絶縁層9をO2ガスアッシングすることにより、上記第1の絶縁層9にコンタクトホール9aを形成する。
Subsequently, as shown in FIG. 3C, by using the pattern formed in the second insulating
次に、図3(d)に図示されているように、パターニングされた上記第1の絶縁層9および上記第2の絶縁層10をマスクとして、上述した上記無機保護膜8をドライエッチングし、上記無機保護膜8にもコンタクトホール8aを形成する。
Next, as shown in FIG. 3D, the inorganic
なお、上記ゲート絶縁層4と上記無機保護膜8とが上記ドレイン電極6bを挟まず積層している箇所に、ホールを形成する場合においては、上記ゲート絶縁層4と上記無機保護膜8とを一つの工程でエッチングすることにより、コンタクトホールを形成することができる。また、上記第2の絶縁層10は、上記ゲート絶縁層4と上記無機保護膜8とを合わせた膜厚より、十分厚く設けることもでき、このような場合、上記ゲート絶縁層4と上記無機保護膜8とにコンタクトホールを形成した後にも、上記第2の絶縁層10を残すことができる。
In addition, when forming a hole in the location where the
その後、図示されてないが、ITO、IZOなどの透明導電膜をスパッタ法などで全面に形成し、フォトレジストを使用して、所望のパターンを形成し、レジストパターンをマスクとして、上記透明導電膜をエッチングすることにより、パターニングを行い画素電極11を形成する。なお、上記画素電極11は、コンタクトホール8a・9a・10aを介して上記画素TFT7のドレイン電極6bに接続されている。
Thereafter, although not shown, a transparent conductive film such as ITO or IZO is formed on the entire surface by sputtering or the like, a desired pattern is formed using a photoresist, and the transparent conductive film is formed using the resist pattern as a mask. The
以上のように、上記アクティブ素子基板1の製造方法は、上記画素TFT7および該配線3・6を覆うように、感光性を有しない第1の絶縁層9を形成する工程と、上記第1の絶縁層9を覆うように、感光性を有する第2の絶縁層10を形成する工程と、上記第2の絶縁層10を露光および現像により、パターニングする工程と、上記第2の絶縁層10をマスクとして上記第1の絶縁層9をエッチングする工程とを含む方法である。
As described above, the manufacturing method of the active element substrate 1 includes the step of forming the first insulating
よって、上記第1の絶縁層9は、上記第2の絶縁層10をマスクとしてドライエッチングによりコンタクトホール9aを形成するため、光を吸収し反応する物質を含まず、透過率の高い膜とすることができる。
Therefore, since the
さらに、上記第1の絶縁層9は、上記のように、露光によりパターニングを行う構成ではないので、比較的自由に厚膜化することができ、寄生容量を大幅に削減することができるとともに、厚膜化したとしても、透過率の低下を抑制することができる。
Furthermore, since the first insulating
一方、上記第1の絶縁層9上に形成された上記第2の絶縁層10は、露光および現像によりコンタクトホール10aを形成することができるとともに、上記第1の絶縁層9よりドライエッチング耐性を高くすることもできるので、上記第1の絶縁層9にコンタクトホール9aを形成するために、別途のフォトレジストを用いる必要はなく、上記第2の絶縁層10をパターニングし、そのまま、ドライエッチング工程において、マスクとして用いることができる。
On the other hand, the second insulating
さらに、上記アクティブ素子基板1の製造方法において、絶縁層は、上記第1の絶縁層9と上記第2の絶縁層10の2層構造からなり、上記それぞれの絶縁層9・10は積層されているため、寄生容量をさらに抑制することができる。
Furthermore, in the manufacturing method of the active element substrate 1, the insulating layer has a two-layer structure of the first insulating
以上のように、上記構成によれば、工数の増加を伴うことなく、寄生容量を抑制できるとともに、高開口率および高透過率を示すアクティブ素子基板1の製造方法を実現することができる。 As described above, according to the above configuration, it is possible to realize a method of manufacturing the active element substrate 1 that can suppress parasitic capacitance and increase the aperture ratio and the transmittance without increasing the number of steps.
そして、本実施の形態のアクティブ素子基板1aは、図3(e)に図示されているような構成を備えることができる。 Then, the active element substrate 1a of the present embodiment can have a configuration as shown in FIG.
上記第2の絶縁層10と上記無機保護膜8との膜厚やドライエッチング選択比を調整することにより、図3(e)に図示されているように、上記無機保護膜8にコンタクトホール8aが形成完了された時に、上記第2の絶縁層10が残らないようにすることができる。
By adjusting the film thickness and the dry etching selection ratio between the second insulating
また、上記ゲート絶縁層4と上記無機保護膜8とが上記ドレイン電極6bを挟まず積層している箇所に、ホールが形成完了された時に、上記第2の絶縁層10が残らないようにすることもできる。
Further, the second insulating
以下、上記構成を実現するための具体例を説明すると、例えば、ドライエッチングレートが1:1の場合は、上記第2の絶縁層10の膜厚が、無機保護膜8とゲート絶縁層4の合計膜厚と同等もしくはそれ以下であることが望ましい。
Hereinafter, a specific example for realizing the above configuration will be described. For example, when the dry etching rate is 1: 1, the thickness of the second insulating
また、無機保護膜8およびゲート絶縁層4と上記第2の絶縁層10とのドライエッチングレートが1:Xである場合は、上記第2の絶縁層10の膜厚が、無機保護膜8とゲート絶縁層4の合計膜厚をX倍したものと同等もしくはそれ以下であればよい。
When the dry etching rate of the inorganic
よって、上記構成によれば、上記第2の絶縁層10の除去を必要とする場合において、以降の工程において、別途に第2の絶縁層10の除去工程を加える必要がなくなる。
Therefore, according to the above configuration, when it is necessary to remove the second insulating
なお、上記無機保護膜8や上記第2の絶縁層10などのドライエッチング方法については、従来公知の方法を用いることができるので、その説明を省略する。
In addition, about the dry etching methods, such as the said inorganic
最後に、図3(f)に図示されているように、上記第2の絶縁層10が完全にドライエッチングされた後に残った上記第1の絶縁層9上に、ITO、IZOなどの透明導電膜をスパッタ法などで全面に形成し、フォトレジストを使用して、所望のパターンを形成し、レジストパターンをマスクとして、上記透明導電膜をエッチングすることにより、パターニングを行い画素電極11を形成した。なお、上記画素電極11は、コンタクトホール8a・9aを介して上記画素TFT7のドレイン電極6bに接続されている。
Finally, as shown in FIG. 3F, a transparent conductive material such as ITO or IZO is formed on the first insulating
なお、上記図3(f)は、アクティブ素子基板1aの概略構成を示す。 FIG. 3F shows a schematic configuration of the active element substrate 1a.
つぎに、図4に基づいて、上記アクティブ素子基板1を備えた液晶表示装置40について説明する。説明の便宜上、上記アクティブ素子基板1を説明する箇所で既に説明をした部材については、その説明を省略する。
Next, a liquid
図4は、本実施形態の液晶表示装置40の概略構成を示す断面図である。
FIG. 4 is a cross-sectional view showing a schematic configuration of the liquid
図4に示すように、液晶表示装置40は、上記アクティブ素子基板1と、これに対向する共通電極16を備えるカラーフィルタ基板30とを備え、これらの基板の間に液晶17がシール材によって封入された構成を有する液晶表示パネルを備えている。
As shown in FIG. 4, the liquid
さらに、上記アクティブ素子基板1とカラーフィルタ基板30とには偏向板18a、18bが備えられている。
Further, the active element substrate 1 and the
また、図4に図示されているように、上記カラーフィルタ基板30の基板14上には、赤(R)、緑(G)、青(B)のそれぞれの色を有する着色部と、ブラックマトリクスとから構成されるカラーフィルタ層15が設けられている。
Further, as shown in FIG. 4, on the
また、液晶表示パネルの背面(上記アクティブ素子基板1側)には、バックライト20が配置されており、バックライト20は、上記液晶表示パネルへ向かって光を照射するようになっている。
In addition, a
さらには、上記バックライト20の出射面側には、光学シート19を設けることができる。上記光学シート19は、例えば、拡散板と複合機能光学シートとから構成されており、上記複合機能光学シートは、拡散、屈折、集光および偏光を含む各種光学的機能から選択された複数の光学的機能を備えている。
Furthermore, an
上記光学シート19は、液晶表示装置の価格や性能によって適宜組み合わせて使用することが好ましい。
The
以上のように、本実施形態の液晶表示装置40は、上記アクティブ素子基板1を備えている。
As described above, the liquid
よって、表示品位が良好である液晶表示装置40を実現することができる。
Therefore, the liquid
〔実施の形態2〕
つぎに、図5〜6に基づいて、本発明の第2の実施形態について説明する。本実施形態は、実施の形態1における第1の絶縁層9が、カラーフィルタ層である場合の変形例を示すものであり、上記カラーフィルタ層を形成する工程においては、印刷法またはインクジェット法が用いられている。
[Embodiment 2]
Next, a second embodiment of the present invention will be described based on FIGS. This embodiment shows a modification in the case where the first insulating
なお、その他の構成及び製造プロセスについては実施の形態1において説明したとおりである。説明の便宜上、上記の実施の形態1の図面に示した部材と同じ機能を有する部材については、同じ符号を付し、その説明を省略する。 Other configurations and manufacturing processes are as described in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and descriptions thereof are omitted.
図5は、本発明の他の実施の形態のアクティブ素子基板1bの一部の構成を示す図である。
FIG. 5 is a diagram showing a configuration of a part of an
図示されているように、上記画素TFT7が形成されている上記基板2上に、第1の絶縁層9bとしてカラーフィルタ層が形成されている。
As shown in the drawing, a color filter layer is formed as a first insulating
上記第1の絶縁層9bは、例えば、既に上述した熱硬化性樹脂組成物に、従来のカラーフィルタ層を形成する時に用いられる赤(R)、緑(G)、青(B)の着色レジストに含有された各色の顔料分散液が含まれたものである。
The first insulating
本実施の形態においては、図示されているように、上記第1の絶縁層9bは、感光性の黒の着色レジストを用いて、露光・現像を行い所定のパターンを有するブラックマトリクス21を形成した後、上記ブラックマトリクス21によって囲まれて形成される部分(上記ブラックマトリクス21が存在しない部分)に、インクジェット法を用いて、上記各色の顔料分散液が含まれた熱硬化性樹脂組成物を敵下し、所定の熱処理を行うことによって形成した。
In the present embodiment, as shown in the drawing, the first insulating
なお、本実施の形態においては、上記のように、インクジェット法を用いているが、これに限定されることはなく、印刷法なども用いることができるのは勿論である。 In this embodiment, the ink jet method is used as described above, but the present invention is not limited to this, and it is needless to say that a printing method or the like can be used.
上記構成によれば、従来のように、カラーフィルタ基板側に、別途にカラーフィルタ層を設ける必要がなくなる。すなわち、上記第1の絶縁層9bが従来のカラーフィルタ層の役割をも兼ねているのである。
According to the above configuration, there is no need to separately provide a color filter layer on the color filter substrate side as in the prior art. That is, the first insulating
従来は、感光性着色レジストを用いて、カラーフィルタおよびコンタクトホールを形成しており、このような場合、上記感光性着色レジストを各色毎に塗布・露光・現像する必要があったため、製造工程が長くなり、コストアップや歩留まりの低下を招いていた。 Conventionally, a color filter and a contact hole are formed using a photosensitive colored resist. In such a case, it is necessary to apply, expose, and develop the photosensitive colored resist for each color. It was long, leading to an increase in cost and a decrease in yield.
一方、上記構成によれば、各色の顔料が含まれた感光性を有しない複数の熱硬化性組成物を印刷法やインクジェット法を用いて形成することにより、上記熱硬化性組成物の使用量を大幅に抑制することができるとともに、製造工程を短縮することができ、コストアップや歩留まりの低下を抑制することができる。 On the other hand, according to the said structure, the usage-amount of the said thermosetting composition by forming the several thermosetting composition which has the pigment of each color which does not have photosensitivity using a printing method or an inkjet method. Can be significantly suppressed, the manufacturing process can be shortened, and the increase in cost and the decrease in yield can be suppressed.
また、従来のように、カラーフィルタ基板とアクティブ素子基板とを貼り合わせる時において、精度の高いアライメント調整を行う必要がなくなる。 Further, unlike the prior art, when the color filter substrate and the active element substrate are bonded together, it is not necessary to perform highly accurate alignment adjustment.
また、上記第1の絶縁層9bを形成する熱硬化性組成物は、感光性を有する必要がないため、その材料の選択幅が広く、より色純度を向上させることのできる材料を用いることができる。
In addition, since the thermosetting composition for forming the first insulating
図6は、本発明の他の実施の形態のアクティブ素子基板1bの構成を示す図である。
FIG. 6 is a diagram showing a configuration of an
図示されているように、インクジェット法により形成された上記第1の絶縁層9b上には、第2の絶縁層10が形成されている。
As shown in the drawing, a second insulating
上記第2の絶縁層10は、上記ブラックマトリクス21と上記第1の絶縁層9bとの間に生じる段差を平坦化するとともに、オーバーコートとして機能するため、後工程に対するプロセス耐性が良好なアクティブ素子基板1bを実現することができる。
The second insulating
図7は、本発明の他の実施の形態のアクティブ素子基板1bを備えた液晶表示装置40aの概略構成を示す断面図である。
FIG. 7 is a cross-sectional view showing a schematic configuration of a liquid
図示されているように、上記アクティブ素子基板1bには、インクジェット法により、上記各色の顔料分散液が含まれた熱硬化性樹脂組成物を敵下し、所定の熱処理を行うことによって形成された第1の絶縁層9bが備えられているため、カラーフィルタ基板30a側には、カラーフィルタ層が存在しない。
As shown in the drawing, the
本発明は上記した各実施の形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施の形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施の形態についても本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and the present invention can be obtained by appropriately combining technical means disclosed in different embodiments. Embodiments are also included in the technical scope of the present invention.
本発明は、液晶表示装置や、有機EL表示装置に代表されるアクティブ素子を用いたアクティブ型表示装置に適用することができる。 The present invention can be applied to a liquid crystal display device and an active display device using an active element typified by an organic EL display device.
1、1a、1b アクティブ素子基板
2、14 基板
3 ゲートバスライン(信号配線)
3a ゲート電極
4 ゲート絶縁層
6 データライン(信号配線)
6a ソース電極
6b ドレイン電極
7 画素TFT(アクティブ素子)
8 無機保護膜
9、9b 第1の絶縁層
10 第2の絶縁層
8a、9a、10a コンタクトホール
11 画素電極
12 補助容量配線
13 補助容量電極
30 カラーフィルタ基板
40、40a 液晶表示装置(アクティブ型表示装置)
1, 1a, 1b
DESCRIPTION OF
Claims (11)
上記アクティブ素子および信号配線上に、上記コンタクトホールを有する透明な絶縁層を形成する工程を備え、該工程は、
上記アクティブ素子および信号配線を覆うように、有機材料を主成分とする、感光性を有さない第1の絶縁層を形成する工程と、
上記第1の絶縁層を覆うように、感光性を有する第2の絶縁層を形成する工程と、
上記第2の絶縁層を露光および現像により、パターニングする工程と、
上記第2の絶縁層をマスクとして上記第1の絶縁層をエッチングする工程とを含むことを特徴とするアクティブ素子基板の製造方法。 An active element, and a pixel electrode and a signal wiring connected to the active element. The pixel electrode is connected to the active element through a contact hole provided in a transparent insulating layer covering the active element and the signal wiring. A method for manufacturing a connected active element substrate, comprising:
Forming a transparent insulating layer having the contact hole on the active element and the signal wiring, the process comprising:
Forming a first insulating layer mainly composed of an organic material and not photosensitive so as to cover the active element and the signal wiring;
Forming a photosensitive second insulating layer so as to cover the first insulating layer;
Patterning the second insulating layer by exposure and development;
And a step of etching the first insulating layer using the second insulating layer as a mask.
上記第1の絶縁層および第2の絶縁層をマスクとして、上記無機保護膜をエッチングする工程とをさらに含むことを特徴とする請求項1または2に記載のアクティブ素子基板の製造方法。 Forming an inorganic protective film between the active element and the first insulating layer;
3. The method of manufacturing an active element substrate according to claim 1, further comprising: etching the inorganic protective film using the first insulating layer and the second insulating layer as a mask.
上記カラーフィルタ層は、印刷法またはインクジェット法で形成されることを特徴とする請求項1から5の何れか1項に記載のアクティブ素子基板の製造方法。 The first insulating layer is a color filter layer,
The method for manufacturing an active element substrate according to claim 1, wherein the color filter layer is formed by a printing method or an inkjet method.
上記画素電極が、上記アクティブ素子および信号配線を覆う透明な絶縁層に設けられたコンタクトホールを介して上記アクティブ素子に接続されているアクティブ素子基板であって、
上記絶縁層は、有機材料を主成分とする、感光性を有さない第1の絶縁層と、該第1の絶縁層上に形成された感光性を有する第2の絶縁層とを備えていることを特徴とするアクティブ素子基板。 An active element, a pixel electrode connected to the active element, and a signal wiring;
The pixel electrode is an active element substrate connected to the active element through a contact hole provided in a transparent insulating layer covering the active element and the signal wiring,
The insulating layer includes a first insulating layer having an organic material as a main component and having no photosensitivity, and a photosensitive second insulating layer formed on the first insulating layer. An active element substrate characterized by comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009036780A JP2010191283A (en) | 2009-02-19 | 2009-02-19 | Method for manufacturing active element substrate, active element substrate, and active type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009036780A JP2010191283A (en) | 2009-02-19 | 2009-02-19 | Method for manufacturing active element substrate, active element substrate, and active type display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010191283A true JP2010191283A (en) | 2010-09-02 |
Family
ID=42817369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009036780A Pending JP2010191283A (en) | 2009-02-19 | 2009-02-19 | Method for manufacturing active element substrate, active element substrate, and active type display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010191283A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014013959A1 (en) * | 2012-07-20 | 2014-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2015523718A (en) * | 2012-05-22 | 2015-08-13 | マイクロン テクノロジー, インク. | SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SEMICONDUCTOR STRUCTURE |
| KR101846151B1 (en) | 2008-10-16 | 2018-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and electronic device |
| WO2018221600A1 (en) * | 2017-05-30 | 2018-12-06 | 株式会社オルタステクノロジー | Liquid crystal display device |
-
2009
- 2009-02-19 JP JP2009036780A patent/JP2010191283A/en active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101846151B1 (en) | 2008-10-16 | 2018-04-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Light-emitting device and electronic device |
| US11930668B2 (en) | 2008-10-16 | 2024-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Flexible light-emitting device and EL module including transparent conductive film |
| US11189676B2 (en) | 2008-10-16 | 2021-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device having fluorescent and phosphorescent materials |
| US10340319B2 (en) | 2008-10-16 | 2019-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Organic light-emitting device having a color filter |
| KR101912584B1 (en) | 2008-10-16 | 2018-10-30 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Display device and electronic device |
| JP2015523718A (en) * | 2012-05-22 | 2015-08-13 | マイクロン テクノロジー, インク. | SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING SEMICONDUCTOR STRUCTURE |
| US9780219B2 (en) | 2012-07-20 | 2017-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2014039019A (en) * | 2012-07-20 | 2014-02-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device and manufacturing method for semiconductor device |
| WO2014013959A1 (en) * | 2012-07-20 | 2014-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9548393B2 (en) | 2012-07-20 | 2017-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising an insulating layer including a void |
| JP7765564B2 (en) | 2012-07-20 | 2025-11-06 | 株式会社半導体エネルギー研究所 | Semiconductor Devices |
| US12230715B2 (en) | 2012-07-20 | 2025-02-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2016106409A (en) * | 2012-07-20 | 2016-06-16 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US10347768B2 (en) | 2012-07-20 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having insulating film including low-density region |
| JP2024133232A (en) * | 2012-07-20 | 2024-10-01 | 株式会社半導体エネルギー研究所 | Semiconductor Device |
| US10693010B2 (en) | 2012-07-20 | 2020-06-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9184297B2 (en) | 2012-07-20 | 2015-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a void portion in an insulation film and method for manufacturing a semiconductor device comprising a void portion in an insulating film |
| US11935959B2 (en) | 2012-07-20 | 2024-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising oxide semiconductor film comprising nanocrystal |
| US11515426B2 (en) | 2012-07-20 | 2022-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a void region insulating film |
| US9905696B2 (en) | 2012-07-20 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP7159536B2 (en) | 2017-05-30 | 2022-10-25 | 凸版印刷株式会社 | liquid crystal display |
| CN110678808A (en) * | 2017-05-30 | 2020-01-10 | 凸版印刷株式会社 | Liquid crystal display device |
| JP2018200453A (en) * | 2017-05-30 | 2018-12-20 | 株式会社 オルタステクノロジー | Liquid crystal display |
| WO2018221600A1 (en) * | 2017-05-30 | 2018-12-06 | 株式会社オルタステクノロジー | Liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100376355B1 (en) | Manufacturing method of liquid crystal display device | |
| JP5528475B2 (en) | Active matrix substrate and manufacturing method thereof | |
| KR101600306B1 (en) | Array Substrate for Display Device and Manufacturing Method thereof | |
| KR101620526B1 (en) | Method of making liquid crystal display and liquid crystal display thereof | |
| US7645649B1 (en) | Method for fabricating pixel structure | |
| CN100562989C (en) | Liquid crystal display device and manufacturing method thereof | |
| CN100578327C (en) | Method for manufacturing liquid crystal display panel and liquid crystal display panel | |
| WO2014205998A1 (en) | Coa substrate and manufacturing method therefor, and display device | |
| WO2008010342A1 (en) | Display panel substrate, display panel using the substrate, display panel substrate manufacturing method, and display panel manufacturing method | |
| CN1885120A (en) | Transflective liquid crystal display device | |
| WO2018120691A1 (en) | Array substrate and method for manufacturing same, and display device | |
| CN105182625A (en) | Display substrate, manufacturing method thereof and display device | |
| CN101231940A (en) | Multilayer thin film pattern and method of manufacturing display device | |
| US20110249225A1 (en) | Active Array Substrate, Liquid Crystal Display Panel, and Manufacturing Method Thereof | |
| JP4772653B2 (en) | TFT array substrate and manufacturing method thereof | |
| JP2010191283A (en) | Method for manufacturing active element substrate, active element substrate, and active type display device | |
| US20200012137A1 (en) | Substrate for display device, display device, and method of producing substrate for display device | |
| JPH08136951A (en) | Liquid crystal panel substrate and manufacturing method thereof | |
| WO2010150435A1 (en) | Active matrix substrate, liquid crystal display device provided therewith and fabrication method of active matrix substrate | |
| JP6661904B2 (en) | Display device and method of manufacturing display device | |
| KR101381204B1 (en) | Methode of array substrate for liquid crystal display device | |
| JP2008033037A (en) | Liquid crystal display | |
| CN1782827A (en) | Manufacturing method of color filter film and liquid crystal panel in thin film transistor array | |
| KR101832268B1 (en) | Liquid crystal display device including insulating layer formed by using soluble material and method of fabricating the same | |
| KR101474259B1 (en) | Display device including a process key and method thereof |