JP2010182749A - Alignment mark and forming method thereof - Google Patents
Alignment mark and forming method thereof Download PDFInfo
- Publication number
- JP2010182749A JP2010182749A JP2009022937A JP2009022937A JP2010182749A JP 2010182749 A JP2010182749 A JP 2010182749A JP 2009022937 A JP2009022937 A JP 2009022937A JP 2009022937 A JP2009022937 A JP 2009022937A JP 2010182749 A JP2010182749 A JP 2010182749A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating power
- power supply
- alignment mark
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【課題】アライメントマーク位置読み取り精度を向上させる。
【解決手段】基板12の表面にメッキ給電用膜13を形成し、次いで当該メッキ給電用膜13にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマーク及びその作成方法である。アライメントマークは、マーク本体15の周囲に設けられ前記メッキ給電用膜13を形成しない領域を一部に設けることでメッキ給電時の抵抗を調整して前記マーク本体15となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域16とを備えた。アライメントマークの作成方法は、前記マーク本体15を形成する際に、当該マーク本体15の周囲にメッキ給電用膜非形成領域16を形成して前記メッキ給電用膜13を形成しない領域を一部に設けてメッキ給電時の抵抗を調整し、前記マーク本体15となるメッキ層の膜厚を制御する。
【選択図】図1An alignment mark position reading accuracy is improved.
An alignment mark in which a plating power supply film is formed on a surface of a substrate, a photoresist pattern is formed on the plating power supply film, and then patterned by electroplating, and a method for producing the alignment mark. . The alignment mark is provided around a portion of the mark main body 15 so as not to form the plating power supply film 13 so as to adjust the resistance at the time of plating power supply, thereby adjusting the thickness of the plating layer serving as the mark main body 15 And a plating power supply non-film forming region 16 to be controlled. In forming the mark main body 15, an alignment mark is formed by forming a region where the plating power supply film non-formation region 16 is formed around the mark main body 15 and the plating power supply film 13 is not formed. It is provided and the resistance at the time of plating power feeding is adjusted to control the film thickness of the plating layer serving as the mark body 15.
[Selection] Figure 1
Description
本発明は、プリント配線基板等の表面にパターン形成されるアライメントマークに関するものである。 The present invention relates to an alignment mark that is patterned on the surface of a printed wiring board or the like.
プリント配線基板の製造プロセス等においては、当該基板の製造後に部品実装等を行う際に基板の位置を特定するときの目安にするために、基板にアライメントマークが設けられる。このアライメントマークは、通常、基板の表面にメッキによって作成される。メッキでアライメントマークを形成することで、このアライメントマークの表面と基板の表面との間に段差が生じる。そして、カメラで基板の表面を撮影し、画像処理によって前記アライメントマークの表面と基板の表面との間の段差をコントラストの違いとして識別してアライメントマークの位置を特定する。それによって、特定したアライメントマークを基準にして基板の位置や基板表面の回路の位置等を特定する。 In a printed wiring board manufacturing process or the like, an alignment mark is provided on a board in order to specify a position of the board when component mounting or the like is performed after the board is manufactured. This alignment mark is usually formed on the surface of the substrate by plating. By forming the alignment mark by plating, a step is generated between the surface of the alignment mark and the surface of the substrate. Then, the surface of the substrate is photographed with a camera, and a step between the surface of the alignment mark and the surface of the substrate is identified as a difference in contrast by image processing, and the position of the alignment mark is specified. Thereby, the position of the substrate, the position of the circuit on the substrate surface, and the like are specified based on the specified alignment mark.
このように、アライメントマークを基準にして基板の位置や基板表面の回路の位置等を特定して、プリント配線基板への部品の実装等が行われる。 In this manner, the position of the board, the position of the circuit on the board surface, and the like are specified based on the alignment mark, and components are mounted on the printed wiring board.
このようなアライメントマークの例を図2〜5に基づいて説明する。 Examples of such alignment marks will be described with reference to FIGS.
アライメントマーク1は、図2、3に示すように、主に基板2に設けられた反射防止膜3と、この反射防止膜3上に設けられたマーク部4とから構成されている。
As shown in FIGS. 2 and 3, the
マーク部4の作成においては、メッキ膜厚を面内均一にするのが重要であるが、パターンによっては面内でメッキ膜厚を制御するのが困難な場合がある。そして、マーク部4のメッキ膜厚が必要以上に厚くなると、マーク部4のエッジ部にテーパ等が発生して、エッジ部のコントラストが不明瞭になることがある。
In creating the
アライメントマーク1の作成方法の一例を図4,5に基づいて説明する。
An example of a method for creating the
図4(a)及び図5(a)に示す基板2上に、図4(b)及び図5(b)に示すように反射防止膜3となる絶縁材料(ポリイミド)を形成する。次いで、基板2及び反射防止膜3の上に図4(c)及び図5(c)に示すようにメッキ給電用スパッタ膜5を形成し、図4(d)及び図5(d)に示すようにフォトレジストパターン6を形成する。この際に、必要な積層パターンを同時に形成する。次いで、電気メッキ処理を行う。これにより、図4(e)及び図5(e)に示すようにフォトレジストパターン6に沿ってメッキ層7を形成する。
On the
その後、図4(f)及び図5(f)に示すようにフォトレジストパターン6を除去し、図4(g)及び図5(g)に示すようにメッキ給電用スパッタ膜3を除去して、図2及び図3に示すようにアライメントマーク1を完成する。この際に、配線となるパターンも同時に作成する。
Thereafter, the
前記アライメントマーク1の例としては特許文献1、特許文献2に記載のものがある。
Examples of the
ところで、前記アライメントマーク1をメッキで作成する場合、そのメッキ層の高さによっては認識しづらくなることがある。図2に示すアライメントマーク1のマーク部4の場合、メッキ層が高くなりすぎてエッジ部8がテーパ状になるため、識別しづらくなってしまう。即ち、エッジ部8のコントラストが不鮮明になってアライメントマーク1を識別し難く、アライメントマーク1を正確に読み取ることができなくなる。
By the way, when the
アライメントマーク1を形成するメッキが厚くなると、図2(b)に示すマーク部4のエッジ部8のように、メッキの上側と下側でテーパが付いてしまうことがある。そして、エッジ部8にテーパが付いてしまうと、マーク部4を使用して位置認識する際に、カメラで撮影した画像を処理する際にマーク部4を認識するのが難しくなる。具体的には、マーク部4のエッジ部8にテーパが発生すると、画像処理によって、このテーパ部分tのどこかをエッジと認識してしまうため、エッジ部8の位置が変動して、誤差が発生してしまう。即ち、エッジ部8であるテーパ部分tのコントラストが不明瞭になってエッジ部分が複数出現し、アライメントマーク1を読み取る度に違う部分をエッジ部8と認識してしまい、誤差が発生してしまう。この結果、アライメントマーク位置読み取り精度が低下してしまうという問題がある。
When the plating for forming the
本発明は、上述の問題点を解決するためになされたものであり、アライメントマーク位置読み取り精度を向上させることができるアライメントマーク及びその作成方法を提供することを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an alignment mark that can improve alignment mark position reading accuracy and a method for producing the alignment mark.
前記課題を解決するために本発明に係るアライメントマークは、基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークであって、前記基板の表面に形成されるマーク本体と、当該マーク本体の周囲に形成された領域であって、前記メッキ給電用膜を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域とを備えたことを特徴とする。 In order to solve the above problems, the alignment mark according to the present invention is formed by forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating. An alignment mark, a mark body formed on the surface of the substrate, and an area formed around the mark body, where a portion where the film for plating power feeding is not formed is provided in part. A plating power feeding film non-formation region for controlling the film thickness of the plating layer serving as the mark body by adjusting the resistance at the time is provided.
本発明に係るアライメントマークの作成方法は、基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークの作成方法であって、前記基板の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体形成部分の周囲にメッキ給電用膜を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域を形成して前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体となるメッキ層の膜厚を制御することを特徴とする。 The method for creating an alignment mark according to the present invention is to create an alignment mark by forming a plating power supply film on the surface of a substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating. In order to form the alignment mark main body at a predetermined position on the substrate, when a plating power feeding film is provided around the mark main body forming portion at the position, the plating power feeding is provided around the position. Adjusting the resistance at the time of plating power feeding by forming a film non-formation region and forming a region where the plating power feeding film is not formed in part, thereby controlling the thickness of the plating layer serving as the mark body Features.
マーク本体を形成する際に、メッキ給電用膜非形成領域を形成してメッキ給電時の抵抗を調整して、メッキの膜厚を制御するため、マーク本体のエッジ部にテーパが付いて不鮮明になるのを防止することができる。この結果、アライメントマーク位置読み取り精度を向上させることができる。 When forming the mark main body, the plating power supply film non-formation region is formed and the resistance at the time of plating power supply is adjusted to control the thickness of the plating film. Can be prevented. As a result, alignment mark position reading accuracy can be improved.
以下、本発明の実施形態に係るアライメントマーク及びその作成方法について、添付図面を参照しながら説明する。本実施形態のアライメントマークは、プリント配線基板等のような、正確に位置を特定する必要がある基板の表面に設けられるものである。このアライメントマークをカメラで撮影して画像処理することによってアライメントマークの位置を認識し、このアライメントマークの位置を基準に基板の位置や基板上の回路の位置等を特定するものである。本実施形態のアライメントマークは、このような基板全てに適用できるものである。 Hereinafter, an alignment mark and a method for producing the same according to an embodiment of the present invention will be described with reference to the accompanying drawings. The alignment mark of the present embodiment is provided on the surface of a substrate that needs to be accurately specified, such as a printed wiring board. The position of the alignment mark is recognized by photographing the alignment mark with a camera and processing the image, and the position of the substrate, the position of the circuit on the substrate, and the like are specified based on the position of the alignment mark. The alignment mark of this embodiment can be applied to all such substrates.
本実施形態に係るアライメントマークは、電気メッキによりパターン形成されるマークである。電気メッキの場合、供給される給電量の違いによって形成されるメッキ層の厚さが変わってくる。このため、抵抗部を適宜設けて供給される給電量を調整し、メッキ層の膜厚を制御するものである。 The alignment mark according to the present embodiment is a mark that is patterned by electroplating. In the case of electroplating, the thickness of the plated layer varies depending on the amount of power supplied. For this reason, the amount of power supplied is adjusted by appropriately providing a resistance portion, and the film thickness of the plating layer is controlled.
本実施形態に係るアライメントマーク11は、図1、6に示すように主に、基板12と、メッキ給電用膜13と、反射防止膜14と、マーク本体15と、メッキ給電用膜非形成領域16とから構成されている。なお、図1(a)は図6のA−A線矢視断面図、図1(b)は図6のB−B線矢視断面図、図1(c)はマーク本体15の平面図及び側面図である。
As shown in FIGS. 1 and 6, the
基板12は、プリント配線基板等の基板である。
The
メッキ給電用膜13は、電気メッキによってメッキ層を形成する際に、メッキ層を構成するイオンが付着する電極となる膜である。このメッキ給電用膜13は、例えばスパッタリング現象を利用したスパッタ法により形成される。このスパッタ法では、段差がある部分でカバレッジ(段差部分における皮膜の形成状態)不足が生じてスパッタ膜が形成されない現象が起きることが一般に知られている。これを利用して後述するメッキ給電用膜非形成領域16を形成しながら、メッキ給電用膜13を形成する。
The plating
スパッタ法によってメッキ給電用膜13を形成する際に、メッキ給電用膜非形成領域16にスパッタ粒子を衝突させると前記カバレッジ不足が生じることがある。即ち、メッキ給電用膜非形成領域16に膜を形成する際に、このメッキ給電用膜非形成領域16が高く形成されると、その上端と基端との段差で前記カバレッジ不足が生じてスパッタ膜が形成されない現象が起きる。これにより、メッキ給電用膜非形成領域16の側壁に膜が形成されず、メッキ給電用膜非形成領域16に形成された膜は、メッキ給電用膜13から切り離された状態になる。これにより、メッキ給電用膜非形成領域16の部分は、メッキ給電用膜13として機能せず、抵抗部となる。これを利用して抵抗部を有するメッキ給電用膜13を形成する。このメッキ給電用膜13は、基板12及び反射防止膜14の表面に形成される。
When the plating
反射防止膜14は、マーク本体15を支持する土台となる膜材であって、四角形台状に形成されている。反射防止膜14は、ポリイミド等の樹脂で形成される。これにより反射防止膜14は、カメラで撮影した画像を処理する際に、この反射防止膜14上に形成されるマーク本体15との間でコントラストを高くする。
The
マーク本体15は、位置合わせの基準となるマークである。マーク本体15は、基板12の設定位置に形成されて当該基板12のアライメントや基板12内の回路のアライメント等に用いられる。基板12のアライメント等を行う際に、このマーク本体15を特定して、このマーク本体15を基準にして基板12の位置や基板12内の回路の位置を特定する。
The mark
マーク本体15は、カメラで正確に認識できるように、そのエッジ部が切り立った状態であることが要求される。このため、マーク本体15は、薄く形成されることが望ましい。これは、マーク本体15が厚くなると、従来技術の問題として上述したように、エッジ部にテーパが生じてしまうからである。このため、マーク本体15がメッキ層によって構成され、このメッキ層の厚さが給電量を変えることで調整されている。
The
メッキ給電用膜非形成領域16は、マーク本体15の周囲に形成された領域であって、前記メッキ給電用膜13を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体15となるメッキ層の膜厚を制御する抵抗部である。メッキ給電用膜非形成領域16は、マーク本体15の形成部分の周囲を囲んで設けられる。具体的には、四角形の反射防止膜14の各辺に沿って形成された4つの凸部17で構成されている。この4つの細長い凸部17は、四角環状に形成された筋状の凸部の各角を削除して、形成されている。
The plating power supply
メッキ給電用膜非形成領域16は、反射防止膜14と同時に形成される。具体的には、まず1段目としてポリイミド等の樹脂を用いて、反射防止膜14と同じ高さの4つの細長い台部17A(図7(a)参照)を形成し、次いで2段目として、各台部17Aの上にさらに合成樹脂を積層して高くして凸部17を形成する。メッキ給電用膜非形成領域16を構成する各凸部17の高さは、スパッタ法によるスパッタ膜の形成時に、上端と基端とでカバレッジ不足が生じて側壁にスパッタ膜が形成されない程度の段差になるように設定する。4つの凸部17の部分でその側壁にスパッタ膜が形成されず、電気的にメッキ給電用膜13から切り離されることで、これら4つの凸部17の部分で抵抗部を構成する。この抵抗部である各凸部17によって、反射防止膜14の部分のメッキ給電用膜13での給電量が減少して、この反射防止膜14にできるメッキ層が薄くなり、安定化する。即ち、マーク本体15及びその外周の外側マーク部18が薄くなり、安定化する。これにより、エッジ部の上端部や基端部にテーパができることがなくなり、切り立ったシャープなエッジ部になって、マーク本体15の認識が安定する。このように、アライメントマーク11のメッキ膜厚を低くすることで、エッジが鮮明なアライメントマーク11が得られる。
The plating power supply
給電量は、4つの凸部17を変更して抵抗値を変えることで調整する。即ち、4つの凸部17の設置位置やサイズを変更してこれらの間隔を変更することで抵抗値を制御して、給電量を調整する。
The amount of power supply is adjusted by changing the resistance values by changing the four
[アライメントマークの作成方法]
次に、アライメントマークの作成方法について説明する。
[How to create alignment marks]
Next, a method for creating alignment marks will be described.
本実施形態のアライメントマークの作成方法は、基板12の表面にメッキ給電用膜13を形成し、当該メッキ給電用膜13にフォトレジストパターンを形成して、電気メッキによりアライメントマークをその膜厚を調整しながらパターン形成する作成方法である。このアライメントマークの作成方法では、前記基板12の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体15の形成部分の周囲にメッキ給電用膜13を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域16を形成して前記メッキ給電用膜13を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体15となるメッキ層の膜厚を制御する。
In the method of creating an alignment mark of this embodiment, a plating
前記メッキ給電用膜13を形成しない領域を一部に設ける前記メッキ給電用膜非形成領域16として4つの凸部17を用いる。前記マーク本体15の形成部分の周囲を囲む4つの凸部17を用いて、設定範囲で前記メッキ給電用膜13を形成しない領域を作る。このメッキ給電用膜13を形成しない領域であるメッキ給電用膜非形成領域16のサイズによって、メッキ給電時の抵抗を調整する。具体的には、前記メッキ給電用膜13をスパッタ法によるスパッタ膜で形成すると共に、前記メッキ給電用膜非形成領域16の段差によってその上端と基端とで前記スパッタ膜を切断する。即ち、作成されたスパッタ膜は、メッキ給電用膜非形成領域16においてカバレッジ不足となって切断される。
Four
これにより、前記スパッタ法によるスパッタ膜の形成時に、前記メッキ給電用膜非形成領域16の上端と基端とでスパッタ膜が切れて電流が流れなくなる。この電流が流れないメッキ給電用膜非形成領域16を抵抗部として利用する。この抵抗部としてのメッキ給電用膜非形成領域16の寸法を適宜調整することにより、その抵抗値を変えて、メッキ給電時の抵抗を調整する。この抵抗により、マーク本体15の部分でアライメントマーク部の給電量が低下するため、メッキの析出量が削減される。これにより、マーク本体15のメッキ層の膜厚が他の部分よりも薄く作成される。電気メッキの後に、フォトレジスト、スパッタ膜をそれぞれ除去してアライメントマークを完成する。
Thereby, when the sputtered film is formed by the sputtering method, the sputtered film is cut off at the upper end and the base end of the plating power supply
この際、配線として必要はパターンが同時に作成される。アライメントマーク以外のパターンにおいては、給電量が通常であるため、必要なメッキ膜厚が得られる。 At this time, patterns necessary for wiring are created simultaneously. In patterns other than the alignment mark, since the amount of power supply is normal, a necessary plating film thickness can be obtained.
具体的なアライメントマークの作成方法を、図7,8に基づいて説明する。図7(a)は基板12の側面図、図8(a)は基板12の平面図、図7(b)は図8(b)のA−A線矢視断面図、図7(c)は図8(b)のB−B線矢視断面図、図7(d)(e)は図8(c)のA−A線及びB−B線矢視断面図、以下同様に、図7(f)〜(o)は図8(d)〜(h)のA−A線及びB−B線矢視断面図である。なお、例えば図7(b)及び(c)の寸法は本来は異なるものである。図7(b)は図8(b)のA−A線上の寸法である。図7(c)は図8(b)のB−B線上の寸法である。このため、両者は異なる寸法であるが、ここでは説明の便宜のために同一寸法にしている。
A specific method for creating an alignment mark will be described with reference to FIGS. 7A is a side view of the
まず、図7(a)及び図8(a)の基板12に、図7(b)(c)及び図8(b)のように、ポリイミド等の合成樹脂で反射防止膜14及び凸部17の台部17Aをそれぞれ形成する。台部17Aは1段目であり、反射防止膜14と同じ高さに形成される。
First, the
次いで、図7(d)(e)及び図8(c)のように、1段目としての各台部17Aに2段目としての合成樹脂を積層して4つの凸部17を形成する。この凸部17は、その上端と基端とでカバレッジ不足が生じて側壁にスパッタ膜が形成されない程度の高さの段差に形成する。この4つの凸部17でメッキ給電用膜非形成領域16が形成される。
Next, as shown in FIGS. 7D, 7E and 8C, the four
次いで、図7(f)(g)及び図8(d)のように、基板12、反射防止膜14及びメッキ給電用膜非形成領域16の全体に、スパッタ法によってメッキ給電用膜13であるスパッタ膜を形成する。このとき、図7(f)のX,Yの部分のように、メッキ給電用膜非形成領域16の段差のためにメッキ給電用膜13が切れてしまい、この部分が電気メッキの際に抵抗部となる。
Next, as shown in FIGS. 7F, 7G, and 8D, the plating
次いで、図7(h)(i)及び図8(e)のように、フォトレジストによりマーク本体15等を形成するためのパターン19を形成する。フォトレジストによるパターン形成では、段差に関係なく、形成されたパターンの部分全体で均一な膜が形成される。
Next, as shown in FIGS. 7H, 7I, and 8E, a
次いで、図7(j)(k)及び図8(f)のように、電気メッキを施す。このとき、メッキ給電用膜13には電圧が印加されて、メッキ層を構成するイオンが付着する電極となる。このとき、メッキ給電用膜非形成領域16では、メッキ給電用膜13が切断されているため、メッキ給電用膜非形成領域16で囲まれたマーク本体15の部分の給電量が制限されて、メッキ層の膜厚が薄くなる。即ち、メッキ給電用膜非形成領域16の外側は給電量が制限されないため、通常の厚さのメッキ層になる。一方、マーク本体15が位置するメッキ給電用膜非形成領域16の内側では、給電量が制限されて、メッキ層の膜厚が外側よりも薄くなる。このメッキ給電用膜非形成領域16の内側のメッキ層の膜厚は、そのエッジ部にテーパができない厚さに形成される。このエッジ部にテーパができないメッキ層の膜厚は、マーク本体15のサイズ等の諸条件によって異なるため、実際のマーク本体15を複数の異なる厚さで実験的に形成して、最も望ましい厚さを特定する。即ち、メッキ給電用膜非形成領域16のサイズを種々変更して電気メッキ時の給電量を変更して、複数の膜厚のメッキ層を実験的に形成し、最も望ましい厚さを特定する。
Next, electroplating is performed as shown in FIGS. 7 (j) (k) and 8 (f). At this time, a voltage is applied to the plating
次いで、図7(l)(m)及び図8(g)のように、フォトレジストを除用し、図7(n)(o)及び図8(h)のように、メッキ給電用膜13を除去して、図1のアライメントマーク11を形成する。このアライメントマーク11は、エッジ部が切り立ったマーク本体15を有する。
Next, the photoresist is removed as shown in FIGS. 7 (l) (m) and 8 (g), and the plating
[効果]
メッキ給電用膜非形成領域16を設けると共にその寸法を適宜変更することで、メッキ給電時の抵抗値を調整するようにしたので、アライメントマーク11のメッキ層の膜厚を容易に制御することができる。この結果、エッジ部にテーパのない、コントラストの鮮明なアライメントマーク11を形成することができる。
[effect]
Since the plating power supply
また、アライメントマーク11を上述のようにして形成することで、アライメントマーク11を正確に認識することができる。即ち、カメラでアライメントマーク11を撮影して画像処理することで、エッジ部のコントラストが鮮明なアライメントマーク11を認識することができ、アライメントマーク位置読み取り精度を向上させることができる。
In addition, the
この結果、プリント配線基板の露光時等において、基板12のアライメント精度を向上させることができる。
As a result, the alignment accuracy of the
本発明のアライメントマークは、カメラの画像処理によって位置を特定する必要がある部材すべてに用いることができる。 The alignment mark of the present invention can be used for all members whose positions need to be specified by camera image processing.
また、前記実施形態では、メッキ給電用膜13をスパッタ法によって形成し、メッキ給電用膜非形成領域16に、その上端と基端とで前記スパッタ膜が切れてしまう高さの段差を持たせたが、本発明はこれに限らず、メッキ給電用膜13を形成しない領域を一部に設けることができる手段すべてを用いることができる。たとえば、前記メッキ給電用膜非形成領域を高くしないで、全体にメッキ給電用膜を施した後、このメッキ給電用膜非形成領域の部分のメッキ給電用膜を除去する工程を設けてもよい。また、メッキ給電用膜を形成する際に、基板表面の一部をマスクして膜が形成されない領域を作ったり、メッキ給電用膜をベタ付けした後、一部をエッチング等で除去したりしてもよい。また、この場合、メッキ給電用膜は、スパッタ法に限らず、CVD法などの他の方法を用いてもよい。
Further, in the embodiment, the plating
また、前記実施形態では、メッキ給電用膜非形成領域16を、マーク本体15の形成部分の周囲を囲む4つの凸部17で構成したが、本発明はこれに限らず、マーク本体15の形成部分の周囲を囲むと共に一部が途切れた凸部であればよい。例えば図9に示すように、メッキ給電用膜非形成領域21を、円環状で2箇所を切断した形状にして、給電量を大幅に減少させてもよい。このとき、切断部分は1箇所又は3箇所以上にして、給電量を調整する。2箇所の切断部分の広さを変えて給電量を調整してもよい。
In the above embodiment, the plating power feeding
また、これ以外にも、図10にように、四角形の凸部22を4箇所設けて構成してもよい。メッキ給電用膜非形成領域16は、マーク本体15へ周囲に設けられて、マーク本体15への給電量を調整できる形状であればよい。これにより、前記実施形態同様の作用、効果を奏することができる。
In addition to this, as shown in FIG. 10, four rectangular
11:アライメントマーク、12:基板、13:メッキ給電用膜、14:反射防止膜、15:マーク本体、16:メッキ給電用膜非形成領域、17:凸部、21:メッキ給電用膜非形成領域、22:凸部。 11: alignment mark, 12: substrate, 13: plating power supply film, 14: antireflection film, 15: mark main body, 16: plating power supply film non-formation region, 17: convex portion, 21: plating power supply film non-formation Region 22: convex portion.
Claims (6)
前記基板の表面に形成されるマーク本体と、
当該マーク本体の周囲に形成された領域であって、前記メッキ給電用膜を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域とを備えたことを特徴とするアライメントマーク。 An alignment mark formed by forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating,
A mark body formed on the surface of the substrate;
The thickness of the plating layer that becomes the mark body by adjusting the resistance at the time of plating power feeding by providing a part of the area around the mark body where the plating power feeding film is not formed. An alignment mark comprising a plating power feeding film non-formation region for controlling
前記メッキ給電用膜非形成領域が、前記マーク本体形成部分の周囲を囲むと共に一部が途切れた凸部で構成されたことを特徴とするアライメントマーク。 The alignment mark according to claim 1,
An alignment mark, wherein the plating power supply film non-formation region is constituted by a convex portion surrounding the mark main body formation portion and partially cut off.
前記メッキ給電用膜がスパッタ法により形成され、前記メッキ給電用膜非形成領域が、前記スパッタ法によるスパッタ膜の形成時に、上端と基端とでカバレッジ不足により前記スパッタ膜が形成されない高さの段差を持たせたことを特徴とするアライメントマーク。 In the alignment mark according to claim 1 or 2,
The plating power supply film is formed by a sputtering method, and the plating power supply film non-forming region has a height at which the sputtering film is not formed due to insufficient coverage at the upper end and the base end when the sputtering film is formed by the sputtering method. An alignment mark characterized by a step.
前記基板の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体形成部分の周囲にメッキ給電用膜を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域を形成して前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体となるメッキ層の膜厚を制御することを特徴とするアライメントマークの作成方法。 Forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then forming an alignment mark by electroplating;
In order to form the alignment mark main body at a predetermined position on the substrate, when a plating power feeding film is provided around the mark main body forming portion at the position, a plating power feeding film non-forming region is formed around the position. An alignment mark formed by adjusting a resistance at the time of plating power feeding by providing a part of the region where the plating power feeding film is not formed, thereby controlling the film thickness of the plating layer serving as the mark body How to create
前記メッキ給電用膜非形成領域として、前記マーク本体形成部分の周囲を囲むと共に一部が途切れた凸部を用いて、前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整することを特徴とするアライメントマークの作成方法。 In the creation method of the alignment mark of Claim 4,
As the plating power supply film non-formation region, by using a convex portion surrounding the mark main body forming portion and partially cut off, a region where the plating power supply film is not formed is provided in part so that the plating power supply is not performed. A method for producing an alignment mark, characterized by adjusting a resistance of the substrate.
前記メッキ給電用膜がスパッタ法により形成されると共に、前記メッキ給電用膜非形成領域がカバレッジ不足により前記スパッタ膜が形成されない高さの段差に形成されて、前記スパッタ法によるスパッタ膜の形成時に、前記メッキ給電用膜非形成領域の段差でカバレッジ不足により前記スパッタ膜を形成しない当該メッキ給電用膜非形成領域を抵抗部としてメッキ給電時の抵抗を調整することを特徴とするアライメントマークの作成方法。 In the creation method of the alignment mark of Claim 4 or 5,
The plating power feeding film is formed by a sputtering method, and the plating power feeding film non-formation region is formed at a height step where the sputtering film is not formed due to insufficient coverage, and when the sputtering film is formed by the sputtering method. Forming an alignment mark characterized by adjusting the resistance at the time of plating power feeding by using the plating power feeding film non-forming region where the sputter film is not formed due to a lack of coverage at a step of the plating power feeding film non-forming region as a resistance portion Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022937A JP2010182749A (en) | 2009-02-03 | 2009-02-03 | Alignment mark and forming method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009022937A JP2010182749A (en) | 2009-02-03 | 2009-02-03 | Alignment mark and forming method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010182749A true JP2010182749A (en) | 2010-08-19 |
Family
ID=42764112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009022937A Pending JP2010182749A (en) | 2009-02-03 | 2009-02-03 | Alignment mark and forming method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010182749A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12392801B2 (en) | 2021-06-10 | 2025-08-19 | Japan Electronic Materials Corporation | Probe card |
-
2009
- 2009-02-03 JP JP2009022937A patent/JP2010182749A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12392801B2 (en) | 2021-06-10 | 2025-08-19 | Japan Electronic Materials Corporation | Probe card |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20120138336A1 (en) | Printed circuit board and method of manufacturing the same | |
| JPH05218645A (en) | Manufacture of thin multilayer wiring board | |
| CN105992463A (en) | Method for manufacturing step circuit board and step circuit board | |
| US6777778B2 (en) | Thin-film resistor and method for manufacturing the same | |
| JP2010182749A (en) | Alignment mark and forming method thereof | |
| KR100700660B1 (en) | Mask and method for fabricating thereof | |
| JP3658208B2 (en) | Method for manufacturing thin film multilayer substrate | |
| US8466369B2 (en) | Circuit structure of circuit board | |
| CN101686599B (en) | Circuit structure and manufacturing method of circuit board | |
| JP2024059045A (en) | Manufacturing method of GSR element | |
| JPH05218646A (en) | Manufacture of thin multilayer wiring board | |
| CN102573329B (en) | Method for fabricating conductive column of circuit board, system and circuit board | |
| JP2017130603A (en) | WIRING BOARD GLASS PANEL AND WIRING BOARD MANUFACTURING METHOD | |
| JP2009117600A (en) | Method of manufacturing wiring circuit board with bumps | |
| JP2003330161A (en) | Manufacturing method of electronic part and electronic part using the manufacturing method | |
| JPH115289A (en) | Printing screen manufacturing apparatus and screen manufacturing method using the same | |
| JP2005236188A (en) | Method for forming conductor pattern | |
| JPH10200234A (en) | Printed wiring board with fine pattern and method for manufacturing the same | |
| CN103857202B (en) | PCB and manufacturing method for copper pillar of printed circuit board | |
| TWI619415B (en) | Method for making printed circuit board by semi-additive method | |
| US20140349440A1 (en) | Planarization method | |
| JP3187630B2 (en) | Electroforming | |
| KR20180002429A (en) | Manufacturing Method for Print Circuit Board by a semi addictive method | |
| JPH09306821A (en) | Semiconductor device and its alignment mark | |
| TW202332332A (en) | Printed circuit board and method of manufacturing same |