[go: up one dir, main page]

JP2010182749A - Alignment mark and forming method thereof - Google Patents

Alignment mark and forming method thereof Download PDF

Info

Publication number
JP2010182749A
JP2010182749A JP2009022937A JP2009022937A JP2010182749A JP 2010182749 A JP2010182749 A JP 2010182749A JP 2009022937 A JP2009022937 A JP 2009022937A JP 2009022937 A JP2009022937 A JP 2009022937A JP 2010182749 A JP2010182749 A JP 2010182749A
Authority
JP
Japan
Prior art keywords
film
plating power
power supply
alignment mark
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009022937A
Other languages
Japanese (ja)
Inventor
Kanji Umeda
勘二 梅田
Takashi Taguchi
隆志 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micronics Japan Co Ltd
Original Assignee
Micronics Japan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micronics Japan Co Ltd filed Critical Micronics Japan Co Ltd
Priority to JP2009022937A priority Critical patent/JP2010182749A/en
Publication of JP2010182749A publication Critical patent/JP2010182749A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】アライメントマーク位置読み取り精度を向上させる。
【解決手段】基板12の表面にメッキ給電用膜13を形成し、次いで当該メッキ給電用膜13にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマーク及びその作成方法である。アライメントマークは、マーク本体15の周囲に設けられ前記メッキ給電用膜13を形成しない領域を一部に設けることでメッキ給電時の抵抗を調整して前記マーク本体15となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域16とを備えた。アライメントマークの作成方法は、前記マーク本体15を形成する際に、当該マーク本体15の周囲にメッキ給電用膜非形成領域16を形成して前記メッキ給電用膜13を形成しない領域を一部に設けてメッキ給電時の抵抗を調整し、前記マーク本体15となるメッキ層の膜厚を制御する。
【選択図】図1
An alignment mark position reading accuracy is improved.
An alignment mark in which a plating power supply film is formed on a surface of a substrate, a photoresist pattern is formed on the plating power supply film, and then patterned by electroplating, and a method for producing the alignment mark. . The alignment mark is provided around a portion of the mark main body 15 so as not to form the plating power supply film 13 so as to adjust the resistance at the time of plating power supply, thereby adjusting the thickness of the plating layer serving as the mark main body 15 And a plating power supply non-film forming region 16 to be controlled. In forming the mark main body 15, an alignment mark is formed by forming a region where the plating power supply film non-formation region 16 is formed around the mark main body 15 and the plating power supply film 13 is not formed. It is provided and the resistance at the time of plating power feeding is adjusted to control the film thickness of the plating layer serving as the mark body 15.
[Selection] Figure 1

Description

本発明は、プリント配線基板等の表面にパターン形成されるアライメントマークに関するものである。   The present invention relates to an alignment mark that is patterned on the surface of a printed wiring board or the like.

プリント配線基板の製造プロセス等においては、当該基板の製造後に部品実装等を行う際に基板の位置を特定するときの目安にするために、基板にアライメントマークが設けられる。このアライメントマークは、通常、基板の表面にメッキによって作成される。メッキでアライメントマークを形成することで、このアライメントマークの表面と基板の表面との間に段差が生じる。そして、カメラで基板の表面を撮影し、画像処理によって前記アライメントマークの表面と基板の表面との間の段差をコントラストの違いとして識別してアライメントマークの位置を特定する。それによって、特定したアライメントマークを基準にして基板の位置や基板表面の回路の位置等を特定する。   In a printed wiring board manufacturing process or the like, an alignment mark is provided on a board in order to specify a position of the board when component mounting or the like is performed after the board is manufactured. This alignment mark is usually formed on the surface of the substrate by plating. By forming the alignment mark by plating, a step is generated between the surface of the alignment mark and the surface of the substrate. Then, the surface of the substrate is photographed with a camera, and a step between the surface of the alignment mark and the surface of the substrate is identified as a difference in contrast by image processing, and the position of the alignment mark is specified. Thereby, the position of the substrate, the position of the circuit on the substrate surface, and the like are specified based on the specified alignment mark.

このように、アライメントマークを基準にして基板の位置や基板表面の回路の位置等を特定して、プリント配線基板への部品の実装等が行われる。   In this manner, the position of the board, the position of the circuit on the board surface, and the like are specified based on the alignment mark, and components are mounted on the printed wiring board.

このようなアライメントマークの例を図2〜5に基づいて説明する。   Examples of such alignment marks will be described with reference to FIGS.

アライメントマーク1は、図2、3に示すように、主に基板2に設けられた反射防止膜3と、この反射防止膜3上に設けられたマーク部4とから構成されている。   As shown in FIGS. 2 and 3, the alignment mark 1 is mainly composed of an antireflection film 3 provided on the substrate 2 and a mark portion 4 provided on the antireflection film 3.

マーク部4の作成においては、メッキ膜厚を面内均一にするのが重要であるが、パターンによっては面内でメッキ膜厚を制御するのが困難な場合がある。そして、マーク部4のメッキ膜厚が必要以上に厚くなると、マーク部4のエッジ部にテーパ等が発生して、エッジ部のコントラストが不明瞭になることがある。   In creating the mark portion 4, it is important to make the plating film thickness uniform within the surface, but depending on the pattern, it may be difficult to control the plating film thickness within the surface. If the plating film thickness of the mark part 4 becomes thicker than necessary, the edge part of the mark part 4 may be tapered and the contrast of the edge part may be unclear.

アライメントマーク1の作成方法の一例を図4,5に基づいて説明する。   An example of a method for creating the alignment mark 1 will be described with reference to FIGS.

図4(a)及び図5(a)に示す基板2上に、図4(b)及び図5(b)に示すように反射防止膜3となる絶縁材料(ポリイミド)を形成する。次いで、基板2及び反射防止膜3の上に図4(c)及び図5(c)に示すようにメッキ給電用スパッタ膜5を形成し、図4(d)及び図5(d)に示すようにフォトレジストパターン6を形成する。この際に、必要な積層パターンを同時に形成する。次いで、電気メッキ処理を行う。これにより、図4(e)及び図5(e)に示すようにフォトレジストパターン6に沿ってメッキ層7を形成する。   On the substrate 2 shown in FIGS. 4A and 5A, an insulating material (polyimide) to be the antireflection film 3 is formed as shown in FIGS. 4B and 5B. Next, a sputtered film 5 for plating power feeding is formed on the substrate 2 and the antireflection film 3 as shown in FIGS. 4C and 5C, and shown in FIGS. 4D and 5D. Thus, a photoresist pattern 6 is formed. At this time, a necessary laminated pattern is simultaneously formed. Next, electroplating is performed. As a result, a plating layer 7 is formed along the photoresist pattern 6 as shown in FIGS. 4 (e) and 5 (e).

その後、図4(f)及び図5(f)に示すようにフォトレジストパターン6を除去し、図4(g)及び図5(g)に示すようにメッキ給電用スパッタ膜3を除去して、図2及び図3に示すようにアライメントマーク1を完成する。この際に、配線となるパターンも同時に作成する。   Thereafter, the photoresist pattern 6 is removed as shown in FIGS. 4 (f) and 5 (f), and the plating power supply sputtering film 3 is removed as shown in FIGS. 4 (g) and 5 (g). The alignment mark 1 is completed as shown in FIGS. At this time, a pattern to be a wiring is created at the same time.

前記アライメントマーク1の例としては特許文献1、特許文献2に記載のものがある。   Examples of the alignment mark 1 include those described in Patent Document 1 and Patent Document 2.

特開2002−246743号公報JP 2002-246743 A 特開2007−258374号公報JP 2007-258374 A

ところで、前記アライメントマーク1をメッキで作成する場合、そのメッキ層の高さによっては認識しづらくなることがある。図2に示すアライメントマーク1のマーク部4の場合、メッキ層が高くなりすぎてエッジ部8がテーパ状になるため、識別しづらくなってしまう。即ち、エッジ部8のコントラストが不鮮明になってアライメントマーク1を識別し難く、アライメントマーク1を正確に読み取ることができなくなる。   By the way, when the alignment mark 1 is formed by plating, it may be difficult to recognize depending on the height of the plating layer. In the case of the mark portion 4 of the alignment mark 1 shown in FIG. 2, the plating layer becomes too high and the edge portion 8 becomes tapered, so that it is difficult to identify. That is, the contrast of the edge portion 8 becomes unclear and it is difficult to identify the alignment mark 1 and the alignment mark 1 cannot be read accurately.

アライメントマーク1を形成するメッキが厚くなると、図2(b)に示すマーク部4のエッジ部8のように、メッキの上側と下側でテーパが付いてしまうことがある。そして、エッジ部8にテーパが付いてしまうと、マーク部4を使用して位置認識する際に、カメラで撮影した画像を処理する際にマーク部4を認識するのが難しくなる。具体的には、マーク部4のエッジ部8にテーパが発生すると、画像処理によって、このテーパ部分tのどこかをエッジと認識してしまうため、エッジ部8の位置が変動して、誤差が発生してしまう。即ち、エッジ部8であるテーパ部分tのコントラストが不明瞭になってエッジ部分が複数出現し、アライメントマーク1を読み取る度に違う部分をエッジ部8と認識してしまい、誤差が発生してしまう。この結果、アライメントマーク位置読み取り精度が低下してしまうという問題がある。   When the plating for forming the alignment mark 1 becomes thick, there may be a taper on the upper side and the lower side of the plating as in the edge portion 8 of the mark portion 4 shown in FIG. When the edge portion 8 is tapered, it is difficult to recognize the mark portion 4 when processing the image photographed by the camera when the position is recognized using the mark portion 4. Specifically, if the edge portion 8 of the mark portion 4 is tapered, the image processing recognizes somewhere in the tapered portion t as an edge, so that the position of the edge portion 8 fluctuates and an error occurs. Will occur. That is, the contrast of the taper portion t which is the edge portion 8 becomes unclear and a plurality of edge portions appear, and each time the alignment mark 1 is read, a different portion is recognized as the edge portion 8 and an error occurs. . As a result, there is a problem that the alignment mark position reading accuracy is lowered.

本発明は、上述の問題点を解決するためになされたものであり、アライメントマーク位置読み取り精度を向上させることができるアライメントマーク及びその作成方法を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide an alignment mark that can improve alignment mark position reading accuracy and a method for producing the alignment mark.

前記課題を解決するために本発明に係るアライメントマークは、基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークであって、前記基板の表面に形成されるマーク本体と、当該マーク本体の周囲に形成された領域であって、前記メッキ給電用膜を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域とを備えたことを特徴とする。   In order to solve the above problems, the alignment mark according to the present invention is formed by forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating. An alignment mark, a mark body formed on the surface of the substrate, and an area formed around the mark body, where a portion where the film for plating power feeding is not formed is provided in part. A plating power feeding film non-formation region for controlling the film thickness of the plating layer serving as the mark body by adjusting the resistance at the time is provided.

本発明に係るアライメントマークの作成方法は、基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークの作成方法であって、前記基板の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体形成部分の周囲にメッキ給電用膜を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域を形成して前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体となるメッキ層の膜厚を制御することを特徴とする。   The method for creating an alignment mark according to the present invention is to create an alignment mark by forming a plating power supply film on the surface of a substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating. In order to form the alignment mark main body at a predetermined position on the substrate, when a plating power feeding film is provided around the mark main body forming portion at the position, the plating power feeding is provided around the position. Adjusting the resistance at the time of plating power feeding by forming a film non-formation region and forming a region where the plating power feeding film is not formed in part, thereby controlling the thickness of the plating layer serving as the mark body Features.

マーク本体を形成する際に、メッキ給電用膜非形成領域を形成してメッキ給電時の抵抗を調整して、メッキの膜厚を制御するため、マーク本体のエッジ部にテーパが付いて不鮮明になるのを防止することができる。この結果、アライメントマーク位置読み取り精度を向上させることができる。   When forming the mark main body, the plating power supply film non-formation region is formed and the resistance at the time of plating power supply is adjusted to control the thickness of the plating film. Can be prevented. As a result, alignment mark position reading accuracy can be improved.

本発明の実施形態に係るアライメントマークの断面とマーク本体の平面及び側面を示す模式図である。It is a schematic diagram which shows the cross section of the alignment mark which concerns on embodiment of this invention, and the plane and side surface of a mark main body. 従来のアライメントマークの断面とマーク本体の平面及び側面を示す模式図である。It is a schematic diagram which shows the cross section of the conventional alignment mark, and the plane and side surface of a mark main body. 従来のアライメントマークを示す平面図である。It is a top view which shows the conventional alignment mark. 従来のアライメントマークの作成方法を断面状態で示す工程図である。It is process drawing which shows the preparation method of the conventional alignment mark in a cross-sectional state. 従来のアライメントマークの作成方法を平面状態で示す工程図である。It is process drawing which shows the preparation method of the conventional alignment mark in a planar state. 本発明の実施形態に係るアライメントマークを示す平面図である。It is a top view which shows the alignment mark which concerns on embodiment of this invention. 本発明の実施形態に係るアライメントマークの作成方法を断面状態で示す工程図である。It is process drawing which shows the preparation method of the alignment mark which concerns on embodiment of this invention in a cross-sectional state. 本発明の実施形態に係るアライメントマークの作成方法を平面状態で示す工程図である。It is process drawing which shows the preparation method of the alignment mark which concerns on embodiment of this invention in a planar state. 第1変形例を示す平面図である。It is a top view which shows a 1st modification. 第2変形例を示す平面図である。It is a top view which shows the 2nd modification.

以下、本発明の実施形態に係るアライメントマーク及びその作成方法について、添付図面を参照しながら説明する。本実施形態のアライメントマークは、プリント配線基板等のような、正確に位置を特定する必要がある基板の表面に設けられるものである。このアライメントマークをカメラで撮影して画像処理することによってアライメントマークの位置を認識し、このアライメントマークの位置を基準に基板の位置や基板上の回路の位置等を特定するものである。本実施形態のアライメントマークは、このような基板全てに適用できるものである。   Hereinafter, an alignment mark and a method for producing the same according to an embodiment of the present invention will be described with reference to the accompanying drawings. The alignment mark of the present embodiment is provided on the surface of a substrate that needs to be accurately specified, such as a printed wiring board. The position of the alignment mark is recognized by photographing the alignment mark with a camera and processing the image, and the position of the substrate, the position of the circuit on the substrate, and the like are specified based on the position of the alignment mark. The alignment mark of this embodiment can be applied to all such substrates.

本実施形態に係るアライメントマークは、電気メッキによりパターン形成されるマークである。電気メッキの場合、供給される給電量の違いによって形成されるメッキ層の厚さが変わってくる。このため、抵抗部を適宜設けて供給される給電量を調整し、メッキ層の膜厚を制御するものである。   The alignment mark according to the present embodiment is a mark that is patterned by electroplating. In the case of electroplating, the thickness of the plated layer varies depending on the amount of power supplied. For this reason, the amount of power supplied is adjusted by appropriately providing a resistance portion, and the film thickness of the plating layer is controlled.

本実施形態に係るアライメントマーク11は、図1、6に示すように主に、基板12と、メッキ給電用膜13と、反射防止膜14と、マーク本体15と、メッキ給電用膜非形成領域16とから構成されている。なお、図1(a)は図6のA−A線矢視断面図、図1(b)は図6のB−B線矢視断面図、図1(c)はマーク本体15の平面図及び側面図である。   As shown in FIGS. 1 and 6, the alignment mark 11 according to this embodiment mainly includes a substrate 12, a plating power supply film 13, an antireflection film 14, a mark body 15, and a plating power supply film non-formation region. 16. 1A is a cross-sectional view taken along the line AA in FIG. 6, FIG. 1B is a cross-sectional view taken along the line BB in FIG. 6, and FIG. FIG.

基板12は、プリント配線基板等の基板である。   The substrate 12 is a substrate such as a printed wiring board.

メッキ給電用膜13は、電気メッキによってメッキ層を形成する際に、メッキ層を構成するイオンが付着する電極となる膜である。このメッキ給電用膜13は、例えばスパッタリング現象を利用したスパッタ法により形成される。このスパッタ法では、段差がある部分でカバレッジ(段差部分における皮膜の形成状態)不足が生じてスパッタ膜が形成されない現象が起きることが一般に知られている。これを利用して後述するメッキ給電用膜非形成領域16を形成しながら、メッキ給電用膜13を形成する。   The plating power supply film 13 is a film serving as an electrode to which ions constituting the plating layer adhere when the plating layer is formed by electroplating. The plating power supply film 13 is formed by, for example, a sputtering method using a sputtering phenomenon. In this sputtering method, it is generally known that a phenomenon in which a sputtered film is not formed due to insufficient coverage (a film formation state at the stepped portion) occurs at a stepped portion. Using this, the plating power supply film 13 is formed while forming the plating power supply film non-forming region 16 described later.

スパッタ法によってメッキ給電用膜13を形成する際に、メッキ給電用膜非形成領域16にスパッタ粒子を衝突させると前記カバレッジ不足が生じることがある。即ち、メッキ給電用膜非形成領域16に膜を形成する際に、このメッキ給電用膜非形成領域16が高く形成されると、その上端と基端との段差で前記カバレッジ不足が生じてスパッタ膜が形成されない現象が起きる。これにより、メッキ給電用膜非形成領域16の側壁に膜が形成されず、メッキ給電用膜非形成領域16に形成された膜は、メッキ給電用膜13から切り離された状態になる。これにより、メッキ給電用膜非形成領域16の部分は、メッキ給電用膜13として機能せず、抵抗部となる。これを利用して抵抗部を有するメッキ給電用膜13を形成する。このメッキ給電用膜13は、基板12及び反射防止膜14の表面に形成される。   When the plating power supply film 13 is formed by the sputtering method, if the sputtered particles collide with the plating power supply film non-forming region 16, the coverage may be insufficient. That is, when the film is not formed in the plating power supply film non-formation region 16 and the plating power supply film non-formation region 16 is formed high, the coverage is insufficient due to the step between the upper end and the base end. The phenomenon that the film is not formed occurs. As a result, no film is formed on the side wall of the plating power supply film non-forming region 16, and the film formed in the plating power supply film non-forming region 16 is separated from the plating power supply film 13. As a result, the portion of the plating power supply film non-forming region 16 does not function as the plating power supply film 13 but becomes a resistance portion. Utilizing this, the plating power supply film 13 having the resistance portion is formed. The plating power supply film 13 is formed on the surface of the substrate 12 and the antireflection film 14.

反射防止膜14は、マーク本体15を支持する土台となる膜材であって、四角形台状に形成されている。反射防止膜14は、ポリイミド等の樹脂で形成される。これにより反射防止膜14は、カメラで撮影した画像を処理する際に、この反射防止膜14上に形成されるマーク本体15との間でコントラストを高くする。   The antireflection film 14 is a film material that serves as a base for supporting the mark main body 15, and is formed in a quadrangular trapezoidal shape. The antireflection film 14 is formed of a resin such as polyimide. Thereby, the antireflection film 14 increases the contrast with the mark body 15 formed on the antireflection film 14 when processing an image taken by the camera.

マーク本体15は、位置合わせの基準となるマークである。マーク本体15は、基板12の設定位置に形成されて当該基板12のアライメントや基板12内の回路のアライメント等に用いられる。基板12のアライメント等を行う際に、このマーク本体15を特定して、このマーク本体15を基準にして基板12の位置や基板12内の回路の位置を特定する。   The mark main body 15 is a mark serving as a reference for alignment. The mark main body 15 is formed at a set position of the substrate 12 and is used for alignment of the substrate 12, alignment of circuits in the substrate 12, and the like. When performing alignment or the like of the substrate 12, the mark main body 15 is specified, and the position of the substrate 12 and the position of the circuit in the substrate 12 are specified based on the mark main body 15.

マーク本体15は、カメラで正確に認識できるように、そのエッジ部が切り立った状態であることが要求される。このため、マーク本体15は、薄く形成されることが望ましい。これは、マーク本体15が厚くなると、従来技術の問題として上述したように、エッジ部にテーパが生じてしまうからである。このため、マーク本体15がメッキ層によって構成され、このメッキ層の厚さが給電量を変えることで調整されている。   The mark body 15 is required to have an edge portion so that the mark body 15 can be accurately recognized by the camera. For this reason, it is desirable that the mark main body 15 be formed thin. This is because when the mark main body 15 is thick, the edge portion is tapered as described above as a problem of the prior art. For this reason, the mark main body 15 is composed of a plated layer, and the thickness of the plated layer is adjusted by changing the amount of power supply.

メッキ給電用膜非形成領域16は、マーク本体15の周囲に形成された領域であって、前記メッキ給電用膜13を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体15となるメッキ層の膜厚を制御する抵抗部である。メッキ給電用膜非形成領域16は、マーク本体15の形成部分の周囲を囲んで設けられる。具体的には、四角形の反射防止膜14の各辺に沿って形成された4つの凸部17で構成されている。この4つの細長い凸部17は、四角環状に形成された筋状の凸部の各角を削除して、形成されている。   The plating power supply film non-formation region 16 is an area formed around the mark main body 15, and the resistance at the time of plating power supply is adjusted by providing a part where the plating power supply film 13 is not formed. This is a resistance portion for controlling the film thickness of the plating layer that becomes the mark main body 15. The plating power supply film non-formation region 16 is provided so as to surround the periphery of the formation portion of the mark main body 15. Specifically, it is composed of four convex portions 17 formed along each side of the rectangular antireflection film 14. The four elongated protrusions 17 are formed by deleting the corners of the streaky protrusions formed in a square ring shape.

メッキ給電用膜非形成領域16は、反射防止膜14と同時に形成される。具体的には、まず1段目としてポリイミド等の樹脂を用いて、反射防止膜14と同じ高さの4つの細長い台部17A(図7(a)参照)を形成し、次いで2段目として、各台部17Aの上にさらに合成樹脂を積層して高くして凸部17を形成する。メッキ給電用膜非形成領域16を構成する各凸部17の高さは、スパッタ法によるスパッタ膜の形成時に、上端と基端とでカバレッジ不足が生じて側壁にスパッタ膜が形成されない程度の段差になるように設定する。4つの凸部17の部分でその側壁にスパッタ膜が形成されず、電気的にメッキ給電用膜13から切り離されることで、これら4つの凸部17の部分で抵抗部を構成する。この抵抗部である各凸部17によって、反射防止膜14の部分のメッキ給電用膜13での給電量が減少して、この反射防止膜14にできるメッキ層が薄くなり、安定化する。即ち、マーク本体15及びその外周の外側マーク部18が薄くなり、安定化する。これにより、エッジ部の上端部や基端部にテーパができることがなくなり、切り立ったシャープなエッジ部になって、マーク本体15の認識が安定する。このように、アライメントマーク11のメッキ膜厚を低くすることで、エッジが鮮明なアライメントマーク11が得られる。   The plating power supply film non-formation region 16 is formed simultaneously with the antireflection film 14. Specifically, first, four elongated base portions 17A (see FIG. 7A) having the same height as the antireflection film 14 are formed using a resin such as polyimide as the first step, and then as the second step. Then, a synthetic resin is further laminated on each base portion 17A and raised to form the convex portion 17. The height of each convex portion 17 constituting the plating power supply film non-formation region 16 is such that when the sputter film is formed by the sputtering method, the coverage is insufficient at the upper end and the base end, and the sputter film is not formed on the side wall. Set to be. Sputtered films are not formed on the side walls of the four convex portions 17 and are electrically separated from the plating power supply film 13, so that the four convex portions 17 constitute resistance portions. The convex portions 17 as the resistance portions reduce the amount of power supplied by the plating power supply film 13 in the antireflection film 14 portion, and the plated layer formed on the antireflection film 14 becomes thin and stabilized. That is, the mark body 15 and the outer mark portion 18 on the outer periphery thereof are thinned and stabilized. As a result, the upper end portion and the base end portion of the edge portion are not tapered, and the sharp edge portion becomes sharp and the recognition of the mark main body 15 is stabilized. Thus, the alignment mark 11 with a clear edge is obtained by reducing the plating film thickness of the alignment mark 11.

給電量は、4つの凸部17を変更して抵抗値を変えることで調整する。即ち、4つの凸部17の設置位置やサイズを変更してこれらの間隔を変更することで抵抗値を制御して、給電量を調整する。   The amount of power supply is adjusted by changing the resistance values by changing the four convex portions 17. That is, the power supply amount is adjusted by controlling the resistance value by changing the installation positions and sizes of the four convex portions 17 and changing the distance between them.

[アライメントマークの作成方法]
次に、アライメントマークの作成方法について説明する。
[How to create alignment marks]
Next, a method for creating alignment marks will be described.

本実施形態のアライメントマークの作成方法は、基板12の表面にメッキ給電用膜13を形成し、当該メッキ給電用膜13にフォトレジストパターンを形成して、電気メッキによりアライメントマークをその膜厚を調整しながらパターン形成する作成方法である。このアライメントマークの作成方法では、前記基板12の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体15の形成部分の周囲にメッキ給電用膜13を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域16を形成して前記メッキ給電用膜13を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体15となるメッキ層の膜厚を制御する。   In the method of creating an alignment mark of this embodiment, a plating power supply film 13 is formed on the surface of the substrate 12, a photoresist pattern is formed on the plating power supply film 13, and the thickness of the alignment mark is increased by electroplating. In this method, a pattern is formed while adjusting. In this method of creating an alignment mark, in order to form the alignment mark body at a predetermined position on the substrate 12, when the plating power supply film 13 is provided around the formation portion of the mark body 15 at the position, The plating power supply film non-formation region 16 is formed around the position, and the region where the plating power supply film 13 is not formed is provided in part to adjust the resistance during plating power supply, thereby forming the mark body 15. Control the thickness of the plating layer.

前記メッキ給電用膜13を形成しない領域を一部に設ける前記メッキ給電用膜非形成領域16として4つの凸部17を用いる。前記マーク本体15の形成部分の周囲を囲む4つの凸部17を用いて、設定範囲で前記メッキ給電用膜13を形成しない領域を作る。このメッキ給電用膜13を形成しない領域であるメッキ給電用膜非形成領域16のサイズによって、メッキ給電時の抵抗を調整する。具体的には、前記メッキ給電用膜13をスパッタ法によるスパッタ膜で形成すると共に、前記メッキ給電用膜非形成領域16の段差によってその上端と基端とで前記スパッタ膜を切断する。即ち、作成されたスパッタ膜は、メッキ給電用膜非形成領域16においてカバレッジ不足となって切断される。   Four convex portions 17 are used as the plating power supply film non-forming region 16 in which a region where the plating power supply film 13 is not formed is provided in part. A region where the plating power supply film 13 is not formed in a set range is formed by using the four convex portions 17 surrounding the periphery of the formation portion of the mark body 15. The resistance at the time of plating power feeding is adjusted according to the size of the plating power feeding film non-forming region 16 where the plating power feeding film 13 is not formed. Specifically, the plating power supply film 13 is formed of a sputtered film by sputtering, and the sputtered film is cut at the upper end and the base end by a step in the plating power supply film non-forming region 16. That is, the created sputtered film is cut due to insufficient coverage in the plating power supply film non-forming region 16.

これにより、前記スパッタ法によるスパッタ膜の形成時に、前記メッキ給電用膜非形成領域16の上端と基端とでスパッタ膜が切れて電流が流れなくなる。この電流が流れないメッキ給電用膜非形成領域16を抵抗部として利用する。この抵抗部としてのメッキ給電用膜非形成領域16の寸法を適宜調整することにより、その抵抗値を変えて、メッキ給電時の抵抗を調整する。この抵抗により、マーク本体15の部分でアライメントマーク部の給電量が低下するため、メッキの析出量が削減される。これにより、マーク本体15のメッキ層の膜厚が他の部分よりも薄く作成される。電気メッキの後に、フォトレジスト、スパッタ膜をそれぞれ除去してアライメントマークを完成する。   Thereby, when the sputtered film is formed by the sputtering method, the sputtered film is cut off at the upper end and the base end of the plating power supply film non-forming region 16 so that no current flows. The plating power supply film non-formation region 16 where no current flows is used as a resistance portion. By appropriately adjusting the dimension of the plating power supply film non-forming region 16 as the resistance portion, the resistance value is changed to adjust the resistance at the time of plating power supply. This resistance reduces the amount of power supplied to the alignment mark portion at the mark body 15, thereby reducing the amount of deposition of plating. Thereby, the film thickness of the plating layer of the mark main body 15 is made thinner than other portions. After electroplating, the photoresist and the sputtered film are removed to complete the alignment mark.

この際、配線として必要はパターンが同時に作成される。アライメントマーク以外のパターンにおいては、給電量が通常であるため、必要なメッキ膜厚が得られる。   At this time, patterns necessary for wiring are created simultaneously. In patterns other than the alignment mark, since the amount of power supply is normal, a necessary plating film thickness can be obtained.

具体的なアライメントマークの作成方法を、図7,8に基づいて説明する。図7(a)は基板12の側面図、図8(a)は基板12の平面図、図7(b)は図8(b)のA−A線矢視断面図、図7(c)は図8(b)のB−B線矢視断面図、図7(d)(e)は図8(c)のA−A線及びB−B線矢視断面図、以下同様に、図7(f)〜(o)は図8(d)〜(h)のA−A線及びB−B線矢視断面図である。なお、例えば図7(b)及び(c)の寸法は本来は異なるものである。図7(b)は図8(b)のA−A線上の寸法である。図7(c)は図8(b)のB−B線上の寸法である。このため、両者は異なる寸法であるが、ここでは説明の便宜のために同一寸法にしている。   A specific method for creating an alignment mark will be described with reference to FIGS. 7A is a side view of the substrate 12, FIG. 8A is a plan view of the substrate 12, FIG. 7B is a cross-sectional view taken along line AA in FIG. 8B, and FIG. 8B is a cross-sectional view taken along line BB in FIG. 8B, FIGS. 7D and 7E are cross-sectional views taken along line AA and BB in FIG. 8C, and so on. 7 (f) to (o) are cross-sectional views taken along lines AA and BB in FIGS. 8 (d) to (h). For example, the dimensions in FIGS. 7B and 7C are originally different. FIG. 7B is a dimension on the AA line of FIG. FIG.7 (c) is a dimension on the BB line of FIG.8 (b). For this reason, although both have different dimensions, they are the same here for convenience of explanation.

まず、図7(a)及び図8(a)の基板12に、図7(b)(c)及び図8(b)のように、ポリイミド等の合成樹脂で反射防止膜14及び凸部17の台部17Aをそれぞれ形成する。台部17Aは1段目であり、反射防止膜14と同じ高さに形成される。   First, the antireflection film 14 and the convex portion 17 are formed on the substrate 12 of FIGS. 7A and 8A with a synthetic resin such as polyimide as shown in FIGS. 7B, 7C, and 8B. The base portions 17A are respectively formed. The base portion 17A is the first step and is formed at the same height as the antireflection film 14.

次いで、図7(d)(e)及び図8(c)のように、1段目としての各台部17Aに2段目としての合成樹脂を積層して4つの凸部17を形成する。この凸部17は、その上端と基端とでカバレッジ不足が生じて側壁にスパッタ膜が形成されない程度の高さの段差に形成する。この4つの凸部17でメッキ給電用膜非形成領域16が形成される。   Next, as shown in FIGS. 7D, 7E and 8C, the four ridges 17 are formed by laminating the synthetic resin as the second stage on each of the base parts 17A as the first stage. The convex portion 17 is formed at a level difference that is high enough to prevent the sputtered film from being formed on the side wall due to insufficient coverage between the upper end and the base end. The four projections 17 form a plating power supply non-film formation region 16.

次いで、図7(f)(g)及び図8(d)のように、基板12、反射防止膜14及びメッキ給電用膜非形成領域16の全体に、スパッタ法によってメッキ給電用膜13であるスパッタ膜を形成する。このとき、図7(f)のX,Yの部分のように、メッキ給電用膜非形成領域16の段差のためにメッキ給電用膜13が切れてしまい、この部分が電気メッキの際に抵抗部となる。   Next, as shown in FIGS. 7F, 7G, and 8D, the plating power supply film 13 is formed on the entire substrate 12, the antireflection film 14, and the plating power supply film non-forming region 16 by sputtering. A sputtered film is formed. At this time, like the portions X and Y in FIG. 7 (f), the plating power supply film 13 is cut due to the step of the plating power supply film non-forming region 16, and this portion becomes a resistance during electroplating. Part.

次いで、図7(h)(i)及び図8(e)のように、フォトレジストによりマーク本体15等を形成するためのパターン19を形成する。フォトレジストによるパターン形成では、段差に関係なく、形成されたパターンの部分全体で均一な膜が形成される。   Next, as shown in FIGS. 7H, 7I, and 8E, a pattern 19 for forming the mark main body 15 and the like is formed using a photoresist. In pattern formation using a photoresist, a uniform film is formed over the entire portion of the formed pattern regardless of the level difference.

次いで、図7(j)(k)及び図8(f)のように、電気メッキを施す。このとき、メッキ給電用膜13には電圧が印加されて、メッキ層を構成するイオンが付着する電極となる。このとき、メッキ給電用膜非形成領域16では、メッキ給電用膜13が切断されているため、メッキ給電用膜非形成領域16で囲まれたマーク本体15の部分の給電量が制限されて、メッキ層の膜厚が薄くなる。即ち、メッキ給電用膜非形成領域16の外側は給電量が制限されないため、通常の厚さのメッキ層になる。一方、マーク本体15が位置するメッキ給電用膜非形成領域16の内側では、給電量が制限されて、メッキ層の膜厚が外側よりも薄くなる。このメッキ給電用膜非形成領域16の内側のメッキ層の膜厚は、そのエッジ部にテーパができない厚さに形成される。このエッジ部にテーパができないメッキ層の膜厚は、マーク本体15のサイズ等の諸条件によって異なるため、実際のマーク本体15を複数の異なる厚さで実験的に形成して、最も望ましい厚さを特定する。即ち、メッキ給電用膜非形成領域16のサイズを種々変更して電気メッキ時の給電量を変更して、複数の膜厚のメッキ層を実験的に形成し、最も望ましい厚さを特定する。   Next, electroplating is performed as shown in FIGS. 7 (j) (k) and 8 (f). At this time, a voltage is applied to the plating power supply film 13 to form an electrode to which ions constituting the plating layer adhere. At this time, since the plating power supply film 13 is cut in the plating power supply film non-forming region 16, the power supply amount of the mark body 15 surrounded by the plating power supply film non-forming region 16 is limited, The plating layer becomes thinner. That is, since the amount of power supply is not limited outside the plating power supply film non-forming region 16, the plating layer has a normal thickness. On the other hand, on the inner side of the plating power supply film non-forming region 16 where the mark main body 15 is located, the power supply amount is limited, and the thickness of the plating layer becomes thinner than the outer side. The thickness of the plating layer inside the plating power supply film non-formation region 16 is formed such that the edge portion cannot be tapered. The film thickness of the plated layer that cannot be tapered at the edge portion varies depending on various conditions such as the size of the mark body 15, so that the actual mark body 15 is experimentally formed with a plurality of different thicknesses, and the most desirable thickness Is identified. That is, the size of the plating power supply film non-formation region 16 is variously changed to change the power supply amount at the time of electroplating, and a plurality of plating layers are experimentally formed to specify the most desirable thickness.

次いで、図7(l)(m)及び図8(g)のように、フォトレジストを除用し、図7(n)(o)及び図8(h)のように、メッキ給電用膜13を除去して、図1のアライメントマーク11を形成する。このアライメントマーク11は、エッジ部が切り立ったマーク本体15を有する。   Next, the photoresist is removed as shown in FIGS. 7 (l) (m) and 8 (g), and the plating power supply film 13 is used as shown in FIGS. 7 (n) (o) and 8 (h). Is removed to form the alignment mark 11 of FIG. The alignment mark 11 has a mark body 15 with a sharp edge.

[効果]
メッキ給電用膜非形成領域16を設けると共にその寸法を適宜変更することで、メッキ給電時の抵抗値を調整するようにしたので、アライメントマーク11のメッキ層の膜厚を容易に制御することができる。この結果、エッジ部にテーパのない、コントラストの鮮明なアライメントマーク11を形成することができる。
[effect]
Since the plating power supply film non-formation region 16 is provided and the dimensions thereof are changed as appropriate to adjust the resistance value at the time of plating power supply, the thickness of the plating layer of the alignment mark 11 can be easily controlled. it can. As a result, it is possible to form an alignment mark 11 having a sharp contrast without a taper at the edge portion.

また、アライメントマーク11を上述のようにして形成することで、アライメントマーク11を正確に認識することができる。即ち、カメラでアライメントマーク11を撮影して画像処理することで、エッジ部のコントラストが鮮明なアライメントマーク11を認識することができ、アライメントマーク位置読み取り精度を向上させることができる。   In addition, the alignment mark 11 can be accurately recognized by forming the alignment mark 11 as described above. That is, by photographing the alignment mark 11 with a camera and processing the image, it is possible to recognize the alignment mark 11 with a sharp contrast of the edge portion, and to improve the alignment mark position reading accuracy.

この結果、プリント配線基板の露光時等において、基板12のアライメント精度を向上させることができる。   As a result, the alignment accuracy of the substrate 12 can be improved during exposure of the printed wiring board.

本発明のアライメントマークは、カメラの画像処理によって位置を特定する必要がある部材すべてに用いることができる。   The alignment mark of the present invention can be used for all members whose positions need to be specified by camera image processing.

また、前記実施形態では、メッキ給電用膜13をスパッタ法によって形成し、メッキ給電用膜非形成領域16に、その上端と基端とで前記スパッタ膜が切れてしまう高さの段差を持たせたが、本発明はこれに限らず、メッキ給電用膜13を形成しない領域を一部に設けることができる手段すべてを用いることができる。たとえば、前記メッキ給電用膜非形成領域を高くしないで、全体にメッキ給電用膜を施した後、このメッキ給電用膜非形成領域の部分のメッキ給電用膜を除去する工程を設けてもよい。また、メッキ給電用膜を形成する際に、基板表面の一部をマスクして膜が形成されない領域を作ったり、メッキ給電用膜をベタ付けした後、一部をエッチング等で除去したりしてもよい。また、この場合、メッキ給電用膜は、スパッタ法に限らず、CVD法などの他の方法を用いてもよい。   Further, in the embodiment, the plating power supply film 13 is formed by the sputtering method, and the plating power supply film non-forming region 16 is provided with a height difference at which the sputtered film is cut at the upper end and the base end. However, the present invention is not limited to this, and any means that can partially provide a region where the plating power feeding film 13 is not formed can be used. For example, after the plating power supply film is formed on the entire surface without increasing the plating power supply film non-forming region, a step of removing the plating power supply film in the portion of the plating power supply film non-forming region may be provided. . Also, when forming a plating power supply film, a part of the substrate surface is masked to create a region where no film is formed, or after the plating power supply film is solidified, a part is removed by etching or the like. May be. In this case, the plating power supply film is not limited to the sputtering method, and other methods such as a CVD method may be used.

また、前記実施形態では、メッキ給電用膜非形成領域16を、マーク本体15の形成部分の周囲を囲む4つの凸部17で構成したが、本発明はこれに限らず、マーク本体15の形成部分の周囲を囲むと共に一部が途切れた凸部であればよい。例えば図9に示すように、メッキ給電用膜非形成領域21を、円環状で2箇所を切断した形状にして、給電量を大幅に減少させてもよい。このとき、切断部分は1箇所又は3箇所以上にして、給電量を調整する。2箇所の切断部分の広さを変えて給電量を調整してもよい。   In the above embodiment, the plating power feeding film non-formation region 16 is configured by the four convex portions 17 surrounding the formation portion of the mark main body 15. However, the present invention is not limited to this, and the formation of the mark main body 15 is performed. Any convex portion that surrounds the portion and is partially cut off may be used. For example, as shown in FIG. 9, the plating power feeding film non-forming region 21 may be formed in an annular shape by cutting two places to greatly reduce the power feeding amount. At this time, the amount of power supply is adjusted by providing one or three or more cut portions. The amount of power supply may be adjusted by changing the width of the two cut portions.

また、これ以外にも、図10にように、四角形の凸部22を4箇所設けて構成してもよい。メッキ給電用膜非形成領域16は、マーク本体15へ周囲に設けられて、マーク本体15への給電量を調整できる形状であればよい。これにより、前記実施形態同様の作用、効果を奏することができる。   In addition to this, as shown in FIG. 10, four rectangular convex portions 22 may be provided. The plating power supply film non-formation region 16 may be any shape provided around the mark body 15 and capable of adjusting the power supply amount to the mark body 15. Thereby, there can exist an effect | action and effect similar to the said embodiment.

11:アライメントマーク、12:基板、13:メッキ給電用膜、14:反射防止膜、15:マーク本体、16:メッキ給電用膜非形成領域、17:凸部、21:メッキ給電用膜非形成領域、22:凸部。   11: alignment mark, 12: substrate, 13: plating power supply film, 14: antireflection film, 15: mark main body, 16: plating power supply film non-formation region, 17: convex portion, 21: plating power supply film non-formation Region 22: convex portion.

Claims (6)

基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークであって、
前記基板の表面に形成されるマーク本体と、
当該マーク本体の周囲に形成された領域であって、前記メッキ給電用膜を形成しない箇所を一部に設けることでメッキ給電時の抵抗を調整することにより前記マーク本体となるメッキ層の膜厚を制御するメッキ給電用膜非形成領域とを備えたことを特徴とするアライメントマーク。
An alignment mark formed by forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then patterning by electroplating,
A mark body formed on the surface of the substrate;
The thickness of the plating layer that becomes the mark body by adjusting the resistance at the time of plating power feeding by providing a part of the area around the mark body where the plating power feeding film is not formed. An alignment mark comprising a plating power feeding film non-formation region for controlling
請求項1に記載のアライメントマークにおいて、
前記メッキ給電用膜非形成領域が、前記マーク本体形成部分の周囲を囲むと共に一部が途切れた凸部で構成されたことを特徴とするアライメントマーク。
The alignment mark according to claim 1,
An alignment mark, wherein the plating power supply film non-formation region is constituted by a convex portion surrounding the mark main body formation portion and partially cut off.
請求項1又は2に記載のアライメントマークにおいて、
前記メッキ給電用膜がスパッタ法により形成され、前記メッキ給電用膜非形成領域が、前記スパッタ法によるスパッタ膜の形成時に、上端と基端とでカバレッジ不足により前記スパッタ膜が形成されない高さの段差を持たせたことを特徴とするアライメントマーク。
In the alignment mark according to claim 1 or 2,
The plating power supply film is formed by a sputtering method, and the plating power supply film non-forming region has a height at which the sputtering film is not formed due to insufficient coverage at the upper end and the base end when the sputtering film is formed by the sputtering method. An alignment mark characterized by a step.
基板の表面にメッキ給電用膜を形成し、次いで当該メッキ給電用膜にフォトレジストパターンを形成して、その後電気メッキによりパターン形成されるアライメントマークの作成方法であって、
前記基板の所定の位置に前記アライメントマーク本体を形成するために、当該位置であるマーク本体形成部分の周囲にメッキ給電用膜を設ける際に、当該位置の周囲にメッキ給電用膜非形成領域を形成して前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整し、それによって前記マーク本体となるメッキ層の膜厚を制御することを特徴とするアライメントマークの作成方法。
Forming a plating power supply film on the surface of the substrate, then forming a photoresist pattern on the plating power supply film, and then forming an alignment mark by electroplating;
In order to form the alignment mark main body at a predetermined position on the substrate, when a plating power feeding film is provided around the mark main body forming portion at the position, a plating power feeding film non-forming region is formed around the position. An alignment mark formed by adjusting a resistance at the time of plating power feeding by providing a part of the region where the plating power feeding film is not formed, thereby controlling the film thickness of the plating layer serving as the mark body How to create
請求項4に記載のアライメントマークの作成方法において、
前記メッキ給電用膜非形成領域として、前記マーク本体形成部分の周囲を囲むと共に一部が途切れた凸部を用いて、前記メッキ給電用膜を形成しない領域を一部に設けることによりメッキ給電時の抵抗を調整することを特徴とするアライメントマークの作成方法。
In the creation method of the alignment mark of Claim 4,
As the plating power supply film non-formation region, by using a convex portion surrounding the mark main body forming portion and partially cut off, a region where the plating power supply film is not formed is provided in part so that the plating power supply is not performed. A method for producing an alignment mark, characterized by adjusting a resistance of the substrate.
請求項4又は5に記載のアライメントマークの作成方法において、
前記メッキ給電用膜がスパッタ法により形成されると共に、前記メッキ給電用膜非形成領域がカバレッジ不足により前記スパッタ膜が形成されない高さの段差に形成されて、前記スパッタ法によるスパッタ膜の形成時に、前記メッキ給電用膜非形成領域の段差でカバレッジ不足により前記スパッタ膜を形成しない当該メッキ給電用膜非形成領域を抵抗部としてメッキ給電時の抵抗を調整することを特徴とするアライメントマークの作成方法。
In the creation method of the alignment mark of Claim 4 or 5,
The plating power feeding film is formed by a sputtering method, and the plating power feeding film non-formation region is formed at a height step where the sputtering film is not formed due to insufficient coverage, and when the sputtering film is formed by the sputtering method. Forming an alignment mark characterized by adjusting the resistance at the time of plating power feeding by using the plating power feeding film non-forming region where the sputter film is not formed due to a lack of coverage at a step of the plating power feeding film non-forming region as a resistance portion Method.
JP2009022937A 2009-02-03 2009-02-03 Alignment mark and forming method thereof Pending JP2010182749A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009022937A JP2010182749A (en) 2009-02-03 2009-02-03 Alignment mark and forming method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009022937A JP2010182749A (en) 2009-02-03 2009-02-03 Alignment mark and forming method thereof

Publications (1)

Publication Number Publication Date
JP2010182749A true JP2010182749A (en) 2010-08-19

Family

ID=42764112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009022937A Pending JP2010182749A (en) 2009-02-03 2009-02-03 Alignment mark and forming method thereof

Country Status (1)

Country Link
JP (1) JP2010182749A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12392801B2 (en) 2021-06-10 2025-08-19 Japan Electronic Materials Corporation Probe card

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12392801B2 (en) 2021-06-10 2025-08-19 Japan Electronic Materials Corporation Probe card

Similar Documents

Publication Publication Date Title
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JPH05218645A (en) Manufacture of thin multilayer wiring board
CN105992463A (en) Method for manufacturing step circuit board and step circuit board
US6777778B2 (en) Thin-film resistor and method for manufacturing the same
JP2010182749A (en) Alignment mark and forming method thereof
KR100700660B1 (en) Mask and method for fabricating thereof
JP3658208B2 (en) Method for manufacturing thin film multilayer substrate
US8466369B2 (en) Circuit structure of circuit board
CN101686599B (en) Circuit structure and manufacturing method of circuit board
JP2024059045A (en) Manufacturing method of GSR element
JPH05218646A (en) Manufacture of thin multilayer wiring board
CN102573329B (en) Method for fabricating conductive column of circuit board, system and circuit board
JP2017130603A (en) WIRING BOARD GLASS PANEL AND WIRING BOARD MANUFACTURING METHOD
JP2009117600A (en) Method of manufacturing wiring circuit board with bumps
JP2003330161A (en) Manufacturing method of electronic part and electronic part using the manufacturing method
JPH115289A (en) Printing screen manufacturing apparatus and screen manufacturing method using the same
JP2005236188A (en) Method for forming conductor pattern
JPH10200234A (en) Printed wiring board with fine pattern and method for manufacturing the same
CN103857202B (en) PCB and manufacturing method for copper pillar of printed circuit board
TWI619415B (en) Method for making printed circuit board by semi-additive method
US20140349440A1 (en) Planarization method
JP3187630B2 (en) Electroforming
KR20180002429A (en) Manufacturing Method for Print Circuit Board by a semi addictive method
JPH09306821A (en) Semiconductor device and its alignment mark
TW202332332A (en) Printed circuit board and method of manufacturing same