JP2010171262A

JP2010171262A - Method of manufacturing semiconductor laser, and semiconductor laser

Info

Publication number: JP2010171262A
Application number: JP2009013289A
Authority: JP
Inventors: Hideki Yagi; 英樹八木; Daishi Kimura; 大資木村
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2009-01-23
Filing date: 2009-01-23
Publication date: 2010-08-05

Abstract

【課題】電流閉じ込めのための構造の形成を簡略化できる半導体レーザを作製する方法、及び半導体レーザを提供する。
【解決手段】本発明の方法は、基板１１上にｎ型クラッド層１３及び第１光閉じ込め層１５を成長し、多重量子井戸構造１７、第２光閉じ込め層１９及びＡｌＩｎＡｓ半導体からなるキャリアストップ層２１からなる複数の半導体細線１６をマスク及び成長炉を用いて成長し、基板を成長炉から取り出してマスクを除去し、キャリアストップ層２１の少なくとも側面を覆うように第１光閉じ込め層１５上にＩｎＰ半導体からなる半絶縁半導体層２３を成長し、半絶縁半導体層２３をエッチングしキャリアストップ層２１の上面を露出させ、ｐ型クラッド層２５を成長する。この方法では、半導体細線１６間の半絶縁半導体層２３が、電流狭窄のための半絶縁半導体層２３と一括して成長される。
【選択図】図１A method of manufacturing a semiconductor laser capable of simplifying the formation of a structure for confining current and a semiconductor laser are provided.
In the method of the present invention, an n-type cladding layer and a first optical confinement layer are grown on a substrate, a multiple quantum well structure, a second optical confinement layer, and an AlInAs semiconductor carrier stop layer. A plurality of semiconductor thin wires 16 made of 21 are grown using a mask and a growth furnace, the substrate is taken out of the growth furnace, the mask is removed, and the first optical confinement layer 15 is covered on at least the side surface of the carrier stop layer 21. A semi-insulating semiconductor layer 23 made of an InP semiconductor is grown, the semi-insulating semiconductor layer 23 is etched to expose the upper surface of the carrier stop layer 21, and a p-type cladding layer 25 is grown. In this method, the semi-insulating semiconductor layer 23 between the semiconductor thin wires 16 is grown together with the semi-insulating semiconductor layer 23 for current confinement.
[Selection] Figure 1

Description

本発明は、半導体レーザの作製方法及び半導体レーザに関する。 The present invention relates to a method for manufacturing a semiconductor laser and a semiconductor laser.

特許文献１には、ＤＦＢレーザ、及びＤＦＢレーザの製造方法が記載されている。このＤＦＢレーザは、以下のように作製される。ｎ型クラッド層上に活性層を成長し、ＳｉＯ_２マスクを用いたドライエッチングを施すことにより、この活性層に周期構造を形成する。次に、有機金属気相成長（ＯＭＶＰＥ）法で活性層の凹部にＩｎＧａＡｓＰ半導体を選択成長する。続いて、ｐ型クラッド層を成長した後に、ストライプ構造を形成するためのＳｉＯ_２マスクを形成し、このマスクを用いたドライエッチングを施すことによりストライプ状のメサを形成する。さらに、メサの側面をｎ型またはｐ型のＩｎＰ半導体で埋め込むことにより、埋め込みヘテロ構造を形成する。 Patent Document 1 describes a DFB laser and a method for manufacturing the DFB laser. This DFB laser is manufactured as follows. An active layer is grown on the n-type cladding layer, and dry etching using a SiO ₂ mask is performed to form a periodic structure in the active layer. Next, an InGaAsP semiconductor is selectively grown in the recess of the active layer by metal organic vapor phase epitaxy (OMVPE). Subsequently, after growing the p-type cladding layer, an SiO ₂ mask for forming a stripe structure is formed, and dry etching using this mask is performed to form a striped mesa. Furthermore, a buried heterostructure is formed by embedding the side surface of the mesa with an n-type or p-type InP semiconductor.

非特許文献２には、ＤＦＢレーザが記載されている。このＤＦＢレーザでは、細線状活性層の側面の間をＩｎＰ半導体で埋め込んで回折格子を形成する。また、ｎ型クラッド層を成長した後に、ＳｉＯ_２マスクを用いたエッチングを施して、細線状活性層を含む半導体メサを形成する。さらに、この半導体メサの側面をｎ型またはｐ型のＩｎＰ半導体で埋め込んで、埋め込みヘテロ構造を形成する。 Non-Patent Document 2 describes a DFB laser. In this DFB laser, a diffraction grating is formed by embedding a space between the side surfaces of a thin linear active layer with an InP semiconductor. Further, after growing the n-type cladding layer, etching using a SiO ₂ mask is performed to form a semiconductor mesa including a thin line active layer. Further, the side surface of the semiconductor mesa is embedded with an n-type or p-type InP semiconductor to form a buried heterostructure.

特開２００４−５５７９７号公報JP 2004-55797 A

N. Nunoya et al.: JSTQE,Vol.7 (2001) pp249N. Nunoya et al .: JSTQE, Vol.7 (2001) pp249

特許文献１及び非特許文献１に記載されるＤＦＢレーザでは、半導体メサの側面は電流狭窄のための半導体層で覆われており、この半導体層で半導体メサが埋め込まれている。この半導体層は、ｎ型またはｐ型のＩｎＰ半導体からなる。これらの複素結合型ＤＦＢレーザの作製では、周期的に配列された細線状活性層の間に半導体層を成長し、細線状活性層をこの半導体層で埋め込む。さらに、マスクを用いたエッチングによりメサストライプ構造を形成した後に、電流狭窄のための半導体層を成長する。このため、半導体層の成長の工程は、複雑である。 In the DFB laser described in Patent Document 1 and Non-Patent Document 1, the side surface of the semiconductor mesa is covered with a semiconductor layer for current confinement, and the semiconductor mesa is embedded in this semiconductor layer. This semiconductor layer is made of an n-type or p-type InP semiconductor. In the production of these complex coupled DFB lasers, a semiconductor layer is grown between periodically arranged thin line active layers, and the thin line active layers are embedded with this semiconductor layer. Further, after forming a mesa stripe structure by etching using a mask, a semiconductor layer for current confinement is grown. For this reason, the process of growing the semiconductor layer is complicated.

また、細線状活性層とは屈折率の異なる半導体層で細線状活性層の間を埋め込んで、回折格子を形成する。このとき、埋め込みに用いられる半導体材料が、細線状活性層上に薄く堆積されることがある。この半導体材料のバンドギャップが大きい場合には、細線状活性層上に堆積された半導体層がキャリアの移動に対する障壁となる可能性がある。特に、ｎ型半導体基板上にＧａＩｎＡｓＰ活性層を用いて、かつ、細線状活性層の間をＩｎＰで埋め込むことにより作製される複素結合型ＤＦＢレーザでは、細線状活性層上に堆積された半導体層の価電子帯側のバンドオフセットが大きい場合には、この半導体層は、活性層に対するホール注入の障壁になる。このような障壁が生じることを防止するためには、細線状活性層上に埋め込みのための半導体材料を堆積させないように、半導体層の成長工程を精密に制御しなければならない。しかしながら、この制御は容易ではない。 Further, a diffraction grating is formed by embedding the space between the thin line active layers with a semiconductor layer having a refractive index different from that of the thin line active layer. At this time, a semiconductor material used for embedding may be thinly deposited on the thin line active layer. When the band gap of this semiconductor material is large, the semiconductor layer deposited on the thin line active layer may be a barrier against carrier movement. In particular, in a complex coupled DFB laser manufactured by using a GaInAsP active layer on an n-type semiconductor substrate and embedding a space between thin line active layers with InP, a semiconductor layer deposited on the thin line active layer When the band offset on the valence band side is large, this semiconductor layer becomes a barrier for hole injection to the active layer. In order to prevent the occurrence of such a barrier, the growth process of the semiconductor layer must be precisely controlled so that the semiconductor material for embedding is not deposited on the thin line active layer. However, this control is not easy.

本発明は、上記した問題点に鑑みてなされたものであり、電流閉じ込めのための構造の形成を簡略化できる半導体レーザを作製する方法及び半導体レーザを提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method of manufacturing a semiconductor laser and a semiconductor laser that can simplify the formation of a structure for confining current.

本発明に係る半導体レーザを作製する方法は、ｎ型クラッド層上に第１光閉じ込め層を成長する工程と、多重量子井戸構造と、多重量子井戸構造上に設けられた第２光閉じ込め層と、第２光閉じ込め層上に設けられたキャリアストップ層とからなり所定の軸の方向に周期的に配列された複数の半導体細線を第１光閉じ込め層上に、マスクを用いて形成する工程と、マスクを除去する工程と、マスクを除去した後に、キャリアストップ層の少なくとも側面を覆うように第１光閉じ込め層上に半絶縁半導体層を成長する工程と、半絶縁半導体層をエッチングし、キャリアストップ層の上面を露出させる工程と、キャリアストップ層の上面を露出した後に、キャリアストップ層上及び半絶縁半導体層上にｐ型クラッド層を成長する工程とを備え、キャリアストップ層は、III族元素としてアルミニウム及びインジウムを含むと共にＶ族元素としてヒ素を含む半導体材料からなり、半絶縁半導体層は、半絶縁性のＩｎＰ半導体からなり、キャリアストップ層の側面は、所定の軸の方向に沿って設けられていることを特徴とする。 A method of manufacturing a semiconductor laser according to the present invention includes a step of growing a first optical confinement layer on an n-type cladding layer, a multiple quantum well structure, a second optical confinement layer provided on the multiple quantum well structure, A step of forming a plurality of semiconductor thin wires, which are formed of a carrier stop layer provided on the second optical confinement layer and periodically arranged in a predetermined axis direction, on the first optical confinement layer using a mask; A step of removing the mask, a step of growing a semi-insulating semiconductor layer on the first optical confinement layer so as to cover at least a side surface of the carrier stop layer after removing the mask, etching the semi-insulating semiconductor layer, A step of exposing the upper surface of the stop layer, and a step of growing a p-type cladding layer on the carrier stop layer and the semi-insulating semiconductor layer after exposing the upper surface of the carrier stop layer. The rear stop layer is made of a semiconductor material containing aluminum and indium as group III elements and arsenic as a group V element. The semi-insulating semiconductor layer is made of a semi-insulating InP semiconductor. It is provided along the direction of the axis.

この半導体レーザを作製する方法では、半導体細線のキャリアストップ層の少なくとも側面を被う厚さで第１光閉じ込め層上に半絶縁半導体層が成長されるので、半導体細線間の半絶縁半導体層が、電流狭窄のための半絶縁半導体層と一括して成長される。従って、工程は簡略化される。半導体細線間に半絶縁半導体層が成長されるので、半導体細線及び半絶縁半導体層は交互に配列される。この配列により、回折格子が形成される。 In this method of manufacturing a semiconductor laser, a semi-insulating semiconductor layer is grown on the first optical confinement layer with a thickness covering at least the side surface of the carrier stop layer of the semiconductor thin line. , Grown together with semi-insulating semiconductor layer for current confinement. Therefore, the process is simplified. Since the semi-insulating semiconductor layer is grown between the semiconductor thin wires, the semiconductor thin wires and the semi-insulating semiconductor layers are alternately arranged. This arrangement forms a diffraction grating.

また、半導体細線のキャリアストップ層の側面を被うように半絶縁性のＩｎＰ半導体が成長されるので、効果的な電流狭窄が可能となる。一方、半導体細線間にも半絶縁性のＩｎＰ半導体が成長されるので、半導体細線内にキャリアを効果的に閉じ込めることが可能となる。 In addition, since the semi-insulating InP semiconductor is grown so as to cover the side surface of the carrier stop layer of the semiconductor thin wire, effective current confinement is possible. On the other hand, since a semi-insulating InP semiconductor is grown between the semiconductor thin wires, carriers can be effectively confined in the semiconductor thin wires.

また、キャリアストップ層は、III族元素としてアルミニウムを含む半導体材料からなるので、基板を成長炉から取り出した際にキャリアストップ層の表面にＡｌ系の自然酸化膜が形成される。このＡｌ系酸化物上には結晶成長され難い。半絶縁半導体層を成長する工程の前にキャリアストップ層の表面にＡｌ系酸化物が形成されるので、キャリアストップ層上に半絶縁半導体層は成長し難い。また、キャリアストップ層の材料と半絶縁半導体層のＩｎＰ半導体との間にエッチング選択比がある。このエッチング選択比に起因して、半絶縁半導体層を成長した後のエッチングでは、キャリアストップ層はエッチングされ難く、エッチングストップ層としても機能する。このため、半絶縁半導体層が選択的にエッチングされる。故に、半導体細線上に半絶縁半導体層が成長された場合であっても、半導体細線上の半絶縁半導体層は、この選択的エッチングにより除去される。従って、エッチングによりキャリアストップ層の上面は露出される。一方、半絶縁性のＩｎＰ半導体は、高抵抗であるので、半導体細線の側面上の電流狭窄に好適であると共に、大きなバンドギャップを有する。上記のように、半絶縁半導体層は、半導体細線上に堆積されないか、または、堆積されても除去されるので、バンドギャップの大きいＩｎＰ半導体を半導体細線間の埋め込みに用いても、活性層へのホール注入に対する障壁は発生しない。故に、半導体細線の側面上の電流狭窄のための半導体層及び半導体細線間の埋め込みのための半導体層に、同一の半絶縁性のＩｎＰ半導体を用いることが可能となる。従って、両半導体層の成長を一括に行うことができる。 Since the carrier stop layer is made of a semiconductor material containing aluminum as a group III element, an Al-based natural oxide film is formed on the surface of the carrier stop layer when the substrate is taken out of the growth furnace. Crystal growth is difficult on this Al-based oxide. Since the Al-based oxide is formed on the surface of the carrier stop layer before the step of growing the semi-insulating semiconductor layer, the semi-insulating semiconductor layer is difficult to grow on the carrier stop layer. In addition, there is an etching selectivity between the material of the carrier stop layer and the InP semiconductor of the semi-insulating semiconductor layer. Due to this etching selectivity, in the etching after the semi-insulating semiconductor layer is grown, the carrier stop layer is difficult to be etched and also functions as an etching stop layer. For this reason, the semi-insulating semiconductor layer is selectively etched. Therefore, even when the semi-insulating semiconductor layer is grown on the semiconductor fine wire, the semi-insulating semiconductor layer on the semiconductor fine wire is removed by this selective etching. Therefore, the upper surface of the carrier stop layer is exposed by etching. On the other hand, since the semi-insulating InP semiconductor has high resistance, it is suitable for current confinement on the side surface of the semiconductor thin wire and has a large band gap. As described above, the semi-insulating semiconductor layer is not deposited on the semiconductor fine line or is removed even if it is deposited. Therefore, even if an InP semiconductor having a large band gap is used for embedding between the semiconductor fine lines, the semi-insulating semiconductor layer becomes an active layer. No barrier to hole injection occurs. Therefore, the same semi-insulating InP semiconductor can be used for the semiconductor layer for current confinement on the side surface of the semiconductor thin wire and the semiconductor layer for embedding between the semiconductor thin wires. Therefore, both semiconductor layers can be grown at once.

本発明に係る半導体レーザを作製する方法では、キャリアストップ層のバンドギャップは、第２光閉じ込め層のバンドギャップより大きいことを特徴とする。キャリアストップ層は、III族元素のアルミニウム及びインジウム並びにＶ族元素のヒ素を含む半導体材料からなると共に、第２光閉じ込め層のバンドギャップよりも大きいバンドギャップを有するので、キャリアストップ層と第２光閉じ込め層との間の伝導帯側のバンドオフセットは大きい。このバンドオフセットは、多重量子井戸構造からの電子に対してポテンシャル障壁となる。故に、キャリアオーバフローを抑制できる。一方、第２光閉じ込め層及びｐ型クラッド層とキャリアストップ層との価電子帯側におけるバンドオフセットは小さいので、キャリアストップ層は、多重量子井戸構造に向かって進むホールの障壁とはならない。従って、良好な温度特性を有する半導体レーザが得られる。 In the method for manufacturing a semiconductor laser according to the present invention, the band gap of the carrier stop layer is larger than the band gap of the second optical confinement layer. The carrier stop layer is made of a semiconductor material containing group III element aluminum and indium and group V element arsenic, and has a band gap larger than the band gap of the second optical confinement layer. The band offset on the conduction band side with the confinement layer is large. This band offset becomes a potential barrier against electrons from the multiple quantum well structure. Therefore, carrier overflow can be suppressed. On the other hand, since the band offset on the valence band side of the second optical confinement layer and the p-type cladding layer and the carrier stop layer is small, the carrier stop layer does not serve as a barrier for holes proceeding toward the multiple quantum well structure. Therefore, a semiconductor laser having good temperature characteristics can be obtained.

また、本発明に係る半導体レーザを作製する方法では、半絶縁半導体層は、Ｒｕ元素またはＦｅ元素がドープされたＩｎＰ半導体からなることを特徴とする。この方法によれば、メサストライプ構造の側面上の電流狭窄のための半導体層及び半導体細線間の埋め込みのための半導体層が上記ＩｎＰ半導体により作製されるので、効果的な電流狭窄及び半導体細線へのキャリアの閉じ込めが可能となる。 In the method for manufacturing a semiconductor laser according to the present invention, the semi-insulating semiconductor layer is made of an InP semiconductor doped with Ru element or Fe element. According to this method, the semiconductor layer for current confinement on the side surface of the mesa stripe structure and the semiconductor layer for embedding between the semiconductor thin wires are produced by the InP semiconductor, so that effective current confinement and semiconductor thin wire can be achieved. The carrier can be confined.

また、本発明に係る半導体レーザを作製する方法では、キャリアストップ層は、ＡｌＩｎＡｓ半導体からなることを特徴とする。 In the method for manufacturing a semiconductor laser according to the present invention, the carrier stop layer is made of an AlInAs semiconductor.

また、本発明に係る半導体レーザを作製する方法では、半絶縁半導体層は、キャリアストップ層の上面を覆うように第１光閉じ込め層上に成長することを特徴とする。この方法によれば、一層効果的な電流狭窄が可能となる。キャリアストップ層の上面上に成長された半絶縁半導体層は、上記のとおりエッチングにより除去される。 In the method for manufacturing a semiconductor laser according to the present invention, the semi-insulating semiconductor layer is grown on the first optical confinement layer so as to cover the upper surface of the carrier stop layer. According to this method, more effective current constriction can be achieved. The semi-insulating semiconductor layer grown on the upper surface of the carrier stop layer is removed by etching as described above.

また、本発明に係る半導体レーザを作製する方法では、マスクは、絶縁体からなると共に複数の半導体細線のための周期的なパターンを有し、半導体細線は、マスクを用いて、多重量子井戸構造のための半導体層、第２光閉じ込め層及びキャリアストップ層を順に選択成長して形成されることを特徴とする。この方法によれば、半導体細線を選択成長により作製するので、例えばレジストマスクを用いてドライエッチングにより作製する場合と比較して、多重量子井戸構造の損傷を防止できる。従って、作製される半導体レーザ素子のレーザ特性及び信頼性の悪化を低減できる。 Further, in the method of manufacturing a semiconductor laser according to the present invention, the mask is made of an insulator and has a periodic pattern for a plurality of semiconductor thin wires, and the semiconductor thin wires are formed in a multiple quantum well structure using the mask. For example, the semiconductor layer, the second optical confinement layer, and the carrier stop layer are selectively grown in order. According to this method, since the semiconductor thin wire is produced by selective growth, damage to the multiple quantum well structure can be prevented as compared with the case of producing by dry etching using a resist mask, for example. Therefore, deterioration of the laser characteristics and reliability of the manufactured semiconductor laser element can be reduced.

また、本発明に係る半導体レーザを作製する方法では、多重量子井戸構造は、交互に配置された井戸層とバリア層とを有し、井戸層は、ＡｌＧａＩｎＡｓ半導体からなり、バリア層は、ＡｌＧａＩｎＡｓ半導体からなることを特徴とする。ＡｌＧａＩｎＡｓ半導体は酸化しやすいので、ドライエッチングによる加工は困難である。本発明の方法によれば、半導体細線を選択成長により作製するので、ＡｌＧａＩｎＡｓ半導体からなる多重量子井戸構造を作製できる。ＡｌＧａＩｎＡｓ半導体により井戸層及びバリア層を構成する多重量子井戸構造は、例えばＧａＩｎＡｓＰ半導体といった材料からなる多重量子井戸構造と比較して伝導帯側のバンドオフセットが大きいので、優れた温度特性の半導体レーザを得ることができる。 Further, in the method of manufacturing a semiconductor laser according to the present invention, the multiple quantum well structure has alternately arranged well layers and barrier layers, the well layers are made of AlGaInAs semiconductors, and the barrier layers are AlGaInAs semiconductors. It is characterized by comprising. Since an AlGaInAs semiconductor is easily oxidized, processing by dry etching is difficult. According to the method of the present invention, since a semiconductor thin wire is produced by selective growth, a multiple quantum well structure made of an AlGaInAs semiconductor can be produced. A multiple quantum well structure in which a well layer and a barrier layer are formed of an AlGaInAs semiconductor has a larger band offset on the conduction band side than a multiple quantum well structure made of a material such as a GaInAsP semiconductor. Obtainable.

本発明に係る半導体レーザは、ｎ型クラッド領域上に設けられた第１光閉じ込め層と、第１光閉じ込め層の主面上に順に配置された多重量子井戸構造、第２光閉じ込め層及びキャリアストップ層を含み、所定の軸の方向に配列された複数の半導体細線と、第１光閉じ込め層上に、キャリアストップ層の側面の少なくとも一部を覆う厚さで設けられた半絶縁半導体層と、半導体細線のキャリアストップ層の上面及び半絶縁半導体層上に設けられたｐ型クラッド層とを備え、半絶縁半導体層は、半絶縁性のＩｎＰ半導体からなり、キャリアストップ層は、III族元素としてアルミニウム及びインジウムを含むと共にＶ族元素としてヒ素を含む半導体材料からなり、キャリアストップ層のバンドギャップは、第２光閉じ込め層のバンドギャップより大きく、半導体細線の配列は、第１光閉じ込め層の主面のストライプ状のエリア内にあり、エリアは、所定の軸の方向に延在することを特徴とする。 A semiconductor laser according to the present invention includes a first optical confinement layer provided on an n-type cladding region, a multiple quantum well structure, a second optical confinement layer, and a carrier disposed in order on the main surface of the first optical confinement layer. A plurality of semiconductor thin wires including a stop layer and arranged in a direction of a predetermined axis; and a semi-insulating semiconductor layer provided on the first optical confinement layer with a thickness covering at least a part of a side surface of the carrier stop layer; And a p-type cladding layer provided on the upper surface of the carrier stop layer of the semiconductor thin wire and the semi-insulating semiconductor layer, the semi-insulating semiconductor layer comprising a semi-insulating InP semiconductor, and the carrier stop layer comprising a group III element The bandgap of the carrier stop layer is larger than the bandgap of the second optical confinement layer. Ku, arrangement of the semiconductor thin line is in the striped area of the main surface of the first light confinement layer, the area is characterized by extending in a direction of the predetermined axis.

本発明の半導体レーザでは、半導体細線は、多重量子井戸構造、第２光閉じ込め層及びキャリアストップ層を順に配置して含んでおり、半絶縁半導体層はキャリアストップ層の少なくとも側面を被うように設けられており、ｐ型クラッド層はキャリアストップ層の上面上及び半絶縁半導体層上に設けられているので、ｐ型クラッド層は、多重量子井戸構造及び第２光閉じ込め層と接していない。故に、電流は、多重量子井戸構造及び第２光閉じ込め層へ閉じ込められる。従って、効果的な電流狭窄が可能となる。 In the semiconductor laser of the present invention, the semiconductor thin wire includes the multiple quantum well structure, the second optical confinement layer, and the carrier stop layer arranged in this order, and the semi-insulating semiconductor layer covers at least the side surface of the carrier stop layer. Since the p-type cladding layer is provided on the upper surface of the carrier stop layer and the semi-insulating semiconductor layer, the p-type cladding layer is not in contact with the multiple quantum well structure and the second optical confinement layer. Therefore, the current is confined to the multiple quantum well structure and the second optical confinement layer. Therefore, effective current confinement is possible.

また、キャリアストップ層の側面を覆うように半絶縁半導体層が第１光閉じ込め層上に設けられるので、半導体細線及び半絶縁半導体層は交互に配列される。この配列は所定の軸の方向に延在するエリア内にあるので、所定の軸の方向を共振方向とする回折格子が形成される。半絶縁半導体層は半絶縁性のＩｎＰ半導体からなるので、半導体細線内にキャリアを効果的に閉じ込めることができる。 In addition, since the semi-insulating semiconductor layer is provided on the first optical confinement layer so as to cover the side surface of the carrier stop layer, the semiconductor thin wires and the semi-insulating semiconductor layers are alternately arranged. Since this arrangement is in an area extending in the direction of a predetermined axis, a diffraction grating having a resonance direction in the direction of the predetermined axis is formed. Since the semi-insulating semiconductor layer is made of a semi-insulating InP semiconductor, carriers can be effectively confined in the semiconductor thin wire.

また、キャリアストップ層は、III族元素のアルミニウム及びインジウム並びにＶ族元素のヒ素を含む半導体材料からなると共に、第２光閉じ込め層のバンドギャップよりも大きいバンドギャップを有するので、キャリアストップ層と第２光閉じ込め層との間の伝導帯側のバンドオフセットは大きい。このバンドオフセットは、多重量子井戸構造からの電子に対してポテンシャル障壁となる。故に、キャリアオーバフローを抑制できる。一方、第２光閉じ込め層及びｐ型クラッド層との価電子帯側バンドオフセットは小さい。故に、キャリアストップ層は、ｐ型クラッド層から多重量子井戸構造に向かって進むホールの障壁にならない。従って、ｐ型クラッド層からのホールは、第２光閉じ込め層及び多重量子井戸構造に容易に移動される。従って、良好な温度特性を有する半導体レーザが得られる。 The carrier stop layer is made of a semiconductor material containing group III element aluminum and indium and group V element arsenic, and has a band gap larger than the band gap of the second optical confinement layer. The band offset on the conduction band side between the two optical confinement layers is large. This band offset becomes a potential barrier against electrons from the multiple quantum well structure. Therefore, carrier overflow can be suppressed. On the other hand, the valence band side band offset between the second optical confinement layer and the p-type cladding layer is small. Therefore, the carrier stop layer does not become a barrier for holes traveling from the p-type cladding layer toward the multiple quantum well structure. Therefore, holes from the p-type cladding layer are easily moved to the second optical confinement layer and the multiple quantum well structure. Therefore, a semiconductor laser having good temperature characteristics can be obtained.

本発明によれば、電流閉じ込めのための構造の形成を簡略化できる半導体レーザを作製する方法が提供され、また、この方法により作製される半導体レーザが提供される。 According to the present invention, a method of manufacturing a semiconductor laser capable of simplifying the formation of a structure for confining current is provided, and a semiconductor laser manufactured by this method is provided.

図１は、本発明の実施の形態にかかる半導体レーザの構造を示す斜視図である。FIG. 1 is a perspective view showing the structure of a semiconductor laser according to an embodiment of the present invention. 図２は、図１の一部を拡大して示す断面図である。FIG. 2 is an enlarged cross-sectional view showing a part of FIG. 図３（ａ）並びに図３（ｂ）及び図３（ｃ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 3A, FIG. 3B, and FIG. 3C are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図４（ａ）、図４（ｂ）及び図４（ｃ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 4A, FIG. 4B, and FIG. 4C are diagrams illustrating a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図５（ａ）及び図５（ｂ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 5A and FIG. 5B are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図６（ａ）及び図６（ｂ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 6A and FIG. 6B are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図７（ａ）及び図７（ｂ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 7A and FIG. 7B are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図８（ａ）及び図８（ｂ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 8A and FIG. 8B are diagrams showing a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser. 図９（ａ）及び図９（ｂ）は、半導体レーザを作製する方法における半導体レーザの作製工程を示す図である。FIG. 9A and FIG. 9B are diagrams illustrating a manufacturing process of a semiconductor laser in a method of manufacturing a semiconductor laser.

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の半導体レーザを作製する方法及び半導体レーザに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。 The knowledge of the present invention can be easily understood by considering the following detailed description with reference to the accompanying drawings shown as examples. Next, a method for manufacturing a semiconductor laser of the present invention and an embodiment related to the semiconductor laser will be described with reference to the accompanying drawings. Where possible, the same parts are denoted by the same reference numerals.

図１は、本実施の形態に係る半導体レーザを作製する方法により作製される半導体レーザの構造を示す斜視図である。半導体レーザ１０は、ｎ型クラッド層１３、第１光閉じ込め層１５、複数の半導体細線１６、半絶縁半導体層２３及びｐ型クラッド層２５を備えている。ｎ型クラッド層１３は、半導体基板１１の主面１１ａ上に設けられている。半導体基板１１及びｎ型クラッド層１３は、ｎ型半導体からなる。このｎ型半導体は、例えばｎ型ＩｎＰ半導体等であることができる。 FIG. 1 is a perspective view showing a structure of a semiconductor laser manufactured by a method of manufacturing a semiconductor laser according to the present embodiment. The semiconductor laser 10 includes an n-type cladding layer 13, a first optical confinement layer 15, a plurality of semiconductor thin wires 16, a semi-insulating semiconductor layer 23, and a p-type cladding layer 25. The n-type cladding layer 13 is provided on the main surface 11 a of the semiconductor substrate 11. The semiconductor substrate 11 and the n-type cladding layer 13 are made of an n-type semiconductor. This n-type semiconductor can be, for example, an n-type InP semiconductor.

図２は、図１に示すＡ部分の断面を拡大して示す模式図である。第１光閉じ込め層１５は、ｎ型クラッド層１３上に設けられている。第１光閉じ込め層１５は、例えばｎ型ＧａＩｎＡｓＰ半導体であることができる。第１光閉じ込め層１５の厚さは、例えば１５０ｎｍである。 FIG. 2 is a schematic diagram showing an enlarged cross section of a portion A shown in FIG. The first optical confinement layer 15 is provided on the n-type cladding layer 13. The first optical confinement layer 15 can be, for example, an n-type GaInAsP semiconductor. The thickness of the first optical confinement layer 15 is, for example, 150 nm.

第１光閉じ込め層１５の主面には、複数の半導体細線１６が周期的に配列されている。半導体細線１６は、多重量子井戸構造１７と、多重量子井戸構造１７上に設けられた第２光閉じ込め層１９と、第２光閉じ込め層１９上に設けられたキャリアストップ層２１とを含む。 A plurality of semiconductor thin wires 16 are periodically arranged on the main surface of the first optical confinement layer 15. The semiconductor thin wire 16 includes a multiple quantum well structure 17, a second optical confinement layer 19 provided on the multiple quantum well structure 17, and a carrier stop layer 21 provided on the second optical confinement layer 19.

半導体細線１６は、所定の軸Ａ_Ｘの方向に規定される幅Ｗを有し、所定の軸Ａ_Ｘ方向に周期Λで配置されている。半導体細線１６の幅Ｗは、例えば１００ｎｍであることができる。また、多重量子井戸構造１７の横方向量子閉じ込め効果に基づく高微分利得を得るためには、多重量子井戸構造１７の幅Ｗは、３０ｎｍ以下とすることが好ましい。多重量子井戸構造１７の幅Ｗは、１５ｎｍ以上であることが必要である。 The semiconductor fine wires 16 has a width W which is defined in the direction of the predetermined axis A _X, it is arranged at a period Λ of the predetermined axis A _X direction. The width W of the semiconductor thin wire 16 can be 100 nm, for example. In order to obtain a high differential gain based on the lateral quantum confinement effect of the multiple quantum well structure 17, the width W of the multiple quantum well structure 17 is preferably 30 nm or less. The width W of the multiple quantum well structure 17 needs to be 15 nm or more.

また、半導体細線１６の周期Λは、レーザ発振の波長に対応したブラッグ周期である。例えば発振波長１５５０ｎｍを得るためには、周期Λは２４０ｎｍである。例えば発振波長１３００ｎｍを得るためには、周期Λは２００ｎｍである。 The period Λ of the semiconductor thin wire 16 is a Bragg period corresponding to the wavelength of laser oscillation. For example, in order to obtain an oscillation wavelength of 1550 nm, the period Λ is 240 nm. For example, in order to obtain an oscillation wavelength of 1300 nm, the period Λ is 200 nm.

多重量子井戸構造１７は、交互に配列された井戸層１７ａ及びバリア層１７ｂを含むことができる。図２に示される実施形態では、２層の井戸層１７ａと３層のバリア層１７ｂとが交互に配列されている。井戸層１７ａの厚さは、例えば６ｎｍであることができる。バリア層１７ｂの厚さは、例えば９ｎｍであることができる。井戸層１７ａ及びバリア層１７ｂは、例えばアンドープＧａＩｎＡｓＰ半導体からなることができる。あるいは、井戸層１７ａ及びバリア層１７ｂは、例えばアンドープＡｌＧａＩｎＡｓ半導体からなることができる。 The multi-quantum well structure 17 may include well layers 17a and barrier layers 17b that are alternately arranged. In the embodiment shown in FIG. 2, two well layers 17a and three barrier layers 17b are alternately arranged. The thickness of the well layer 17a can be 6 nm, for example. The thickness of the barrier layer 17b can be 9 nm, for example. The well layer 17a and the barrier layer 17b can be made of, for example, an undoped GaInAsP semiconductor. Alternatively, the well layer 17a and the barrier layer 17b can be made of, for example, an undoped AlGaInAs semiconductor.

また、多重量子井戸構造１７は、歪補償量子井戸構造であることが好ましい。例えば井戸層１７ａは圧縮歪を内包し、バリア層１７ｂは引張り歪を内包する。この場合には、多重量子井戸構造１７の再成長界面における非発光再結合電流が低減される。 The multiple quantum well structure 17 is preferably a strain compensation quantum well structure. For example, the well layer 17a contains compressive strain, and the barrier layer 17b contains tensile strain. In this case, the non-radiative recombination current at the regrowth interface of the multiple quantum well structure 17 is reduced.

第２光閉じ込め層１９は、多重量子井戸構造１７上に設けられている。第２光閉じ込め層１９は、例えばｐ型ＧａＩｎＡｓＰ半導体からなることができる。また、第２光閉じ込め層１９の厚さは、例えば１５０ｎｍであることができる。 The second optical confinement layer 19 is provided on the multiple quantum well structure 17. The second optical confinement layer 19 can be made of, for example, a p-type GaInAsP semiconductor. Further, the thickness of the second optical confinement layer 19 can be 150 nm, for example.

キャリアストップ層２１は、第２光閉じ込め層１９上に設けられている。キャリアストップ層２１は、III族元素としてアルミニウム及びインジウムを含むと共にＶ族元素としてヒ素を含む半導体材料からなる。この半導体材料は、例えばｐ型ＡｌＩｎＡｓ半導体であることができる。キャリアストップ層２１は、上記ｐ型の半導体材料からなると共に、第２光閉じ込め層１９のバンドギャップよりも大きいバンドギャップを有するので、キャリアストップ層２１と第２光閉じ込め層１９との間の伝導帯側のバンドオフセットは大きい。このバンドオフセットは、多重量子井戸構造１７からの電子に対してポテンシャル障壁となる。故に、キャリアオーバフローを抑制できる。一方、第２光閉じ込め層１９及びｐ型クラッド層２５とキャリアストップ層２１との価電子帯側バンドオフセットは小さい。故に、キャリアストップ層２１は、ｐ型クラッド層２５から多重量子井戸構造１７に向かって進むホールの障壁にならない。従って、ｐ型クラッド層２５からのホールは、第２光閉じ込め層１９及び多重量子井戸構造１７に容易に移動される。従って、良好な温度特性を有する半導体レーザが得られる。 The carrier stop layer 21 is provided on the second optical confinement layer 19. The carrier stop layer 21 is made of a semiconductor material containing aluminum and indium as group III elements and arsenic as group V elements. This semiconductor material can be, for example, a p-type AlInAs semiconductor. Since the carrier stop layer 21 is made of the p-type semiconductor material and has a band gap larger than the band gap of the second optical confinement layer 19, the conduction between the carrier stop layer 21 and the second optical confinement layer 19 is performed. The band offset on the band side is large. This band offset becomes a potential barrier against electrons from the multiple quantum well structure 17. Therefore, carrier overflow can be suppressed. On the other hand, the valence band side band offset of the second optical confinement layer 19 and the p-type cladding layer 25 and the carrier stop layer 21 is small. Therefore, the carrier stop layer 21 does not serve as a barrier for holes traveling from the p-type cladding layer 25 toward the multiple quantum well structure 17. Accordingly, holes from the p-type cladding layer 25 are easily moved to the second optical confinement layer 19 and the multiple quantum well structure 17. Therefore, a semiconductor laser having good temperature characteristics can be obtained.

キャリアストップ層２１の厚さは５０ｎｍ以下であることが好ましい。この場合、キャリアストップ層２１が多重量子井戸構造１７へのホールの注入に対する障壁となることを防止できる。また、キャリアストップ層の厚さは、電子のオーバーフローを効果的に抑制するために、２０ｎｍ以上であることが好ましい。 The thickness of the carrier stop layer 21 is preferably 50 nm or less. In this case, it is possible to prevent the carrier stop layer 21 from becoming a barrier against hole injection into the multiple quantum well structure 17. The thickness of the carrier stop layer is preferably 20 nm or more in order to effectively suppress the overflow of electrons.

半絶縁半導体層２３は、キャリアストップ層２１の側面の少なくとも一部を覆う厚さで第１光閉じ込め層１５上に設けられている。半導体細線１６は、第１光閉じ込め層１５の主面のストライプ状のエリア内に配列されており、このストライプ状のエリアは、所定の軸Ａｘの方向に延在する。半絶縁半導体層２３は半導体細線１６の側面の間に設けられるので、半導体細線１６と半絶縁半導体層２３とがストライプ状のエリア内に交互に配列される。半導体細線１６と半絶縁半導体層２３との配列は、所定の軸Ａｘの方向に伝播する光に対して共振器として働く回折格子を形成する。また、半絶縁半導体層２３は、配列内の半導体細線１６同士の間だけではなく、半導体細線１６の四方の側面上に設けられるので、半導体細線１６内にキャリアを効果的に閉じ込めることができる。 The semi-insulating semiconductor layer 23 is provided on the first optical confinement layer 15 with a thickness that covers at least a part of the side surface of the carrier stop layer 21. The semiconductor thin wires 16 are arranged in a stripe area on the main surface of the first optical confinement layer 15, and the stripe area extends in the direction of a predetermined axis Ax. Since the semi-insulating semiconductor layer 23 is provided between the side surfaces of the semiconductor thin wires 16, the semiconductor thin wires 16 and the semi-insulating semiconductor layers 23 are alternately arranged in a striped area. The arrangement of the semiconductor thin wires 16 and the semi-insulating semiconductor layer 23 forms a diffraction grating that acts as a resonator for light propagating in the direction of a predetermined axis Ax. Further, since the semi-insulating semiconductor layer 23 is provided not only between the semiconductor fine wires 16 in the array but also on the four side surfaces of the semiconductor fine wires 16, carriers can be effectively confined in the semiconductor fine wires 16.

半絶縁半導体層２３は、半絶縁性のＩｎＰ半導体からなり、例えばＲｕ元素及びＦｅ元素の少なくともいずれかがドープされたＩｎＰ半導体からなることができる。ＩｎＰ半導体は、これらの元素のドープにより半絶縁性半導体となる。Ｒｕ元素がドープされる場合には、ドーパント濃度は、例えば２×１０^１８ｃｍ^−３程度である。また、Ｆｅ元素がドープされる場合には、ドーパント濃度は、例えば６×１０^１６ｃｍ^−３程度である。ｐ型半導体のドーパントのＺｎ元素とＩｎＰ半導体のドーパントのＦｅ元素との間では相互拡散が発生しやすい。このため、Ｒｕ元素のドーピング濃度と比較して、ＩｎＰ半導体においてＦｅ元素のドーピング濃度は、低くされる。 The semi-insulating semiconductor layer 23 is made of a semi-insulating InP semiconductor, and can be made of, for example, an InP semiconductor doped with at least one of Ru element and Fe element. An InP semiconductor becomes a semi-insulating semiconductor by doping of these elements. When Ru element is doped, the dopant concentration is, for example, about 2 × 10 ¹⁸ cm ⁻³ . When the Fe element is doped, the dopant concentration is, for example, about 6 × 10 ¹⁶ cm ⁻³ . Interdiffusion is likely to occur between the Zn element of the p-type semiconductor dopant and the Fe element of the InP semiconductor dopant. For this reason, the doping concentration of Fe element in the InP semiconductor is lower than the doping concentration of Ru element.

ｐ型クラッド層２５は、半導体細線１６のキャリアストップ層２１の上面及び半絶縁半導体層２３上に設けられている。ｐ型クラッド層２５は、例えば、ｐ型ＩｎＰ半導体からなることができる。ｐ型クラッド層の厚さは、例えば２０００ｎｍであることができる。キャリアストップ層２１の導電型は、ｐ型クラッド層２５の導電型と同じである。 The p-type cladding layer 25 is provided on the upper surface of the carrier stop layer 21 of the semiconductor thin wire 16 and on the semi-insulating semiconductor layer 23. The p-type cladding layer 25 can be made of, for example, a p-type InP semiconductor. The thickness of the p-type cladding layer can be 2000 nm, for example. The conductivity type of the carrier stop layer 21 is the same as that of the p-type cladding layer 25.

半導体細線１６は、多重量子井戸構造１７、第２光閉じ込め層１９及びキャリアストップ層２１を順に配置して含んでおり、半絶縁半導体層２３はキャリアストップ層２１の少なくとも側面を被うように設けられており、ｐ型クラッド層２５はキャリアストップ層２１の上面上及び半絶縁半導体層２３上に設けられているので、ｐ型クラッド層２５は、多重量子井戸構造１７及び第２光閉じ込め層１９と接していない。故に、電流は、多重量子井戸構造１７及び第２光閉じ込め層１９へ閉じ込められる。従って、効果的な電流狭窄が可能となる。 The semiconductor thin wire 16 includes a multiple quantum well structure 17, a second optical confinement layer 19, and a carrier stop layer 21 arranged in this order, and the semi-insulating semiconductor layer 23 is provided so as to cover at least the side surface of the carrier stop layer 21. Since the p-type cladding layer 25 is provided on the upper surface of the carrier stop layer 21 and the semi-insulating semiconductor layer 23, the p-type cladding layer 25 includes the multiple quantum well structure 17 and the second optical confinement layer 19. Not touching. Therefore, the current is confined in the multiple quantum well structure 17 and the second optical confinement layer 19. Therefore, effective current confinement is possible.

ｐ型クラッド層２５上には、コンタクト層２７が設けられている。コンタクト層２７は、例えばｐ型ＧａＩｎＡｓ半導体であることができる。コンタクト層２７上には、絶縁膜２９が形成されている。絶縁膜２９は、第１光閉じ込め層１５の主面におけるストライプ状のエリアに対応する開口を有する。絶縁膜２９は、例えばＳｉＯ_２からなる。次いで、ｐ型電極３１が形成される。コンタクト層２７は、絶縁膜２９の開口を介してｐ型電極３１とオーミック接触を成している。半導体基板１１の主面１１ａとは反対側の裏面１１ｂにはｎ型電極３３が設けられており、ｎ型電極３３と半導体基板１１とがオーミック接触を成している。 A contact layer 27 is provided on the p-type cladding layer 25. The contact layer 27 can be, for example, a p-type GaInAs semiconductor. An insulating film 29 is formed on the contact layer 27. The insulating film 29 has an opening corresponding to a stripe-shaped area on the main surface of the first optical confinement layer 15. The insulating film 29 is made of, for example, SiO ₂ . Next, the p-type electrode 31 is formed. The contact layer 27 is in ohmic contact with the p-type electrode 31 through the opening of the insulating film 29. An n-type electrode 33 is provided on the back surface 11 b opposite to the main surface 11 a of the semiconductor substrate 11, and the n-type electrode 33 and the semiconductor substrate 11 are in ohmic contact.

以上に述べた半導体レーザ１０の各層の材料、ドーパント元素、ドーパント濃度及び厚さの一例は、以下に示される。
ｎ型クラッド層１３：ｎ型ＩｎＰ，Ｓｉ，５×１０^１７ｃｍ^−３，厚さ６００ｎｍ
第１光閉じ込め層１５：ｎ型ＧａＩｎＡｓＰ，Ｓｉ，５×１０^１７ｃｍ^−３，厚さ１５０ｎｍ
多重量子井戸構造１７：井戸層１７ａ２層、バリア層１７ｂ３層
井戸層１７ａ：アンドープＧａＩｎＡｓＰ，厚さ６ｎｍ
バリア層１７ｂ：アンドープＧａＩｎＡｓＰ，厚さ９ｎｍ
第２光閉じ込め層１９：ｐ型ＧａＩｎＡｓＰ，Ｚｎ，５×１０^１７ｃｍ^−３，厚さ１５０ｎｍ
キャリアストップ層２１：ｐ型ＡｌＩｎＡｓ，Ｚｎ，厚さ４０ｎｍ
半絶縁半導体層２３：ＩｎＰ，Ｒｕ，２×１０^１８ｃｍ^−３，厚さ１９０ｎｍ〜２４０ｎｍ
ｐ型クラッド層２５：ｐ型ＩｎＰ，Ｚｎ，１×１０^１８ｃｍ^−３，厚さ２０００ｎｍ
コンタクト層２７：ｐ型ＧａＩｎＡｓ，Ｚｎ，５×１０^１８ｃｍ^−３，厚さ５００ｎｍ An example of the material, dopant element, dopant concentration, and thickness of each layer of the semiconductor laser 10 described above is shown below.
n-type cladding layer 13: n-type InP, Si, 5 × 10 ¹⁷ cm ⁻³ , thickness 600 nm
First optical confinement layer 15: n-type GaInAsP, Si, 5 × 10 ¹⁷ cm ⁻³ , thickness 150 nm
Multiple quantum well structure 17: two well layers 17a, barrier layer 17b three-layer well layer 17a: undoped GaInAsP, thickness 6 nm
Barrier layer 17b: undoped GaInAsP, thickness 9 nm
Second optical confinement layer 19: p-type GaInAsP, Zn, 5 × 10 ¹⁷ cm ⁻³ , thickness 150 nm
Carrier stop layer 21: p-type AlInAs, Zn, thickness 40 nm
Semi-insulating semiconductor layer 23: InP, Ru, 2 × 10 ¹⁸ cm ⁻³ , thickness 190 nm to 240 nm
p-type cladding layer 25: p-type InP, Zn, 1 × 10 ¹⁸ cm ⁻³ , thickness 2000 nm
Contact layer 27: p-type GaInAs, Zn, 5 × 10 ¹⁸ cm ⁻³ , thickness 500 nm

次に図３〜図９を参照しながら、本発明の実施の形態に係る半導体レーザを作製する方法の工程を説明する。 Next, steps of a method for manufacturing a semiconductor laser according to an embodiment of the present invention will be described with reference to FIGS.

図３（ａ）に示されるように、ｎ型半導体からなる半導体基板４１上に、ｎ型クラッド層４３及び第１光閉じ込め層４５を順に有機金属気相成長（ＯＭＶＰＥ）法で成長する。半導体基板４１及びｎ型クラッド層４３は、例えばｎ型ＩｎＰ半導体からなる。第１光閉じ込め層４５は、例えばｎ型ＧａＩｎＡｓＰ半導体からなる。 As shown in FIG. 3A, an n-type cladding layer 43 and a first optical confinement layer 45 are sequentially grown on a semiconductor substrate 41 made of an n-type semiconductor by a metal organic vapor phase epitaxy (OMVPE) method. The semiconductor substrate 41 and the n-type cladding layer 43 are made of, for example, an n-type InP semiconductor. The first optical confinement layer 45 is made of, for example, an n-type GaInAsP semiconductor.

次に、第１光閉じ込め層４５上に、絶縁膜４７を形成する。この形成は、例えば、シラン系ガス及び酸素系ガスをプロセスガスとして用いて、プラズマＣＶＤ法で行われる。シラン系ガスの一例としては、モノシランが用いられる。酸素系ガスの一例としては、酸素ガスが用いられる。絶縁膜４７は、例えばＳｉＯ_２といった酸化シリコンからなる。絶縁膜４７の膜厚は、半導体細線を選択成長するマスクとして用いるために２００ｎｍ程度である。次いで、絶縁膜４７上にレジスト膜４９を形成する。この形成は、電子ビーム露光用レジストの塗布により行なわれる。 Next, an insulating film 47 is formed on the first light confinement layer 45. This formation is performed by a plasma CVD method using, for example, a silane-based gas and an oxygen-based gas as process gases. As an example of the silane-based gas, monosilane is used. As an example of the oxygen-based gas, oxygen gas is used. The insulating film 47 is made of silicon oxide such as SiO ₂ . The film thickness of the insulating film 47 is about 200 nm because it is used as a mask for selectively growing semiconductor thin wires. Next, a resist film 49 is formed on the insulating film 47. This formation is performed by applying a resist for electron beam exposure.

図３（ｂ）、図３（ｃ）に示されるように、絶縁膜４７上にレジストマスク４９ａを形成する。図３（ｂ）は、半導体レーザの作製過程を示す上面図であり、図３（ｃ）は、図３（ｂ）のＩ−Ｉ線に沿う側断面図である。レジストマスク４９ａの形成は、レジスト膜４９を電子ビーム露光法により露光して、現像することによって行なわれる。 As shown in FIGS. 3B and 3C, a resist mask 49 a is formed on the insulating film 47. FIG. 3B is a top view showing the manufacturing process of the semiconductor laser, and FIG. 3C is a side sectional view taken along the line II of FIG. 3B. The resist mask 49a is formed by exposing and developing the resist film 49 by an electron beam exposure method.

レジストマスク４９は、所定の軸Ａｘの方向に周期的に配列された複数の細線状の開口を有する。ＤＦＢレーザ素子を作製するための細線状の開口の周期Λ_１はブラッグ周期とする。例えば発振波長１５５０ｎｍとするための周期Λ_１は２４０ｎｍであり、例えば発振波長１３００ｎｍとするための周期Λ_１は２００ｎｍである。開口の幅Ｗ_１は、例えば１００ｎｍである。また開口の長さＬ_１は、例えば２μｍである。 The resist mask 49 has a plurality of fine line-shaped openings periodically arranged in the direction of a predetermined axis Ax. The period Λ ₁ of the thin line opening for manufacturing the DFB laser element is a Bragg period. For example, the period Λ ₁ for setting the oscillation wavelength 1550 nm is 240 nm, and the period Λ ₁ for setting the oscillation wavelength 1300 nm is 200 nm, for example. The width _{W 1} of the opening is, for example, 100 nm. The length _{L 1} of the opening is, for example, 2 [mu] m.

続いて、図４に示されるように、レジストマスク４９ａを用いて絶縁膜４７をエッチングし、絶縁体マスク４７ａを第１光閉じ込め層４５上に形成する。図４（ａ）は、半導体レーザの作製過程を示す上面図であり、図４（ｂ）は、図４（ａ）のＩＩ−ＩＩ線に沿う側断面図である。図４（ｃ）は、図４（ａ）のＩＩＩ−ＩＩＩ線に沿う側断面図である。このエッチングは、例えば、ＣＦ_４ガスを用いた反応性イオンエッチング（ＲＩＥ）を用いることができる。このレジストマスク４９ａの形状が絶縁体マスク４７ａに転写される。エッチングの後にレジストマスク４９ａを除去して周期的に配列された複数の半導体細線を形成するための絶縁体マスク４７ａを形成する。このレジストマスク４９ａの除去は、例えばＯ_２アッシングにより行なわれる。絶縁体マスク４７ａの開口の周期Λ_２、幅Ｗ_２及び長さＬ_２はそれぞれ、図３におけるレジストマスク４９ａの開口の周期Λ_１、幅Ｗ_１及び長さＬ_１と同様である。 Subsequently, as shown in FIG. 4, the insulating film 47 is etched using the resist mask 49 a to form the insulating mask 47 a on the first light confinement layer 45. FIG. 4A is a top view showing the manufacturing process of the semiconductor laser, and FIG. 4B is a side sectional view taken along the line II-II in FIG. FIG.4 (c) is a sectional side view which follows the III-III line | wire of Fig.4 (a). For this etching, for example, reactive ion etching (RIE) using CF ₄ gas can be used. The shape of the resist mask 49a is transferred to the insulator mask 47a. After the etching, the resist mask 49a is removed to form an insulator mask 47a for forming a plurality of periodically arranged semiconductor wires. The resist mask 49a is removed by, for example, O ₂ ashing. The opening period Λ ₂ , width W _2, and length L ₂ of the insulating mask 47 a are the same as the opening period Λ ₁ , width W _1, and length L ₁ of the resist mask 49 a in FIG. 3, respectively.

次に、図５に示されるように、絶縁体マスク４７ａを用いて半導体層を成長し、半導体細線４８を第１光閉じ込め層４５上に形成する。図５（ａ）は、所定の軸Ａｘの方向に沿う側断面図である。図５（ｂ）は、所定の軸Ａｘと直交する方向に沿う側断面図である。半導体細線４８の形成は、多重量子井戸構造４９、第２光閉じ込め層５１及びキャリアストップ層５３を第１光閉じ込め層４５上にＯＭＶＰＥ法で順に選択成長して行われる。この選択成長には、成長炉が用いられる。また、半導体細線４８の形成には、例えば、先に、多重量子井戸構造４９、第２光閉じ込め層５１及びキャリアストップ層５３を第１光閉じ込め層４５上に成長により形成した後、レジストマスク等を用いてドライエッチングにより作製することもできる。しかし、ドライエッチングを用いて半導体細線を形成する場合と比較して、選択成長を用いて半導体細線を形成する方が、多重量子井戸構造の損傷を防止できる。従って、作製される半導体レーザ素子のレーザ特性及び信頼性の悪化を低減できる。 Next, as shown in FIG. 5, a semiconductor layer is grown using the insulator mask 47 a, and a semiconductor thin wire 48 is formed on the first optical confinement layer 45. FIG. 5A is a side sectional view along the direction of a predetermined axis Ax. FIG. 5B is a side sectional view along a direction orthogonal to the predetermined axis Ax. The semiconductor thin wire 48 is formed by selectively growing the multiple quantum well structure 49, the second optical confinement layer 51, and the carrier stop layer 53 in order on the first optical confinement layer 45 by the OMVPE method. A growth furnace is used for this selective growth. For forming the semiconductor thin wire 48, for example, the multiple quantum well structure 49, the second optical confinement layer 51, and the carrier stop layer 53 are first formed on the first optical confinement layer 45 by growth, and then a resist mask or the like. Can also be produced by dry etching. However, as compared with the case of forming a semiconductor fine wire using dry etching, the semiconductor quantum wire using selective growth can prevent damage to the multiple quantum well structure. Therefore, deterioration of the laser characteristics and reliability of the manufactured semiconductor laser element can be reduced.

多重量子井戸構造４９は、３層のバリア層４９ｂと２層の井戸層４９ａとを交互に成長して形成する。井戸層４９ａ及びバリア層４９ｂは、例えばアンドープＧａＩｎＡｓＰ半導体からなることができる。井戸層４９ａの厚さは、例えば６ｎｍである。バリア層の厚さは、例えば９ｎｍである。多重量子井戸構造４９は、歪補償量子井戸構造に作製されることが好ましい。例えば、井戸層４９ａは圧縮歪を内包し、バリア層４９ｂは引張り歪を内包するように作製される。この場合には、多重量子井戸構造４９の再成長界面における非発光再結合電流が低減される。 The multiple quantum well structure 49 is formed by alternately growing three barrier layers 49b and two well layers 49a. The well layer 49a and the barrier layer 49b can be made of, for example, an undoped GaInAsP semiconductor. The thickness of the well layer 49a is, for example, 6 nm. The thickness of the barrier layer is 9 nm, for example. The multiple quantum well structure 49 is preferably fabricated as a strain compensated quantum well structure. For example, the well layer 49a is formed so as to include compressive strain, and the barrier layer 49b is formed so as to include tensile strain. In this case, the non-radiative recombination current at the regrowth interface of the multiple quantum well structure 49 is reduced.

あるいは、井戸層１７ａ及びバリア層１７ｂは、例えばアンドープＡｌＧａＩｎＡｓ半導体からなることができる。本実施形態の方法によれば、半導体細線４８を選択成長により作製するので、Ａｌ元素が酸化されることなく、ＡｌＧａＩｎＡｓ半導体からなる多重量子井戸構造４９を作製できる。ＡｌＧａＩｎＡｓ半導体により井戸層４９ａ及びバリア層４９ｂを構成する多重量子井戸構造４９は、例えばＧａＩｎＡｓＰ半導体といった材料からなる多重量子井戸構造４９と比較して伝導帯側のバンドオフセットが大きいので、優れた温度特性の半導体レーザを得ることができる。 Alternatively, the well layer 17a and the barrier layer 17b can be made of, for example, an undoped AlGaInAs semiconductor. According to the method of the present embodiment, since the semiconductor thin wire 48 is produced by selective growth, the multiple quantum well structure 49 made of an AlGaInAs semiconductor can be produced without oxidizing the Al element. The multiple quantum well structure 49, in which the well layer 49a and the barrier layer 49b are formed of an AlGaInAs semiconductor, has a large band offset on the conduction band side compared to the multiple quantum well structure 49 made of a material such as a GaInAsP semiconductor. The semiconductor laser can be obtained.

第２光閉じ込め層５１は、例えばｐ型ＧａＩｎＡｓＰ半導体を多重量子井戸構造４９上に成長して形成される。第２光閉じ込め層５１の厚さは、例えば１５０ｎｍである。 The second optical confinement layer 51 is formed, for example, by growing a p-type GaInAsP semiconductor on the multiple quantum well structure 49. The thickness of the second optical confinement layer 51 is, for example, 150 nm.

キャリアストップ層５３は、III族元素としてアルミニウム及びインジウムを含むと共にＶ族元素としてヒ素を含む半導体材料を第２光閉じ込め層５１上に成長して形成される。キャリアストップ層５３は、例えばＡｌＩｎＡｓ半導体からなることができる。キャリアストップ層５３の厚さは、例えば４０ｎｍである。キャリアストップ層５３の厚さは、５０ｎｍ以下であることが好ましい。この場合、キャリアストップ層５３が、ｎ型クラッド層４３に向かうホールの障壁となることを防止できる。 The carrier stop layer 53 is formed by growing a semiconductor material containing aluminum and indium as a group III element and arsenic as a group V element on the second optical confinement layer 51. The carrier stop layer 53 can be made of, for example, an AlInAs semiconductor. The thickness of the carrier stop layer 53 is 40 nm, for example. The thickness of the carrier stop layer 53 is preferably 50 nm or less. In this case, the carrier stop layer 53 can be prevented from becoming a barrier for holes toward the n-type cladding layer 43.

また、キャリアストップ層５３は、上記半導体材料からなると共に、第２光閉じ込め層５１のバンドギャップよりも大きいバンドギャップを有する。故に、キャリアストップ層５３と第２光閉じ込め層５１との間の伝導帯側のバンドオフセットは大きい。このバンドオフセットは、多重量子井戸構造４９からの電子に対してポテンシャル障壁となる。従って、キャリアオーバフローを抑制できる。
また、キャリアストップ層５３の厚さは、２０ｎｍ以上であることが好ましい。この場合、キャリアストップ層５３は、多重量子井戸構造４９からの電子に対してポテンシャル障壁を形成できる。 The carrier stop layer 53 is made of the semiconductor material and has a band gap larger than that of the second optical confinement layer 51. Therefore, the band offset on the conduction band side between the carrier stop layer 53 and the second optical confinement layer 51 is large. This band offset becomes a potential barrier against electrons from the multiple quantum well structure 49. Therefore, carrier overflow can be suppressed.
The thickness of the carrier stop layer 53 is preferably 20 nm or more. In this case, the carrier stop layer 53 can form a potential barrier against electrons from the multiple quantum well structure 49.

半導体細線４８の各半導体層の成長速度は、５００ｎｍ／ｈｒ以下であることが好ましい。この場合、半導体細線４８の選択成長に際して平坦な再成長界面が得られる。また、半導体細線４８の各半導体層の成長速度は、２００ｎｍ／ｈｒ以上であることが好ましい。この場合、成長界面への不純物の堆積を防止できる。半導体細線４８の所定の軸Ａｘの方向に沿う幅Ｗ_３は及び所定の軸Ａｘと直交する方向に沿う長さＬ_３はそれぞれ、絶縁体マスク４７ａの開口の幅Ｗ_２及び長さＬ_２に依存する。また、半導体細線４８の周期Λ_３は、ブラッグ周期である。 The growth rate of each semiconductor layer of the semiconductor thin wire 48 is preferably 500 nm / hr or less. In this case, a flat regrowth interface is obtained during the selective growth of the semiconductor thin wire 48. The growth rate of each semiconductor layer of the semiconductor thin wire 48 is preferably 200 nm / hr or more. In this case, the accumulation of impurities at the growth interface can be prevented. Width along the direction of the predetermined axis Ax of the semiconductor fine wire 48 W ₃ are and respectively the length L ₃ along the direction perpendicular to the predetermined axis Ax, the width W ₂ and length L ₂ of the opening of the insulator masks 47a Dependent. Further, the period Λ ₃ of the semiconductor thin wire 48 is a Bragg period.

次に、図６に示されるように、ＯＭＶＰＥ法のための成長炉から基板を取り出した後に、絶縁体マスク４７ａを除去する。図６（ａ）は、所定の軸Ａｘの方向に沿う側断面図である。図６（ｂ）は、所定の軸Ａｘと直交する方向に沿う側断面図である。例えば、シリコン酸化物からなるマスクはバッファードフッ酸によるエッチングで除去される。キャリアストップ層５３は、III族元素としてアルミニウムを含む半導体材料からなるので、キャリアストップ層５３の表面に自然酸化膜が形成される。本実施形態では、基板を成長炉から取り出して大気中に曝される時に、キャリアストップ層５３の表面にＡｌ系酸化物５３ａが形成される。Ａｌ系酸化物５３ａは、例えばＡｌ_２Ｏ_３といった酸化物である。 Next, as shown in FIG. 6, after removing the substrate from the growth furnace for the OMVPE method, the insulator mask 47a is removed. FIG. 6A is a side sectional view along the direction of a predetermined axis Ax. FIG. 6B is a side sectional view along a direction orthogonal to the predetermined axis Ax. For example, the mask made of silicon oxide is removed by etching with buffered hydrofluoric acid. Since the carrier stop layer 53 is made of a semiconductor material containing aluminum as a group III element, a natural oxide film is formed on the surface of the carrier stop layer 53. In this embodiment, when the substrate is taken out of the growth furnace and exposed to the atmosphere, an Al-based oxide 53a is formed on the surface of the carrier stop layer 53. The Al-based oxide 53a is an oxide such as Al ₂ O ₃ , for example.

続いて、図７に示されるように、絶縁体マスク４７ａを除去した後に、キャリアストップ層５３の少なくとも側面を覆うように第１光閉じ込め層４５上に半絶縁半導体層５５を成長する。図７（ａ）は、所定の軸Ａｘの方向に沿う側断面図である。図７（ｂ）は、所定の軸Ａｘと直交する方向に沿う側断面図である。半絶縁半導体層５５の厚さは、キャリアストップ層５３の少なくとも側面を覆う厚さにされる。図７に示される例では、半絶縁半導体層５５は、キャリアストップ層５３の側面及び上面を覆っている。半導体細線４８の所定の軸Ａｘの方向と交差する側面４８ａ上及び所定の軸Ａｘの方向に沿う側面４８ｂ上に半絶縁半導体層５５が成長される。故に、半導体細線４８を埋め込むための半絶縁半導体層５５は、電流狭窄のための半絶縁半導体層５５と一括して成長される。従来における半導体レーザの作製においては、半導体細線の間を半導体層で埋め込み、この半導体層と半導体細線との交互の配列を含み当該配列方向に延在する半導体メサをエッチングにより形成し、更に半導体メサの側面を電流狭窄のための半導体層で埋め込む工程が行われていた。従って、本実施形態では、半導体メサの形成工程がないので、本実施形態の半導体層の成長工程は簡略化される。また、半導体細線４８間に半絶縁半導体層５５が成長されるので、半導体細線４８及び半絶縁半導体層５５は交互に配列される。この配列により回折格子が形成され、所定の軸Ａｘの方向にレーザ光が伝播する。 Subsequently, as shown in FIG. 7, after the insulator mask 47 a is removed, a semi-insulating semiconductor layer 55 is grown on the first optical confinement layer 45 so as to cover at least the side surface of the carrier stop layer 53. FIG. 7A is a side sectional view along the direction of a predetermined axis Ax. FIG. 7B is a side sectional view along a direction orthogonal to the predetermined axis Ax. The thickness of the semi-insulating semiconductor layer 55 is set to cover at least the side surface of the carrier stop layer 53. In the example shown in FIG. 7, the semi-insulating semiconductor layer 55 covers the side surface and the upper surface of the carrier stop layer 53. The semi-insulating semiconductor layer 55 is grown on the side surface 48a intersecting the direction of the predetermined axis Ax of the semiconductor thin wire 48 and on the side surface 48b along the direction of the predetermined axis Ax. Therefore, the semi-insulating semiconductor layer 55 for embedding the semiconductor thin wire 48 is grown together with the semi-insulating semiconductor layer 55 for current confinement. In conventional semiconductor laser fabrication, a semiconductor layer is filled with a semiconductor layer, a semiconductor mesa including an alternate arrangement of the semiconductor layer and the semiconductor thin line and extending in the arrangement direction is formed by etching, and further, a semiconductor mesa is formed. The step of burying the side surface with a semiconductor layer for current confinement has been performed. Therefore, in this embodiment, since there is no semiconductor mesa formation process, the semiconductor layer growth process of this embodiment is simplified. Further, since the semi-insulating semiconductor layer 55 is grown between the semiconductor thin wires 48, the semiconductor thin wires 48 and the semi-insulating semiconductor layers 55 are alternately arranged. A diffraction grating is formed by this arrangement, and laser light propagates in the direction of a predetermined axis Ax.

半絶縁半導体層５５は、例えば半絶縁性のＩｎＰ半導体からなる。四角柱状の半導体細線４８の四つの側面上に半絶縁性の半導体層が成長されるので、効果的な電流狭窄が可能となる。また、半導体細線４８間にも半絶縁性のＩｎＰ半導体が成長されるので、半導体細線４８内に効果的にキャリアを閉じ込めることが可能となる。また、半絶縁半導体層５５は、例えばＲｕ元素またはＦｅ元素がドープされたＩｎＰ半導体であることができる。ＩｎＰ半導体は、これらの元素のドープにより半絶縁性半導体となる。Ｒｕ元素がドープされる場合には、ドーパント濃度は、例えば２×１０^１８ｃｍ^−３程度である。また、Ｆｅ元素がドープされる場合には、ドーパント濃度は、例えば６×１０^１６ｃｍ^−３程度である。ｐ型半導体のドーパントのＺｎ元素とＩｎＰ半導体のドーパントのＦｅ元素との間では相互拡散が発生しやすい。このため、Ｒｕ元素がドープされる場合と比較して、Ｆｅ元素がドープされる場合では、ＩｎＰ半導体のドーパント濃度は低くされる。 The semi-insulating semiconductor layer 55 is made of, for example, a semi-insulating InP semiconductor. Since semi-insulating semiconductor layers are grown on the four side surfaces of the rectangular columnar semiconductor thin wire 48, effective current confinement is possible. In addition, since a semi-insulating InP semiconductor is grown between the semiconductor thin wires 48, carriers can be effectively confined in the semiconductor thin wires 48. The semi-insulating semiconductor layer 55 can be, for example, an InP semiconductor doped with a Ru element or a Fe element. An InP semiconductor becomes a semi-insulating semiconductor by doping of these elements. When Ru element is doped, the dopant concentration is, for example, about 2 × 10 ¹⁸ cm ⁻³ . When the Fe element is doped, the dopant concentration is, for example, about 6 × 10 ¹⁶ cm ⁻³ . Interdiffusion is likely to occur between the Zn element of the p-type semiconductor dopant and the Fe element of the InP semiconductor dopant. For this reason, compared with the case where the Ru element is doped, the dopant concentration of the InP semiconductor is lowered when the Fe element is doped.

多重量子井戸構造４９をＡｌＧａＩｎＡｓ半導体で作製する場合には、半絶縁半導体層５５を成長する前に、ＯＭＶＰＥ炉内で、ＨＣｌガスまたはＣＢｒ_４ガスを用いたＩｎ−ｓｉｔｕエッチングを行う。このエッチングにより、Ａｌ酸化膜が除去される。酸化膜を除去した後に、半絶縁半導体層５５を成長する。 In the case where the multiple quantum well structure 49 is made of an AlGaInAs semiconductor, before the semi-insulating semiconductor layer 55 is grown, in-situ etching using HCl gas or CBr ₄ gas is performed in an OMVPE furnace. By this etching, the Al oxide film is removed. After removing the oxide film, the semi-insulating semiconductor layer 55 is grown.

次に、図８に示されるように、半絶縁半導体層５５をエッチングし、キャリアストップ層５３の上面を露出させる。図８（ａ）は、所定の軸Ａｘの方向に沿う側断面図である。図８（ｂ）は、所定の軸Ａｘと直交する方向に沿う側断面図である。キャリアストップ層５３の表面にＡｌ系酸化膜が形成されているので、その後に成長された半絶縁半導体層５５は、キャリアストップ層５３上には成長され難く、キャリアストップ層５３上には、半絶縁半導体層５５と同じ原料ガスからなる堆積物が堆積される。この堆積物は、半絶縁半導体層５５を成長した後のエッチングにより除去される。また、キャリアストップ層５３の材料と半絶縁半導体層５５のＩｎＰ半導体との間にエッチング選択比がある。このエッチング選択比に起因して、半絶縁半導体層５５を成長した後のエッチングでは、キャリアストップ層５３はエッチングされ難く、エッチングストップ層としても機能する。このため、半絶縁半導体層５５が選択的にエッチングされる。故に、半導体細線４８上に半絶縁半導体層５５が成長された場合であっても、半導体細線４８上の半絶縁半導体層５５は、この選択的エッチングにより除去される。従って、エッチングによりキャリアストップ層５３の上面は露出される。エッチングされた後の半絶縁半導体層５５ａの厚さは、半絶縁半導体層５５ａの上面の位置が、例えばキャリアストップ層５３の上面と下面との間にある程度が好ましい。換言すると、半絶縁半導体層５５ａの厚さは、半絶縁半導体層５５ａが第２光閉じ込め層５１の側面の全部を覆うと共に、キャリアストップ層５３の一部が露出する程度であることが好ましい。 Next, as shown in FIG. 8, the semi-insulating semiconductor layer 55 is etched to expose the upper surface of the carrier stop layer 53. FIG. 8A is a side sectional view along the direction of a predetermined axis Ax. FIG. 8B is a side sectional view along a direction orthogonal to the predetermined axis Ax. Since an Al-based oxide film is formed on the surface of the carrier stop layer 53, the semi-insulating semiconductor layer 55 grown after that is difficult to grow on the carrier stop layer 53, and on the carrier stop layer 53, the semi-insulating semiconductor layer 55 A deposit made of the same source gas as that of the insulating semiconductor layer 55 is deposited. This deposit is removed by etching after the semi-insulating semiconductor layer 55 is grown. Further, there is an etching selectivity between the material of the carrier stop layer 53 and the InP semiconductor of the semi-insulating semiconductor layer 55. Due to this etching selectivity, in the etching after the semi-insulating semiconductor layer 55 is grown, the carrier stop layer 53 is difficult to be etched and also functions as an etching stop layer. For this reason, the semi-insulating semiconductor layer 55 is selectively etched. Therefore, even when the semi-insulating semiconductor layer 55 is grown on the semiconductor thin wire 48, the semi-insulating semiconductor layer 55 on the semiconductor thin wire 48 is removed by this selective etching. Therefore, the upper surface of the carrier stop layer 53 is exposed by etching. The thickness of the semi-insulating semiconductor layer 55a after the etching is preferably such that the position of the upper surface of the semi-insulating semiconductor layer 55a is, for example, between the upper surface and the lower surface of the carrier stop layer 53. In other words, the thickness of the semi-insulating semiconductor layer 55a is preferably such that the semi-insulating semiconductor layer 55a covers the entire side surface of the second optical confinement layer 51 and a part of the carrier stop layer 53 is exposed.

半絶縁半導体層５５ａのＩｎＰ半導体は高抵抗であるので、半絶縁性のＩｎＰ半導体は、電流狭窄のための半導体層に好適である。また、ＩｎＰ半導体は、第２光閉じ込め層５１と比較して大きなバンドギャップを有する。上記のように、半絶縁半導体層５５は、半絶縁半導体層５５の成長工程で半導体細線４８上に成長されず、ＩｎＰ系の堆積物が形成される。または、堆積されても半導体細線４８上の堆積物はエッチングの工程で除去される。故に、バンドギャップの大きいＩｎＰ半導体を半導体細線４８間の埋め込みに用いても、活性層へのホール注入に対するＩｎＰ半導体による障壁は発生しない。故に、半導体細線４８の側面上の電流狭窄のための半導体層及び半導体細線４８間の埋め込みのための半導体層に、同一の半絶縁性のＩｎＰ半導体を用いることが可能となる。従って、両半導体層の成長を一括に行うことができる。 Since the InP semiconductor of the semi-insulating semiconductor layer 55a has a high resistance, the semi-insulating InP semiconductor is suitable as a semiconductor layer for current confinement. The InP semiconductor has a larger band gap than the second optical confinement layer 51. As described above, the semi-insulating semiconductor layer 55 is not grown on the semiconductor thin wire 48 in the growth process of the semi-insulating semiconductor layer 55, and an InP-based deposit is formed. Alternatively, even if deposited, the deposit on the semiconductor thin wire 48 is removed by an etching process. Therefore, even if an InP semiconductor having a large band gap is used for embedding between the semiconductor thin wires 48, a barrier by the InP semiconductor against hole injection into the active layer does not occur. Therefore, the same semi-insulating InP semiconductor can be used for the semiconductor layer for current confinement on the side surface of the semiconductor thin wire 48 and the semiconductor layer for embedding between the semiconductor thin wires 48. Therefore, both semiconductor layers can be grown at once.

次に、図９に示されるように、キャリアストップ層５３の上面の露出の後に、キャリアストップ層５３上及び半絶縁半導体層５５ａ上にｐ型クラッド層５７を成長する。図９（ａ）は、所定の軸Ａｘの方向に沿う側断面図である。図９（ｂ）は、所定の軸Ａｘと直交する方向に沿う側断面図である。ｐ型クラッド層５７は、例えばｐ型ＩｎＰ半導体からなることができる。ｐ型クラッド層５７の厚さは、例えば２０００ｎｍであることができる。なお、ｐ型クラッド層５７の成長に先立って、ＯＭＶＰＥ炉内でＨＣｌガスまたはＣＢｒ_４ガスを用いたＩｎ−ｓｉｔｕエッチングを行うことにより、キャリアストップ層５３表面の酸化物を除去することもできる。 Next, as shown in FIG. 9, after the upper surface of the carrier stop layer 53 is exposed, a p-type cladding layer 57 is grown on the carrier stop layer 53 and the semi-insulating semiconductor layer 55a. FIG. 9A is a side sectional view along the direction of a predetermined axis Ax. FIG. 9B is a side sectional view along a direction orthogonal to the predetermined axis Ax. The p-type cladding layer 57 can be made of, for example, a p-type InP semiconductor. The thickness of the p-type cladding layer 57 can be 2000 nm, for example. Prior to the growth of the p-type cladding layer 57, the oxide on the surface of the carrier stop layer 53 can also be removed by performing in-situ etching using HCl gas or CBr ₄ gas in an OMVPE furnace.

キャリアストップ層５３は、III族元素のアルミニウム及びインジウム並びにＶ族元素のヒ素を含む半導体材料からなると共に、第２光閉じ込め層５１のバンドギャップよりも大きいバンドギャップを有するので、キャリアストップ層５３と第２光閉じ込め層５１との間の伝導帯側のバンドオフセットは大きい。一方、第２光閉じ込め層５１及びｐ型クラッド層５７とキャリアストップ層５３との価電子帯側におけるバンドオフセットは小さいので、キャリアストップ層５３は、多重量子井戸構造４９に向かって進むホールの障壁とはならない。従って、良好な温度特性を有する半導体レーザが得られる。 The carrier stop layer 53 is made of a semiconductor material containing group III element aluminum and indium and group V element arsenic, and has a band gap larger than the band gap of the second optical confinement layer 51. The band offset on the conduction band side with the second optical confinement layer 51 is large. On the other hand, since the band offset on the valence band side of the second optical confinement layer 51 and the p-type cladding layer 57 and the carrier stop layer 53 is small, the carrier stop layer 53 is a barrier for holes proceeding toward the multiple quantum well structure 49. It will not be. Therefore, a semiconductor laser having good temperature characteristics can be obtained.

さらに、ｐ型クラッド層５７を成長した後にコンタクト層５９を成長する。コンタクト層５９は、例えばｐ型ＧａＩｎＡｓＰ半導体からなることができる。コンタクト層５９の厚さは、例えば５００ｎｍであることができる。 Further, after the p-type cladding layer 57 is grown, the contact layer 59 is grown. The contact layer 59 can be made of, for example, a p-type GaInAsP semiconductor. The thickness of the contact layer 59 can be, for example, 500 nm.

この後に、酸化膜をコンタクト層５９上に成長する。酸化膜は、例えばＳｉＯ_２からなることができる。続いて、半導体細線４８と半導体細線４８の間に成長された半絶縁半導体層５５ａとの交互の配列上に、酸化膜の開口を形成する。さらに、ｐ型電極膜を形成する。コンタクト層５９は、酸化膜の開口を介してｐ型電極膜３１とオーミック接触を成す。また、半導体基板４１の主面とは反対側の裏面にｎ型電極膜を形成する。ｎ型電極膜と半導体基板４１とはオーミック接触を成す。ｐ型電極膜及びｎ型電極膜はそれぞれ、例えばＴｉ／Ｐｔ／Ａｕ及びＡｕ／Ｇｅ／Ｎｉからなる。また、ｐ型電極膜及びｎ型電極膜のそれぞれの厚さは、例えば６００ｎｍ及び１０００ｎｍであることができる。 Thereafter, an oxide film is grown on the contact layer 59. The oxide film can be made of, for example, SiO ₂ . Subsequently, an opening of an oxide film is formed on the alternate arrangement of the semiconductor thin wires 48 and the semi-insulating semiconductor layers 55a grown between the semiconductor thin wires 48. Further, a p-type electrode film is formed. The contact layer 59 makes ohmic contact with the p-type electrode film 31 through the opening of the oxide film. In addition, an n-type electrode film is formed on the back surface opposite to the main surface of the semiconductor substrate 41. The n-type electrode film and the semiconductor substrate 41 are in ohmic contact. Each of the p-type electrode film and the n-type electrode film is made of, for example, Ti / Pt / Au and Au / Ge / Ni. The thicknesses of the p-type electrode film and the n-type electrode film can be 600 nm and 1000 nm, for example.

１０…半導体レーザ、１１、４１…半導体基板、１３、４３…ｎ型クラッド層、１５、４５…第１光閉じ込め層、１６、４８…半導体細線、１７、４９…多重量子井戸構造、１７ａ、４９ａ…井戸層、１７ｂ、４９ｂ…バリア層、１９、５１…第２光閉じ込め層、２１、５３…キャリアストップ層、２３、５５、５５a…半絶縁半導体層、２５、５７…ｐ型クラッド層、２７、５９…コンタクト層、２９…絶縁膜、４７…絶縁膜、４７ａ…絶縁体マスク。 DESCRIPTION OF SYMBOLS 10 ... Semiconductor laser, 11, 41 ... Semiconductor substrate, 13, 43 ... N-type clad layer, 15, 45 ... First optical confinement layer, 16, 48 ... Semiconductor fine wire, 17, 49 ... Multiple quantum well structure, 17a, 49a ... well layer, 17b, 49b ... barrier layer, 19, 51 ... second optical confinement layer, 21, 53 ... carrier stop layer, 23, 55, 55a ... semi-insulating semiconductor layer, 25, 57 ... p-type cladding layer, 27 59 ... contact layer, 29 ... insulating film, 47 ... insulating film, 47a ... insulator mask.

Claims

A method for fabricating a semiconductor laser, comprising:
growing a first optical confinement layer on the n-type cladding layer;
A multiple quantum well structure, a second optical confinement layer provided on the multiple quantum well structure, and a carrier stop layer provided on the second optical confinement layer, are periodically arranged in a predetermined axis direction Forming a plurality of thin semiconductor wires on the first optical confinement layer using a mask;
Removing the mask;
Growing a semi-insulating semiconductor layer on the first optical confinement layer so as to cover at least a side surface of the carrier stop layer after removing the mask; and
Etching the semi-insulating semiconductor layer to expose an upper surface of the carrier stop layer;
Growing a p-type cladding layer on the carrier stop layer and on the semi-insulating semiconductor layer after exposing the upper surface of the carrier stop layer;
The carrier stop layer is made of a semiconductor material containing aluminum and indium as group III elements and arsenic as group V elements,
The semi-insulating semiconductor layer is made of a semi-insulating InP semiconductor,
The side surface of the carrier stop layer is provided along the direction of the predetermined axis.

The method of claim 1, wherein a band gap of the carrier stop layer is larger than a band gap of the second optical confinement layer.

The method according to claim 1, wherein the semi-insulating semiconductor layer is made of an InP semiconductor doped with a Ru element or a Fe element.

The method according to claim 1, wherein the carrier stop layer is made of an AlInAs semiconductor.

The method according to claim 1, wherein the semi-insulating semiconductor layer is grown on the first optical confinement layer so as to cover an upper surface of the carrier stop layer.

The mask is made of an insulator and has a periodic pattern for the plurality of semiconductor thin wires,
The semiconductor thin line is formed by selectively growing a semiconductor layer for the multiple quantum well structure, the second optical confinement layer, and the carrier stop layer in order using the mask. The method according to any one of claims 5 to 5.

The multiple quantum well structure has well layers and barrier layers alternately arranged,
The well layer is made of an AlGaInAs semiconductor,
The method according to claim 6, wherein the barrier layer is made of an AlGaInAs semiconductor.

a first optical confinement layer provided on the n-type cladding region;
A plurality of semiconductor thin wires arranged in the direction of a predetermined axis, including a multiple quantum well structure, a second optical confinement layer, and a carrier stop layer arranged in order on the main surface of the first optical confinement layer;
A semi-insulating semiconductor layer provided on the first optical confinement layer with a thickness covering at least a part of a side surface of the carrier stop layer;
An upper surface of the carrier stop layer of the semiconductor thin wire and a p-type cladding layer provided on the semi-insulating semiconductor layer,
The semi-insulating semiconductor layer is made of a semi-insulating InP semiconductor,
The carrier stop layer is made of a semiconductor material containing aluminum and indium as group III elements and arsenic as group V elements,
A band gap of the carrier stop layer is larger than a band gap of the second optical confinement layer,
The arrangement of the semiconductor thin wires is in a stripe area of the main surface of the first optical confinement layer, and the area extends in the direction of the predetermined axis.