JP2010171169A - Semiconductor module, and control method thereof - Google Patents
Semiconductor module, and control method thereof Download PDFInfo
- Publication number
- JP2010171169A JP2010171169A JP2009011732A JP2009011732A JP2010171169A JP 2010171169 A JP2010171169 A JP 2010171169A JP 2009011732 A JP2009011732 A JP 2009011732A JP 2009011732 A JP2009011732 A JP 2009011732A JP 2010171169 A JP2010171169 A JP 2010171169A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor module
- chip
- temperature sensor
- semiconductor
- layer chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W90/00—
-
- H10W40/00—
-
- H10W90/811—
-
- H10W72/5475—
-
- H10W72/5522—
-
- H10W90/753—
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】温度上昇を適切に関知して適切な制御を行うことのできる高密度の半導体モジュールを提供する。
【解決手段】高熱伝導率をもつ銅等で構成されるリードフレーム15上に、下層チップ11と上層チップ12が積層された積層構造が搭載されている。同様に、このリードフレーム15上に、下層チップ13と上層チップ14が積層された積層構造が搭載されている。また、これらの2つの積層構造の間に、制御回路チップ16が搭載される。下層チップ11、13の上面における内側(制御回路チップ16のある側)に、温度センサ30が搭載される。電流経路となる配線上に温度センサ30が設置されている。
【選択図】図1A high-density semiconductor module capable of appropriately controlling a temperature rise is provided.
A stacked structure in which a lower layer chip and an upper layer chip are stacked is mounted on a lead frame made of copper or the like having high thermal conductivity. Similarly, a laminated structure in which the lower layer chip 13 and the upper layer chip 14 are laminated is mounted on the lead frame 15. A control circuit chip 16 is mounted between these two laminated structures. A temperature sensor 30 is mounted inside the upper surface of the lower layer chips 11 and 13 (the side where the control circuit chip 16 is present). A temperature sensor 30 is installed on the wiring serving as a current path.
[Selection] Figure 1
Description
本発明は、複数の半導体チップを搭載して構成される半導体モジュールの構成、及びその制御方法に関する。 The present invention relates to a configuration of a semiconductor module configured by mounting a plurality of semiconductor chips and a control method thereof.
例えば、自動車のランプ等を駆動するためには数百V以上の高電圧を要する場合がある。このため、ランプ駆動用には、この高電圧を発生させるための電源回路が形成された半導体モジュールが使用される。この半導体モジュールの回路構成の一例を図5に示す。この電源回路90は、4つのIGBT(Insulated Gate Bipolar Transistor)91〜94を用いたフルブリッジ回路である。また、全体を制御する制御回路95が接続されており、非常時に回路動作の切断等を行うことができる。この半導体モジュールの出力は、図5中の2つのOUT端子から取り出され、ランプ100に印加される。なお、以下では、通常のIGBTのコレクタ・エミッタ間に内蔵ダイオードが接続された図に示された構成をIGBTと呼称する。
For example, a high voltage of several hundred volts or more may be required to drive a car lamp or the like. For this reason, a semiconductor module in which a power supply circuit for generating this high voltage is formed is used for driving the lamp. An example of the circuit configuration of this semiconductor module is shown in FIG. The
図5の構成の回路構成を構成する各部品(IGBT等)が銅製のリードフレーム上に搭載され、パッケージ内に封入されて半導体モジュールが構成される。この半導体モジュールを小型化するためには、各部品を高密度に実装することが必要である。このために。例えば、特許文献1においては、リードフレーム上で部品(チップ)を積層することにより高密度化をした半導体モジュールが記載されている。
Each component (IGBT or the like) constituting the circuit configuration of FIG. 5 is mounted on a lead frame made of copper and enclosed in a package to constitute a semiconductor module. In order to reduce the size of this semiconductor module, it is necessary to mount each component with high density. For this. For example,
一方、前記の通り、こうした半導体モジュールにおいては、高電圧、大電流が用いられる。ところが、例えばIGBT等に過電流が流れた場合に、IGBT自身は破損しないがランプ100に過電流が流れてランプ100が破損することがある。こうした状況を抑止するために、上記のような積層チップにおける下層のチップ中に、トランジスタと同様に予め温度センサ及び熱過負荷保護回路を形成しておく構成が特許文献2に記載されている。この構成においては、下層のチップが過電流によって発熱した際に、その温度が検出され、自動的にその動作を停止させることができる。
On the other hand, as described above, high voltage and large current are used in such a semiconductor module. However, for example, when an overcurrent flows through the IGBT or the like, the IGBT itself is not damaged, but the overcurrent flows through the
こうした構成により、過電流を負荷(ランプ)に供給することのない大電力用、かつ高密度の半導体モジュールを得ることができた。 With this configuration, a high-power and high-density semiconductor module that does not supply overcurrent to the load (lamp) can be obtained.
しかしながら、特許文献2に記載の構造において直接検出される温度は下層のチップ内の温度である。更に、下層のチップ内においてこの温度センサが配置される場所は、チップ内の各素子(IGBT等)や熱過負荷保護回路のレイアウトに影響されるため、限定される。従って、この温度センサを設置する個所には自由度がなく、最も温度が上昇する箇所にこの温度センサを配置することは実際には困難である。
However, the temperature directly detected in the structure described in
従って、温度上昇を適切に関知して適切な制御を行うことができる高密度の半導体モジュールを得ることは困難であった。 Therefore, it has been difficult to obtain a high-density semiconductor module that can appropriately control the temperature rise.
本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体モジュールは、半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールであって、前記半導体モジュールの中心側において、上記積層構造上における電流経路の上に温度センサが設置されたことを特徴とする。
本発明の半導体モジュールにおいて、前記温度センサは前記下層チップ上に設置されたことを特徴とする。
本発明の半導体モジュールにおいて、前記温度センサは前記上層チップ上に設置されたことを特徴とする。
本発明の半導体モジュールにおいて、複数の前記積層構造が前記基板上に設置されたことを特徴とする。
本発明の半導体モジュールは、2つ以上の前記積層構造と、他の半導体チップとが前記基板上に設置されたことを特徴とする。
本発明の半導体モジュールは、2つの前記積層構造の間に他の半導体チップが配列されて前記基板上に設置されたことを特徴とする。
本発明の半導体モジュールにおいて、前記他の半導体チップには前記半導体モジュールの動作を制御する制御回路が形成され、前記温度センサの出力は前記制御回路に接続されたことを特徴とする。
本発明の半導体モジュールは、前記温度センサからの出力信号を前記半導体モジュールの外部に取り出す端子を具備することを特徴とする。
本発明の半導体モジュールにおいて、前記下層チップの半導体素子と前記上層チップの半導体素子とでハーフブリッジ回路が構成されることを特徴とする。
本発明の半導体モジュールの制御方法は、半導体素子が形成された下層チップ上に、半導体素子が形成された上層チップが積層された積層構造が基板上に設置された構成を具備する半導体モジュールの制御方法であって、前記半導体モジュールの中心側において、上記積層構造上における電流経路の上に温度センサを設置し、該温度センサの出力に基づいて前記半導体モジュールの動作を遮断することを特徴とする。
本発明の半導体モジュールの制御方法において、前記半導体モジュールの動作を制御する制御回路が形成され前記温度センサの出力が前記制御回路に接続された他の半導体チップを上記基板上に設置し、上記制御回路が前記半導体モジュールの動作を遮断することを特徴とする。
In order to solve the above problems, the present invention has the following configurations.
The semiconductor module of the present invention is a semiconductor module having a configuration in which a laminated structure in which an upper layer chip on which a semiconductor element is formed is laminated on a lower layer chip on which a semiconductor element is formed is disposed on a substrate, A temperature sensor is installed on the current path on the laminated structure on the center side of the semiconductor module.
In the semiconductor module of the present invention, the temperature sensor is installed on the lower layer chip.
In the semiconductor module of the present invention, the temperature sensor is installed on the upper layer chip.
In the semiconductor module of the present invention, a plurality of the laminated structures are installed on the substrate.
The semiconductor module of the present invention is characterized in that two or more of the stacked structures and other semiconductor chips are installed on the substrate.
The semiconductor module of the present invention is characterized in that another semiconductor chip is arranged between the two stacked structures and placed on the substrate.
In the semiconductor module of the present invention, a control circuit for controlling the operation of the semiconductor module is formed on the other semiconductor chip, and an output of the temperature sensor is connected to the control circuit.
The semiconductor module of the present invention comprises a terminal for taking out an output signal from the temperature sensor to the outside of the semiconductor module.
In the semiconductor module of the present invention, a half-bridge circuit is formed by the semiconductor element of the lower layer chip and the semiconductor element of the upper layer chip.
The method for controlling a semiconductor module according to the present invention controls a semiconductor module having a structure in which a laminated structure in which an upper layer chip on which a semiconductor element is formed is laminated on a lower layer chip on which the semiconductor element is formed is disposed on a substrate. A method is characterized in that, on the center side of the semiconductor module, a temperature sensor is installed on the current path on the stacked structure, and the operation of the semiconductor module is cut off based on the output of the temperature sensor. .
In the method for controlling a semiconductor module of the present invention, a control circuit for controlling the operation of the semiconductor module is formed, and another semiconductor chip having the output of the temperature sensor connected to the control circuit is placed on the substrate, and the control is performed. A circuit cuts off the operation of the semiconductor module.
本発明は以上のように構成されているので、温度上昇を適切に関知して適切な制御を行うことのできる高密度の半導体モジュールを得ることができる。 Since the present invention is configured as described above, it is possible to obtain a high-density semiconductor module capable of appropriately controlling the temperature rise appropriately.
以下、本発明の半導体装置の製造方法を実施するための最良の形態となる半導体モジュールにつき説明する。この半導体モジュールにおいては、半導体チップが積層された積層構造が2組配置され、これらの積層構造の間に他の半導体チップである制御回路チップが配置される。 Hereinafter, a semiconductor module which is the best mode for carrying out the semiconductor device manufacturing method of the present invention will be described. In this semiconductor module, two sets of stacked structures in which semiconductor chips are stacked are disposed, and a control circuit chip, which is another semiconductor chip, is disposed between these stacked structures.
図1(a)は、本発明の実施の形態となる半導体モジュール10の構成の上面図であり、図1(b)は、そのI−I方向における断面図である。実際にはこの構造の半導体モジュール10は、パッケージ内でモールド材中に封入されているが、ここではパッケージ及びモールド材の記載は省略されている。
FIG. 1A is a top view of a configuration of a
また、この半導体モジュール10の回路構成には、図5中の破線で囲まれた範囲内のものが含まれる。すなわち、IGBT91〜94、制御回路95が含まれ、IGBT91〜94を用いたフルブリッジ回路が構成されている。ここでは、高熱伝導率をもつ銅等で構成されるリードフレーム(基板)15上に、ハイサイド(高電位側)のIGBT91を内蔵する下層チップ11とローサイド(低電位)のIGBT92を内蔵する上層チップ12が積層された積層構造が搭載されている。同様に、このリードフレーム15上に、ハイサイドのIGBT93を内蔵する下層チップ13とローサイド(低電位)のIGBT94を内蔵する上層チップ14が積層された積層構造が搭載されている。また、これらの2つの積層構造の間に、制御回路95を内蔵する制御回路チップ(他の半導体チップ)16が搭載される。なお、リードフレーム(基板)15と下層チップ11、13との間、及び下層チップ11、13と上層チップ12、14との間は互いにはんだ層によって接合されている。また、リードフレーム(基板)15と制御回路チップ16とは絶縁性接着剤によって接合されている。ただし、これらの接合層については、図1等において、その記載は省略されている。
In addition, the circuit configuration of the
リードフレーム15上に搭載されたこれらの各チップ間における電気的接続は、各チップの上面に形成された複数のパッド20間に接続されたボンディングワイヤ(例えば38μmφの金線)21によってなされ、上記の回路が構成される。ただし、図5における接続点A(IGBT91のエミッタとIGBT92のコレクタの接続点)、接続点B(IGBT93のエミッタとIGBT94のコレクタの接続点)におけるこれらの接続は、それぞれ下層チップ11と上層チップ12間のはんだ層、下層チップ13と上層チップ14間のはんだ層によって行われる。図5におけるOUT端子に接続されるパッドは、パッド20のうちの2つであるパッド201とされ、IGBT91のコレクタ(接続点C)、IGBT93のコレクタ(接続点D)に接続されるパッドは、パッド20の中のうちの2つであるパッド203とされる。また、図1におけるパッド201、203はチップ角部に配置された三角形状であるが、これに限られるものではなく、他の部分に配置され、例えば四角形状とすることも可能である。
Electrical connection between these chips mounted on the
また、この半導体モジュールの入出力は、パッド20と、上記の構成の外側においてパッケージ(図示せず)に形成された複数の端子22とがボンディングワイヤ21で同様に接続されることによって外部と接続される構成となっている。なお、例えば前記のパッド201、203に接続される場合のように、大電流が流れる箇所においては、ボンディングワイヤ21を1本ではなく並列に2本以上用いてパッド20と端子22とを接続することができる。また、図示していないパッケージは、図1(a)における上下の両側に複数のリードが取り出され、図1(b)におけるリードフレーム15の下面が露出した構成のSOP(Small Outline Package)となっている。なお、リードフレーム15の4隅には、放熱端子23が放熱のために直接接合されている。
Also, the input / output of this semiconductor module is connected to the outside by the
この半導体モジュール10においては、下層チップ11、13の上面における内側(制御回路チップ16のある側)に、温度センサ30が搭載される。温度センサ30は、例えばダイオードで構成され、温度変動に伴う電圧変化によって温度を検出することができる。従って、温度センサ30には2つの端子が設けられ、前記と同様に、パッド20に含まれるパッド202と、ボンディングワイヤ21とを介して、端子22に含まれる端子221に接続される。これにより、ここで検出された温度も、この半導体モジュールの出力の一つとなり、外部からこの温度を認識することができる。
In the
図2は、図1の構造において、図1(a)中で破線で囲まれた部分の構成を詳細に示す拡大斜視図である。ここでは、下層チップ11中には、パッド201から点線で示された配線41が形成されており、IGBT91のエミッタ(A)に接続されている。すなわち、図5におけるIGBT91のエミッタ(A)には、パッド201から配線41を介して大電流が流れる。この電流経路となる配線41上に温度センサ30が設置されている。
FIG. 2 is an enlarged perspective view showing in detail the configuration of the part surrounded by the broken line in FIG. 1A in the structure of FIG. Here, a
また、温度センサ30の2つの端子とパッド202との間の接続も、図2に示されるように、下層チップ11中、あるいは下層チップ上に形成された配線42を介して行われる。また、温度センサ30自身に直接ボンディングワイヤ21を接続する構成としてもよい。なお、図2に示された構造は、下層チップ13、上層チップ14においても同様である。
Further, the connection between the two terminals of the
この構成においては、温度センサ30は、下層チップ11、13において大電流が流れる箇所(配線41)の直上の温度を測定することができる。すなわち、この温度センサ30は、上記の積層構造において最も温度が高くなる箇所の温度を測定することができる。
In this configuration, the
更に、この熱は、はんだ層を介して、高い熱伝導率をもつリードフレーム15から放熱され、更に、リードフレーム15の4隅の端子23を介して放熱される。また、モールド材を介してパッケージから放熱される。この際、上記の通り、この半導体モジュールは図1中で左右対称の形状をしているため、その両端部での放熱効率が高く、中央部で低くなる。従って、中央部の温度が高く、両側の温度が低い温度分布となる。従って、この温度センサ30は、この半導体モジュール10において最も温度の高くなる箇所の温度を測定することができる。
Further, this heat is radiated from the
これに対し、特許文献2に記載の構造においては、同様に温度センサが用いられるものの、温度センサを半導体チップ内に半導体素子と同様に形成するため、その設置個所(温度測定個所)には自由度がない。あるいは、半導体チップ製造後にこの設置個所を変更することが不可能である。
On the other hand, in the structure described in
従って、この半導体モジュール10においては、温度上昇を適切に感知し、この温度に基づいて適切な制御を行うことができる。従って、この半導体モジュールを安全に使用することができる。この際、下層チップと上層チップとが積層されているため、この半導体モジュールを高密度とすることもできる。
Therefore, in this
また、温度センサ30からの出力を上記と同様にパッド20、ボンディングワイヤ21によって制御回路チップ16に接続し、この制御を制御回路95によって行わせることもできる。この場合、この制御がこの半導体モジュール内で自動的に行われることになる。すなわち、この半導体モジュールにおいては、温度センサ30の出力に基づいてその動作をオフするという制御を、半導体モジュール外、あるいは半導体モジュール内部で行うことができる。
Further, the output from the
また、図1の構成以外にも、チップのレイアウトに応じて温度センサ30の位置は適宜変更できる。図3は、図1に示された以外の構成の一例を示す図である。この例においては、温度センサ30は、下層チップ11ではなく、上層チップ12上に形成されている。この場合においても、電流経路(配線41)の直上かつ内側(図3中の右側)に温度センサ30を設置し、その出力が外部に取り出される構成となっている。
In addition to the configuration of FIG. 1, the position of the
また、例えば、IGBTを6個用いる構成として、例えば、ハーフブリッッジ回路3個とした場合や、フルブリッジ回路1個とハーフブリッジ1個の構成を用いた場合には、図4にその上面図を示すように、ハイサイド側のIGBTを内蔵する下層チップ51〜53上にそれぞれローサイド側のIGBTを内蔵する上層チップ54〜56が積層され、制御回路チップ57を含んで縦横2列にリードフレーム58上に配列される。この場合においても、下層チップ51〜53の上面の内側に、同様に温度センサ30を設置することができる。なお、図4においては、パッド、ボンディングワイヤ、端子、配線等の記載は省略している。
Further, for example, when six IGBTs are used, for example, when three half bridge circuits are used, or when one full bridge circuit and one half bridge are used, the top view is shown in FIG. As described above, the upper layer chips 54 to 56 each including the low side IGBT are stacked on the
図3、図4の構成においても、温度上昇を適切に感知し、この温度に基づいて適切な制御を行うことができるという上記の点は同様である。 In the configurations of FIGS. 3 and 4 as well, the above point that temperature rise can be appropriately detected and appropriate control can be performed based on this temperature is the same.
なお、上記の例では、温度センサ30を電流経路(配線41)の直上に設置したが、高温となった箇所の温度を適切に感知するという観点からは、これに限られるものではなく、電流経路の近傍に設置することもできる。
In the above example, the
また、上記の例では、基板として銅製のリードフレームを用いた場合につき記載したが、これに限られるものではなく、例えば絶縁性のセラミック基板等を用いることも可能である。 In the above example, the case where a copper lead frame is used as the substrate has been described. However, the present invention is not limited to this, and for example, an insulating ceramic substrate or the like can be used.
なお、上記の例では、IGBTが形成されたチップを下層チップ及び上層チップとした積層構造を用いた例につき記載したが、これに限られるものではない。例えば、パワーMOSFET、パワーダイオード等、他の半導体素子であって、特に大電流で駆動する素子が形成されたチップを同様に積層して用いることができることは明らかである。この場合、図5に示す電源回路以外の回路においても同様の構成とすることができる。 In the above example, an example using a stacked structure in which a chip on which an IGBT is formed is a lower layer chip and an upper layer chip is described, but the present invention is not limited to this. For example, it is obvious that chips formed of other semiconductor elements such as power MOSFETs, power diodes, and the like that are driven by a large current can be similarly stacked. In this case, the same configuration can be applied to circuits other than the power supply circuit shown in FIG.
10 半導体モジュール
11、13、51〜53 下層チップ
12、14 54〜56 上層チップ
15 リードフレーム(基板)
16 制御回路チップ(他の半導体チップ)
20、201、202、203 パッド
21 ボンディングワイヤ
22、221 端子
23、放熱端子
30 温度センサ
41、42 配線
90 電源回路
91〜94 絶縁ゲート型バイポーラトランジスタ(IGBT)
95 制御回路
100 ランプ
10
16 Control circuit chip (other semiconductor chips)
20, 201, 202, 203
95
Claims (11)
前記半導体モジュールの中心側において、上記積層構造上における電流経路の上に温度センサが設置されたことを特徴とする半導体モジュール。 A semiconductor module having a configuration in which a stacked structure in which an upper layer chip on which a semiconductor element is formed is stacked on a lower layer chip on which a semiconductor element is formed is installed on a substrate,
A semiconductor module, wherein a temperature sensor is installed on a current path on the laminated structure at a center side of the semiconductor module.
前記半導体モジュールの中心側において、上記積層構造上における電流経路の上に温度センサを設置し、
該温度センサの出力に基づいて前記半導体モジュールの動作を遮断することを特徴とする半導体モジュールの制御方法。 A method for controlling a semiconductor module comprising a configuration in which a laminated structure in which an upper layer chip on which a semiconductor element is formed is laminated on a lower layer chip on which a semiconductor element is formed is provided on a substrate,
On the center side of the semiconductor module, a temperature sensor is installed on the current path on the stacked structure,
A method of controlling a semiconductor module, wherein the operation of the semiconductor module is cut off based on the output of the temperature sensor.
上記制御回路が前記半導体モジュールの動作を遮断することを特徴とする請求項10に記載の半導体モジュールの制御方法。 A control circuit for controlling the operation of the semiconductor module is formed, and another semiconductor chip in which the output of the temperature sensor is connected to the control circuit is installed on the substrate,
The method of controlling a semiconductor module according to claim 10, wherein the control circuit blocks the operation of the semiconductor module.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011732A JP2010171169A (en) | 2009-01-22 | 2009-01-22 | Semiconductor module, and control method thereof |
| PCT/JP2009/006949 WO2010084550A1 (en) | 2009-01-22 | 2009-12-17 | Semiconductor module and control method of same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009011732A JP2010171169A (en) | 2009-01-22 | 2009-01-22 | Semiconductor module, and control method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010171169A true JP2010171169A (en) | 2010-08-05 |
Family
ID=42355627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009011732A Pending JP2010171169A (en) | 2009-01-22 | 2009-01-22 | Semiconductor module, and control method thereof |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2010171169A (en) |
| WO (1) | WO2010084550A1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151354A (en) * | 2011-01-20 | 2012-08-09 | Denso Corp | Silicon carbide semiconductor device |
| US9754919B2 (en) | 2012-07-03 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| KR20220102011A (en) * | 2021-01-12 | 2022-07-19 | 주식회사 세미파워렉스 | Power Semiconductor Module |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019202687A1 (en) * | 2018-04-18 | 2019-10-24 | 三菱電機株式会社 | Semiconductor module |
| CN110676237A (en) * | 2019-09-15 | 2020-01-10 | 天水华天电子集团股份有限公司 | Heat dissipation intelligent power semiconductor module based on micro-level SSOP package and its preparation method and application |
| US12322740B2 (en) * | 2021-06-16 | 2025-06-03 | Advanced Semiconductor Engineering, Inc. | Semiconductor package, wearable device, and temperature detection method |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387758A (en) * | 1986-09-23 | 1988-04-19 | シーメンス、アクチエンゲゼルシヤフト | Semiconductor device |
| JPH07122706A (en) * | 1993-10-25 | 1995-05-12 | Rohm Co Ltd | MOS FET with protection element |
| JP2001501043A (en) * | 1997-07-19 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Semiconductor device assembly and circuit |
| JP2001156241A (en) * | 1999-11-25 | 2001-06-08 | Matsushita Electric Works Ltd | Semiconductor device |
| JP2001344967A (en) * | 2000-05-26 | 2001-12-14 | Hitachi Ltd | Semiconductor device and operation method thereof |
| JP2003142689A (en) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | Semiconductor device |
-
2009
- 2009-01-22 JP JP2009011732A patent/JP2010171169A/en active Pending
- 2009-12-17 WO PCT/JP2009/006949 patent/WO2010084550A1/en not_active Ceased
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6387758A (en) * | 1986-09-23 | 1988-04-19 | シーメンス、アクチエンゲゼルシヤフト | Semiconductor device |
| JPH07122706A (en) * | 1993-10-25 | 1995-05-12 | Rohm Co Ltd | MOS FET with protection element |
| JP2001501043A (en) * | 1997-07-19 | 2001-01-23 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Semiconductor device assembly and circuit |
| JP2001156241A (en) * | 1999-11-25 | 2001-06-08 | Matsushita Electric Works Ltd | Semiconductor device |
| JP2001344967A (en) * | 2000-05-26 | 2001-12-14 | Hitachi Ltd | Semiconductor device and operation method thereof |
| JP2003142689A (en) * | 2001-11-01 | 2003-05-16 | Mitsubishi Electric Corp | Semiconductor device |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012151354A (en) * | 2011-01-20 | 2012-08-09 | Denso Corp | Silicon carbide semiconductor device |
| US9754919B2 (en) | 2012-07-03 | 2017-09-05 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| US9997499B2 (en) | 2012-07-03 | 2018-06-12 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
| KR20220102011A (en) * | 2021-01-12 | 2022-07-19 | 주식회사 세미파워렉스 | Power Semiconductor Module |
| KR102473832B1 (en) * | 2021-01-12 | 2022-12-05 | 주식회사 세미파워렉스 | Power Semiconductor Module |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010084550A1 (en) | 2010-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8368210B2 (en) | Wafer scale package for high power devices | |
| JP7145075B2 (en) | Power modules based on multilayer circuit boards | |
| US8450837B2 (en) | Circuit device having an improved heat dissipitation, and the method of manufacturing the same | |
| KR102586458B1 (en) | semiconductor sub-assembly and semiconductor power module | |
| US9468087B1 (en) | Power module with improved cooling and method for making | |
| JP2010171169A (en) | Semiconductor module, and control method thereof | |
| KR20150058015A (en) | Semiconductor device and method for manufacturing same | |
| JP3889562B2 (en) | Semiconductor device | |
| CN202662593U (en) | Semiconductor device | |
| JP2013201325A (en) | Circuit device | |
| JP2011199148A (en) | Semiconductor device | |
| JP2008218688A (en) | Semiconductor device | |
| CN116895649A (en) | Packaged electronic devices including multiple power transistors | |
| JP7536190B2 (en) | Semiconductor module and power conversion device | |
| JP6305362B2 (en) | Power semiconductor module | |
| JP2010225952A (en) | Semiconductor module | |
| JP2010219243A (en) | Semiconductor module and method of controlling the same | |
| CN202977407U (en) | Semiconductor module | |
| JP2008042091A (en) | Semiconductor device | |
| JP2004048084A (en) | Semiconductor power module | |
| JP4375299B2 (en) | Power semiconductor device | |
| JP2023081134A (en) | Semiconductor modules, semiconductor devices, and vehicles | |
| JP2017069351A (en) | Semiconductor device | |
| JP4534613B2 (en) | Electronic equipment | |
| JP2013207168A (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140408 |