JP2010169753A - Two-screen display output system - Google Patents
Two-screen display output system Download PDFInfo
- Publication number
- JP2010169753A JP2010169753A JP2009010037A JP2009010037A JP2010169753A JP 2010169753 A JP2010169753 A JP 2010169753A JP 2009010037 A JP2009010037 A JP 2009010037A JP 2009010037 A JP2009010037 A JP 2009010037A JP 2010169753 A JP2010169753 A JP 2010169753A
- Authority
- JP
- Japan
- Prior art keywords
- display
- screen
- unit
- image data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 230000001934 delay Effects 0.000 claims abstract description 3
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
【課題】1つのグラフィック表示コントローラで二つのディスプレイに係る画面表示を制御することができる二画面ディスプレイ出力システムを提供する。
【解決手段】二画面ディスプレイ出力システムは、GDC20から出力された画像データを一時格納する格納部230と、基準クロックを2分の1の周波数に分周する分周部210と、分周周波数でディスプレイ50に係る部分の第一の画像データを読み込む第一の読込部240と、第一の画像データを同期信号と共に出力する第一の出力部280と、第一の読込部より遅れて分周周波数でディスプレイ60に係る部分の第二の画像データを読み込む第二の読込部250と、GDC20から出力された同期信号を遅延させる遅延部270と、第二の画像データを分周周波数と遅延部270で所定時間遅延した同期信号と共に出力する第二の出力部290と、を有する画面分配器40を備える。
【選択図】図1A two-screen display output system capable of controlling screen display of two displays with a single graphic display controller.
A two-screen display output system includes a storage unit 230 that temporarily stores image data output from a GDC 20, a frequency dividing unit 210 that divides a reference clock by a half frequency, and a frequency dividing frequency. A first reading unit 240 that reads first image data of a portion related to the display 50, a first output unit 280 that outputs the first image data together with a synchronization signal, and frequency division after the first reading unit A second reading unit 250 that reads the second image data of the portion related to the display 60 at a frequency, a delay unit 270 that delays the synchronization signal output from the GDC 20, and a frequency division and delay unit for dividing the second image data And a second output unit 290 for outputting together with the synchronization signal delayed by a predetermined time at 270.
[Selection] Figure 1
Description
本発明は、ディスプレイを二台有し、それぞれに画面表示を行う二画面ディスプレイシステムに関する。 The present invention relates to a two-screen display system that has two displays and displays each screen.
カーナビゲーションシステムなどの画面表示を行う機器では、ディスプレイを二台有し、これに異なる画像または連続する画像を表示するように構成したものがある。図5は、従来の二画面ディスプレイ出力システムの概略構成を示すブロック図である。二画面ディスプレイ出力システムは、ディスプレイ50および60の二台のディスプレイを有する。また、ディスプレイごとにグラフィックディスプレイコントローラ(GDC)を有し、GDC20および30の各GDCは、RGBの画面データと、二つの表示を同期させるための同期信号および一走査ライン当たりの画面データを転送する基準となる基準クロック信号をそれぞれ別個に生成してディスプレイに出力する。
Some devices that display a screen such as a car navigation system have two displays, which are configured to display different images or consecutive images. FIG. 5 is a block diagram showing a schematic configuration of a conventional two-screen display output system. The two-screen display output system has two
しかし、上記従来の二画面ディスプレイ出力システムでは、画面データを格納するROMやRAMなどのメモリがGDCごとに必要で、同じ画面データをそれぞれのメモリに格納しなければならないという無駄が生じていた。更に、それを制御するCPU10は、二つの画面データを同期させるために二つのGDCに対して複雑なソフトウェア制御を必要としていた。
However, in the conventional two-screen display output system, a memory such as a ROM or a RAM for storing screen data is required for each GDC, and the same screen data has to be stored in each memory. Furthermore, the
ところで、1台のディスプレイを二画面領域に分割して表示する表示装置では、不要輻射ノイズの低減と端子削減によるコスト低減を目的として、同期しない二つの基準クロックを転送することにより、同じデータバスを転送される画面データを交互に二画面領域に振り分け、擬似的にデュアルスキャン方式を実現させる表示装置が提案されている(例えば、特許文献1参照)。 By the way, in a display device that displays one display divided into two screen areas, the same data bus is transferred by transferring two unsynchronized reference clocks for the purpose of reducing unnecessary radiation noise and reducing the cost by reducing terminals. A display device has been proposed in which screen data to be transferred is alternately allocated to two screen areas and a dual scan method is realized in a pseudo manner (see, for example, Patent Document 1).
しかしながら、二画面ディスプレイ出力システムでは、従来、上記のように1つのGDCで二画面用の画面データを選択的に振り分ける方策は開示されていなかった。 However, in the two-screen display output system, conventionally, a method for selectively distributing screen data for two screens with one GDC as described above has not been disclosed.
本発明は、上述した事情に鑑みてなされたものであり、その目的は、二画面を組み合わせた画面データをGDCで生成、出力し、当該画面データを画面分配器で二台のディスプレイに分配して出力することにより、1つのGDCで二台のディスプレイに係る画面表示を制御することができる二画面ディスプレイ出力システムを提供することにある。 The present invention has been made in view of the above-described circumstances, and its purpose is to generate and output screen data combining two screens by GDC, and distribute the screen data to two displays by a screen distributor. It is intended to provide a two-screen display output system that can control screen display related to two displays with one GDC.
前述した目的を達成するために、本発明に係る二画面ディスプレイ出力システムは、下記(1)を特徴としている。
(1) 第一のディスプレイと、
第二のディスプレイと、
前記第一のディスプレイ及び前記第二のディスプレイの画面表示に係る二画面の画像データを組み合わせた画像データと、該画像データの表示を制御する基準クロックおよび同期信号と、を送出する表示コントローラと、
前記表示コントローラから出力された前記画像データを格納する格納部と、前記基準クロックを2分の1の周波数に分周した分周周波数を生成する分周部と、前記格納部に格納された前記画像データのうちの前記第一のディスプレイに出力すべき第一の画像データを前記分周周波数にて読み込む第一の読込部と、前記第一の読込部によって読み込んだ前記第一の画像データを前記同期信号と共に前記第一のディスプレイに出力する第一の出力部と、前記格納部に格納された前記画像データのうちの前記第二のディスプレイに出力すべき第二の画像データを前記第一の読込部より遅れて前記分周周波数にて読み込む第二の読込部と、前記表示コントローラから出力された前記同期信号を遅延させる遅延部と、前記第二の読込部によって読み込んだ前記第二の画像データを前記分周周波数の前記基準クロックと前記遅延部で所定時間遅延した同期信号と共に前記第二のディスプレイに出力する第二の出力部と、を有する画面分配器と、
を備えること。
In order to achieve the above-described object, a two-screen display output system according to the present invention is characterized by the following (1).
(1) the first display;
A second display,
A display controller for sending image data obtained by combining two screen image data related to the screen display of the first display and the second display, and a reference clock and a synchronization signal for controlling the display of the image data;
A storage unit that stores the image data output from the display controller, a frequency dividing unit that generates a divided frequency obtained by dividing the reference clock by a half frequency, and the storage unit that stores the frequency Of the image data, a first reading unit that reads first image data to be output to the first display at the divided frequency, and the first image data read by the first reading unit. A first output unit that outputs to the first display together with the synchronization signal; and second image data to be output to the second display among the image data stored in the storage unit. A second reading unit that reads the divided frequency after the reading unit, a delay unit that delays the synchronization signal output from the display controller, and a second reading unit that reads the synchronization signal. A screen divider having a second output section for outputting the second image data to the second display with a predetermined time delay to the synchronizing signal in the reference clock and the delay unit of the divided frequency,
Be provided.
上記(1)の構成の二画面ディスプレイ出力システムによれば、1つの表示コントローラで二台のディスプレイに係る画面表示を制御することができる。 According to the two-screen display output system having the configuration (1), it is possible to control screen display related to two displays with one display controller.
本発明によれば、二台のディスプレイの画面表示に係る制御を1つのGDCで行うので、GDC及びそのメモリ(ROM・RAM)を削減することができ、部品構成の簡素化により部品及び実装コストを低減することができる。
また、システム構成が単純化されるため、GDCを制御するCPUのソフトウェアの負荷も低減され、安価にシステムを提供することができる。
According to the present invention, since the control related to the screen display of two displays is performed by one GDC, the GDC and its memory (ROM / RAM) can be reduced, and the component and mounting costs can be reduced by simplifying the component configuration. Can be reduced.
In addition, since the system configuration is simplified, the load on the CPU software that controls the GDC is reduced, and the system can be provided at low cost.
以上、本発明について簡潔に説明した。更に、以下に説明される発明を実施するための形態を添付の図面を参照して通読することにより、本発明の詳細は更に明確化されるであろう。 The present invention has been briefly described above. Further, details of the present invention will be further clarified by reading through the modes for carrying out the invention described below with reference to the accompanying drawings.
以下、本発明の実施の形態について図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本発明の実施の形態における二画面ディスプレイ出力システムの概略構成を示すブロック図である。二画面ディスプレイ出力システムは、主に、CPU10、GDC20、画面分配器40、ディスプレイ50および60、などで構成される。
FIG. 1 is a block diagram showing a schematic configuration of a two-screen display output system in an embodiment of the present invention. The two-screen display output system mainly includes a
CPU10は、二画面ディスプレイ出力システムの動作を統括制御する制御部である。GDC20は、グラフィックディスプレイコントローラで、ディスプレイ50および60に表示する画面データを格納するROM21やRAM22を有する。RGBの画面データはGDCで生成されるが、本発明では、GDC20は、図2に示すように二台のディスプレイに表示する画面を組み合わせて後述する画面分配器40へ出力する。また、GDC20は、画面データとともに二つの表示を同期させるための同期信号syncおよび画面データを転送する基準となる基準クロック信号clockを生成して出力する。
The
画面分配器40は、GDC20とディスプレイ50および60の間にあって、入力された二画面を組み合わせた画面データがそれぞれのディスプレイで表示されるように分配する制御部である。画面分配器40は、第一の出力部出力−1および第二の出力部出力−2を有し、図2に示すように分配された画像はそれぞれの出力部から出力される。
The
図3は、本発明の実施の形態における二画面ディスプレイ出力システムの画面分配器40の概略構成を示す機能ブロック図である。画面分配器40は、主に、基準クロック信号clockが入力される入力部200、入力された基準クロックを2分の1の周波数に分周する分周部210、RGBの画面データが入力される入力部220、入力された画面データを一時格納するための格納部230、第一の出力部へ転送する画面データの読み込みを行う第一の読込部240、第二の出力部へ転送する画面データの読み込みを行う第二の読込部250、同期信号syncが入力される入力部260、入力された同期信号に遅延をかける遅延部270、第一の読込部240から出力された画面データ、分周周波数の基準クロック信号clock1、同期信号sync1が入力される第一の出力部280、第二の読込部250から出力された画面データ、分周周波数の基準クロック信号clock2、同期信号sync2が入力される第二の出力部290、などで構成される。
FIG. 3 is a functional block diagram showing a schematic configuration of the
次に、上記構成の二画面ディスプレイ出力システムの画面表示動作について説明する。尚、以下では第一の出力部280を介してディスプレイ50に表示される画面データを画面1、第二の出力部290を介してディスプレイ60に表示される画面データを画面2と称する。
Next, the screen display operation of the two-screen display output system configured as described above will be described. Hereinafter, screen data displayed on the
図4は、本発明の実施の形態における二画面ディスプレイ出力システムの画面分配器の機能タイミングチャートである。はじめに、GDC20から、基準クロック300とともにディスプレイ50および60で表示するための画面データ301が入力部220に入力される。画面データは、一旦格納部230に格納され、画面1の画面データは第一の読込部240に読み込まれる。図4の例では、ライトアドレスカウンタ302の1から5に対応する内部RAMに、D0からD4の画面データ303が書き込まれる。
FIG. 4 is a functional timing chart of the screen distributor of the two-screen display output system in the embodiment of the present invention. First,
入力部200に入力された基準クロック300は、分周部210で2分の1の周波数に分周され、第一および第二の読込部240、250へ転送されるので、第一の読込部240は、分周後の基準クロック306(clock1)で画面1に係る部分データを読み出し、clock1、同期信号309(sync1)とともに第一の出力部280へ出力する。図4の例では、リードアドレスカウンタ307の1から5に対応するD0からD4の画面データ308が出力される。
The
一方、一旦格納部230に格納された画面2の画面データは、第二の読込部250に読み込まれる。図4の例では、ライトアドレスカウンタ304の1から5に対応する内部RAMに、D5からD9の画面データ305が書き込まれる。
On the other hand, the screen data of the
その後、第二の読込部250は、分周後の基準クロック306(clock2)で画面2に係る部分データを読み出し、clock2、遅延部270で遅延された同期信号312(sync2)とともに第二の出力部290へ出力する。図4の例では、リードアドレスカウンタ310の1から5に対応するD5からD9の画面データ311が出力される。一走査ライン当たりの画面データを単位として出力が行われるので、上記の手順が繰り返されることにより、画面1および画面2のデータがそれぞれディスプレイ50および60に表示されることになる。
Thereafter, the second reading unit 250 reads the partial data related to the
以上、詳述したように、本発明の二画面ディスプレイ出力システムによれば、GDC20で組み合わせた二画面の画面データが、画面分配器40で、ディスプレイ50に表示する画面1とディスプレイ60に表示する画面2とに適切に分配されるので、1つのGDCで二画面の表示制御を行うことができる。尚、画面分配器の機能回路をLSI(PLD)で実現することにより、部品構成上また実装上のコストを低減することができる。
As described above in detail, according to the two-screen display output system of the present invention, the screen data of the two screens combined by the
本発明の二画面ディスプレイ出力システムは、部品及び実装コストを低減し、システムを安価に提供できるという効果を有し、カーナビゲーションシステムなどの複数の画面表示を行う表示装置において有用である。 The two-screen display output system of the present invention has an effect of reducing parts and mounting costs and can provide the system at a low cost, and is useful in a display device that displays a plurality of screens such as a car navigation system.
10 CPU
20,30 GDC
21,31 ROM
22,32 RAM
40 画面分配器
50,60 ディスプレイ
100 二画面ディスプレイ出力システム
200 基準クロック入力部
210 分周部
220 画面データ入力部
230 格納部
240 第一の読込部
250 第二の読込部
260 同期信号入力部
270 遅延部
280 第一の出力部
290 第二の出力部
10 CPU
20,30 GDC
21,31 ROM
22, 32 RAM
40
Claims (1)
第二のディスプレイと、
前記第一のディスプレイ及び前記第二のディスプレイの画面表示に係る二画面の画像データを組み合わせた画像データと、該画像データの表示を制御する基準クロックおよび同期信号と、を送出する表示コントローラと、
前記表示コントローラから出力された前記画像データを格納する格納部と、前記基準クロックを2分の1の周波数に分周した分周周波数を生成する分周部と、前記格納部に格納された前記画像データのうちの前記第一のディスプレイに出力すべき第一の画像データを前記分周周波数にて読み込む第一の読込部と、前記第一の読込部によって読み込んだ前記第一の画像データを前記同期信号と共に前記第一のディスプレイに出力する第一の出力部と、前記格納部に格納された前記画像データのうちの前記第二のディスプレイに出力すべき第二の画像データを前記第一の読込部より遅れて前記分周周波数にて読み込む第二の読込部と、前記表示コントローラから出力された前記同期信号を遅延させる遅延部と、前記第二の読込部によって読み込んだ前記第二の画像データを前記分周周波数の前記基準クロックと前記遅延部で所定時間遅延した同期信号と共に前記第二のディスプレイに出力する第二の出力部と、を有する画面分配器と、
を備えることを特徴とする二画面ディスプレイ出力システム。 The first display,
A second display,
A display controller for sending image data obtained by combining two screen image data related to the screen display of the first display and the second display, and a reference clock and a synchronization signal for controlling the display of the image data;
A storage unit that stores the image data output from the display controller, a frequency dividing unit that generates a divided frequency obtained by dividing the reference clock by a half frequency, and the storage unit that stores the frequency Of the image data, a first reading unit that reads first image data to be output to the first display at the divided frequency, and the first image data read by the first reading unit. A first output unit that outputs to the first display together with the synchronization signal; and second image data to be output to the second display among the image data stored in the storage unit. A second reading unit that reads the divided frequency after the reading unit, a delay unit that delays the synchronization signal output from the display controller, and a second reading unit that reads the synchronization signal. A screen divider having a second output section for outputting the second image data to the second display with a predetermined time delay to the synchronizing signal in the reference clock and the delay unit of the divided frequency,
A two-screen display output system comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010037A JP2010169753A (en) | 2009-01-20 | 2009-01-20 | Two-screen display output system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009010037A JP2010169753A (en) | 2009-01-20 | 2009-01-20 | Two-screen display output system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010169753A true JP2010169753A (en) | 2010-08-05 |
Family
ID=42701996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009010037A Abandoned JP2010169753A (en) | 2009-01-20 | 2009-01-20 | Two-screen display output system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010169753A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003241727A (en) * | 2002-02-21 | 2003-08-29 | Yamaha Corp | Method and circuit for image output for obtaining image outputs of a plurality of systems from image input of one system |
| JP2008145902A (en) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | Multi-screen display device |
-
2009
- 2009-01-20 JP JP2009010037A patent/JP2010169753A/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003241727A (en) * | 2002-02-21 | 2003-08-29 | Yamaha Corp | Method and circuit for image output for obtaining image outputs of a plurality of systems from image input of one system |
| JP2008145902A (en) * | 2006-12-13 | 2008-06-26 | Hitachi Ltd | Multi-screen display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4790227B2 (en) | Display control apparatus and display control method | |
| US20120249565A1 (en) | Signal processing circuit, signal processing method, and display apparatus | |
| JP2010210896A (en) | Image processor | |
| WO2009147795A1 (en) | Video processing system | |
| JP6500198B2 (en) | Gaming machine | |
| JP2009141456A (en) | Image processing apparatus, drive support system, and vehicle | |
| JP7151731B2 (en) | Image processing device, image processing method and image display system | |
| JP2010169753A (en) | Two-screen display output system | |
| JP2015125411A (en) | Video processing device | |
| JPH0373897B2 (en) | ||
| JP2025103125A (en) | Circuit device and display system | |
| JP3674258B2 (en) | Image signal processing device | |
| JP3423327B2 (en) | Video signal input / output device | |
| JP3338002B2 (en) | Video device with image memory function | |
| JP2022125166A (en) | Image processing device, image processing method and image display system | |
| JP3671721B2 (en) | Image display device | |
| JP2011069914A (en) | Display control device and display control method | |
| US20050280650A1 (en) | Image display system and image processing device | |
| JP4861639B2 (en) | Control device for multiple display devices | |
| JP2017062429A (en) | Timing control device for display device, display device, and television receiver | |
| JP2007079132A (en) | Display device | |
| JP2013126194A (en) | Timing control device and image processing system | |
| JP3883248B2 (en) | Pixel number converter | |
| CN101901591B (en) | Display device with multiple controllers and video data processing method | |
| JP2025103124A (en) | Circuit device and display system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111129 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130313 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130425 |