[go: up one dir, main page]

JP2010166371A - 圧電デバイスの製造方法 - Google Patents

圧電デバイスの製造方法 Download PDF

Info

Publication number
JP2010166371A
JP2010166371A JP2009007585A JP2009007585A JP2010166371A JP 2010166371 A JP2010166371 A JP 2010166371A JP 2009007585 A JP2009007585 A JP 2009007585A JP 2009007585 A JP2009007585 A JP 2009007585A JP 2010166371 A JP2010166371 A JP 2010166371A
Authority
JP
Japan
Prior art keywords
piezoelectric
thin film
piezoelectric thin
substrate
piezoelectric device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009007585A
Other languages
English (en)
Inventor
Takashi Iwamoto
敬 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009007585A priority Critical patent/JP2010166371A/ja
Publication of JP2010166371A publication Critical patent/JP2010166371A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】複数の圧電デバイスをマルチ状に形成した後に単体の圧電デバイス毎の個片にする場合に、欠けやクラックを起点とした劈開の発生を抑制する。
【解決手段】圧電基板に対してイオン注入を行うことで剥離層を形成し、圧電基板の剥離層側に支持基板30Bを接合する。この複合体に対して加熱処理を行うことで、支持基板30Bにより支持された圧電薄膜10が形成される。支持基板30Bにより支持される圧電薄膜10は、圧電デバイス単体をマルチ状に形成できる形状からなる。支持基板30Bによって支持された圧電薄膜10は、ドライエッチングにより切断用溝50を形成することで、圧電デバイス単体毎の領域に区分けられる(S106)。その後、圧電デバイスとして機能するための構成要素が形成され、ブレード500を用いて切断用溝50に沿って支持基板30Bを切断することで、最終的に各圧電デバイスの個片に分割される(S111)。
【選択図】 図1

Description

この発明は、結晶性材料を用いた薄膜の圧電単結晶デバイスの製造方法に関するものである。
現在、圧電性を有する単結晶材料を用いた圧電デバイスが各種製造および使用されている。その中で、圧電デバイスとしてSAWやF−BARやラム波デバイス等があるが、さらに高周波化に対応する等の理由により、圧電体を薄膜化してなる薄膜型圧電デバイスが多く開発されている。そして、このような薄膜型圧電デバイスを形成するための圧電薄膜の製造方法は、例えば、特許文献1に示すように各種考案されている。
特許文献1は、いわゆるスマートカット法と呼ばれる方法である。スマートカット法では、圧電材料として、例えば、LiNO3,LiTaO3の基板(以下、特にこれらの材質からなる圧電基板をLN基板およびLT基板と称する。)を用いる。スマートカット法では、次に示す製造工程により、圧電デバイスを製造する。
(1)圧電基板に所定条件でイオン注入を行うことで、圧電基板の表面からの圧電薄膜を形成したい深さの位置にイオン注入層を形成する。(2)圧電基板のイオン注入層側に支持体を設置する。(3)イオン注入層が形成された圧電基板と支持体の複合体を加熱する。このような加熱処理を行うことで、当該イオン注入層が剥離面となって、支持体に支持された圧電薄膜が圧電基板から剥離される。(4)その後、圧電薄膜に対して各種のパターン電極を形成する。これらの製造工程では、生産性を向上させるために、通常、複数の単体圧電デバイスを同時にマルチ状に形成できる面積の圧電基板を用いている。このため、各圧電デバイスとしての構造を形成した後に、ブレードを用いたダイシング等を行って、それぞれ単体の圧電デバイスに分割する。
特表2002−534886号公報
ところで、上述の圧電薄膜を形成する場合には上述のLiNO3,LiTaO3をスマートカットする方法もあるが、PZTのように成膜して所定厚み圧電薄膜を形成する方法もある。この場合も各圧電デバイスに分割する際にはダイシング等を用いるが、PZT等では、ダイシングに小さなクラックが発生しても、劈開性が小さいために圧電薄膜が破壊されるようなことはない。けれども、PZT等の成膜により圧電薄膜を形成する方法は、圧電特性や製造上の他の問題により、LiNO3,LiTaO3をスマートカットする方法よりも劣る点も多い。このため、上述のようなLiNO3,LiTaO3をスマートカットしてなる圧電薄膜を用いて圧電デバイスを製造することが有効となる。
しかしながら、スマートカットを利用したLiNO3,LiTaO3からなる0.1μm〜10μm程度の単結晶圧電薄膜は、イオン注入時に結晶が歪み、内部応力が残ってしまう。特に、LiNO3,LiTaO3のようにLiを含む単結晶は、HやHeのような注入イオンの運動エネルギーにより結晶内にサイト移動が生じ、単結晶内に大きな内部応力が残った状態となる。このため、微少な欠けやクラックがあっても、当該欠けやクラックを起点に圧電薄膜が容易に割れてしまう。すなわち、LiNO3,LiTaO3をスマートカットしてなる単結晶圧電薄膜は、劈開性が大きい。
このため、上述のようなダイシングを行う際に欠けやクラックが発生してしまうと、例え数十nm程度のクラック等であっても、劈開性の大きさにより、圧電薄膜が破壊されてしまう可能性が非常に高い。特に、Liを用いたLiNO3,LiTaO3の単結晶では、破壊の可能性がより一層高い。
なお、単体の圧電デバイスの個片に分割する際にレーザを用いる方法もあるが、レーザを用いた場合には切断面の表面粗さが粗くなるのでクラックが発生しやすく、破壊もされやすい。そして、このような圧電薄膜の破壊により、圧電デバイスとしての破壊や特性劣化が発生し、ひいては圧電デバイスの製造歩留まりを低下させてしまう。
したがって、本発明の目的は、複数の圧電デバイスをマルチ状に形成した後に単体の圧電デバイス毎の個片にする場合に、欠けやクラックの発生を抑制できる圧電デバイスの製造方法を実現することにある。
この発明は、単体の圧電デバイスを複数同時に形成可能な面積からなる圧電薄膜を支持体で支持した状態で圧電デバイスを形成する各製造工程を介した後、支持体で支持された圧電薄膜を単体の圧電デバイス単位に分割する圧電デバイスの製造方法に関するものである。この圧電デバイスの製造方法では、圧電デバイス単位に分割する工程に、圧電薄膜に対してエッチングで切断用溝を形成する工程と、切断用溝に沿って支持体を切断する工程と、を備える。
この製造方法では、支持体に支持された圧電薄膜から各圧電デバイスを分割する際に、まずエッチングを利用して圧電薄膜に切断用溝を形成するので、圧電薄膜のクラックやチッピングの発生が抑制される。そして、切断用溝に沿ってダイシング等の物理的な切断を行うことで、支持体が容易に且つ高速に切断される。
また、この発明の圧電デバイスの製造方法ではドライエッチングを用いる。
この製造方法では、ドライエッチングを行うことで異方性エッチングが可能となり、切断用溝を一定の幅で比較的正確に形成することができる。
また、この発明の圧電デバイスの製造方法では、支持体を切断する工程に、切断用溝の幅よりも狭い幅のブレードによる切断もしくは切断用溝の幅よりも狭いビーム幅からなるレーザによる切断を用いる。
この製造方法では、切断に際して、圧電薄膜に接触しないので、圧電薄膜に影響を与えることなく、容易且つ高速に支持体を切断することができる。
また、この発明の圧電デバイスの製造方法では、切断用溝を形成する工程は、圧電デバイス単位を形成する圧電薄膜の外周面に、所定角度以下からなる角部が形成されないように切断用溝を形成する。
この製造方法では、圧電薄膜の外周面に所定角度以下(例えば鋭角)の角部が形成されていないので、この角部への応力集中が緩和され、より効果的に圧電薄膜の破損を抑制することができる。
また、この発明の圧電デバイスの製造方法では、圧電薄膜を形成する工程は、所定厚みの圧電基板に対して、水素もしくはヘリウムをイオン注入して剥離層を形成する工程と、該剥離層が形成された圧電基板を加熱することで、該剥離層を基点として圧電基板から圧電薄膜を剥離する工程と、有する。
水素イオンもしくはヘリウムイオンを圧電基板に注入して圧電薄膜を剥離形成する所謂スマートカット法で形成した圧電薄膜は特に劈開性が高い。したがって、この製造方法では、当該スマートカット法を用いて形成した圧電薄膜に対して非常に有効となり、当該スマートカット法で形成した圧電薄膜を用いた場合であっても、劈開の起点となる上述のクラックやチッピングの発生を効果的に抑制することができる。
また、この発明は、所定の回路電極パターンが主面に形成された圧電薄膜を支持体で支持してなる圧電デバイスに関するものである。そして、圧電薄膜は、外周面が支持体の外周面により形成される領域よりも内側に配置されるように形成されている。
この構成では、圧電薄膜の外周面が、支持体の外周面により形成される領域内となることで、側面方向に他の物体が当たっても、直接圧電薄膜の外周面には接触しない。これにより、他の物体との当たることによる圧電薄膜の欠け等の破損の発生を抑制することができる。
また、この発明の圧電デバイスでは、圧電薄膜の外周面は、所定角度以下からなる角部がない形状に形成されている。
この構成では、角部が存在しないことで、上述のように当該角部への応力集中が緩和されるので、圧電薄膜の破損を、より一層抑制することができる。
また、この発明の圧電デバイスでは、圧電薄膜の外周面の表面粗さRaは、100nm以下である。
この構成では、圧電薄膜の外周面の表面粗さRaが100nm以下であることにより、当該外周面が劈開の起点にならず、高い劈開性を有する圧電薄膜であっても、割れや欠け等の破損を抑制することができる。
また、この発明の圧電デバイスでは、圧電薄膜は、所定厚みの圧電基板に対して、水素もしくはヘリウムをイオンドーピングして剥離層を形成し、該剥離層が形成された圧電基板を加熱することで、該剥離層を基点として圧電基板から剥離して得られる。
この構成では、上述のようなスマートカット法による圧電薄膜を用いた圧電デバイスが形成される。そして、このような高い劈開性を有する圧電デバイスであっても、上述のように破損を抑制することができる。
また、この発明の圧電デバイスでは、圧電薄膜は、リチウムを材料に含む結晶構造体である。
この構成のように、リチウム(Li)のような軽い元素を用いる単結晶の場合では、上述の欠けや割れが発生しやすいが、当該構成であっても、上述のような欠けや割れを効果的に抑制することができる。
この発明によれば、単体の圧電デバイスをマルチ状に形成した圧電薄膜から、各単体の圧電デバイスの個片を切り出す場合に、欠けやクラックの発生を効果的に抑制することができるので、これを起点とした圧電単結晶の劈開による割れを抑制できる。これにより、圧電デバイスの特性を劣化させることも、歩留まりを低下させることも抑制することができる。
本発明の実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。 図1に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図1に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。 図1に示す製造フローで形成される薄膜型圧電デバイスの製造過程を模式的に示す図である。
本発明の実施形態に係る電子デバイスの製造方法について、図を参照して説明する。なお、以下の説明では、圧電性単結晶材料を用いた圧電デバイスとしてF−BAR用の圧電デバイスを例に説明する。
図1は、本実施形態の薄膜型圧電デバイスの製造方法を示すフローチャートである。
図2〜図4は、図1に示す製造フローで形成される圧電デバイスの製造過程を模式的に示す図である。
所定厚みからなる圧電単結晶基板1を用意し、図2(A)に示すように、裏面12側から水素イオンを注入することで、イオン注入層100を形成する(図1:S101)。この際、圧電単結晶基板1としては、圧電デバイス単体が複数配列されたマルチ状態の基板を用いる。そして、例えば圧電単結晶基板1にLT基板を用いれば、加速エネルギー150KeVで1.0×1017atom/cm2のドーズ量により水素イオン注入を行うことにより、裏面12から深さ約1μmの位置に水素イオン層が形成されて、イオン注入層100が形成される。なお、圧電単結晶基板1には、LT基板以外に、LN基板やLBO(Li247)基板やランガサイト(La3Ga5SiO14)基板を用いてもよく、それぞれの基板に応じた条件でイオン注入を行う。
次に、図2(B)に示すように、圧電単結晶基板1の裏面12にAl(アルミニウム)等を用いて所定厚みからなる下部電極20を形成する。さらに、当該下部電極20が形成された裏面12上に接合層30Aを形成する(図1:S102)。ここで、接合層30Aとしては例えばSiO2膜を用い、その表面をCMP処理等により研磨して平坦化する。
ここで、支持基板30Bを用意しておく、支持基板30Bは、母体基板301B上に支持層302Bを形成してなる。母体基板301Bには、圧電単結晶基板1と同じ圧電性材料を用いるとよいが、後述する加熱剥離工程を減圧雰囲気下で実行する等の加熱工程条件の調整することで、圧電単結晶基板1と熱膨張係数が異なるSiやガラスを用いてもよい。今回の説明ではSiを用いた場合を示す。Siからなる母体基板301B表面には、SiO2からなる支持層302Bを形成する。さらに、この支持層302Bに対してエッチング等を行うことで、後述する上面電極等が形成される領域に対応する部分に凹部を形成する。そして、当該凹部に犠牲層材料を成膜して犠牲層40Aを形成し、支持層302Bの表面をCMP等により平坦化する。
このように形成された支持基板30Bに対して、図2(C)に示すように、支持層301Aを接合層30Aの表面に清浄化接合技術等を用いて直接接合することで、圧電単結晶基板1と支持基板30Bとを接合する(図1:S103)。
次に、図2(D)に示すように、支持基板30Bが接合された圧電単結晶基板1を加熱し、イオン注入層100を剥離層とした剥離を行う(図1:S104)。これにより、支持基板30Bに支持された圧電薄膜10が形成される。
次に、圧電薄膜10の剥離面(表面)13をCMP等により鏡面仕上げにした後、図2(E)に示すように、圧電薄膜10の剥離面に対してドライエッチング用のマスク500を設置する(図1:S105)。この際、マスク500には、図4(B)、(C)に示すような圧電デバイス毎の外溝部51が形成されるように、開口パターン501が設けられている。
次に、マスク500が設置された圧電薄膜10の剥離面13に対してドライエッチングを行う。ここで、ウェットエッチング等を用いることができるが、ドライエッチングを用いることが望ましく、ドライエッチングとしては、NLD−RIE,ICP−RIE,SWP−RIE等のプラズマエッチング法を用いる。これにより、図2(F)に示すように、圧電薄膜10が所定幅で部分的に削られてなる切断用溝50が形成される(図1:S106)。このようなエッチング法によって圧電薄膜10を削除することで、従来のブレードを用いたダイシング法を行った場合のように、圧電薄膜10の切断用溝50によって形成される外周面に対して、微少なクラックやチッピングの発生を抑制することができる。そして、このようなクラックやチッピングの発生を抑制することで、本実施形態のように、Liを含む圧電単結晶を材料としたり、スマートカット法を用いたりして形成される劈開性の高い圧電薄膜10であっても、割れや欠けの発生を効果的に抑制することができる。また、従来のブレードやレーザを用いた場合のように外周面の表面粗さが粗くなく、表面粗さRaを100nm以下にすることが可能になるので、当該外周面が劈開の起点にならない。これにより、上述のように高い劈開性を有する圧電薄膜10であっても、欠けや割れを効果的に抑制することができる。また、ドライエッチングを行うことで、異方性エッチングが可能となり、圧電薄膜10の削除する厚みに殆ど影響されることなく、切断用溝50を一定幅で形成することができる。これにより、圧電デバイス単体を形成する圧電薄膜10の寸法を精度良く形成することができる。
次に、マスク500を取り除き、図3(A)に示すように、圧電薄膜10の表面13上に、F−BAR用デバイスの励振電極となる上面電極60や、配線電極62(図3には図示せず、図4(C)参照)およびバンプパッド61等の上面電極パターンを形成する(図1:S107)。
次に、図3(B)に示すように、上面電極パターンが形成された圧電薄膜10の表面にレジスト膜70を形成し、フォトリソグラフィ技術を用いて、犠牲層40Aを除去するためのエッチング窓71をレジスト膜70に形成する(図1:S108)。
次に、エッチング窓71にエッチング液もしくはエッチングガスを導入することで、図3(C)に示すように、犠牲層40Aを除去する。これにより、単体の薄膜型圧電デバイスの下部電極20および上面電極60が形成される領域に対応する犠牲層40Aが形成された空間は、空隙部80となる(図1:S109)。そして、このような犠牲層40Aの除去を行った後、図3(C)に示すようにレジスト膜70の除去を行う。
次に、図3(D)に示すように、バンプパッド61上にバンプ90を形成する(図1:S110)。
次に、図4(A)に示すように、ブレード500を用いて、切断用溝50に沿って支持基板30Bを切断(ダイシング)する。この際、ブレード500の刃幅は切断用溝50の幅よりも狭く設定されている。さらに、ブレード500が切断中に圧電薄膜10へ接触しないよう、支持基板30Bに対するブレード500の当接位置を設定して、ブレード500で支持基板30Bを切断する。この処理により、支持基板30Bに支持された圧電薄膜10にマルチ状に形成されていた複数の圧電デバイスが、図4(B),(C)に示すように、各圧電デバイス単体の個片に分割される(図1:S111)。この際、ブレード500により支持基板30Bを切断することで、圧電薄膜10よりも厚い支持基板30Bをドライエッチングで切断するよりも高速に切断することができる。これは、ドライエッチングで圧電薄膜を予め開口しているため、容易な条件設定で切断することができるためであり、圧電薄膜と支持基板を同時にブレードで切断する場合よりも、トータルタクトとして高速にできるからである。また、ブレード500の刃幅を切断用溝50の幅よりも狭くすることで、この切断時にブレード500が圧電薄膜10の外周面に接触しない。これにより、支持基板30Bの切断時における、圧電薄膜10のクラックやチッピングの発生を、より効果的に抑制することができる。
また、上述の製造方法を用いることで、個別化された圧電デバイスを他のモジュール等に実装する場合に、ピックアップツールにより支持基板30Bを掴むようにすることができる。これにより、ピックアップツールを圧電薄膜に直接接触させることなく、実装を行うことができる。この結果、従来の方法では他のモジュールへの実装時に生じる可能性のあった破壊を防止することができる。
なお、本実施形態では、ブレード500による支持基板30Bのダイシングを行う例を示したが、レーザ光による切断を用いてもよい。この場合は、レーザ光の照射幅が切断用溝50の幅よりも小さくなるようにすれがよい。
以上のように、本実施形態の製造方法を用いることにより、劈開性の高い圧電薄膜にクラックやチッピングが発生することを抑制し、製造時における圧電デバイスの破壊を抑制できるとともに、高い歩留まりで圧電デバイスを製造することができる。特に、LN基板やLT基板のようにLiを用いる圧電薄膜は劈開性が高いため、本実施形態の製造方法が有効に作用する。また、スマートカット法を用いた圧電薄膜という観点でも、劈開性が高くなるが、本実施形態の製造方法が有効に作用し、製造時の圧電デバイスの破壊を抑制し、高い歩留まりで生産することができる。
そして、上述のような製造方法を用いることで、図4(B),(C)に示すように、圧電薄膜10の面積が支持基板30Bの面積よりも狭く、支持基板30Bの外周面によって囲まれる領域内に、圧電薄膜10の外周面が存在する構造の圧電デバイスを製造することができる。具体的には、この圧電デバイスは、支持基板30Bの外周面から切断用溝50によって形成される外溝51を介した内側に圧電薄膜10の外周面が位置する構造を備える。このような構造とすることで、側面方向から他の物体(例えば、他の圧電デバイスや電子部品)が接触しても、支持基板30Bに接触するのみで、圧電薄膜10には接触しない。これにより、劈開性が高い圧電薄膜10を用いていても、他の物体の接触による圧電薄膜10の欠けや割れを防止でき、圧電デバイスの破壊を防止することができる。
なお、上述の製造方法による圧電デバイスは、平面視した状態で圧電薄膜10が長方形となっている。すなわち、圧電薄膜10に四つの90度からなる角部が存在する。しかしながら、切断用溝の形成時に当該角部が形成されないようなエッチングを行うことで、図4(D)に示すように、角部に面取り53を形成することができる。この際、面取り53は、90度からなる角部をC面取りしたものであり、角が存在するものの90度よりも大幅に広い角度となるとともに、角部の個数が増加する。これにより、角部への応力集中が緩和され、圧電薄膜の破壊をより効果的に抑制することができる。そして、図4(D)ではC面取りする例を示したが、もちろん角部を無くして曲面状に形成してもよい。このような構造では、より一層応力集中の緩和効果が得られ、圧電薄膜の破壊を効果的に抑制することができる。
また、上述の製造方法では、ダイシングのための外溝部51と、犠牲層をエッチングするためのエッチング窓71とを、個別の工程で設ける例を示したが、一つの工程で外溝部51とエッチング窓71とを設けるようにしても良い。これにより、外溝部51を形成するための工程を省け、製造工程数を低減することができる。
1−圧電単結晶基板、10−圧電薄膜、12−圧電単結晶基板1の裏面、13−圧電薄膜の表面、20−下部電極、30A−接合層、30B−支持基板、301B−母体基板、302B−支持層、40A−犠牲層、50−切断用溝、51−外溝、53−面取り、60−上面電極、61−バンプパッド、62−配線電極、70−レジスト膜、71−エッチング窓、80−空隙部、90−バンプ、91−スルーホール電極、100−イオン注入層

Claims (10)

  1. 単体の圧電デバイスを複数同時に形成可能な面積からなる圧電薄膜を支持体で支持した状態で、前記圧電デバイスを形成する各製造工程を介した後、前記圧電薄膜を前記単体の圧電デバイス単位に分割する圧電デバイスの製造方法であって、
    前記圧電デバイス単位に分割する工程は、
    前記圧電薄膜に対してエッチングで切断用溝を形成する工程と、
    該切断用溝に沿って前記支持体を切断する工程と、からなる圧電デバイスの製造方法。
  2. 前記エッチングはドライエッチングである、請求項1に記載の圧電デバイスの製造方法。
  3. 前記支持体を切断する工程は、
    前記切断用溝の幅よりも狭い幅のブレードによる切断もしくは前記切断用溝の幅よりも狭いビーム幅からなるレーザによる切断を用いる、請求項1または請求項2に記載の圧デバイスの製造方法。
  4. 前記切断用溝を形成する工程は、
    前記圧電デバイス単位を形成する圧電薄膜の外周面に、所定角度以下からなる角部が形成されないように前記切断用溝を形成する、請求項1〜請求項3のいずれかに記載の圧電デバイスの製造方法。
  5. 前記圧電薄膜を形成する工程は、
    所定厚みの圧電基板に対して、水素もしくはヘリウムをイオン注入して剥離層を形成する工程と、
    該剥離層が形成された圧電基板を加熱することで、該剥離層を基点として前記圧電基板から前記圧電薄膜を剥離する工程と、
    を有する請求項1〜請求項4のいずれかに記載の圧電デバイスの製造方法。
  6. 所定の回路電極パターンが主面に形成された圧電薄膜を支持体で支持してなる圧電デバイスであって、
    前記圧電薄膜は、外周面が前記支持体の外周面により形成される領域よりも内側に配置されるように形成されている圧電デバイス。
  7. 前記圧電薄膜の外周面は、所定角度以下からなる角部がない形状に形成されている、請求項6に記載の圧電デバイス。
  8. 前記圧電薄膜の外周面の表面粗さRaは、100nm以下である、請求項6または請求項7に記載の圧電デバイス。
  9. 前記圧電薄膜は、
    所定厚みの圧電基板に対して、水素もしくはヘリウムをイオン注入して剥離層を形成し、該剥離層が形成された圧電基板を加熱することで、該剥離層を基点として前記圧電基板から剥離して得られる、請求項6〜請求項8のいずれかに記載の圧電デバイス。
  10. 前記圧電薄膜は、リチウムを材料に含む結晶構造体である、請求項6〜請求項9のいずれかに記載の圧電デバイス。
JP2009007585A 2009-01-16 2009-01-16 圧電デバイスの製造方法 Pending JP2010166371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009007585A JP2010166371A (ja) 2009-01-16 2009-01-16 圧電デバイスの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009007585A JP2010166371A (ja) 2009-01-16 2009-01-16 圧電デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2010166371A true JP2010166371A (ja) 2010-07-29

Family

ID=42582183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009007585A Pending JP2010166371A (ja) 2009-01-16 2009-01-16 圧電デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP2010166371A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251355A (ja) * 2012-05-31 2013-12-12 Hitachi Cable Ltd 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス
WO2015076135A1 (ja) * 2013-11-20 2015-05-28 コニカミノルタ株式会社 薄膜圧電アクチュエータおよびその製造方法
US9493124B2 (en) 2010-01-19 2016-11-15 Faurecia Innenraum Systeme Gmbh Method for manufacturing an interior trim component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2007135248A (ja) * 2001-10-26 2007-05-31 Fujitsu Ltd 圧電薄膜共振子およびフィルタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002534886A (ja) * 1998-12-30 2002-10-15 タレス 分子結合剤によってキャリヤ基板に結合された圧電材料の薄層中で案内される表面弾性波のためのデバイスおよび製造方法
JP2001060846A (ja) * 1999-06-14 2001-03-06 Matsushita Electric Ind Co Ltd 弾性表面波素子およびその製造方法ならびにそれを用いた弾性表面波デバイス
JP2003017967A (ja) * 2001-06-29 2003-01-17 Toshiba Corp 弾性表面波素子及びその製造方法
JP2007135248A (ja) * 2001-10-26 2007-05-31 Fujitsu Ltd 圧電薄膜共振子およびフィルタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9493124B2 (en) 2010-01-19 2016-11-15 Faurecia Innenraum Systeme Gmbh Method for manufacturing an interior trim component
JP2013251355A (ja) * 2012-05-31 2013-12-12 Hitachi Cable Ltd 圧電体膜素子の製造方法、圧電体膜素子、及び圧電体デバイス
WO2015076135A1 (ja) * 2013-11-20 2015-05-28 コニカミノルタ株式会社 薄膜圧電アクチュエータおよびその製造方法

Similar Documents

Publication Publication Date Title
JP3910843B2 (ja) 半導体素子分離方法及び半導体素子分離装置
US8148240B2 (en) Method of manufacturing semiconductor chips
KR100565392B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
US7041578B2 (en) Method for reducing stress concentrations on a semiconductor wafer by surface laser treatment including the backside
TWI826692B (zh) 晶圓之製造方法以及層積元件晶片之製造方法
US20060079155A1 (en) Wafer grinding method
KR20200019929A (ko) 기판을 프로세싱하는 방법
JP2006179768A (ja) 半導体チップの製造方法
JP2009111147A (ja) 半導体チップ及びその製造方法
JP2009124077A (ja) 半導体チップ及びその製造方法
CN104380437A (zh) 使用双面uv可固化胶膜的激光与等离子体蚀刻晶圆切割
JP2004259846A (ja) 基板上形成素子の分離方法
TWI719266B (zh) 中介載板的製造方法
JP4639520B2 (ja) 窒化物半導体チップの製造方法
CN107634032B (zh) 晶片及晶片制造方法
JP2016134427A (ja) 半導体ウエハおよびその製造方法
JP2010166371A (ja) 圧電デバイスの製造方法
TWI794257B (zh) 層積型元件之製造方法
CN110945628A (zh) 层叠型元件的制造方法
JP2011120062A (ja) 圧電デバイスの製造方法
JP2010135565A (ja) 半導体装置及びその製造方法
TW201921452A (zh) 層積型元件之製造方法
JP7277782B2 (ja) 半導体素子の製造方法
CN111463138A (zh) 半导体器件及其制备方法
JP2001196332A (ja) レーザ光を用いた硬質非金属膜の切断方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604