[go: up one dir, main page]

JP2010029057A - Stepping-motor controlling circuit, and analog electronic clock - Google Patents

Stepping-motor controlling circuit, and analog electronic clock Download PDF

Info

Publication number
JP2010029057A
JP2010029057A JP2009090211A JP2009090211A JP2010029057A JP 2010029057 A JP2010029057 A JP 2010029057A JP 2009090211 A JP2009090211 A JP 2009090211A JP 2009090211 A JP2009090211 A JP 2009090211A JP 2010029057 A JP2010029057 A JP 2010029057A
Authority
JP
Japan
Prior art keywords
pulse
detection
drive pulse
stepping motor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009090211A
Other languages
Japanese (ja)
Other versions
JP5363168B2 (en
Inventor
Kenji Ogasawara
健治 小笠原
Hiroyuki Masaki
広幸 政木
Akira Takakura
昭 高倉
Saburo Manaka
三郎 間中
Chikashi Motomura
京志 本村
Kazusane Sakumoto
和実 佐久本
Kazuo Kato
一雄 加藤
Takanori Hasegawa
貴則 長谷川
Kosuke Yamamoto
幸祐 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2009090211A priority Critical patent/JP5363168B2/en
Priority to SG200903955-3A priority patent/SG158029A1/en
Priority to US12/456,332 priority patent/US8111033B2/en
Priority to CH9502009A priority patent/CH699010A2/en
Priority to CN200910146872.8A priority patent/CN101610059B/en
Priority to HK10100542.1A priority patent/HK1133333B/en
Publication of JP2010029057A publication Critical patent/JP2010029057A/en
Application granted granted Critical
Publication of JP5363168B2 publication Critical patent/JP5363168B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P8/00—Arrangements for controlling dynamo-electric motors rotating step by step
    • H02P8/02—Arrangements for controlling dynamo-electric motors rotating step by step specially adapted for single-phase or bi-pole stepper motors, e.g. watch-motors, clock-motors
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
    • G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
    • G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromechanical Clocks (AREA)
  • Control Of Stepping Motors (AREA)

Abstract

【課題】 ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐこと。
【解決手段】 パルスダウンカウンタ回路１０３は所定時間計時したとき主駆動パルスＰ１をパルスダウン制御するためのパルスダウン制御信号ＤＯＷＮを出力する。回転検出回路１０９が検出した基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出期間の最初の第１検出区間Ｔ１において検出された場合、制御回路１０４はパルスダウンカウンタ回路１０３をリセットする。これにより、主駆動パルス発生回路１０５はパルスダウンカウンタ回路１０３によってパルスダウン制御されないため、不必要に主駆動パルスＰ１をパルスダウンすることが防止される。
【選択図】 図１PROBLEM TO BE SOLVED: To prevent a non-rotating state even when a driving margin is changed due to variations in a stepping motor or the like.
A pulse down counter circuit 103 outputs a pulse down control signal DOWN for performing pulse down control of a main drive pulse P1 when measuring a predetermined time. When a detection signal exceeding the reference threshold voltage Vcomp detected by the rotation detection circuit 109 is detected in the first detection period T1 of the rotation detection period, the control circuit 104 resets the pulse down counter circuit 103. As a result, the main drive pulse generation circuit 105 is not subjected to pulse down control by the pulse down counter circuit 103, so that the main drive pulse P1 is prevented from being unnecessarily pulsed down.
[Selection] Figure 1

Description

本発明は、ステッピングモータ制御回路及び前記ステッピングモータ制御回路を用いたアナログ電子時計に関する。   The present invention relates to a stepping motor control circuit and an analog electronic timepiece using the stepping motor control circuit.

従来から、ロータ収容孔及びロータの停止位置を決める位置決め部を有するステータと、前記ロータ収容孔内に配設されたロータと、コイルとを有し、前記コイルに交番信号を供給して前記ステータに磁束を発生させることによって前記ロータを回転させると共に、前記位置決め部に対応する位置に前記ロータを停止するようにしたステッピングモータがアナログ電子時計等に使用されている。   2. Description of the Related Art Conventionally, a stator having a rotor housing hole and a positioning portion for determining a stop position of the rotor, a rotor disposed in the rotor housing hole, and a coil, and supplying an alternating signal to the coil to supply the stator A stepping motor that rotates the rotor by generating a magnetic flux and stops the rotor at a position corresponding to the positioning portion is used in an analog electronic timepiece or the like.

特許文献１〜３に記載された発明のように、従来の最小エネルギで駆動させるステッピングモータ制御回路を搭載した電子時計は複数種類の駆動パルスによりステッピングモータを駆動するよう構成されている。ステッピングモータの回転状況を検出する回転検出回路の検出結果を受け、ステッピングモータが回転していない場合には、主駆動パルスをエネルギの大きい主駆動パルスに変更（パルスアップ又はランクアップと称す。）し、前記動作を駆動出来る主駆動パルスに到達するまで繰り返す。また一定時間毎に主駆動パルスをエネルギの小さい主駆動パルスに変更（パルスダウン又はランクダウンと称す。）し、過剰にパルスアップしていないかを確認する。所定の基準しきい電圧を超える誘起電圧（検出信号）を検出した時刻でステッピングモータの駆動余裕が判断出来るため、駆動余裕がないと判断した場合は、パルスダウンを禁止する。
前記駆動動作を、２つの極性の駆動パルスを用いて交互に行うことにより、低消費電力化を図りつつ安定した駆動を実現するようにしている。 As in the inventions described in Patent Documents 1 to 3, an electronic timepiece equipped with a conventional stepping motor control circuit that is driven with minimum energy is configured to drive the stepping motor with a plurality of types of driving pulses. When the detection result of the rotation detection circuit for detecting the rotation state of the stepping motor is received and the stepping motor is not rotating, the main drive pulse is changed to a main drive pulse having a large energy (referred to as pulse-up or rank-up). The operation is repeated until a main drive pulse that can be driven is reached. In addition, the main drive pulse is changed to a main drive pulse with a small energy at every predetermined time (referred to as pulse down or rank down), and it is confirmed whether the pulse is excessively increased. Since the driving margin of the stepping motor can be determined at the time when an induced voltage (detection signal) exceeding a predetermined reference threshold voltage is detected, pulse down is prohibited when it is determined that there is no driving margin.
By performing the drive operation alternately using drive pulses of two polarities, stable drive can be realized while reducing power consumption.

しかしながら、ステッピングモータのバラツキにより、一方の極性側では駆動余裕があるが他方の極性側では駆動余裕がない場合、パルスダウンの周期が駆動余裕のある極性に合ってしまうと、駆動余裕のある極性に合わせてパルスダウンを実行してしまう。この場合、次の駆動は駆動余裕がない極性とパルスダウン後の主駆動パルスの組合せとなるため非回転となってしまうという問題がある。
また、輪列負荷のバラツキにより駆動余裕がない状態が続き、まれに駆動余裕があると判断されたタイミングとパルスダウンの周期が重なった場合、次の駆動は非回転となってしまうという問題がある。 However, if there is a drive margin on one polarity side but no drive margin on the other polarity side due to variations in the stepping motor, if the pulse-down cycle matches the polarity with the drive margin, the polarity with the drive margin The pulse down is executed at the same time. In this case, there is a problem that non-rotation occurs because the next drive is a combination of a polarity with no drive margin and the main drive pulse after pulse down.
In addition, there is a problem that there is no drive margin due to variations in the train wheel load, and in the rare case where the timing at which it is determined that there is a drive margin overlaps with the pulse down period, the next drive will not rotate. is there.

特公昭６３−０１８１４８号公報Japanese Patent Publication No. 63-018148 特公昭６３−０１８１４９号公報Japanese Patent Publication No. 63-018149 特公昭５７−０１８４４０号公報Japanese Patent Publication No.57-018440

本発明は、前記問題点に鑑み成されたもので、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことを課題としている。   The present invention has been made in view of the above problems, and it is an object of the present invention to prevent a non-rotating state even when the drive margin changes due to variations in the stepping motor or the like.

本発明によれば、ステッピングモータの回転によって発生する検出信号を検出し、前記検出信号が所定の回転検出期間において所定の基準しきい電圧を超えたか否かによって、前記ステッピングモータの回転状況を検出する回転検出手段と、前記回転検出手段による検出結果に応じて、相互にエネルギの相違する複数の主駆動パルスのいずれか又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動制御する駆動制御手段とを備えて成り、前記主駆動パルスによる駆動直後からはじまる前記回転検出期間を複数の検出区間に区分し、前記駆動制御手段は、前記回転検出手段が所定検出区間において前記基準しきい電圧を超える検出信号を検出した場合に前記主駆動パルスのパルスダウンを禁止することを特徴とするステッピングモータ制御回路が提供される。
主駆動パルスによる駆動直後からはじまる回転検出期間を複数の検出区間に区分し、駆動制御手段は、回転検出手段が所定検出区間において基準しきい電圧を超える検出信号を検出した場合に主駆動パルスのパルスダウンを禁止する。 According to the present invention, a detection signal generated by the rotation of the stepping motor is detected, and the rotation state of the stepping motor is detected based on whether or not the detection signal exceeds a predetermined reference threshold voltage in a predetermined rotation detection period. The stepping motor by one of a plurality of main drive pulses having different energy from each other or a correction drive pulse having a larger energy than each of the main drive pulses in accordance with a detection result by the rotation detection unit. Drive control means for driving and controlling, the rotation detection period starting immediately after driving by the main drive pulse is divided into a plurality of detection sections, and the drive control means is configured so that the rotation detection means is in a predetermined detection section. When a detection signal exceeding the reference threshold voltage is detected, pulse down of the main drive pulse is prohibited. Stepping motor control circuit, characterized in that it is provided.
The rotation detection period starting immediately after driving by the main drive pulse is divided into a plurality of detection sections, and the drive control means detects the main drive pulse when the rotation detection means detects a detection signal exceeding the reference threshold voltage in the predetermined detection section. Disable pulse down.

前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答してステッピングモータを駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御するよう構成してもよい。   The drive control means outputs a pulse down counter circuit that outputs a pulse down control signal for pulse down control of the main drive pulse when measuring a predetermined time, and outputs a main drive pulse or a correction drive pulse corresponding to the pulse control signal. And a drive pulse generating means for pulsing down and outputting a main drive pulse in response to the pulse down control signal, a motor drive means for driving a stepping motor in response to the drive pulse from the drive pulse generating means, Based on the detection result by the rotation detection means, the stepping motor is driven by any one of a plurality of main drive pulses having different energy from each other or a correction drive pulse having a larger energy than each of the main drive pulses. The pulse control signal for controlling the motor driving means to drive the motor. The rotation detection period is divided into a first detection period immediately after driving by a main drive pulse, a second detection period after the first detection period, and the second detection period. The control means is divided into a subsequent third detection interval, and the control means resets the pulse down counter circuit when the rotation detection means detects a detection signal exceeding the reference threshold voltage in the first detection interval. The main drive pulse may be controlled not to be pulsed down.

また、前記駆動制御手段は、所定周期で主駆動パルスをパルスダウン制御するためのパルスダウン信号を出力するパルスダウン信号発生回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御するよう構成してもよい。   The drive control means outputs a pulse down signal generation circuit that outputs a pulse down signal for performing pulse down control of the main drive pulse at a predetermined cycle, and outputs a main drive pulse or a correction drive pulse corresponding to the pulse control signal. And, in response to the pulse down signal, drive pulse generating means for pulse down and outputting the main drive pulse, and in response to the drive pulse from the drive pulse generating means, from the first and second drive terminals, Based on the detection result by the rotation detecting means, the motor driving means for rotating the stepping motor by alternately supplying the first polarity driving pulse and the second polarity driving pulse different from the first polarity to each other Any of the plurality of main drive pulses with different energy, or a correction drive pulse having a larger energy than each of the main drive pulses. And a control means for outputting the pulse control signal for controlling the drive pulse generating means so as to drive the stepping motor, and the rotation detection period is a first detection immediately after the drive by the main drive pulse. The control means is divided into a second detection interval after the first detection interval and a third detection interval after the second detection interval, and the control means includes a main drive pulse having a predetermined first polarity and a second detection interval. When driven by the main drive pulse of the polarity, the drive margin of the detection result when rotated by the main drive pulse of the first polarity and the detection result of rotation driven by the main drive pulse of the second polarity It is determined whether to pulse down based on the detection result of the smaller one, and when the pulse is not down, the pulse down signal generation circuit sends the drive pulse generation means It may be configured to control so as not to output the Rusudaun signal.

また、前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、前記制御手段は、前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御するよう構成してもよい。   The drive control means includes a pulse down counter circuit that outputs a pulse down control signal for pulse down control of the main drive pulse when a predetermined time is counted, and a main drive pulse or a correction drive pulse corresponding to the pulse control signal. Driving pulse generating means for outputting and outputting a main driving pulse in response to the pulse down control signal, and first and second driving in response to the driving pulse from the driving pulse generating means Based on the detection result by the rotation detecting means, the motor driving means for rotating the stepping motor by alternately supplying the driving pulse of the first polarity and the driving pulse of the second polarity different from the first polarity from the terminal, One of the plurality of main drive pulses having energy different from each other, or energy higher than each of the main drive pulses. Control means for outputting the pulse control signal for controlling the drive pulse generating means so as to drive the stepping motor by a threshold correction drive pulse, and the rotation detection period is set immediately after driving by the main drive pulse. A first detection interval, a second detection interval after the first detection interval, and a third detection interval after the second detection interval, and the control means has the first and second polarities. When the detection result at the time of driving by the driving pulse is alternately referred to and it is determined that the detection result is that the detection signal exceeding the reference threshold voltage is detected at least in the first detection interval, the pulse down The counter circuit may be configured not to output the pulse down control signal.

また、本発明によれば、時刻針を回転駆動するステッピングモータと、前記ステッピングモータを制御するステッピングモータ制御回路とを有するアナログ電子時計において、前記ステッピングモータ制御回路として、前記いずれか一に記載のステッピングモータ制御回路を用いたことを特徴とするアナログ電子時計が提供される。   According to the present invention, in the analog electronic timepiece having a stepping motor that rotationally drives the time hand and a stepping motor control circuit that controls the stepping motor, the stepping motor control circuit according to any one of the above An analog electronic timepiece using a stepping motor control circuit is provided.

本発明に係るステッピングモータ制御回路によれば、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、本発明に係るアナログ電子時計によれば、ステッピングモータのバラツキ等によって駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になり、正確な計時動作を行うことが可能になる。 According to the stepping motor control circuit of the present invention, it is possible to prevent a non-rotating state even when the driving margin changes due to variations in the stepping motor or the like.
Further, according to the analog electronic timepiece according to the invention, it is possible to prevent a non-rotating state even when the driving margin is changed due to variations in the stepping motor or the like, and it is possible to perform an accurate timing operation. Become.

本発明の実施の形態に係るアナログ電子時計のブロック図である。1 is a block diagram of an analog electronic timepiece according to an embodiment of the present invention. 本発明の各実施の形態に係るアナログ電子時計に使用するステッピングモータの構成図である。It is a block diagram of the stepping motor used for the analog electronic timepiece which concerns on each embodiment of this invention. 本発明の各実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。FIG. 5 is a timing diagram for explaining the operation of the stepping motor control circuit and the analog electronic timepiece according to each embodiment of the invention. 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。FIG. 6 is a timing diagram for explaining the operation of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the invention. 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。FIG. 6 is a timing diagram for explaining the operation of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the invention. 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。FIG. 6 is a timing diagram for explaining the operation of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the invention. 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。FIG. 6 is a timing diagram for explaining the operation of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the invention. 本発明の各実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明する判定チャートである。It is a determination chart explaining operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on each embodiment of this invention. 本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on embodiment of this invention. 本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention.

本発明の更に他の実施の形態に係るアナログ電子時計のブロック図である。It is a block diagram of an analog electronic timepiece according to still another embodiment of the present invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention.

本発明の更に他の実施の形態に係るアナログ電子時計のブロック図である。It is a block diagram of an analog electronic timepiece according to still another embodiment of the present invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を説明するためのタイミング図である。It is a timing diagram for demonstrating operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention. 本発明の更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。It is a flowchart which shows the operation | movement of the stepping motor control circuit and analog electronic timepiece which concern on other embodiment of this invention.

図１は、本発明の実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図１において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時すると主駆動パルスをパルスダウンするためのパルスダウン制御信号を出力すると共に制御回路１０４からのリセット信号及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答して計数値をリセットした後に再び計時動作を開始するパルスダウンカウンタ回路１０３、制御回路１０４からの制御信号に基づいてモータ回転駆動用の主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルス及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。 FIG. 1 is a block diagram of an analog electronic timepiece using a stepping motor control circuit according to an embodiment of the present invention, and shows an example of an analog electronic wristwatch.
In FIG. 1, an analog electronic timepiece includes an oscillation circuit 101 that generates a signal of a predetermined frequency, a frequency dividing circuit 102 that divides the signal generated by the oscillation circuit 101 and generates a clock signal that serves as a time reference, and an electronic timepiece. A control circuit 104 that performs control such as control of each electronic circuit element that is configured and drive pulse change control, and a pulse down control signal for pulse-down of the main drive pulse when the clock signal from the frequency divider circuit 102 is timed for a predetermined time Control from the pulse down counter circuit 103 and the control circuit 104, which outputs and resets the count value in response to the reset signal from the control circuit 104 and the correction drive pulse from the correction drive pulse generation circuit 106, and starts the clocking operation again. Main drive pulse generation circuit 105 for selecting and outputting main drive pulse P1 for motor rotation drive based on the signal, control Correction drive pulse generation circuit 106 that outputs a correction drive pulse P2 for motor rotation drive based on a control signal from path 104, main drive pulse from main drive pulse generation circuit 105, and correction drive from correction drive pulse generation circuit 106 A motor driver circuit 107 that rotationally drives the stepping motor 108 in response to a pulse, a stepping motor 108, an analog display unit 110 that has a time hand for displaying time and is rotated by the stepping motor 108, and according to the rotation of the stepping motor 108 A rotation detection circuit 109 that detects a detection signal corresponding to the induced voltage in a predetermined rotation detection period is provided.

また、制御回路１０４は、一定条件の下でパルスダウンカウンタ回路１０３をリセットしてカウント動作を初期値から再スタートさせるリセット機能や、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と当該検出信号を検出した検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。尚、後述するように、ステッピングモータ１０８が回転したか否かを検出する回転検出期間は３つの検出区間に区分している。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しない。 In addition, the control circuit 104 resets the pulse down counter circuit 103 under a certain condition and restarts the count operation from the initial value, or a detection signal indicating that the stepping motor 108 has rotated. It also has a function as a detection interval discriminating circuit that compares the detection time and the detection interval in which the detection signal is detected to determine in which detection interval the detection signal is detected. As will be described later, the rotation detection period for detecting whether or not the stepping motor 108 has rotated is divided into three detection sections.
The rotation detection circuit 109 has the same configuration as the rotation detection circuit described in Patent Document 1, and the rotor of the stepping motor 108 moves at a certain speed or more as in the case where the stepping motor 108 rotates. In such a case, a detection signal corresponding to an induced voltage exceeding a predetermined reference threshold voltage Vcomp is detected, and the rotor of the stepping motor 108 does not move above a certain speed, such as when the stepping motor 108 does not rotate. Does not detect a detection signal exceeding the reference threshold voltage Vcomp.

尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウンカウンタ回路１０３、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。   The oscillation circuit 101 and the frequency dividing circuit 102 constitute signal generating means, and the analog display unit 110 constitutes time display means. The rotation detection circuit 109 constitutes rotation detection means, and the control circuit 104 constitutes control means. The main drive pulse generation circuit 105 and the correction drive pulse generation circuit 106 constitute drive pulse generation means. The motor driver circuit 107 constitutes motor driving means. The oscillation circuit 101, the frequency dividing circuit 102, the pulse down counter circuit 103, the control circuit 104, the main drive pulse generation circuit 105, the correction drive pulse generation circuit 106, and the motor driver circuit 107 constitute drive control means.

図２は、本発明の各実施の形態に使用するステッピングモータの構成図であり、後述する全実施の形態に共通するステッピングモータの構成図で、アナログ電子時計で一般に用いられている時計用ステッピングモータの例を示している。
図２において、ステッピングモータ１０８は、ロータ収容用貫通孔２０３を有するステータ２０１、ロータ収容用貫通孔２０３に回転可能に配設されたロータ２０２、ステータ２０１と接合された磁心２０８、磁心２０８に巻回されたコイル２０９を備えている。ステッピングモータ１０８をアナログ電子時計に用いる場合には、ステータ２０１及び磁心２０８はネジ（図示せず）によって地板（図示せず）に固定され、互いに接合される。コイル２０９は、第１端子ＯＵＴ１、第２端子ＯＵＴ２を有している。
ロータ２０２は、２極（Ｓ極及びＮ極）に着磁されている。磁性材料によって形成されたステータ２０１の外端部には、ロータ収容用貫通孔２０３を挟んで対向する位置に複数（本実施の形態では２個）の切り欠き部（外ノッチ）２０６、２０７が設けられている。各外ノッチ２０６、２０７とロータ収容用貫通孔２０３間には可飽和部２１０、２１１が設けられている。 FIG. 2 is a configuration diagram of a stepping motor used in each embodiment of the present invention, and is a configuration diagram of a stepping motor common to all the embodiments described later, and is a stepping motor for a timepiece generally used in an analog electronic timepiece. An example of a motor is shown.
In FIG. 2, a stepping motor 108 is wound around a stator 201 having a rotor accommodating through hole 203, a rotor 202 rotatably disposed in the rotor accommodating through hole 203, a magnetic core 208 joined to the stator 201, and a magnetic core 208. A rotated coil 209 is provided. When the stepping motor 108 is used in an analog electronic timepiece, the stator 201 and the magnetic core 208 are fixed to a base plate (not shown) with screws (not shown) and joined to each other. The coil 209 has a first terminal OUT1 and a second terminal OUT2.
The rotor 202 is magnetized to two poles (S pole and N pole). A plurality of (two in this embodiment) notch portions (outer notches) 206 and 207 are provided at positions facing each other across the rotor accommodating through hole 203 at the outer end portion of the stator 201 formed of a magnetic material. Is provided. Saturable portions 210 and 211 are provided between the outer notches 206 and 207 and the rotor accommodating through hole 203.

可飽和部２１０、２１１は、ロータ２０２の磁束によっては磁気飽和せず、コイル２０９が励磁されたときに磁気飽和して磁気抵抗が大きくなるように構成されている。ロータ収容用貫通孔２０３は、輪郭が円形の貫通孔の対向部分に複数（本実施の形態では２つ）の半月状の切り欠き部（内ノッチ）２０４、２０５を一体形成した円孔形状に構成されている。
切り欠き部２０４、２０５は、ロータ２０２の停止位置を決めるための位置決め部を構成している。コイル２０９が励磁されていない状態では、ロータ２０２は、図２に示すように前記位置決め部に対応する位置、換言すれば、ロータ２０２の磁極軸Ａが、切り欠き部２０４、２０５を結ぶ線分と直交するような位置（角度θ0位置）に安定して停止している。ロータ２０２の回転軸（回転中心）を中心とするＸＹ座標空間を４つの象限（第１象限Ｉ〜第４象限ＩＶに区分している。 The saturable portions 210 and 211 are configured not to be magnetically saturated by the magnetic flux of the rotor 202 but to be magnetically saturated when the coil 209 is excited to increase the magnetic resistance. The through hole 203 for accommodating the rotor has a circular hole shape in which a plurality of (two in the present embodiment) half-moon-shaped notches (inner notches) 204 and 205 are integrally formed at the opposing portion of the through hole having a circular outline. It is configured.
The notches 204 and 205 constitute a positioning part for determining the stop position of the rotor 202. In a state where the coil 209 is not excited, the rotor 202 has a position corresponding to the positioning portion as shown in FIG. 2, in other words, a line segment connecting the notches 204 and 205 with the magnetic pole axis A of the rotor 202. Is stably stopped at a position (angle θ0 position) perpendicular to the angle. An XY coordinate space centered on the rotation axis (rotation center) of the rotor 202 is divided into four quadrants (first quadrant I to fourth quadrant IV).

いま、モータドライバ回路１０７から一方の極性の矩形波の駆動パルスをコイル２０９の端子ＯＵＴ１、ＯＵＴ２間に供給して（例えば、第１端子ＯＵＴ１側を正極、第２端子ＯＵＴ２側を負極）、図２の矢印方向に電流ｉを流すと、ステータ２０１には破線矢印方向に磁束が発生する。これにより、可飽和部２１０、２１１が飽和して磁気抵抗が大きくなり、その後、ステータ２０１に生じた磁極とロータ２０２の磁極との相互作用によって、ロータ２０２は図２の矢印方向に１８０度回転し、磁極軸Ａが角度θ1位置で安定的に停止する。尚、ステッピングモータ１０８を回転駆動することによって通常動作（本実施の形態ではアナログ電子時計であるため運針動作）を行わせるための回転方向（図２では反時計回り方向）を正方向とし、その逆（時計回り方向）を逆方向としている。   Now, a rectangular-wave drive pulse of one polarity is supplied from the motor driver circuit 107 between the terminals OUT1 and OUT2 of the coil 209 (for example, the first terminal OUT1 side is positive and the second terminal OUT2 side is negative). When a current i flows in the direction of the arrow 2, a magnetic flux is generated in the stator 201 in the direction of the broken line arrow. As a result, the saturable portions 210 and 211 are saturated and the magnetic resistance is increased, and then the rotor 202 rotates 180 degrees in the direction of the arrow in FIG. 2 due to the interaction between the magnetic pole generated in the stator 201 and the magnetic pole of the rotor 202. Then, the magnetic pole axis A stops stably at the angle θ1 position. The rotation direction (counterclockwise direction in FIG. 2) for normal operation (in this embodiment, since it is an analog electronic timepiece) by rotating the stepping motor 108 is the positive direction. The reverse (clockwise direction) is the reverse direction.

次に、モータドライバ回路１０７から、逆極性の駆動パルスをコイル２０９の端子ＯＵＴ１、ＯＵＴ２に供給して（前記駆動とは逆極性となるように、第１端子ＯＵＴ１側を負極、第２端子ＯＵＴ２側を正極）、図２の反矢印方向に電流を流すと、ステータ２０１には反破線矢印方向に磁束が発生する。これにより、可飽和部２１０、２１１が先ず飽和し、その後、ステータ２０１に生じた磁極とロータ２０２の磁極との相互作用によって、ロータ２０２は前記と同一方向に１８０度回転し、磁極軸Ａが角度θ0位置で安定的に停止する。   Next, a drive pulse having a reverse polarity is supplied from the motor driver circuit 107 to the terminals OUT1 and OUT2 of the coil 209 (the first terminal OUT1 side is connected to the negative electrode and the second terminal OUT2 is set to have a reverse polarity to the drive). When a current is passed in the opposite arrow direction in FIG. 2, a magnetic flux is generated in the stator 201 in the opposite arrow direction. As a result, the saturable portions 210 and 211 are first saturated, and then the rotor 202 rotates 180 degrees in the same direction as described above due to the interaction between the magnetic poles generated in the stator 201 and the magnetic poles of the rotor 202, and the magnetic pole axis A Stops stably at the angle θ0 position.

以後、このように、コイル２０９に対して極性の異なる信号（交番信号）を供給することによって、前記動作が繰り返し行われて、ロータ２０２を１８０度ずつ矢印方向に連続的に回転させることができるように構成されている。
尚、本実施の形態では、駆動パルスとして、後述するように、相互にエネルギの異なる複数の主駆動パルスＰ１０〜Ｐ１ｍ及び補正駆動パルスＰ２を用いている。主駆動パルスＰ１ｎのランクｎは最小値０から最大値ｍまで複数のランクを持ち、ｎの値が大きいほどパルスのエネルギが大きくなるように構成されている。補正駆動パルスＰ２は過大負荷を回転駆動できるような大エネルギパルスであり、そのエネルギは主駆動パルスＰ１よりも１０倍程度大きく構成されている。即ち、各駆動パルスＰ１０、Ｐ１ｎ、Ｐ１ｍ、Ｐ２は、各パルス幅がＰ１０＜Ｐ１ｎ＜Ｐ１ｍ＜Ｐ２となるように構成されている。主駆動パルスＰ１は、櫛歯状の主駆動パルスを使用しており、パルス幅は一定にしてデューティ比を変えることにより駆動エネルギを変えるようにしている。 Thereafter, by supplying signals with different polarities (alternating signals) to the coil 209 in this way, the above operation is repeated, and the rotor 202 can be continuously rotated 180 degrees in the direction of the arrow. It is configured as follows.
In the present embodiment, as described later, a plurality of main drive pulses P10 to P1m and correction drive pulses P2 having different energy are used as drive pulses. The rank n of the main drive pulse P1n has a plurality of ranks from the minimum value 0 to the maximum value m, and the energy of the pulse increases as the value of n increases. The correction drive pulse P2 is a large energy pulse that can rotationally drive an excessive load, and its energy is configured to be about 10 times larger than the main drive pulse P1. That is, the drive pulses P10, P1n, P1m, and P2 are configured such that the pulse widths satisfy P10 <P1n <P1m <P2. The main drive pulse P1 uses a comb-like main drive pulse, and the drive energy is changed by changing the duty ratio while keeping the pulse width constant.

図３は、本発明の実施の形態において、ステッピングモータ１０８の駆動タイミング、回転検出タイミング及び使用する駆動パルスの種類を示すタイミング図であり、後述する全実施の形態に共通するタイミング図で、主駆動パルスＰ１及び補正駆動パルスＰ２によってステッピングモータ１０８を駆動した場合のタイミング図である。
主駆動パルスＰ１によって駆動する駆動期間Ｐ１の直後にステッピングモータ１０８が回転したか否かを検出する回転検出期間が設けられている。回転検出期間は、主駆動パルスＰ１による駆動直後の所定時間を第１検出区間Ｔ１、第１検出区間Ｔ１よりも後の所定時間を第２検出区間Ｔ２、第２検出区間よりも後の所定時間を第３検出区間Ｔ３としている。 FIG. 3 is a timing chart showing the drive timing of the stepping motor 108, the rotation detection timing, and the type of drive pulse used in the embodiment of the present invention, and is a timing chart common to all the embodiments described later. FIG. 10 is a timing chart when the stepping motor is driven by the drive pulse P1 and the correction drive pulse P2.
A rotation detection period for detecting whether or not the stepping motor 108 has rotated immediately after the drive period P1 driven by the main drive pulse P1 is provided. In the rotation detection period, a predetermined time immediately after driving by the main drive pulse P1 is a first detection interval T1, a predetermined time after the first detection interval T1 is a second detection interval T2, and a predetermined time after the second detection interval. Is the third detection interval T3.

このように、主駆動パルスＰ１による駆動直後から始まる回転検出期間全体を複数の検出区間（本実施の形態では３つの検出区間Ｔ１〜Ｔ３）に区分している。Ｐ１は主駆動パルスを表すと共に、主駆動パルスＰ１によって駆動する駆動期間を表している。前記各検出区間Ｔ１〜Ｔ３は同一極性の１つの主駆動パルスＰ１によって駆動したときの検出区間である。また、各検出区間Ｔ１〜Ｔ３の長さは、例えば、第２検出区間Ｔ２＜第１検出区間Ｔ１≦第３検出区間Ｔ３の関係が成立するように設定してもよい。本実施の形態では、検出信号ＶＲｓを検出しない期間であるマスク区間は設けていない。
尚、「主駆動パルスＰ１による駆動直後」とは、実質的に回転検出することが可能になった時点で直ちにという意味であり、主駆動パルスＰ１による駆動終了後に回転検出を行うためのサンプリング処理が不可能なサンプリング周期（例えば約０．９ｍｓｅｃ）内の所定時間を経過して回転検出が可能になった時点や、主駆動パルスＰ１の駆動終了自体によって生じる誘起電圧が回転検出に影響する所定時間を経過した時点を意味している。 As described above, the entire rotation detection period starting immediately after driving by the main drive pulse P1 is divided into a plurality of detection sections (three detection sections T1 to T3 in the present embodiment). P1 represents a main drive pulse and a drive period driven by the main drive pulse P1. Each of the detection sections T1 to T3 is a detection section when driven by one main drive pulse P1 having the same polarity. Further, the lengths of the detection sections T1 to T3 may be set so that, for example, the relationship of the second detection section T2 <the first detection section T1 ≦ the third detection section T3 is established. In the present embodiment, there is no mask section that is a period in which the detection signal VRs is not detected.
Note that “immediately after driving with the main drive pulse P1” means immediately when rotation can be substantially detected, and sampling processing for detecting rotation after the end of driving with the main drive pulse P1. The time when rotation detection becomes possible after a predetermined time within a sampling period (for example, about 0.9 msec) that cannot be performed, or the induced voltage generated by the end of driving of the main drive pulse P1 affects the rotation detection. It means the point in time.

図２に示したようにロータ２０２を中心として、その回転によってロータ２０２の主磁極Ａが位置するＸＹ座標空間を第１象限Ｉ〜第４象限ＩＶに区分した場合、第１検出区間Ｔ１〜第３検出区間Ｔ３は次のように表すことができる。
即ち、通常負荷の状態において、第１検出区間Ｔ１はロータ２０２を中心とする空間の第３象限ＩＩＩにおいてロータ２０２の最初の正方向回転状況を判定する検出区間及び最初の逆方向回転状況を判定する検出区間、第２検出区間Ｔ２は第３象限ＩＩＩにおいてロータ２０２の最初の逆方向回転状況を判定する検出区間、第３検出区間Ｔ３は第３象限ＩＩＩにおいてロータ２０２の最初の逆方向回転後の回転状況を判定する検出区間である。ここで、通常負荷とは通常時に駆動される負荷を意味しており、本実施の形態では、時刻針を駆動する場合の負荷を通常負荷としている。 As shown in FIG. 2, when the XY coordinate space where the main magnetic pole A of the rotor 202 is located by the rotation of the rotor 202 is divided into the first quadrant I to the fourth quadrant IV as shown in FIG. The three detection intervals T3 can be expressed as follows.
That is, in the normal load state, the first detection section T1 determines the first forward rotation situation of the rotor 202 in the third quadrant III of the space centered on the rotor 202 and the first reverse rotation situation. The second detection interval T2 is a detection interval for determining the first reverse rotation state of the rotor 202 in the third quadrant III, and the third detection interval T3 is after the first reverse rotation of the rotor 202 in the third quadrant III. This is a detection section for determining the rotation state of Here, the normal load means a load that is driven at a normal time. In the present embodiment, the load when driving the time hand is a normal load.

制御回路１０４の制御によって主駆動パルス発生回路１０５から主駆動パルスＰ１を出力し、モータドライバ回路１０７によりステッピングモータ１０８を回転駆動する。この場合、いずれの検出区間Ｔ１〜Ｔ３においても所定の基準しきい電圧Ｖｃｏｍｐを超える誘起電圧の検出信号が回転検出回路１０９によって検出されないときには、制御回路１０４の制御によって補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力し、モータドライバ回路１０７によりステッピングモータ１０８を強制的に回転駆動した後、制動パルスＰＲによって制動する。   Under the control of the control circuit 104, the main drive pulse generation circuit 105 outputs the main drive pulse P1, and the motor driver circuit 107 drives the stepping motor 108 to rotate. In this case, when the detection signal of the induced voltage exceeding the predetermined reference threshold voltage Vcomp is not detected by the rotation detection circuit 109 in any of the detection sections T1 to T3, the correction drive pulse generation circuit 106 corrects it by the control of the control circuit 104. The driving pulse P2 is output, and the motor driver circuit 107 forcibly drives the stepping motor 108 to rotate, and then brakes with the braking pulse PR.

図４は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。この場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグＫＫＴ１〜第３検出区間フラグＫＫＴ３のうち、第２検出区間フラグＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされ、パルスダウンカウンタ回路１０３から回転検出期間経過後にパルスダウン制御信号ＤＯＷＮが主駆動パルス発生回路１０５に出力される。主駆動パルス発生回路１０５は、パルスダウン制御信号ＤＯＷＮに応答して主駆動パルスＰ１を１ランク少ない駆動エネルギの主駆動パルスに変更（パルスダウン又はランクダウンと称す。）する。   FIG. 4 shows a case where the detection signal exceeding the reference threshold voltage Vcomp is detected by the rotation detection circuit 109 in the second detection section T2 when the stepping motor 108 is driven by the main drive pulse P1 in the present embodiment. It is an example. In this case, the timing at which the second detection section flag KKT2 is synchronized with the detection signal among the first detection section flags KKT1 to KKT3 corresponding to the first detection section T1 to the third detection section T3 of the control circuit 104. The pulse down control signal DOWN is output from the pulse down counter circuit 103 to the main drive pulse generation circuit 105 after the rotation detection period has elapsed. The main drive pulse generation circuit 105 changes the main drive pulse P1 to a main drive pulse having a drive energy that is one rank less in response to the pulse down control signal DOWN (referred to as pulse down or rank down).

図５は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第１検出区間フラグＫＫＴ１、第２検出区間フラグＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。制御回路１０４は、回転したことを示す検出信号を第１検出区間Ｔ１において検出した場合には他の検出区間Ｔ２、Ｔ３における状況に関係なくパルスダウンカウンタ回路１０３をリセットするため、第１検出区間フラグＫＫＴ１をセットすると同時にパルスダウンカウンタ回路１０３をリセットする。このように、第１検出区間フラグＫＫＴ１を用いてパルスダウンカウンタ回路１０３をリセットする。即ち、制御回路１０４は、第１検出区間フラグＫＫＴ１に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ１０３は、第１検出区間フラグＫＫＴ１が高レベルの間リセット動作を継続し、第１検出区間フラグＫＫＴ１が低レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。 FIG. 5 shows that in the present embodiment, when the stepping motor 108 is driven by the main drive pulse P1, a detection signal exceeding the reference threshold voltage Vcomp is detected in the rotation detection circuit 109 in the first detection section T1 and the second detection section T2. It is an example when it detects by.
In this case, the first detection interval flag KKT1 and the second detection interval flag KKT2 of the control circuit 104 are set at timings synchronized with the detection signals in the first detection interval T1 and the second detection interval T2, respectively. The control circuit 104 resets the pulse down counter circuit 103 regardless of the situation in the other detection intervals T2 and T3 when the detection signal indicating that the rotation has been detected in the first detection interval T1, the first detection interval At the same time as setting the flag KKT1, the pulse down counter circuit 103 is reset. In this way, the pulse down counter circuit 103 is reset using the first detection interval flag KKT1. That is, the control circuit 104 resets the pulse down counter circuit 103 at a timing synchronized with the first detection interval flag KKT1. In the present embodiment, the pulse down counter 103 continues the reset operation while the first detection interval flag KKT1 is at the high level, stops the reset operation when the first detection interval flag KKT1 becomes the low level, and again returns to the initial value. The counting operation starts. Thereby, since the pulse down control signal DOWN is not output from the pulse down counter circuit 103, the main drive pulse P1 is not pulsed down.

図６は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第３検出区間フラグＫＫＴ３が第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１検出区間Ｔ１から第３検出区間Ｔ３に全ての状況が判定できるため、第３検出区間フラグＫＫＴ３を用いてパルスダウンカウンタ回路１０３をリセットする。即ち、制御回路１０４は、第３検出区間フラグＫＫＴ３に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ１０３は、第３検出区間フラグＫＫＴ３が高レベルの間リセット動作を継続し、第３検出区間フラグＫＫＴ３が低レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。 FIG. 6 shows a case where the detection signal exceeding the reference threshold voltage Vcomp is detected by the rotation detection circuit 109 in the third detection section T3 when the stepping motor 108 is driven by the main drive pulse P1 in the present embodiment. It is an example.
In this case, the third detection interval flag KKT3 of the control circuit 104 is set at a timing synchronized with the detection signal in the third detection interval T3. Since all the situations can be determined from the first detection interval T1 to the third detection interval T3, the control circuit 104 resets the pulse down counter circuit 103 using the third detection interval flag KKT3. That is, the control circuit 104 resets the pulse down counter circuit 103 at a timing synchronized with the third detection interval flag KKT3. In the present embodiment, the pulse down counter 103 continues the reset operation while the third detection section flag KKT3 is at a high level, stops the reset operation when the third detection section flag KKT3 is at a low level, and again returns to the initial value. The counting operation starts. Thereby, since the pulse down control signal DOWN is not output from the pulse down counter 103, the main drive pulse P1 is not pulsed down.

図７は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ１〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合の例である。
この場合、制御回路１０４では第１検出区間フラグＫＫＴ１〜第３検出区間ＫＫＴ３はセットされない。
制御回路１０４は、回転検出期間の第１検出区間Ｔ１〜第３検出区間Ｔ３のいずれにおいも基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合には非回転と判定して、回転検出期間経過後に、補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力するように制御する。これにより、補正駆動パルス発生回路１０６は補正駆動パルスＰ２を出力し、モータドライバ回路１０７が補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。 FIG. 7 shows that, in this embodiment, when the stepping motor 108 is driven by the main drive pulse P1, the reference threshold voltage Vcomp is exceeded in any of the first detection period T1 to the third detection period T3 of the rotation detection period. This is an example where the detection signal is not detected by the rotation detection circuit 109.
In this case, the control circuit 104 does not set the first detection interval flag KKT1 to the third detection interval KKT3.
The control circuit 104 determines that the rotation does not rotate when the rotation detection circuit 109 does not detect a detection signal exceeding the reference threshold voltage Vcomp in any of the first detection period T1 to the third detection period T3 of the rotation detection period. Then, after the rotation detection period has elapsed, control is performed so that the correction drive pulse generation circuit 106 outputs the correction drive pulse P2. Thereby, the correction drive pulse generation circuit 106 outputs the correction drive pulse P2, and the motor driver circuit 107 rotationally drives the stepping motor 108 with the correction drive pulse P2.

同時に、補正駆動パルス発生回路１０６は、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３をリセットする。即ち、補正駆動パルス発生回路１０６は補正駆動パルスＰ２に同期するタイミングでパルスダウンカウンタ回路１０３をリセットする。本実施の形態では、パルスダウンカウンタ回路１０３は、補正駆動パルスＰ２が低レベルの間リセット動作を継続し、補正駆動パルスＰ２が高レベルになるとリセット動作を停止して、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、破線で示すように回転検出期間経過後に続く補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスダウンしない。
また、制御回路１０４は、補正駆動パルスＰ２による駆動に同期して主駆動パルスＰ１を１ランクパルスアップするようにパルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスＰ１を駆動エネルギが１ランク大きい主駆動パルスＰ１に変更（パルスアップ又はランクアップと称す。）し、次回の駆動はパルスアップした主駆動パルスＰ１によって行う。 At the same time, the correction drive pulse generation circuit 106 resets the pulse down counter circuit 103 with the correction drive pulse P2. That is, the correction drive pulse generation circuit 106 resets the pulse down counter circuit 103 at a timing synchronized with the correction drive pulse P2. In the present embodiment, the pulse down counter circuit 103 continues the reset operation while the correction drive pulse P2 is at a low level, stops the reset operation when the correction drive pulse P2 is at a high level, and starts counting again from the initial value. To start. As a result, the pulse down counter 103 does not output the pulse down control signal DOWN that should be output after the correction drive pulse P2 drive period following the rotation detection period, as indicated by the broken line. Does not pulse down the main drive pulse P1.
Further, the control circuit 104 outputs a pulse-up control signal UP to the main drive pulse generation circuit 105 so as to increase the main drive pulse P1 by one rank in synchronization with the drive by the correction drive pulse P2. As a result, the main drive pulse generation circuit 105 changes the main drive pulse P1 to the main drive pulse P1 whose drive energy is one rank higher (referred to as pulse-up or rank-up), and the next drive is pulse-up main drive pulse P1. Do by.

回転駆動期間や回転検出期間とステッピングモータ１０８の回転動作との関係を図２に沿って説明すると、主駆動パルスＰ１によって駆動する領域をＰ１とすると、領域ａで生じた誘起電圧に対応する検出信号は第１検出区間Ｔ１において検出され、領域ｃで発生した検出信号は検出区間Ｔ２、Ｔ３において検出され（第３検出区間Ｔ３よりも第２検出区間Ｔ２において検出された方が駆動エネルギの余裕が大きい。）、領域ｂで発生した検出信号は検出区間Ｔ１、Ｔ２にまたがって逆極性で検出される。
即ち、検出信号は、駆動パルスが切れた後のロータ２０２の自由振動によって発生するため、第１検出区間Ｔ１に誘起される検出信号の発生するタイミングは、余力のない回転駆動（ほとんど停止）からある程度の駆動余裕のある領域に限られ、十分に回転力がある場合には発生しない特徴がある（図２の領域ａがそれにあたる）。 The relationship between the rotation drive period and the rotation detection period and the rotation operation of the stepping motor 108 will be described with reference to FIG. 2. If the region driven by the main drive pulse P1 is P1, detection corresponding to the induced voltage generated in the region a. The signal is detected in the first detection interval T1, and the detection signal generated in the region c is detected in the detection intervals T2 and T3 (the drive energy margin is detected in the second detection interval T2 rather than in the third detection interval T3). The detection signal generated in the region b is detected with the reverse polarity across the detection sections T1 and T2.
That is, since the detection signal is generated by free vibration of the rotor 202 after the drive pulse is cut off, the detection signal generated in the first detection section T1 is generated from the rotational drive with almost no power (almost stopped). It is limited to a region having a certain driving margin and does not occur when there is a sufficient rotational force (region a in FIG. 2 corresponds to it).

駆動余力の十分ある場合は、領域ｂで駆動パルスが切れるため誘起電圧は逆位相に出力される。また、ロータの運動により第１検出区間Ｔ１における検出信号の高さは駆動余力の減少に反比例する。駆動余裕の程度を判別することができる。
本実施の形態ではこのような特徴を捉え、第１検出区間Ｔ１に基準電圧を超えた検出信号が発生した場合、回転余力が減少してきたと判別し、パルスダウンカウンタ回路１０３をパルスダウンせずに維持することで、エネルギの小さな駆動パルスに変更しないようにしている。 When there is sufficient driving capacity, the driving pulse is cut off in the region b, so that the induced voltage is output in the opposite phase. Further, the height of the detection signal in the first detection section T1 is inversely proportional to the decrease in the drive remaining power due to the movement of the rotor. The degree of driving margin can be determined.
In the present embodiment, such a feature is captured, and when a detection signal exceeding the reference voltage is generated in the first detection section T1, it is determined that the rotation remaining power has decreased, and the pulse down counter circuit 103 is not pulsed down. By maintaining, the drive pulse is not changed to a low energy drive pulse.

図８は、本発明の実施の形態におけるパルス制御動作をまとめて示した判定チャートで、後述する各実施の形態に共通する判定チャートである。
図８において、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号（誘起信号）ＶＲｓを検出した場合を判定値「１」、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出できなかった場合を判定値「０」、判定値が「１」でも「０」でもよい場合を判定値「１／０」と表し、回転状況を表すパターンを（第１検出区間Ｔ１の判定値，第２検出区間の判定値，第３検出区間の判定値）として表している。 FIG. 8 is a determination chart collectively showing the pulse control operations in the embodiment of the present invention, and is a determination chart common to the embodiments described later.
In FIG. 8, when the rotation detection circuit 109 detects a detection signal (induced signal) VRs exceeding the reference threshold voltage Vcomp, the determination value is “1”, and the rotation detection circuit 109 detects a detection signal exceeding the reference threshold voltage Vcomp. The case where the determination could not be made is represented by a determination value “0”, the case where the determination value may be “1” or “0” is represented by a determination value “1/0”, , Determination value of the second detection interval, determination value of the third detection interval).

本実施の形態では前記動作に加えて、図８の判定チャートに示すように基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクダウンする。
また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（即ち、少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。 In the present embodiment, in addition to the above operation, as shown in the determination chart of FIG. 8, the detection signal exceeding the reference threshold voltage Vcomp is only in the second detection interval T2, or the second detection interval T2 and the third detection interval T3. If the rotation is detected only in the rotation, it is determined that the rotation has sufficient drive energy, and the main drive pulse P1 is lowered by one rank.
Further, when a detection signal exceeding the reference threshold voltage Vcomp is detected in all of the detection intervals T1 to T3, or only in the first detection interval T1 and the second detection interval T2 (that is, at least the detection intervals T1 and T2), It is determined that the rotation is not enough to reduce the drive energy, and the current state is maintained without changing the main drive pulse P1.

また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、主駆動パルスＰ１を１ランクアップする。
更にまた、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、少なくとも第１検出区間Ｔ１において、基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、制御回路１０４又は補正駆動パルス発生回路１０６がパルスダウンカウンタ回路１０３をリセットする。 Further, when a detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1 and the third detection section T3 or only in the third detection section T3, it is determined that the drive energy is the last rotation, The drive pulse P1 is increased by one rank.
Furthermore, if a detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1, or if it is not detected in any of the detection sections T1 to T3, it is determined as non-rotation and correction driving is performed. After being driven by the pulse P2, the main drive pulse P1 is increased by one rank.
As described above, the control circuit 104 or the correction drive pulse generation circuit 106 does not reduce the rank when the detection signal exceeding the reference threshold voltage Vcomp is detected at least in the first detection section T1. To reset.

前記動作をステッピングモータ１０８の負荷の状態との関係で説明すると、通常負荷の場合には、回転状況を表すパターン（０，１，０）が得られる。制御回路１０４は通常負荷の場合には駆動エネルギが過大（余裕回転）と判定して、主駆動パルスＰ１の駆動エネルギをランクダウンするようにパルス制御を行う。
また、通常負荷の状態から極小の負荷が増加した状態（負荷増分極小の状態）においては、図２の領域ａで生じた検出信号は第１区間Ｔ１において検出され、領域ｂで生じた検出信号は第１区間Ｔ１及び第２区間Ｔ２において検出され、領域ｃで生じた検出信号は第２区間Ｔ２及び第３区間Ｔ３において検出される。この場合、パターン（０，１，１）が検出され、制御回路１０４は前記同様に余裕回転と判定して、主駆動パルスＰ１の駆動エネルギをランクダウンするようにパルス制御を行う。 The operation will be described in relation to the load state of the stepping motor 108. In the case of a normal load, a pattern (0, 1, 0) representing the rotation state is obtained. The control circuit 104 determines that the drive energy is excessive (surplus rotation) in the case of a normal load, and performs pulse control so that the drive energy of the main drive pulse P1 is ranked down.
In addition, in a state where the minimum load is increased from the normal load state (state where the load increment is minimum), the detection signal generated in the region a in FIG. 2 is detected in the first section T1, and the detection signal generated in the region b. Is detected in the first interval T1 and the second interval T2, and the detection signal generated in the region c is detected in the second interval T2 and the third interval T3. In this case, the pattern (0, 1, 1) is detected, and the control circuit 104 determines that the rotation is sufficient as described above, and performs pulse control so that the drive energy of the main drive pulse P1 is ranked down.

また、パターン（１，１，１／０）は主駆動パルスのランクを維持する負荷増分中（通常負荷の状態から所定範囲の中程度の負荷が増加した状態；余裕ない回転）の状態、パターン（１／０，０，１）は補正駆動パルスＰ２による回転を行うことなく主駆動パルスＰ１の駆動エネルギをランクアップする負荷増分大（通常負荷の状態から所定値以上の大きな負荷が増加した状態；ぎりぎり回転）の状態、パターン（１／０，０，０）は主駆動パルスＰ１による駆動では回転せずに補正駆動パルスＰ２による駆動及び主駆動パルスＰ１のランクアップを行う非回転の状態を示している。
図９は、本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 The pattern (1, 1, 1/0) is a state in which the load of the main drive pulse is maintained during the load increment (a state in which a moderate load is increased from a normal load state; a rotation with no margin), a pattern (1/0, 0, 1) is a large load increment that increases the drive energy of the main drive pulse P1 without rotation by the correction drive pulse P2 (a state where a large load greater than a predetermined value is increased from the normal load state) The last rotation) state, the pattern (1/0, 0, 0) is a non-rotation state in which the drive by the correction drive pulse P2 and the rank increase of the main drive pulse P1 are not rotated by the drive by the main drive pulse P1. Show.
FIG. 9 is a flowchart showing operations of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the present invention.

以下、図１〜図９を参照して、本発明の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図１において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウンカウンタ回路１０３及び制御回路１０４に出力する。
パルスダウンカウンタ回路１０３は分周回路１０３からの時計信号を計数して計時動作を行う。
制御回路１０４は、前記時間信号を計数して計時動作を行い、ステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。 Hereinafter, the operations of the stepping motor control circuit and the analog electronic timepiece according to the embodiment of the present invention will be described in detail with reference to FIGS.
In FIG. 1, an oscillation circuit 101 generates a signal having a predetermined frequency, and a frequency dividing circuit 102 divides the signal generated by the oscillation circuit 101 to generate a clock signal serving as a time reference, and a pulse down counter circuit 103. And output to the control circuit 104.
The pulse down counter circuit 103 counts the clock signal from the frequency dividing circuit 103 and performs a time counting operation.
The control circuit 104 counts the time signal and performs a time counting operation, and outputs a main drive pulse control signal to the main drive pulse generation circuit 105 so as to rotationally drive the stepping motor 108.

主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、主駆動パルスＰ１をモータドライバ回路１０７に出力する（ステップＳ９０１）。モータドライバ回路１０７は主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は主駆動パルスＰ１によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。 In response to the control signal from the control circuit 104, the main drive pulse generation circuit 105 outputs the main drive pulse P1 to the motor driver circuit 107 (step S901). The motor driver circuit 107 rotationally drives the stepping motor 108 by the main drive pulse P1. The stepping motor 108 is driven to rotate by the main drive pulse P1, and drives the analog display unit 110. Thus, when the stepping motor 108 rotates normally, the analog display unit 110 displays the current time by the time hand.
The rotation detection circuit 109 outputs the detection signal to the control circuit 104 when it detects a detection signal that exceeds the reference threshold voltage Vcomp.

制御回路１０４は、回転検出回路１０９から基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出されていないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７及びパルスダウンカウンタ回路１０３に出力する（ステップＳ９０５）。   The control circuit 104 determines that a detection signal that exceeds the reference threshold voltage Vcomp from the rotation detection circuit 109 is not detected in any of the first detection section T1, the second detection section T2, and the third detection section T3. That is, when it is determined that the motor is not rotating (steps S902 to S904), a correction drive pulse control signal is output to the correction drive pulse generation circuit 106 so as to output the correction drive pulse P2. In response to the control signal, the correction drive pulse generation circuit 106 outputs a correction drive pulse P2 to the motor driver circuit 107 and the pulse down counter circuit 103 (step S905).

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が回転し、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウンカウンタ回路１０３は、所定時間計時すると主駆動パルス発生回路１０５にパルスダウン制御信号を出力して、主駆動パルス発生回路１０５は１ランクダウンした主駆動パルスによって駆動するが、パルスダウンカウンタ回路１０３は、処理ステップＳ９０７で、所定時間計数していない場合にはパルスダウン制御信号は出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ９０７、Ｓ９０８）。 The motor driver circuit 107 rotationally drives the stepping motor 108 with the correction drive pulse P2. The stepping motor 108 is driven to rotate by the correction drive pulse P2, and drives the analog display unit 110. As a result, the stepping motor 108 rotates, and the analog display unit 110 displays the current time using the time hand.
At the same time, the control circuit 104 outputs a pulse-up control signal UP to the main drive pulse generation circuit 105 to increase the rank by one (step S906).
The pulse down counter circuit 103 outputs a pulse down control signal to the main drive pulse generation circuit 105 when measuring a predetermined time, and the main drive pulse generation circuit 105 is driven by the main drive pulse down by one rank. In step S907, the pulse down control signal is not output when the predetermined time has not been counted, and therefore the main drive pulse is not pulsed down (steps S907 and S908).

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において発生した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合には、処理ステップＳ９０７に移行する。 In the processing step S904, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the third detection section T3 (rotated within the third detection section T3), the third detection section The third detection section flag KKT3 is set in synchronization with the detection signal generated at T3, and the pulse-up control signal UP is output to the main drive pulse generation circuit 105. As a result, the main drive pulse generation circuit 105 increases the rank of the main drive pulse by one (step S911).
If the control circuit 104 determines in process step S903 that a detection signal exceeding the reference threshold voltage Vcomp has been detected in the second detection section T2 (rotated within the second detection section T2), the process proceeds to process step S907. Transition.

処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内で回転していない）と判定した場合には（ステップＳ９０９）、処理ステップＳ９０４に移行する。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。
処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出したと判定した場合、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットする。
制御回路１０４は、第１検出区間フラグＫＫＴ１によってパルスダウンカウンタ回路１０３の計数値をリセットした後、処理ステップＳ９０７に移行する（ステップＳ９１０）。 In processing step S902, the control circuit 104 determines that a detection signal exceeding the reference threshold voltage Vcomp has been detected in the first detection period T1 (rotated within the first detection period T1), and then the reference threshold voltage Vcomp is determined. When it is determined that the detection signal exceeding the second detection interval T2 is not detected (not rotating within the second detection interval T2) (step S909), the process proceeds to processing step S904. Note that the control circuit 104 sets the first detection interval flag KKT1 when a detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection interval T1.
In process step S909, when it is determined that the detection signal exceeding the reference threshold voltage Vcomp is detected in the second detection interval T2, the control circuit 104 detects the detection signal exceeding the reference threshold voltage Vcomp in the second detection interval T2. At this time, the second detection section flag KKT2 is set.
The control circuit 104 resets the count value of the pulse down counter circuit 103 by the first detection interval flag KKT1, and then proceeds to processing step S907 (step S910).

図１０は、本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１と同一であり又、図９と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、回転したことを表す検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウンカウンタ回路１０３にリセット信号を出力してパルスダウンカウンタ回路１０３の計数値をリセットする（ステップＳ１００１）。このとき、制御回路１０４は、回転したことを表す検出信号を第３検出区間Ｔ３において検出した時点で、第３検出区間フラグをセットし、該フラグを用いてこれに同期するタイミングでパルスカウントダウン回路１０３をリセットする。
その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。その他の構成や処理は前記実施の形態と同様である。 FIG. 10 is a flowchart showing the operation of a stepping motor control circuit and an analog electronic timepiece according to another embodiment of the present invention. The block diagram of the other embodiment is the same as that of FIG. 1, and the same processes as those of FIG. 9 are denoted by the same reference numerals.
In the other embodiment, in the processing step S904, when the control circuit 104 determines that the detection signal indicating the rotation is detected in the third detection section T3, the reset signal is sent to the pulse down counter circuit 103. It outputs and resets the count value of the pulse down counter circuit 103 (step S1001). At this time, the control circuit 104 sets a third detection section flag at the time when a detection signal indicating rotation is detected in the third detection section T3, and uses the flag to synchronize with the pulse countdown circuit. 103 is reset.
Thereafter, the control circuit 104 is configured to proceed to processing step S911. Other configurations and processes are the same as those in the above embodiment.

図１１は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１と同一であり又、図９、図１０と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路が補正駆動パルスＰ２によって駆動すると共に、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３をリセットし（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。その他の構成や処理は前記実施の形態と同様である。 FIG. 11 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to still another embodiment. The block diagram of the other embodiment is the same as FIG. 1, and the same processes as those in FIGS. 9 and 10 are denoted by the same reference numerals.
In the other embodiment, the correction drive pulse generation circuit is driven by the correction drive pulse P2 in the processing step S905, and the pulse down counter circuit 103 is reset by the correction drive pulse P2 (step S1101), and then the process step S906. Configured to migrate to. Other configurations and processes are the same as those in the above embodiment.

以上述べたように、図１〜図１１に示した実施の形態に係るステッピングモータ制御回路によれば、不必要にランクダウンしないようにしているため、ステッピングモータ等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、ステッピングモータや輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。 As described above, according to the stepping motor control circuit according to the embodiment shown in FIGS. 1 to 11, since the rank is not lowered unnecessarily, the drive margin changes due to variations in the stepping motor and the like. Even if it does, it becomes possible to prevent becoming a non-rotation state.
Further, even when the driving margin changes irregularly due to variations in the stepping motor and the train wheel load, it is possible to perform reliable pulse down prohibition control and prevent a non-rotating state.

図１２は、本発明の他の実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図１２において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時する毎に所定周期で主駆動パルスをパルスダウンするためのパルスダウン信号を出力すると共に制御回路１０４からのパルスダウン禁止信号に応答してパルスダウン信号を出力しないようにするパルスダウン信号発生回路１１２、制御回路１０４からの制御信号に基づいてのモータ回転駆動用の複数の主駆動パルスの中から主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルスＰ１及び補正駆動パルス発生回路１０６からの補正駆動パルスＰ２に応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。 FIG. 12 is a block diagram of an analog electronic watch using a stepping motor control circuit according to another embodiment of the present invention, and shows an example of an analog electronic watch.
In FIG. 12, an analog electronic timepiece includes an oscillation circuit 101 that generates a signal of a predetermined frequency, a frequency dividing circuit 102 that divides the signal generated by the oscillation circuit 101 and generates a clock signal that serves as a time reference, and an electronic timepiece. A control circuit 104 that performs control such as control of each electronic circuit element that constitutes and change control of a drive pulse, and the like to pulse down the main drive pulse at a predetermined cycle every time a clock signal from the frequency divider circuit 102 is timed. A pulse down signal generation circuit 112 that outputs a pulse down signal and does not output a pulse down signal in response to a pulse down prohibition signal from the control circuit 104, and a motor rotation drive based on the control signal from the control circuit 104 From the main drive pulse generating circuit 105 and the control circuit 104 for selecting and outputting the main drive pulse P1 from the plurality of main drive pulses for Based on the control signal, the correction drive pulse generation circuit 106 that outputs the correction drive pulse P2 for driving the motor rotation, the main drive pulse P1 from the main drive pulse generation circuit 105, and the correction drive pulse P2 from the correction drive pulse generation circuit 106 In response to the rotation of the stepping motor 108, the motor driver circuit 107 that rotationally drives the stepping motor 108, the stepping motor 108, the analog display unit 110 that is rotationally driven by the stepping motor 108 and has a time hand for displaying the time A rotation detection circuit 109 that detects a detection signal corresponding to the voltage in a predetermined rotation detection period is provided.

また、制御回路１０４は、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と回転検出期間の検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。ステッピングモータ１０８が回転したか否かを検出する回転検出期間は、図２及び図３に関して説明したように、３つの検出区間Ｔ１〜Ｔ３に区分けしている。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しないように構成されている。
尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウン信号発生回路１１２、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。 Further, the control circuit 104 compares the time when the rotation detection circuit 109 detects the detection signal indicating that the stepping motor 108 has rotated with the detection interval of the rotation detection period, and in which detection interval the detection signal is detected. It also has a function as a detection interval discriminating circuit for discriminating whether or not it has occurred. The rotation detection period for detecting whether or not the stepping motor 108 has rotated is divided into three detection sections T1 to T3 as described with reference to FIGS.
The rotation detection circuit 109 has the same configuration as the rotation detection circuit described in Patent Document 1, and the rotor of the stepping motor 108 moves at a certain speed or more as in the case where the stepping motor 108 rotates. In such a case, a detection signal corresponding to an induced voltage exceeding a predetermined reference threshold voltage Vcomp is detected, and the rotor of the stepping motor 108 does not move above a certain speed, such as when the stepping motor 108 does not rotate. Is configured so as not to detect a detection signal exceeding the reference threshold voltage Vcomp.
The oscillation circuit 101 and the frequency dividing circuit 102 constitute signal generating means, and the analog display unit 110 constitutes time display means. The rotation detection circuit 109 constitutes rotation detection means, and the control circuit 104 constitutes control means. The main drive pulse generation circuit 105 and the correction drive pulse generation circuit 106 constitute drive pulse generation means. The motor driver circuit 107 constitutes motor driving means. The oscillation circuit 101, the frequency dividing circuit 102, the pulse down signal generation circuit 112, the control circuit 104, the main drive pulse generation circuit 105, the correction drive pulse generation circuit 106, and the motor driver circuit 107 constitute drive control means.

図１３は、本他の実施の形態において、主駆動パルス発生回路１０５が発生する主駆動パルスＰ１に対応する第１極性の主駆動パルスＰ１を第１駆動端子ＯＵＴ１、第２駆動端子ＯＵＴ２間に供給してステッピングモータ１０８を回転駆動した場合のタイミング図、及び、主駆動パルス発生回路１０５が発生する主駆動パルスＰ１に対応する第２極性の主駆動パルスを第１駆動端子ＯＵＴ１、第２駆動端子ＯＵＴ２間に供給してステッピングモータ１０８を回転駆動した場合のタイミング図である。
図１３では、主駆動パルスＰ１に対応する第１極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、次に、主駆動パルスＰ１に対応する第２極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動した場合にも、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。 FIG. 13 illustrates a main drive pulse P1 having a first polarity corresponding to the main drive pulse P1 generated by the main drive pulse generation circuit 105 between the first drive terminal OUT1 and the second drive terminal OUT2 in the other embodiment. The timing chart when the stepping motor 108 is driven to rotate and the main drive pulse of the second polarity corresponding to the main drive pulse P1 generated by the main drive pulse generation circuit 105 is supplied to the first drive terminal OUT1 and the second drive. FIG. 10 is a timing chart when the stepping motor 108 is driven to rotate by being supplied between terminals OUT2.
In FIG. 13, when the stepping motor 108 is rotationally driven by the first polarity main drive pulse P1 corresponding to the main drive pulse P1, a detection signal exceeding the reference threshold voltage Vcomp is detected in the rotation detection circuit 109 in the second detection period T2. Next, even when the stepping motor 108 is rotationally driven by the main drive pulse P1 having the second polarity corresponding to the main drive pulse P1, the detection signal exceeding the reference threshold voltage Vcomp is also detected in the second detection section T2. This is an example in the case where the rotation detection circuit 109 detects.

第１極性の主駆動パルスによって駆動した場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグ０１ＫＫＴ１〜第３検出区間フラグ０１ＫＫＴ３のうち、第２検出区間フラグ０１ＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされる。また、第２極性の主駆動パルスＰ１によって駆動した場合には、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグ０２ＫＫＴ１〜第３検出区間フラグ０２ＫＫＴ３のうち、第２検出区間フラグ０２ＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされる。
制御回路１０４は、第１極性の主駆動パルスＰ１によって駆動した場合の検出結果と、所定時間駆動した後の第２極性の主駆動パルスによって駆動した場合の検出結果とを得て、これらの隣接する２つの検出結果（これら２つの回転駆動は所定時間離れて行われるが、検出結果は隣接している。）のうちの駆動余裕の少ない方の検出結果に基づいて、回転検出期間経過後にパルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを主駆動パルス発生回路１０５に出力することを禁止するか否かを決定してパルスダウン信号発生回路１１２を制御する。 When driven by the main drive pulse of the first polarity, the second detection interval among the first detection interval flag 01KKT1 to the third detection interval flag 01KKT3 corresponding to the first detection interval T1 to the third detection interval T3 of the control circuit 104. The flag 01KKT2 is set in the control circuit 104 at a timing synchronized with the detection signal. Further, when driven by the main drive pulse P1 having the second polarity, the first detection interval flag 02KKT1 to the third detection interval flag 02KKT3 corresponding to the first detection interval T1 to the third detection interval T3 of the control circuit 104 The second detection interval flag 02KKT2 is set in the control circuit 104 at a timing synchronized with the detection signal.
The control circuit 104 obtains a detection result in the case of driving with the first polarity main drive pulse P1 and a detection result in the case of driving with the second polarity main drive pulse after driving for a predetermined time. Based on the detection result with the smaller drive margin of the two detection results (the two rotation drives are performed at a predetermined time apart, but the detection results are adjacent to each other). It determines whether or not the down signal generation circuit 112 is prohibited from outputting the pulse down signal DOWN to the main drive pulse generation circuit 105 and controls the pulse down signal generation circuit 112.

図１３の例では、第１、第２極性の主駆動パルスＰ１による駆動では、隣接する２つの検出結果において、双方とも検出区間Ｔ２で基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出されている。検出区間Ｔ２において基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出された場合には駆動余裕が大きいため、主駆動パルスＰ１を１ランクパルスダウンするように制御する。この場合、制御回路１０４はパルスダウン信号発生回路１１２が主駆動パルス発生回路１０５にパルスダウン信号を出力することを許容して禁止しない。これにより、パルスダウン信号発生回路１１２は所定時間計時後（回転検出期間経過後）にパルスダウン信号ＤＯＷＮを主駆動パルス発生回路１０５に出力して、主駆動パルス発生回路１０５が次回以降出力する主駆動パルスＰ１を１ランクパルスダウンするように制御する。主駆動パルス発生回路１０５は、パルスダウン信号ＤＯＷＮに応答して主駆動パルスＰ１を次回から１ランクパルスダウンする。   In the example of FIG. 13, in the driving by the main driving pulse P1 having the first and second polarities, detection signals exceeding the reference threshold voltage Vcomp are detected in the detection section T2 in two adjacent detection results. When a detection signal exceeding the reference threshold voltage Vcomp is detected in the detection section T2, the drive margin is large, so that the main drive pulse P1 is controlled to be lowered by one rank pulse. In this case, the control circuit 104 allows the pulse down signal generation circuit 112 to output a pulse down signal to the main drive pulse generation circuit 105 and does not prohibit it. As a result, the pulse down signal generation circuit 112 outputs the pulse down signal DOWN to the main drive pulse generation circuit 105 after a predetermined time has elapsed (after the rotation detection period has elapsed), and the main drive pulse generation circuit 105 outputs the main output from the next time onward. The drive pulse P1 is controlled to be down by one rank. The main drive pulse generation circuit 105 lowers the main drive pulse P1 by one rank from the next time in response to the pulse down signal DOWN.

図１４は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、第１極性の主駆動パルスＰ１による駆動後に制御回路１０４の第１検出区間フラグ０１ＫＫＴ１、第２検出区間フラグ０１ＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。また、第２極性の主駆動パルスＰ１による駆動後に制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。 FIG. 14 shows that when the stepping motor 108 is driven by the first polarity main drive pulse P1 in the other embodiment, the detection exceeds the reference threshold voltage Vcomp in the first detection section T1 and the second detection section T2. When the signal is detected by the rotation detection circuit 109 and the stepping motor 108 is driven by the main drive pulse P1 of the second polarity, a detection signal exceeding the reference threshold voltage Vcomp is detected by the rotation detection circuit 109 in the second detection period T2. This is an example of the case.
In this case, the first detection interval flag 01KKT1 and the second detection interval flag 01KKT2 of the control circuit 104 after the driving by the main drive pulse P1 having the first polarity are detected signals in the first detection interval T1 and the second detection interval T2, respectively. Set at the timing of synchronization. In addition, the second detection section flag 02KKT2 of the control circuit 104 is set at a timing synchronized with the detection signal in the second detection section T2 after driving with the main drive pulse P1 having the second polarity.

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に検出した検出結果の方が回転余裕が小さいため、当該検出結果に基づいて駆動パルスの制御内容を決定する。制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出しているため（即ち少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しているため）、回転検出期間経過後に他の検出区間Ｔ２、Ｔ３における状況に関係なく、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングで、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するのを禁止するように制御する。これにより、従来であれば第２極性の駆動時にパルスダウン信号発生回路１１２から出力されるパルスダウン信号が、破線で示すように、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、パルスダウン信号発生回路１１２からは、パルスダウン信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしないことになる。   The control circuit 104 determines the control content of the drive pulse based on the detection result because the detection result detected after driving with the main drive pulse P1 having the first polarity has a smaller rotation margin. The control circuit 104 detects the detection signal exceeding the reference threshold voltage Vcomp in the first detection section T1 after driving by the main drive pulse P1 having the first polarity (that is, at least the reference threshold in the first detection section T1). Because the detection signal exceeding the voltage Vcomp is detected), the pulse down signal generation circuit 112 outputs the pulse down signal DOWN at the timing when the pulse down signal generation circuit 112 outputs the pulse detection signal regardless of the situation in the other detection sections T2 and T3 after the rotation detection period elapses. Control is performed so that the down signal generation circuit 112 is prohibited from outputting the pulse down signal DOWN. As a result, conventionally, the pulse down signal output from the pulse down signal generation circuit 112 during the driving of the second polarity is not output by the inhibition control of the pulse down signal DOWN by the control circuit 104, as indicated by the broken line. The pulse down signal generation circuit 112 does not generate a pulse down signal this time, and starts counting time for a predetermined time again. Thereby, since the pulse down signal generation circuit 112 does not output the pulse down signal DOWN, the main drive pulse P1 is not pulsed down.

図１５は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出され、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、先ず、第１極性の主駆動パルスＰ１による駆動後に制御回路１０４の第３検出区間フラグ０１ＫＫＴ３が、第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出しているため駆動余裕が小さくパルスアップする必要があると判定して、第１極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、主駆動パルス発生回路１０５にパルスアップ信号ＵＰを出力して主駆動パルスＰ１を１ランクパルスアップするように制御する。 FIG. 15 shows that, in the other embodiment, when the stepping motor 108 is driven by the main drive pulse P1 having the first polarity, the detection signal exceeding the reference threshold voltage Vcomp is detected in the rotation detection circuit 109 in the third detection period T3. In this example, the rotation detection circuit 109 detects a detection signal exceeding the reference threshold voltage Vcomp in the second detection interval T2 when the stepping motor 108 is driven by the main drive pulse P1 having the second polarity. is there.
In this case, first, the third detection section flag 01KKT3 of the control circuit 104 is set at a timing synchronized with the detection signal in the third detection section T3 after driving by the main drive pulse P1 having the first polarity. Since the control circuit 104 detects the detection signal exceeding the reference threshold voltage Vcomp in the third detection section T3 after driving by the main drive pulse P1 having the first polarity, it is determined that the drive margin is small and it is necessary to pulse up. Then, after the rotation detection period at the time of driving with the first polarity main drive pulse P1, the pulse drive signal UP is output to the main drive pulse generation circuit 105 so that the main drive pulse P1 is increased by one rank pulse. .

前記第１極性の主駆動パルスＰ１による駆動から所定時間駆動後に、第２極性の主駆動パルスによる駆動によって、制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、前記第１極性の主駆動パルスＰ１による駆動時の検出結果と、その後の隣接する第２極性の主駆動パルスＰ１によって駆動した時の検出結果の双方に基づいて、パルスダウン制御を行うか否かを決定する。 The second detection interval flag 02KKT2 of the control circuit 104 is synchronized with the detection signal in the second detection interval T2 by driving with the second polarity main drive pulse after a predetermined time drive from the drive with the first polarity main drive pulse P1. Set at the timing.
The control circuit 104 performs pulse down control based on both the detection result at the time of driving by the main drive pulse P1 of the first polarity and the detection result at the time of driving by the adjacent main drive pulse P1 of the second polarity. Decide whether or not to perform.

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動後に、回転したことを示す検出信号を第３検出区間Ｔ３において検出しているため駆動余裕が小さくパルスダウンは不要と判定して、第２極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、パルスダウン信号を出力しないようにパルスダウン信号発生回路１１２を制御する。
これにより、通常はパルスダウン信号発生回路１１２から出力されるパルスダウン信号が、破線で示すように、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングで、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、主駆動パルスＰ１は今回のパルスダウンが禁止される。 Since the control circuit 104 detects the detection signal indicating the rotation in the third detection section T3 after driving by the main drive pulse P1 having the first polarity, the control circuit 104 determines that the drive margin is small and the pulse down is unnecessary. The pulse down signal generation circuit 112 is controlled not to output the pulse down signal after the rotation detection period at the time of driving with the bipolar main drive pulse P1 has elapsed.
As a result, the pulse down signal normally output from the pulse down signal generation circuit 112 is a pulse down signal generated by the control circuit 104 at the timing when the pulse down signal generation circuit 112 outputs the pulse down signal DOWN, as indicated by a broken line. Not output due to DOWN inhibition control. The pulse down signal generation circuit 112 does not generate a pulse down signal this time, and starts counting time for a predetermined time again. As a result, the main drive pulse P1 is prohibited from being pulsed down this time.

図１６は、本他の実施の形態において、第１極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されず、第２極性の主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、先ず、第１極性の主駆動パルスＰ１による駆動では、制御回路１０４には第１検出区間フラグ０１ＫＫＴ１〜第３検出区間０３ＫＫＴ３はセットされない。 FIG. 16 shows the reference in any of the first detection interval T to the third detection interval T3 in the rotation detection period when the stepping motor 108 is driven by the main drive pulse P1 having the first polarity in the other embodiment. When the detection signal exceeding the threshold voltage Vcomp is not detected by the rotation detection circuit 109 and the stepping motor 108 is driven by the main drive pulse P1 having the second polarity, the detection exceeding the reference threshold voltage Vcomp is detected in the second detection section T2. This is an example when a signal is detected by the rotation detection circuit 109.
In this case, first, the first detection interval flag 01KKT1 to the third detection interval 03KKT3 are not set in the control circuit 104 in the drive by the main drive pulse P1 having the first polarity.

制御回路１０４は、第１極性の主駆動パルスＰ１による駆動では非回転であるため補正駆動パルスＰ２によって駆動するように補正駆動パルス発生回路１０６を制御すると共に、パルスアップする必要があると判定して、第１極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、主駆動パルス発生回路１０５にパルスアップ信号ＵＰを出力して主駆動パルスＰ１を１ランクパルスアップするように制御する。
前記第１極性の主駆動パルスＰ１による駆動から所定時間駆動した後、第２極性の主駆動パルスＰ１による駆動後に制御回路１０４の第２検出区間フラグ０２ＫＫＴ２が第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、前記第１極性の主駆動パルスＰ１による駆動時の検出結果と、その後の第２極性の主駆動パルスＰ１によって駆動した時の隣接する検出結果の双方に基づいて、パルスダウン制御を行うか否かを決定する。 The control circuit 104 determines that it is necessary to control the correction drive pulse generation circuit 106 so that it is driven by the correction drive pulse P2 and to be pulsed up because it is non-rotating in the drive by the first polarity main drive pulse P1. Thus, after the rotation detection period at the time of driving by the main drive pulse P1 of the first polarity has elapsed, the main drive pulse generation circuit 105 is controlled to output a pulse up signal UP to increase the main drive pulse P1 by one rank pulse.
The second detection interval flag 02KKT2 of the control circuit 104 is synchronized with the detection signal in the second detection interval T2 after driving for a predetermined time from the drive with the first polarity main drive pulse P1 and after being driven with the second polarity main drive pulse P1. It is set at the timing.
The control circuit 104 performs pulse down control based on both the detection result at the time of driving by the main drive pulse P1 having the first polarity and the adjacent detection result at the time of driving by the main drive pulse P1 having the second polarity. Decide whether or not to perform.

制御回路１０４は、第２極性の主駆動パルスＰ１によって回転駆動した場合は第２検出区間Ｔ２において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しているが、第１極性の主駆動パルスＰ１による駆動では非回転であるため、駆動エネルギが小さくパルスダウンは不要と判定して、第２極性の主駆動パルスＰ１による駆動時の回転検出期間経過後に、パルスダウン信号発生回路１１２がパルスダウン信号ＤＯＷＮを出力するタイミングにあわせて、パルスダウン信号ＤＯＷＮを出力しないようにパルスダウン信号発生回路１１２を制御する。   The control circuit 104 detects a detection signal that exceeds the reference threshold voltage Vcomp in the second detection section T2 when it is rotationally driven by the second polarity main drive pulse P1, but it is based on the first polarity main drive pulse P1. Since the driving is non-rotating, it is determined that the driving energy is small and the pulse down is unnecessary, and the pulse down signal generation circuit 112 outputs the pulse down signal DOWN after the rotation detection period at the time of driving by the main driving pulse P1 of the second polarity. The pulse down signal generation circuit 112 is controlled so as not to output the pulse down signal DOWN in synchronization with the timing of outputting the signal.

これにより、従来であればパルスダウン信号発生回路１１２から出力されるパルスダウン信号ＤＯＷＮが、破線で示すように、制御回路１０４によるパルスダウン信号ＤＯＷＮの禁止制御によって出力されない。パルスダウン信号発生回路１１２は、今回パルスダウン信号を発生しないで、再び所定時間の計時動作を開始する。これにより、パルスダウン信号発生回路１１２からは、破線で示すように回転検出期間経過後であって補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。   As a result, conventionally, the pulse down signal DOWN output from the pulse down signal generation circuit 112 is not output by the inhibition control of the pulse down signal DOWN by the control circuit 104, as indicated by a broken line. The pulse down signal generation circuit 112 does not generate a pulse down signal this time, and starts counting time for a predetermined time again. As a result, the pulse down signal generation circuit 112 does not output the pulse down signal DOWN that should be output after the rotation detection period has elapsed and the correction driving pulse P2 driving period has elapsed, as indicated by the broken line. P1 does not pulse down.

本他の実施の形態では、第１極性の主駆動パルスＰ１による回転駆動により正常に回転した場合でも、第２極性の主駆動パルスＰ１による回転駆動では回転しない場合には、制御回路１０４は補正駆動パルスＰ２による駆動後にパルスダウンを禁止するように制御する。また、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、第１検出区間Ｔ１に基準電圧を超えた検出信号が発生した場合等、回転余力が小さい場合には、パルスダウンせずに維持することでエネルギの小さな駆動パルスに変更しないようにしている。即ち、制御回路１０４は、前記駆動余裕が少ない方の検出結果においてランクダウンが必要な場合以外は、パルスダウン信号発生回路１１２がパルスダウン信号を出力しないように制御する。   In the other embodiment, the control circuit 104 corrects when the rotation by the main drive pulse P1 of the second polarity does not rotate even if the rotation by the main drive pulse P1 of the second polarity does not rotate. Control is performed such that pulse down is prohibited after driving by the driving pulse P2. In addition, in the detection result with the smaller drive margin in the adjacent rotation detection operations, when a detection signal exceeding the reference voltage is generated in the first detection section T1, the pulse down is performed when the remaining rotation capacity is small. Therefore, the drive pulse is not changed to a low energy drive pulse. That is, the control circuit 104 performs control so that the pulse down signal generation circuit 112 does not output the pulse down signal except when the detection result with the smaller drive margin requires rank down.

例えば、図８の判定チャートに沿って説明すると、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクパルスダウンする。
それ以外の場合にはパルスダウンしないようにする。例えば、前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（即ち、少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。
また前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、パルスダウンを禁止して、主駆動パルスＰ１を１ランクアップする。 For example, referring to the determination chart of FIG. 8, in the detection result with the smaller drive margin in the adjacent rotation detection operations, the detection signal exceeding the reference threshold voltage Vcomp is only in the second detection section T2, or When it is detected only in the second detection section T2 and the third detection section T3, it is determined that the rotation has sufficient drive energy, and the main drive pulse P1 is lowered by one rank pulse.
Otherwise, do not pulse down. For example, in the detection result with the smaller drive margin, the detection signal exceeding the reference threshold voltage Vcomp is detected in all the detection sections T1 to T3, or only in the first detection section T1 and the second detection section T2 (that is, at least detected). When detected in the sections T1 and T2), it is determined that the rotation does not have a margin for reducing the drive energy, and the current state is maintained without changing the main drive pulse P1.
Further, in the detection result with the smaller drive margin, if the detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1 and the third detection section T3, or only in the third detection section T3, the drive is performed. It is determined that the energy is rotating at the limit, pulse down is prohibited, and the main drive pulse P1 is increased by one rank.

また前記駆動余裕が少ない方の検出結果において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定してパルスダウンを禁止し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、隣接する回転検出動作のうちの駆動余裕が少ない方の検出結果において、制御回路１０４は、少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止制御する。
尚、補正駆動パルスＰ２による駆動や、ランクアップ制御は、各極性毎の検出結果に基づいて、前記判定チャートに従って行う。
図１７は、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 In the detection result with the smaller drive margin, when a detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1, or not detected in any of the detection sections T1 to T3. After determining that it is non-rotation, pulse down is prohibited, and after driving with the correction drive pulse P2, the main drive pulse P1 is increased by one rank.
As described above, in the detection result with the smaller drive margin among the adjacent rotation detection operations, the control circuit 104 detects a detection signal exceeding the reference threshold voltage Vcomp at least in the first detection section T1. The pulse down signal generation circuit 112 is prohibited from outputting a pulse down signal so as not to rank down.
Note that driving by the correction driving pulse P2 and rank-up control are performed according to the determination chart based on the detection result for each polarity.
FIG. 17 is a flowchart showing operations of the stepping motor control circuit and the analog electronic timepiece according to the other embodiment.

以下、図２、図３、図８、図１２〜図１７を参照して、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図１２において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウン信号発生回路１１２及び制御回路１０４に出力する。
パルスダウン信号発生回路１１２は分周回路１０２からの時計信号を計数して計時動作を行う。
制御回路１０４は、前記時間信号を計数して計時動作を行い、主駆動パルスＰ１でステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。 Hereinafter, the operations of the stepping motor control circuit and the analog electronic timepiece according to the other embodiment will be described in detail with reference to FIGS. 2, 3, 8, and 12 to 17.
In FIG. 12, an oscillation circuit 101 generates a signal having a predetermined frequency, and a frequency dividing circuit 102 divides the signal generated by the oscillation circuit 101 to generate a clock signal serving as a time reference, and a pulse down signal generating circuit. 112 and the control circuit 104.
The pulse down signal generation circuit 112 counts the clock signal from the frequency dividing circuit 102 and performs a time counting operation.
The control circuit 104 counts the time signal and performs a timing operation, and outputs a main drive pulse control signal to the main drive pulse generation circuit 105 so as to rotationally drive the stepping motor 108 with the main drive pulse P1.

主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、第１極性の主駆動パルスＰ１をモータドライバ回路１０７に出力する（ステップＳ９０１）。モータドライバ回路１０７は第１極性の主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は第１極性の主駆動パルスＰ１によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。 The main drive pulse generation circuit 105 outputs the first polarity main drive pulse P1 to the motor driver circuit 107 in response to the control signal from the control circuit 104 (step S901). The motor driver circuit 107 rotationally drives the stepping motor 108 by the first polarity main drive pulse P1. The stepping motor 108 is driven to rotate by the main drive pulse P1 having the first polarity to drive the analog display unit 110. Thus, when the stepping motor 108 rotates normally, the analog display unit 110 displays the current time by the time hand.
The rotation detection circuit 109 outputs the detection signal to the control circuit 104 when it detects a detection signal that exceeds the reference threshold voltage Vcomp.

制御回路１０４は、第１極性の主駆動パルスＰ１によって回転駆動して得られた今回の回転検出結果と、第２極性の主駆動パルスＰ１によって回転駆動して得られた前回の（隣接する）回転検出結果とに基づいて以下の処理を行う。
即ち、制御回路１０４は、第１極性の主駆動パルスＰ１による回転駆動時に、回転検出回路１０９から基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出されていないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７に出力する（ステップＳ９０５）。 The control circuit 104 detects the current rotation obtained by rotating the main drive pulse P1 with the first polarity and the previous (adjacent) obtained by rotating the main drive pulse P1 with the second polarity. The following processing is performed based on the rotation detection result.
That is, the control circuit 104 detects that the detection signal exceeding the reference threshold voltage Vcomp from the rotation detection circuit 109 is detected by the first detection interval T1, the second detection interval T2, and the third detection during the rotation drive by the first polarity main drive pulse P1. If it is determined that no detection is detected in any detection section of the section T3, that is, if it is determined that the rotation is not performed (steps S902 to S904), the correction drive pulse generation circuit 106 outputs the correction drive pulse P2 so as to output the correction drive pulse P2. Control by outputting a signal. In response to the control signal, the correction drive pulse generation circuit 106 outputs a correction drive pulse P2 to the motor driver circuit 107 (step S905).

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって回転駆動されて、アナログ表示部１１０を駆動する。これにより、ステッピングモータ１０８が回転し、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウン信号発生回路１１２は、所定時間計時すると主駆動パルス発生回路１０５にパルスダウン信号を出力して、主駆動パルス発生回路１０５は１ランクダウンした主駆動パルスによって駆動するが、パルスダウン信号発生回路１１２は、処理ステップＳ９０７で、所定時間（本実施の形態では８０秒）計時していない場合にはパルスダウン信号は出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ９０７、Ｓ９０８）。 The motor driver circuit 107 rotationally drives the stepping motor 108 with the correction drive pulse P2. The stepping motor 108 is rotationally driven by the correction drive pulse P2 to drive the analog display unit 110. As a result, the stepping motor 108 rotates, and the analog display unit 110 displays the current time using the time hand.
At the same time, the control circuit 104 outputs a pulse-up control signal UP to the main drive pulse generation circuit 105 to increase the rank by one (step S906).
The pulse down signal generation circuit 112 outputs a pulse down signal to the main drive pulse generation circuit 105 when measuring a predetermined time, and the main drive pulse generation circuit 105 is driven by the main drive pulse down by one rank. Since the circuit 112 does not output a pulse down signal when it has not timed for a predetermined time (80 seconds in the present embodiment) in the processing step S907, the main driving pulse is not pulsed down (steps S907 and S908). ).

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において発生した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出したと判定した場合には、処理ステップＳ９１２に移行する。 In the processing step S904, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the third detection section T3 (rotated within the third detection section T3), the third detection section The third detection section flag KKT3 is set in synchronization with the detection signal generated at T3, and the pulse-up control signal UP is output to the main drive pulse generation circuit 105. As a result, the main drive pulse generation circuit 105 increases the rank of the main drive pulse by one (step S911).
In process step S903, when it is determined that the detection signal exceeding the reference threshold voltage Vcomp is detected in the second detection section T2, the control circuit 104 proceeds to process step S912.

処理ステップＳ９１２において、制御回路１０４は、前回（第２極性の主駆動パルスによる駆動時）の検出結果において第１検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出したか否か（第１検出区間Ｔ１内で回転したか否か）を判定し、検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出していない（第１検出区間Ｔ１内で回転していない）と判定した場合には処理ステップＳ９０７に移行し、第１検出区間Ｔ１内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した（第１検出区間Ｔ１内で回転した）と判定した場合にはパルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する（ステップＳ９１３）。
処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内では回転していない）と判定した場合には、処理ステップＳ９０４に移行する（ステップＳ９０９）。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。 In process step S912, the control circuit 104 detects whether or not a detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection section T1 in the previous detection result (when driven by the main drive pulse of the second polarity). Whether or not it has been rotated within the first detection interval T1), and a detection signal exceeding the reference threshold voltage Vcomp has not been detected within the detection interval T1 (no rotation within the first detection interval T1). If it is determined, the process proceeds to processing step S907, and if it is determined that a detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection period T1 (rotated in the first detection period T1), the pulse is decreased. The signal generation circuit 112 is prohibited from outputting a pulse down signal (step S913).
In processing step S902, the control circuit 104 determines that a detection signal exceeding the reference threshold voltage Vcomp has been detected in the first detection period T1 (rotated within the first detection period T1), and then the reference threshold voltage Vcomp is determined. When it is determined that the detection signal exceeding the second detection interval T2 is not detected (the rotation is not performed in the second detection interval T2), the process proceeds to processing step S904 (step S909). Note that the control circuit 104 sets the first detection interval flag KKT1 when a detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection interval T1.

処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットし、又、制御回路１０４は、パルスダウン信号発生回路１１２がパルスダウン信号を発生するのを禁止する（ステップＳ１９１０）。
以後、前記処理を所定時間（本実施の形態では８０秒）毎に繰り返すことにより、第１、第２極性の主駆動パルスＰ１による駆動結果に基づいて主駆動パルスＰ１のパルスダウン制御を行う。
このようにして、主駆動パルスＰ１で駆動して回転検出した結果、一方の極性側では駆動余裕があり、他方の極性側では駆動余裕がない場合にはパルスダウンを禁止するようにしている。即ち、隣接する回転検出結果において、双方の極性側に大きな駆動余裕があると判断した場合以外はパルスダウンを禁止するようにしているため、ステッピングモータのバラツキ等によって極性毎に駆動余裕が異なる場合や変化した場合でも適正なパルスダウン制御を行うことが可能になる。 In process step S909, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the second detection section T2 (rotated within the second detection section T2), the control circuit 104 sets the reference threshold voltage Vcomp. The second detection interval flag KKT2 is set when a detection signal that exceeds the detection signal is detected in the second detection interval T2, and the control circuit 104 prohibits the pulse down signal generation circuit 112 from generating a pulse down signal (step S1). S1910).
Thereafter, the above process is repeated every predetermined time (80 seconds in the present embodiment), thereby performing the pulse down control of the main drive pulse P1 based on the drive result of the main drive pulse P1 having the first and second polarities.
In this manner, when the rotation is detected by driving with the main drive pulse P1, if there is a drive margin on one polarity side and there is no drive margin on the other polarity side, pulse down is prohibited. That is, in the adjacent rotation detection results, pulse down is prohibited except when it is determined that there is a large drive margin on both polar sides, so the drive margin differs for each polarity due to variations in the stepping motor, etc. Even if it changes, it becomes possible to perform proper pulse down control.

図１８は、本発明の他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する（ステップＳ２００１）。その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。 FIG. 18 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to another embodiment of the present invention. The block diagram of the other embodiment is the same as FIG. 12, and the same processes as those in FIG.
In the other embodiment, in the processing step S904, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the third detection interval T3, the pulse down signal generation circuit 112 The output of the pulse down signal is prohibited (step S2001). Thereafter, the control circuit 104 is configured to proceed to processing step S911.

また、処理ステップＳ９１２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を前回の第１検出区間Ｔ１において検出していない（前回第１検出区間Ｔ１内で回転検出していない）と判定した場合、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出したか否か（前回第３検出区間Ｔ３内で回転したか否か）を判定し、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した（前回第３検出区間Ｔ３内で回転した）と判定したときは処理ステップＳ９１３に移行してパルスダウンを禁止し、前回第３検出区間Ｔ３内で基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出していない（前回第３検出区間Ｔ３内で回転していない）と判定したときは処理ステップＳ９０７に移行するように構成している（ステップＳ１００２）。その他の構成や処理は図１７に示した実施の形態と同様である。   Further, in processing step S912, the control circuit 104 does not detect a detection signal exceeding the reference threshold voltage Vcomp in the previous first detection interval T1 (no rotation detected in the previous first detection interval T1). If it is determined, it is determined whether or not a detection signal exceeding the reference threshold voltage Vcomp is detected in the previous third detection interval T3 (whether or not it has been rotated in the previous third detection interval T3). When it is determined that a detection signal exceeding the reference threshold voltage Vcomp is detected in the section T3 (rotated in the previous third detection section T3), the process proceeds to processing step S913 to prohibit the pulse down and the third detection in the previous time. When it is determined that the detection signal exceeding the reference threshold voltage Vcomp is not detected in the section T3 (ie, it is not rotating in the previous third detection section T3), the processing step S9. It is configured to transition to 7 (step S1002). Other configurations and processes are the same as those of the embodiment shown in FIG.

図１９は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７、図１８と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路１０６が補正駆動パルスＰ２によって駆動すると共に、パルスダウン信号発生回路１１２がパルスダウン信号を出力するのを制御回路１０４が禁止し（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。
また、処理ステップＳ１００２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を前回の第３検出区間Ｔ３内で検出していない（前回第３検出区間Ｔ３内で回転していない）と判定した場合、前回非回転か否かを判定し、前回非回転と判定したときは処理ステップＳ９１３に移行してパルスダウンを禁止し、前回非回転ではないと判定したときは処理ステップＳ９０７に移行するように構成している（ステップＳ１１０２）。その他の構成や処理は図１７、図１８に示した実施の形態と同様である。 FIG. 19 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to still another embodiment. The block diagram of the other embodiment is the same as FIG. 12, and the same processes as those in FIGS. 17 and 18 are denoted by the same reference numerals.
In the other embodiment, the correction drive pulse generation circuit 106 is driven by the correction drive pulse P2 in the processing step S905, and the control circuit 104 prohibits the pulse down signal generation circuit 112 from outputting the pulse down signal ( Step S1101) is then configured to proceed to processing step S906.
Further, in processing step S1002, the control circuit 104 does not detect a detection signal exceeding the reference threshold voltage Vcomp within the previous third detection interval T3 (not rotated within the previous third detection interval T3). If it is determined, it is determined whether or not it has been non-rotated last time. If it is determined that the previous non-rotation has occurred, the process proceeds to processing step S913 to prohibit pulse down, and if it is determined that the previous non-rotation has not occurred, the process proceeds to processing step S907. (Step S1102). Other configurations and processes are the same as those of the embodiment shown in FIGS.

図２０は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図１２と同一であり又、図１７〜図１９と同一の処理には同一符号を付している。
本他の実施の形態では、図１９の実施の形態から、所定時間（８０秒）計時する処理（ステップＳ９０７）を削除した構成であり、所定時間毎に回転検出するのではなく、回転駆動する毎に回転検出するように構成している。必ずしも所定時間計時する必要はない場合もあるため、前記計時処理を無くして処理を簡略化している。 FIG. 20 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to still another embodiment. The block diagram of the other embodiment is the same as FIG. 12, and the same processes as those in FIGS. 17 to 19 are denoted by the same reference numerals.
In the other embodiment, the process of counting a predetermined time (80 seconds) (step S907) is deleted from the embodiment of FIG. 19, and the rotation is not detected but detected every predetermined time. It is configured to detect rotation every time. Since there is a case where it is not always necessary to count the predetermined time, the processing is simplified by eliminating the timing processing.

以上述べたように、図１２〜図２０に示した実施の形態に係るステッピングモータ制御回路によれば、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、パルスダウン信号発生回路１１２がパルスダウン信号を発生するのを禁止するように制御する。
例えば、パルスダウン信号発生回路１１２は所定時間計時したとき主駆動パルスＰ１をパルスダウン制御するためのパルスダウン信号を出力する。回転検出回路１０９が検出した基準しきい電圧Ｖｃｏｍｐを超える検出信号が、回転検出期間の最初の第１検出区間Ｔ１内で検出されず、第２検出区間Ｔ２内で検出された場合、前回の回転検出時に第１検出区間Ｔ１内で検出されていたときには、制御回路１０４はパルスダウン信号発生回路１１２がパルスダウン信号を出力するのを禁止する。 As described above, according to the stepping motor control circuit according to the embodiment shown in FIGS. 12 to 20, when driven by a predetermined first polarity main drive pulse and second polarity main drive pulse, Of the detection result when rotating by the main drive pulse of the first polarity and the detection result when rotating by the main drive pulse of the second polarity, pulse down is performed based on the detection result with the smaller drive margin. If the pulse down is not performed, the pulse down signal generation circuit 112 is controlled to prohibit the generation of the pulse down signal.
For example, the pulse down signal generation circuit 112 outputs a pulse down signal for performing pulse down control of the main drive pulse P1 when measuring a predetermined time. If the detection signal exceeding the reference threshold voltage Vcomp detected by the rotation detection circuit 109 is not detected in the first detection interval T1 in the first rotation detection period but is detected in the second detection interval T2, the previous rotation When it is detected within the first detection section T1 at the time of detection, the control circuit 104 prohibits the pulse down signal generation circuit 112 from outputting the pulse down signal.

このように、今回の回転検出では駆動余裕が大きい場合でも、前回駆動時の駆動余裕が小さい場合には、主駆動パルス発生回路１０５はパルスダウン信号発生回路１１２によってパルスダウン制御されないため、ステッピングモータのバラツキ等によって極性毎に駆動余裕が変化した場合でも適正なパルスダウン制御を行うことが可能になる。
また、不必要に主駆動パルスＰ１をパルスダウンして回転駆動できなくなることが防止される。
また、不必要にランクダウンしないようにしているため、ステッピングモータ等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。 Thus, even if the drive margin is large in the current rotation detection, the main drive pulse generation circuit 105 is not subjected to pulse down control by the pulse down signal generation circuit 112 when the drive margin at the previous drive is small, so the stepping motor Even when the drive margin changes for each polarity due to variations in the number of pulses, appropriate pulse down control can be performed.
Further, it is possible to prevent the main drive pulse P1 from being pulsed down and being unable to be rotationally driven.
In addition, since the rank is not lowered unnecessarily, it is possible to prevent a non-rotating state even when the drive margin changes due to variations in the stepping motor or the like.

また、ステッピングモータや輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。
また、前述したアナログ電子時計によれば、ステッピングモータのバラツキ等によって極性毎に駆動余裕が変化した場合でも適正なパルスダウン制御を行うことが可能になり、正確な計時動作を行うことが可能になる。 Further, even when the driving margin changes irregularly due to variations in the stepping motor and the train wheel load, it is possible to perform reliable pulse down prohibition control and prevent a non-rotating state.
In addition, according to the analog electronic timepiece described above, it is possible to perform proper pulse-down control even when the drive margin changes for each polarity due to variations in the stepping motor, etc., and it is possible to perform accurate timekeeping operation. Become.

図２１は、本発明の更に他実施の形態に係るステッピングモータ制御回路を用いたアナログ電子時計のブロック図で、アナログ電子腕時計の例を示している。
図２１において、アナログ電子時計は、所定周波数の信号を発生する発振回路１０１、発振回路１０１で発生した信号を分周して計時の基準となる時計信号を発生する分周回路１０２、電子時計を構成する各電子回路要素の制御や駆動パルスの変更制御等の制御を行う制御回路１０４、分周回路１０２からの時計信号を所定時間計時すると主駆動パルスをパルスダウンするためのパルスダウン制御信号を出力するパルスダウンカウンタ回路１０３、制御回路１０４からの制御信号に基づいてモータ回転駆動用の主駆動パルスＰ１を選択し出力する主駆動パルス発生回路１０５、制御回路１０４からの制御信号に基づいてモータ回転駆動用の補正駆動パルスＰ２を出力する補正駆動パルス発生回路１０６、主駆動パルス発生回路１０５からの主駆動パルス及び補正駆動パルス発生回路１０６からの補正駆動パルスに応答してステッピングモータ１０８を回転駆動するモータドライバ回路１０７、ステッピングモータ１０８、ステッピングモータ１０８によって回転駆動されると共に時刻表示用の時刻針を有するアナログ表示部１１０、ステッピングモータ１０８の回転に応じた誘起電圧に対応する検出信号を所定の回転検出期間において検出する回転検出回路１０９を備えている。 FIG. 21 is a block diagram of an analog electronic timepiece using a stepping motor control circuit according to still another embodiment of the present invention, and shows an example of an analog electronic wristwatch.
In FIG. 21, an analog electronic timepiece includes an oscillation circuit 101 that generates a signal of a predetermined frequency, a frequency dividing circuit 102 that divides the signal generated by the oscillation circuit 101 and generates a clock signal that serves as a time reference, and an electronic timepiece. A control circuit 104 that performs control such as control of each electronic circuit element that is configured and drive pulse change control, and a pulse down control signal for pulse-down of the main drive pulse when the clock signal from the frequency divider circuit 102 is timed for a predetermined time Based on the control signal from the pulse down counter circuit 103 and the control circuit 104 to output, the main drive pulse generation circuit 105 for selecting and outputting the main drive pulse P1 for driving the motor rotation, and the motor based on the control signal from the control circuit 104 A correction drive pulse generation circuit 106 that outputs a correction drive pulse P2 for rotation drive, and a main drive pulse generation circuit 105 A motor driver circuit 107 that rotationally drives the stepping motor 108 in response to a correction drive pulse from the motion pulse and correction drive pulse generation circuit 106, a stepping motor 108, a stepping motor 108, and a time hand for time display. The analog display unit 110 includes a rotation detection circuit 109 that detects a detection signal corresponding to an induced voltage corresponding to the rotation of the stepping motor 108 in a predetermined rotation detection period.

また、制御回路１０４は、一定条件の下でパルスダウンカウンタ回路１０３が主駆動パルス発生回路１０５に前記パルスダウン制御信号を出力しないように制御する機能や、ステッピングモータ１０８が回転したことを示す検出信号を回転検出回路１０９が検出する時刻と当該検出信号を検出した検出区間とを比較して、前記検出信号がどの検出区間において検出されたのかを判別する検出区間判別回路としての機能をも有している。ステッピングモータ１０８が回転したか否かを検出する回転検出期間は、図２及び図３に関して説明したように、３つの検出区間Ｔ１〜Ｔ３に区分けしている。
回転検出回路１０９は、前記特許文献１に記載された回転検出回路と同様の構成のものであり、ステッピングモータ１０８が回転した場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをする場合には所定の基準しきい電圧Ｖｃｏｍｐを越える誘起電圧に対応する検出信号を検出し、ステッピングモータ１０８が回転しなかった場合等のようにステッピングモータ１０８のロータが一定速度以上の動きをしない場合には基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出しないように構成されている。 Further, the control circuit 104 has a function of controlling the pulse down counter circuit 103 so as not to output the pulse down control signal to the main drive pulse generation circuit 105 under a certain condition, or detection indicating that the stepping motor 108 has rotated. It also has a function as a detection interval determination circuit that determines the detection interval in which the detection signal is detected by comparing the time when the rotation detection circuit 109 detects the signal and the detection interval in which the detection signal is detected. is doing. The rotation detection period for detecting whether or not the stepping motor 108 has rotated is divided into three detection sections T1 to T3 as described with reference to FIGS.
The rotation detection circuit 109 has the same configuration as the rotation detection circuit described in Patent Document 1, and the rotor of the stepping motor 108 moves at a certain speed or more as in the case where the stepping motor 108 rotates. In such a case, a detection signal corresponding to an induced voltage exceeding a predetermined reference threshold voltage Vcomp is detected, and the rotor of the stepping motor 108 does not move above a certain speed, such as when the stepping motor 108 does not rotate. Is configured so as not to detect a detection signal exceeding the reference threshold voltage Vcomp.

尚、発振回路１０１及び分周回路１０２は信号発生手段を構成し、アナログ表示部１１０は時刻表示手段を構成している。回転検出回路１０９は回転検出手段を構成し、制御回路１０４は制御手段を構成している。主駆動パルス発生回路１０５及び補正駆動パルス発生回路１０６は駆動パルス発生手段を構成している。また、モータドライバ回路１０７はモータ駆動手段を構成している。また、発振回路１０１、分周回路１０２、パルスダウンカウンタ回路１０３、制御回路１０４、主駆動パルス発生回路１０５、補正駆動パルス発生回路１０６、モータドライバ回路１０７は駆動制御手段を構成している。   The oscillation circuit 101 and the frequency dividing circuit 102 constitute signal generating means, and the analog display unit 110 constitutes time display means. The rotation detection circuit 109 constitutes rotation detection means, and the control circuit 104 constitutes control means. The main drive pulse generation circuit 105 and the correction drive pulse generation circuit 106 constitute drive pulse generation means. The motor driver circuit 107 constitutes motor driving means. The oscillation circuit 101, the frequency dividing circuit 102, the pulse down counter circuit 103, the control circuit 104, the main drive pulse generation circuit 105, the correction drive pulse generation circuit 106, and the motor driver circuit 107 constitute drive control means.

図２２は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動した場合、第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。この場合、制御回路１０４の第１検出区間Ｔ１〜第３検出区間Ｔ３に対応する第１検出区間フラグＫＫＴ１〜第３検出区間フラグＫＫＴ３のうち、第２検出区間フラグＫＫＴ２が検出信号に同期するタイミングで制御回路１０４にセットされ、パルスダウンカウンタ回路１０３から回転検出期間経過後にパルスダウン制御信号ＤＯＷＮが主駆動パルス発生回路１０５に出力される。主駆動パルス発生回路１０５は、パルスダウン制御信号ＤＯＷＮに応答して主駆動パルスＰ１を１ランクパルスダウンする。   In FIG. 22, in the second embodiment, when the stepping motor 108 is driven by the main drive pulse P1, a detection signal exceeding the reference threshold voltage Vcomp is detected by the rotation detection circuit 109 in the second detection section T2. This is an example. In this case, the timing at which the second detection section flag KKT2 is synchronized with the detection signal among the first detection section flags KKT1 to KKT3 corresponding to the first detection section T1 to the third detection section T3 of the control circuit 104. The pulse down control signal DOWN is output from the pulse down counter circuit 103 to the main drive pulse generation circuit 105 after the rotation detection period has elapsed. The main drive pulse generation circuit 105 lowers the main drive pulse P1 by one rank in response to the pulse down control signal DOWN.

図２３は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第１検出区間Ｔ１及び第２検出区間Ｔ２において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第１検出区間フラグＫＫＴ１、第２検出区間フラグＫＫＴ２が、各々、第１検出区間Ｔ１、第２検出区間Ｔ２における検出信号に同期するタイミングでセットされる。
制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した場合には他の検出区間Ｔ２、Ｔ３における状況に関係なくパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御するため、第１検出区間フラグＫＫＴ１をセットすると同時にパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力するのを禁止する。 In FIG. 23, in the other embodiment, when the stepping motor 108 is driven by the main drive pulse P1, the detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection interval T1 and the second detection interval T2. This is an example in the case of being detected by the circuit 109.
In this case, the first detection interval flag KKT1 and the second detection interval flag KKT2 of the control circuit 104 are set at timings synchronized with the detection signals in the first detection interval T1 and the second detection interval T2, respectively.
When the detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection interval T1, the control circuit 104 causes the pulse down counter circuit 103 to output the pulse down control signal DOWN regardless of the situation in the other detection intervals T2 and T3. In order to perform control so as not to output, the first detection period flag KKT1 is set, and at the same time, the pulse down counter circuit 103 is prohibited from outputting the pulse down control signal DOWN.

このように、第１検出区間フラグＫＫＴ１を用いてパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。即ち、制御回路１０４は、第１検出区間フラグＫＫＴ１に同期するタイミングでパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。本他の実施の形態では、パルスダウンカウンタ回路１０３は、第１検出区間フラグＫＫＴ１が高レベルの間パルスダウ制御信号を出力しないで、第１検出区間フラグＫＫＴ１が低レベルになると、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。   In this way, the first detection interval flag KKT1 is used to control the pulse down counter circuit 103 so as not to output the pulse down control signal DOWN. That is, the control circuit 104 controls the pulse down counter circuit 103 so as not to output the pulse down control signal DOWN at a timing synchronized with the first detection interval flag KKT1. In the other embodiment, the pulse down counter circuit 103 does not output the pulse down control signal while the first detection interval flag KKT1 is at the high level, and when the first detection interval flag KKT1 becomes the low level, the pulse down counter circuit 103 starts again from the initial value. Start the counting operation. Thereby, since the pulse down control signal DOWN is not output from the pulse down counter circuit 103, the main drive pulse P1 is not pulsed down.

図２４は、本実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、第３検出区間Ｔ３において、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出された場合の例である。
この場合、制御回路１０４の第３検出区間フラグＫＫＴ３が第３検出区間Ｔ３における検出信号に同期するタイミングでセットされる。制御回路１０４は、第１検出区間Ｔ１から第３検出区間Ｔ３に全ての状況が判定できるため、第３検出区間フラグＫＫＴ３を用いて即ち、第３検出区間フラグＫＫＴ３に同期するタイミングで、パルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。本実施の形態では、パルスダウンカウンタ１０３は、第３検出区間フラグＫＫＴ３が高レベルの間パルスダウン制御信号ＤＯＷＮの出力禁止動作を継続し、第３検出区間フラグＫＫＴ３が低レベルになると、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ回路１０３からは、パルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルスＰ１はパルスダウンしない。 FIG. 24 shows a case where the detection signal exceeding the reference threshold voltage Vcomp is detected by the rotation detection circuit 109 in the third detection section T3 when the stepping motor 108 is driven by the main drive pulse P1 in the present embodiment. It is an example.
In this case, the third detection interval flag KKT3 of the control circuit 104 is set at a timing synchronized with the detection signal in the third detection interval T3. Since all the situations can be determined from the first detection interval T1 to the third detection interval T3, the control circuit 104 uses the third detection interval flag KKT3, that is, at the timing synchronized with the third detection interval flag KKT3. Control is performed so that the counter circuit 103 does not output the pulse down control signal DOWN. In the present embodiment, the pulse down counter 103 continues the operation of prohibiting the output of the pulse down control signal DOWN while the third detection interval flag KKT3 is at a high level, and is again initialized when the third detection interval flag KKT3 becomes a low level. The counting operation starts from the value. Thereby, since the pulse down control signal DOWN is not output from the pulse down counter circuit 103, the main drive pulse P1 is not pulsed down.

図２５は、本他の実施の形態において、主駆動パルスＰ１によってステッピングモータ１０８を駆動したとき、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいても、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合の例である。
この場合、制御回路１０４では第１検出区間フラグＫＫＴ１〜第３検出区間ＫＫＴ３はセットされない。
制御回路１０４は、回転検出期間の第１検出区間Ｔ〜第３検出区間Ｔ３のいずれにおいも、基準しきい電圧Ｖｃｏｍｐを超える検出信号が回転検出回路１０９によって検出されない場合には非回転と判定して、回転検出期間経過後に、補正駆動パルス発生回路１０６から補正駆動パルスＰ２を出力するように制御する。これにより、補正駆動パルス発生回路１０６は補正駆動パルスＰ２を出力し、モータドライバ回路１０７が補正駆動パルスＰ２によってモータ１０８を回転駆動する。 FIG. 25 shows the reference threshold voltage Vcomp in any of the first detection period T to the third detection period T3 of the rotation detection period when the stepping motor 108 is driven by the main drive pulse P1 in the other embodiment. This is an example in the case where a detection signal exceeding the value of? Is not detected by the rotation detection circuit 109.
In this case, the control circuit 104 does not set the first detection interval flag KKT1 to the third detection interval KKT3.
In any of the first detection period T to the third detection period T3 of the rotation detection period, the control circuit 104 determines that the rotation detection circuit 109 does not rotate when a detection signal exceeding the reference threshold voltage Vcomp is not detected. Thus, after the rotation detection period has elapsed, control is performed so that the correction drive pulse P2 is output from the correction drive pulse generation circuit 106. As a result, the correction drive pulse generation circuit 106 outputs the correction drive pulse P2, and the motor driver circuit 107 rotationally drives the motor 108 with the correction drive pulse P2.

制御回路１０４は、補正駆動パルスＰ２による駆動に同期して主駆動パルスＰ１を１ランクパルスアップするようにパルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスアップし、次回の駆動はパルスアップした主駆動パルスＰ１によって行う。
また、制御回路１０４は、補正駆動パルスＰ２による駆動後に、パルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御する。パルスダウンカウンタ１０３は、制御回路１０４の制御に応答してパルスダウン制御信号ＤＯＷＮを出力いないように動作した後、再び初期値から計数動作を開始する。これにより、パルスダウンカウンタ１０３からは、破線で示すように回転検出期間経過後であって補正駆動パルスＰ２駆動期間経過後に出力されるはずのパルスダウン制御信号ＤＯＷＮが出力されないため、主駆動パルス発生回路１０５は主駆動パルスＰ１をパルスダウンしない。 The control circuit 104 outputs a pulse-up control signal UP to the main drive pulse generation circuit 105 so that the main drive pulse P1 is increased by one rank in synchronization with the drive by the correction drive pulse P2. As a result, the main drive pulse generation circuit 105 pulses up the main drive pulse P1, and the next drive is performed by the pulsed up main drive pulse P1.
Further, the control circuit 104 controls the pulse down counter circuit 103 not to output the pulse down control signal DOWN after driving with the correction driving pulse P2. The pulse down counter 103 operates so as not to output the pulse down control signal DOWN in response to the control of the control circuit 104, and then starts the counting operation from the initial value again. As a result, the pulse down counter 103 does not output the pulse down control signal DOWN that should be output after the rotation detection period has elapsed and the correction drive pulse P2 drive period has elapsed, as indicated by the broken line. The circuit 105 does not pulse down the main drive pulse P1.

また本他の実施の形態では、図８の判定チャートに示すように、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第２検出区間Ｔ２のみ、又は、第２検出区間Ｔ２及び第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギに余裕がある回転と判定し、主駆動パルスＰ１を１ランクダウンする。
基準しきい電圧Ｖｃｏｍｐを超える検出信号が検出区間Ｔ１〜Ｔ３の全て、又は、第１検出区間Ｔ１及び第２検出区間Ｔ２のみ（少なくとも検出区間Ｔ１及びＴ２）において検出された場合、駆動エネルギをランクダウンする余裕がない回転と判定し、主駆動パルスＰ１を変更せずに現状を維持する。 In the other embodiment, as shown in the determination chart of FIG. 8, the detection signal exceeding the reference threshold voltage Vcomp is only in the second detection interval T2, or only in the second detection interval T2 and the third detection interval T3. Is detected as a rotation with a sufficient drive energy, the main drive pulse P1 is lowered by one rank.
If a detection signal exceeding the reference threshold voltage Vcomp is detected in all of the detection intervals T1 to T3 or only in the first detection interval T1 and the second detection interval T2 (at least the detection intervals T1 and T2), the driving energy is ranked. It is determined that the rotation has no room for down, and the current state is maintained without changing the main drive pulse P1.

基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１及び第３検出区間Ｔ３のみ、又は、第３検出区間Ｔ３のみにおいて検出された場合、駆動エネルギがぎりぎりの回転と判定し、主駆動パルスＰ１を１ランクアップする。
また、基準しきい電圧Ｖｃｏｍｐを超える検出信号が第１検出区間Ｔ１のみにおいて検出された場合、又は、いずれの検出区間Ｔ１〜Ｔ３においても検出されなかった場合、非回転と判定し、補正駆動パルスＰ２によって駆動した後、主駆動パルスＰ１を１ランクアップするようにしている。
以上のように、少なくとも第１検出区間Ｔ１において基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した場合にはランクダウンしないように、制御回路１０４がパルスダウンカウンタ回路１０３を制御する。 When a detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1 and the third detection section T3 or only in the third detection section T3, it is determined that the drive energy is the last rotation, and the main drive pulse Increase P1 by one rank.
Further, when a detection signal exceeding the reference threshold voltage Vcomp is detected only in the first detection section T1, or when it is not detected in any of the detection sections T1 to T3, it is determined as non-rotation, and the correction drive pulse After being driven by P2, the main drive pulse P1 is increased by one rank.
As described above, the control circuit 104 controls the pulse down counter circuit 103 so that the rank is not lowered when a detection signal exceeding the reference threshold voltage Vcomp is detected at least in the first detection section T1.

上述したような駆動パルスの選択駆動動作及びパルスダウン制御動作を、第１極性の駆動パルスによる駆動時と第２極性の駆動パルスによる駆動時とに交互に行うように、パルスダウンカウンタ回路１０３の計数値を設定している。例えば、第１極性の駆動パルスによる駆動と第２極性の駆動パルスによる駆動を交互に１秒周期で行う場合、パルスダウンカウンタ回路１０３は所定の奇数秒（本実施の形態では８５秒）計時する毎にパルスダウン制御信号ＤＯＷＮを出力するように設定しておき、制御回路１０４は前記奇数秒（本例では８５秒）周期で、回転検出回路１０９からの検出信号に基づいてパルスダウン信号の出力禁止制御等の前記制御動作を行う。
図２６は、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。 The pulse down counter circuit 103 performs the selection drive operation and the pulse down control operation of the drive pulse as described above alternately during the drive with the first polarity drive pulse and the drive with the second polarity drive pulse. The count value is set. For example, when driving with the driving pulse of the first polarity and driving with the driving pulse of the second polarity are alternately performed in a cycle of 1 second, the pulse down counter circuit 103 counts a predetermined odd number of seconds (in this embodiment, 85 seconds). The control circuit 104 is set to output a pulse down control signal DOWN every time, and the control circuit 104 outputs a pulse down signal based on the detection signal from the rotation detection circuit 109 in the odd seconds (85 seconds in this example). The control operation such as prohibition control is performed.
FIG. 26 is a flowchart showing operations of the stepping motor control circuit and the analog electronic timepiece according to the other embodiment.

以下、図２、図３、図８、図２１〜図２６を参照して、本他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を詳細に説明する。
図２１において、発振回路１０１は所定周波数の信号を発生し、分周回路１０２は発振回路１０１で発生した前記信号を分周して計時の基準となる時計信号を発生し、パルスダウンカウンタ回路１０３及び制御回路１０４に出力する。
パルスダウンカウンタ回路１０３は分周回路１０２からの時計信号を計数して計時動作を行う。 Hereinafter, the operations of the stepping motor control circuit and the analog electronic timepiece according to the other embodiment will be described in detail with reference to FIGS. 2, 3, 8, and 21 to 26.
In FIG. 21, an oscillation circuit 101 generates a signal having a predetermined frequency, and a frequency dividing circuit 102 divides the signal generated by the oscillation circuit 101 to generate a clock signal serving as a time reference, and a pulse down counter circuit 103. And output to the control circuit 104.
The pulse down counter circuit 103 counts the clock signal from the frequency dividing circuit 102 and performs a time counting operation.

また、制御回路１０４は、前記時間信号を計数して計時動作を行い、主駆動パルスＰ１でステッピングモータ１０８を回転駆動するように主駆動パルス発生回路１０５に主駆動パルス制御信号を出力する。
主駆動パルス発生回路１０５は、制御回路１０４からの制御信号に応答して、主駆動パルスＰ１をモータドライバ回路１０７に出力する（図２６のステップＳ９０１）。モータドライバ回路１０７は主駆動パルスＰ１によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は主駆動パルスＰ１によって回転駆動されて、表示部１１０を駆動する。これにより、ステッピングモータ１０８が正常に回転した場合には、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。 The control circuit 104 counts the time signal to perform a time measuring operation, and outputs a main drive pulse control signal to the main drive pulse generation circuit 105 so as to rotationally drive the stepping motor 108 with the main drive pulse P1.
In response to the control signal from the control circuit 104, the main drive pulse generation circuit 105 outputs the main drive pulse P1 to the motor driver circuit 107 (step S901 in FIG. 26). The motor driver circuit 107 rotationally drives the stepping motor 108 by the main drive pulse P1. The stepping motor 108 is driven to rotate by the main drive pulse P1, and drives the display unit 110. Thus, when the stepping motor 108 rotates normally, the analog display unit 110 displays the current time by the time hand.

回転検出回路１０９は基準しきい電圧Ｖｃｏｍｐを超える検出信号を検出した時点で制御回路１０４に該検出信号を出力する。
制御回路１０４は、回転検出回路１０９が基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１、第２検出区間Ｔ２、第３検出区間Ｔ３のいずれの検出区間でも検出していないと判定、即ち回転していないと判定すると（ステップＳ９０２〜Ｓ９０４）、補正駆動パルスＰ２を出力するように補正駆動パルス発生回路１０６に補正駆動パルス制御信号を出力して制御する。補正駆動パルス発生回路１０６は前記制御信号に応答して補正駆動パルスＰ２をモータドライバ回路１０７に出力する（ステップＳ９０５）。 The rotation detection circuit 109 outputs the detection signal to the control circuit 104 when it detects a detection signal that exceeds the reference threshold voltage Vcomp.
The control circuit 104 determines that the rotation detection circuit 109 has not detected a detection signal exceeding the reference threshold voltage Vcomp in any of the first detection section T1, the second detection section T2, and the third detection section T3. That is, when it is determined that the motor is not rotating (steps S902 to S904), a correction drive pulse control signal is output to the correction drive pulse generation circuit 106 so as to output the correction drive pulse P2. In response to the control signal, the correction drive pulse generation circuit 106 outputs a correction drive pulse P2 to the motor driver circuit 107 (step S905).

モータドライバ回路１０７は補正駆動パルスＰ２によってステッピングモータ１０８を回転駆動する。ステッピングモータ１０８は補正駆動パルスＰ２によって強制的に回転駆動されて、アナログ表示部１１０を駆動する。これにより、アナログ表示部１１０では、時刻針による現在時刻表示等が行われる。
同時に制御回路１０４は、主駆動パルス発生回路１０５にパルスアップ制御信号ＵＰを出力して１ランクアップする（ステップＳ９０６）。
パルスダウンカウンタ回路１０３は、所定時間（本実施の形態では奇数秒である８５秒）計時する毎に主駆動パルス発生回路１０５にパルスダウン制御信号ＤＯＷＮを出力し、主駆動パルス発生回路１０５が１ランクダウンした主駆動パルスによって駆動するが、パルスダウンカウンタ回路１０３は、処理ステップＳ１９０７で、前記所定時間計時していない場合にはパルスダウン制御信号ＤＯＷＮを出力しないため、主駆動パルスのパルスダウンは行われない（ステップＳ１９０７、Ｓ９０８）。 The motor driver circuit 107 rotationally drives the stepping motor 108 with the correction drive pulse P2. The stepping motor 108 is forcibly rotated by the correction drive pulse P2 to drive the analog display unit 110. Thereby, in the analog display part 110, the present time display etc. by a time hand are performed.
At the same time, the control circuit 104 outputs a pulse-up control signal UP to the main drive pulse generation circuit 105 to increase the rank by one (step S906).
The pulse down counter circuit 103 outputs a pulse down control signal DOWN to the main drive pulse generation circuit 105 every time a predetermined time (85 seconds which is an odd number in the present embodiment) is measured, and the main drive pulse generation circuit 105 is set to 1 The pulse down counter circuit 103 does not output the pulse down control signal DOWN when the predetermined time has not been counted in the processing step S1907, so that the pulse down of the main drive pulse is not performed. Not performed (steps S1907 and S908).

処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した（第３検出区間Ｔ３内で回転した）と判定した場合には、第３検出区間Ｔ３において検出した検出信号に同期して第３検出区間フラグＫＫＴ３をセットし又、パルスアップ制御信号ＵＰを主駆動パルス発生回路１０５に出力する。これにより、主駆動パルス発生回路１０５は主駆動パルスを１ランクアップする（ステップＳ９１１）。
処理ステップＳ９０３において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合には、直ちに処理ステップＳ１９０７に移行する。 In the processing step S904, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the third detection section T3 (rotated within the third detection section T3), the third detection section The third detection section flag KKT3 is set in synchronization with the detection signal detected at T3, and the pulse-up control signal UP is output to the main drive pulse generation circuit 105. As a result, the main drive pulse generation circuit 105 increases the rank of the main drive pulse by one (step S911).
In the process step S903, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the second detection section T2 (rotated in the second detection section T2), the control circuit 104 immediately executes the process step S1907. Migrate to

処理ステップＳ９０２において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した（第１検出区間Ｔ１内で回転した）と判定した後、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２においては検出していない（第２検出区間Ｔ２内で回転していない）と判定した場合には（ステップＳ９０９）、処理ステップＳ９０４に移行する。尚、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第１検出区間Ｔ１において検出した時点で第１検出区間フラグＫＫＴ１をセットする。   In processing step S902, the control circuit 104 determines that a detection signal exceeding the reference threshold voltage Vcomp has been detected in the first detection period T1 (rotated within the first detection period T1), and then the reference threshold voltage Vcomp is determined. When it is determined that the detection signal exceeding the second detection interval T2 is not detected (not rotating within the second detection interval T2) (step S909), the process proceeds to processing step S904. Note that the control circuit 104 sets the first detection interval flag KKT1 when a detection signal exceeding the reference threshold voltage Vcomp is detected in the first detection interval T1.

処理ステップＳ９０９において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第２検出区間Ｔ２において検出した（第２検出区間Ｔ２内で回転した）と判定した場合、前記検出信号を第２検出区間Ｔ２において検出した時点で第２検出区間フラグＫＫＴ２をセットする。
制御回路１０４は、第１検出区間フラグＫＫＴ１によってパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御した後、処理ステップＳ１９０７に移行する（ステップＳ９１０）。
前記処理を所定時間（本実施の形態では奇数秒である８５秒）毎に繰り返す。これにより、第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、ステッピングモータ１０８の制御動作を行う。したがって、双方の極性の駆動結果を参照してステッピングモータ１０８を制御しているため、ステッピングモータ１０８のバラツキ等によって極性間で駆動余裕が異なったり、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。 In the processing step S909, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the second detection interval T2 (rotated within the second detection interval T2), the control signal 104 outputs the detection signal to the second detection interval T2. At the time of detection in the detection section T2, the second detection section flag KKT2 is set.
The control circuit 104 controls the first detection interval flag KKT1 so that the pulse down counter circuit 103 does not output the pulse down control signal DOWN, and then proceeds to processing step S1907 (step S910).
The above process is repeated every predetermined time (85 seconds which is an odd number in the present embodiment). Thereby, the control operation of the stepping motor 108 is performed by alternately referring to the detection results at the time of driving with the driving pulses of the first and second polarities. Therefore, since the stepping motor 108 is controlled with reference to the driving results of both polarities, even if the driving margin differs between the polarities due to variations in the stepping motor 108 or the driving margin changes, the non-rotating state is entered. It becomes possible to prevent that.

図２７は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図２１と同一であり又、図２６と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０４において、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出したと判定した場合には、パルスダウンカウンタ回路１０３がパルスダウン制御信号を出力しないように制御して、パルスダウンを禁止する（ステップＳ１００１）。 FIG. 27 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to still another embodiment. The block diagram of the other embodiment is the same as that of FIG. 21, and the same processes as those of FIG. 26 are denoted by the same reference numerals.
In the other embodiment, in the processing step S904, when the control circuit 104 determines that the detection signal exceeding the reference threshold voltage Vcomp is detected in the third detection period T3, the pulse down counter circuit 103 performs the pulse detection. Control is performed so as not to output the down control signal, and pulse down is prohibited (step S1001).

この場合、制御回路１０４は、基準しきい電圧Ｖｃｏｍｐを超える検出信号を第３検出区間Ｔ３において検出した時点で、第３検出区間フラグＫＫＴ３をセットし、該フラグＫＫＴ３を用いてこれに同期するタイミングでパルスダウンカウンタ回路１０３がパルスダウン制御信号を出力しないように制御する。
その後、制御回路１０４は処理ステップＳ９１１に移行するように構成している。その他の構成や処理は図２６の実施の形態と同様である。 In this case, when the control circuit 104 detects a detection signal exceeding the reference threshold voltage Vcomp in the third detection interval T3, the control circuit 104 sets the third detection interval flag KKT3 and uses the flag KKT3 to synchronize with this. Thus, the pulse down counter circuit 103 is controlled not to output the pulse down control signal.
Thereafter, the control circuit 104 is configured to proceed to processing step S911. Other configurations and processes are the same as those in the embodiment of FIG.

図２８は、更に他の実施の形態に係るステッピングモータ制御回路及びアナログ電子時計の動作を示すフローチャートである。本他の実施の形態のブロック図は図２１と同一であり又、図２６、図２７と同一の処理には同一符号を付している。
本他の実施の形態では、処理ステップＳ９０５において補正駆動パルス発生回路１０６が補正駆動パルスＰ２によって駆動すると共に、補正駆動パルスＰ２によってパルスダウンカウンタ回路１０３がパルスダウン制御信号ＤＯＷＮを出力しないように制御し（ステップＳ１１０１）、その後、処理ステップＳ９０６に移行するように構成している。その他の構成や処理は図２６、図２７の実施の形態と同様である。 FIG. 28 is a flowchart showing operations of a stepping motor control circuit and an analog electronic timepiece according to still another embodiment. The block diagram of the other embodiment is the same as FIG. 21, and the same processes as those in FIGS. 26 and 27 are denoted by the same reference numerals.
In the other embodiment, in the processing step S905, the correction drive pulse generation circuit 106 is driven by the correction drive pulse P2, and the pulse down counter circuit 103 is controlled by the correction drive pulse P2 so as not to output the pulse down control signal DOWN. (Step S1101), and thereafter, the process proceeds to processing step S906. Other configurations and processes are the same as those of the embodiment of FIGS.

以上述べたように、図２１〜図２８に示した実施の形態に係るステッピングモータ制御回路によれば、第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、ステッピングモータ１０８の制御動作を行うようにしている。
このように、双方の極性の駆動結果を参照してステッピングモータ１０８を制御しているため、ステッピングモータ１０８のバラツキ等によって極性間の駆動余裕が異なったり、変化した場合でも非回転状態になることを防ぐことが可能になる。
また、不必要にランクダウンしないようにしているため、ステッピングモータ１０８等のバラツキにより、駆動余裕が変化した場合でも非回転状態になることを防ぐことが可能になる。
また、ステッピングモータ１０８や輪列負荷のバラツキにより、駆動余裕がイレギュラに変化した場合でも確実なパルスダウン禁止制御が行われ、非回転状態になることを防ぐことが可能になる。 As described above, according to the stepping motor control circuit according to the embodiment shown in FIGS. 21 to 28, the stepping motor control circuit alternately refers to the detection results at the time of driving with the first and second polarity driving pulses. The control operation of the motor 108 is performed.
As described above, since the stepping motor 108 is controlled with reference to the driving results of both polarities, even if the driving margin between the polarities differs or changes due to variations in the stepping motor 108, the non-rotating state occurs. It becomes possible to prevent.
In addition, since the rank is not unnecessarily lowered, it is possible to prevent a non-rotating state even when the drive margin changes due to variations in the stepping motor 108 and the like.
Further, even when the drive margin changes irregularly due to variations in the stepping motor 108 or the train wheel load, reliable pulse down prohibition control is performed, and it is possible to prevent a non-rotating state.

尚、前記各実施の形態では、主駆動パルスＰ１として櫛歯状の主駆動パルスを使用し、パルス幅は一定にしてデューティ比を変えることにより駆動エネルギを変えるように構成したが、デューティ比は一定にして櫛歯数を変えることによって駆動エネルギを変える（この場合はパルス幅が変化する）、パルス電圧を変える等によって駆動エネルギを変えるようにしてもよい。また、矩形波の主駆動パルスを用いるようにしてもよい。
また、時刻針以外にも、カレンダ等を駆動するためのステッピングモータに適用可能である。
また、ステッピングモータの応用例として電子時計の例で説明したが、モータを使用する電子機器に適用可能である。 In each of the above embodiments, a comb-shaped main drive pulse is used as the main drive pulse P1, and the drive energy is changed by changing the duty ratio while keeping the pulse width constant. The drive energy may be changed by changing the number of comb teeth and changing the drive energy (in this case, the pulse width is changed), changing the pulse voltage, or the like. Further, a rectangular main drive pulse may be used.
In addition to the time hand, the present invention can be applied to a stepping motor for driving a calendar or the like.
Moreover, although the example of the electronic timepiece has been described as an application example of the stepping motor, it can be applied to an electronic device using the motor.

本発明に係るステッピングモータ制御回路は、ステッピングモータを使用する各種電子機器に適用可能である。
また、本発明に係る電子時計は、カレンダ機能付きアナログ電子腕時計、カレンダ機能付きアナログ電子置時計等の各種カレンダ機能付きアナログ電子時計をはじめ、各種のアナログ電子時計に適用可能である。 The stepping motor control circuit according to the present invention is applicable to various electronic devices that use the stepping motor.
The electronic timepiece according to the present invention can be applied to various analog electronic timepieces, including analog electronic timepieces with various calendar functions such as an analog electronic wristwatch with a calendar function and an analog electronic table clock with a calendar function.

１０１・・・発振回路
１０２・・・分周回路
１０３・・・パルスダウンカウンタ回路
１１２・・・パルスダウン信号発生回路
１０４・・・制御回路
１０５・・・主駆動パルス発生回路
１０６・・・補正駆動パルス発生回路
１０７・・・モータドライバ回路
１０８・・・ステッピングモータ
１０９・・・回転検出回路
１１０・・・アナログ表示部
２０１・・・ステータ
２０２・・・ロータ
２０３・・・ロータ収容用貫通孔
２０４、２０５・・・切り欠き部（内ノッチ）
２０６、２０７・・・切り欠き部（外ノッチ）
２０８・・・磁心
２０９・・・コイル
２１０、２１１・・・可飽和部
ＯＵＴ１・・・第１端子
ＯＵＴ２・・・第２端子 DESCRIPTION OF SYMBOLS 101 ... Oscillation circuit 102 ... Frequency division circuit 103 ... Pulse down counter circuit 112 ... Pulse down signal generation circuit 104 ... Control circuit 105 ... Main drive pulse generation circuit 106 ... Correction Drive pulse generation circuit 107 ... motor driver circuit 108 ... stepping motor 109 ... rotation detection circuit 110 ... analog display unit 201 ... stator 202 ... rotor 203 ... through hole for accommodating rotor 204, 205 ... Notch (inner notch)
206, 207 ... Notch (outer notch)
208 ... Magnetic core 209 ... Coils 210, 211 ... Saturable portion OUT1 ... First terminal OUT2 ... Second terminal

Claims (24)

ステッピングモータの回転によって発生する検出信号を検出し、前記検出信号が所定の回転検出期間において所定の基準しきい電圧を超えたか否かによって、前記ステッピングモータの回転状況を検出する回転検出手段と、前記回転検出手段による検出結果に応じて、相互にエネルギの相違する複数の主駆動パルスのいずれか又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動制御する駆動制御手段とを備えて成り、
前記主駆動パルスによる駆動直後からはじまる前記回転検出期間を複数の検出区間に区分し、前記駆動制御手段は、前記回転検出手段が所定検出区間において前記基準しきい電圧を超える検出信号を検出した場合に前記主駆動パルスのパルスダウンを禁止することを特徴とするステッピングモータ制御回路。 Rotation detecting means for detecting a detection signal generated by the rotation of the stepping motor and detecting the rotation state of the stepping motor according to whether the detection signal exceeds a predetermined reference threshold voltage in a predetermined rotation detection period; Drive control for driving and controlling the stepping motor by one of a plurality of main drive pulses having different energy from each other or a correction drive pulse having energy larger than each of the main drive pulses according to a detection result by the rotation detection means. Means comprising:
The rotation detection period starting immediately after driving by the main drive pulse is divided into a plurality of detection sections, and the drive control means detects the detection signal exceeding the reference threshold voltage in the predetermined detection section. And a stepping motor control circuit for prohibiting pulse down of the main drive pulse. 前記駆動制御手段は、前記回転検出手段が前記駆動直後の最初の検出区間である第１検出区間において前記基準しきい電圧を超える検出信号を検出した場合に前記主駆動パルスのパルスダウンを禁止することを特徴とする請求項１記載のステッピングモータ制御回路。   The drive control unit prohibits pulse down of the main drive pulse when the rotation detection unit detects a detection signal exceeding the reference threshold voltage in a first detection interval which is an initial detection interval immediately after the driving. The stepping motor control circuit according to claim 1. 前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答してステッピングモータを駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項１又は２記載のステッピングモータ制御回路。 The drive control means outputs a pulse down counter circuit that outputs a pulse down control signal for pulse down control of the main drive pulse when measuring a predetermined time, and outputs a main drive pulse or a correction drive pulse corresponding to the pulse control signal. And a drive pulse generating means for pulsing down and outputting a main drive pulse in response to the pulse down control signal, a motor drive means for driving a stepping motor in response to the drive pulse from the drive pulse generating means, Based on the detection result by the rotation detection means, the stepping motor is driven by any one of a plurality of main drive pulses having different energy from each other or a correction drive pulse having a larger energy than each of the main drive pulses. The pulse control signal for controlling the motor driving means to drive the motor. And control means for outputting,
The rotation detection period is divided into a first detection period immediately after driving by a main drive pulse, a second detection period after the first detection period, and a third detection period after the second detection period,
The control means controls the reset of the pulse down counter circuit so as not to pulse down the main drive pulse when the rotation detection means detects a detection signal exceeding the reference threshold voltage in the first detection interval. The stepping motor control circuit according to claim 1 or 2, wherein 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を検出した検出区間に対応するフラグをセットし、前記第１検出区間に対応してセットされたフラグに同期して前記パルスダウンカウンタ回路をリセットすることを特徴とする請求項３記載のステッピングモータ制御回路。   The control means sets a flag corresponding to a detection interval in which the rotation detection means detects a detection signal exceeding the reference threshold voltage, and synchronizes with the flag set corresponding to the first detection interval. 4. The stepping motor control circuit according to claim 3, wherein the pulse down counter circuit is reset. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間では検出せず第３検出区間において検出したときは、前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項３又は４記載のステッピングモータ制御回路。   The control means resets the pulse down counter circuit to perform main driving when the rotation detection means detects a detection signal exceeding the reference threshold voltage in the first detection period but not in the third detection period. 5. The stepping motor control circuit according to claim 3, wherein the pulse is controlled not to be pulsed down. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないときは、前記補正駆動パルスによって前記ステッピングモータを駆動するように前記モータ駆動手段に前記パルス制御信号を出力すると共に、前記補正駆動パルスに同期して前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項３乃至５のいずれか一に記載のステッピングモータ制御回路。   When the rotation detection unit does not detect a detection signal exceeding the reference threshold voltage in any detection section, the control unit causes the motor driving unit to drive the stepping motor with the correction drive pulse. 6. A pulse control signal is output, and the pulse down counter circuit is reset in synchronization with the correction drive pulse so as not to pulse down the main drive pulse. Stepping motor control circuit described in 1. 前記制御手段は、ロジック回路によって構成されて成り、前記フラグに対応する信号を用いて前記パルスダウンカウンタ回路をリセットして主駆動パルスをパルスダウンしないように制御することを特徴とする請求項３乃至６のいずれか一に記載のステッピングモータ制御回路。   4. The control unit according to claim 3, wherein the control unit includes a logic circuit and resets the pulse down counter circuit using a signal corresponding to the flag so as not to pulse down the main drive pulse. The stepping motor control circuit according to any one of 1 to 6. 前記駆動制御手段は、所定周期で主駆動パルスをパルスダウン制御するためのパルスダウン信号を出力するパルスダウン信号発生回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
前記制御手段は、所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合に、前記第１極性の主駆動パルスによって回転駆動した際の検出結果と前記第２極性の主駆動パルスによって回転駆動した際の検出結果のうち、駆動余裕の小さい方の検出結果に基づいてパルスダウンするか否かを決定し、パルスダウンしない場合には、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項１又は２記載のステッピングモータ制御回路。 The drive control means outputs a pulse down signal generation circuit that outputs a pulse down signal for performing pulse down control of the main drive pulse at a predetermined period, and outputs a main drive pulse or a correction drive pulse corresponding to the pulse control signal, Drive pulse generating means for pulsing down and outputting the main drive pulse in response to the pulse down signal, and first and second drive terminals from the first and second drive terminals in response to the drive pulse from the drive pulse generating means. Based on the detection result of the rotation detection means and the motor drive means for rotating the stepping motor by alternately supplying the drive pulse of the polarity and the drive pulse of the second polarity different from the first polarity, the difference in energy from each other Any one of a plurality of main drive pulses or a correction drive pulse having energy larger than each of the main drive pulses. And control means for outputting the pulse control signal for controlling the drive pulse generating means so as to drive the stepping motor Te,
The rotation detection period is divided into a first detection period immediately after driving by a main drive pulse, a second detection period after the first detection period, and a third detection period after the second detection period,
When the control means is driven by a main drive pulse having a predetermined first polarity and a main drive pulse having a second polarity, a detection result when the drive is rotated by the main drive pulse having the first polarity and the second polarity Of the detection results when rotating by the main drive pulse, it is determined whether or not to pulse down based on the detection result with the smaller drive margin, and if not pulse down, the pulse down signal generation circuit 3. The stepping motor control circuit according to claim 1, wherein control is performed so that the pulse down signal is not output to the drive pulse generating means. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号を前記第１検出区間において検出したものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８記載のステッピングモータ制御回路。   When the control means is driven by the main drive pulse of the predetermined first polarity and the main drive pulse of the second polarity, a detection signal in which at least one detection result by the rotation detection means exceeds the reference threshold voltage 9. The stepping motor according to claim 8, wherein when detected in the first detection section, the pulse down signal generation circuit controls so as not to output the pulse down signal to the drive pulse generation means. Control circuit. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号を前記第３検出区間のみにおいて検出したものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８又は９記載のステッピングモータ制御回路。   When the control means is driven by the main drive pulse of the predetermined first polarity and the main drive pulse of the second polarity, a detection signal in which at least one detection result by the rotation detection means exceeds the reference threshold voltage 10. The pulse-down signal generation circuit controls so that the pulse-down signal is not output to the drive pulse generation means when it is detected only in the third detection section. Stepping motor control circuit. 前記制御手段は、前記所定の第１極性の主駆動パルス及び第２極性の主駆動パルスによって駆動した場合、前記回転検出手段による少なくとも一方の検出結果が、前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないものであるときは、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８乃至１０のいずれか一に記載のステッピングモータ制御回路。   When the control means is driven by the main drive pulse of the predetermined first polarity and the main drive pulse of the second polarity, a detection signal in which at least one detection result by the rotation detection means exceeds the reference threshold voltage 11. The control according to claim 8, wherein the pulse down signal generation circuit is controlled not to output the pulse down signal to the drive pulse generation means when it is not detected in any detection section. A stepping motor control circuit according to claim 1. 前記制御手段は、前記第１、第２極性の主駆動パルスによって回転駆動した際の隣接する検出結果に基づいて、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８乃至１１のいずれか一に記載のステッピングモータ制御回路。   The control means does not output the pulse down signal from the pulse down signal generation circuit to the drive pulse generation means on the basis of adjacent detection results when the first and second polarity main drive pulses are driven to rotate. The stepping motor control circuit according to claim 8, wherein the stepping motor control circuit is controlled as follows. 前記制御手段は、主駆動パルスのパルスダウンを禁止する場合、前記回転検出期間経過後に、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８乃至１２のいずれか一に記載のステッピングモータ制御回路。   The control means, when prohibiting pulse down of the main drive pulse, controls the pulse down signal generation circuit not to output the pulse down signal to the drive pulse generation means after the rotation detection period has elapsed. A stepping motor control circuit according to any one of claims 8 to 12. 前記制御手段は、主駆動パルスのパルスダウンを禁止する場合、前記補正駆動パルス駆動期間経過後に、前記パルスダウン信号発生回路が前記駆動パルス発生手段に前記パルスダウン信号を出力しないように制御することを特徴とする請求項８乃至１３のいずれか一に記載のステッピングモータ制御回路。   When the control means prohibits pulse down of the main drive pulse, the control means controls the pulse down signal generation circuit not to output the pulse down signal to the drive pulse generation means after the correction drive pulse drive period has elapsed. The stepping motor control circuit according to claim 8, wherein: 前記パルスダウン信号発生回路は、所定時間計時する毎に前記パルスダウン信号を出力することを特徴とする請求項８乃至１４のいずれか一に記載のステッピングモータ制御回路。   15. The stepping motor control circuit according to claim 8, wherein the pulse down signal generation circuit outputs the pulse down signal every time a predetermined time is measured. 前記駆動制御手段は、所定時間計時したとき主駆動パルスをパルスダウン制御するためのパルスダウン制御信号を出力するパルスダウンカウンタ回路と、パルス制御信号に対応する主駆動パルス又は補正駆動パルスを出力すると共に、前記パルスダウン制御信号に応答して主駆動パルスをパルスダウンして出力する駆動パルス発生手段と、前記駆動パルス発生手段からの駆動パルスに応答して、第１、第２の駆動端子から、第１極性の駆動パルス、前記第１極性と異なる第２極性の駆動パルスを交互に供給してステッピングモータを回転駆動するモータ駆動手段と、前記回転検出手段による検出結果に基づいて、相互にエネルギの相違する複数の主駆動パルスの中のいずれかの主駆動パルス又は、前記各主駆動パルスよりもエネルギの大きい補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段を制御するための前記パルス制御信号を出力する制御手段とを備えて成り、
前記回転検出期間を、主駆動パルスによる駆動直後の第１検出区間、前記第１検出区間よりも後の第２検出区間及び前記第２検出区間よりも後の第３検出区間に区分し、
前記制御手段は、前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１又は２記載のステッピングモータ制御回路。 The drive control means outputs a pulse down counter circuit that outputs a pulse down control signal for pulse down control of the main drive pulse when measuring a predetermined time, and outputs a main drive pulse or a correction drive pulse corresponding to the pulse control signal. And a drive pulse generating means for pulse-downing and outputting a main drive pulse in response to the pulse down control signal, and from the first and second drive terminals in response to the drive pulse from the drive pulse generating means. , A motor driving means for rotating the stepping motor by alternately supplying a driving pulse of the first polarity and a driving pulse of the second polarity different from the first polarity, and a mutual detection based on the detection result by the rotation detecting means. One of the plurality of main drive pulses having different energies, or a larger energy than each of the main drive pulses. By a positive drive pulse comprises a control means for outputting the pulse control signal for controlling the drive pulse generating means so as to drive the stepping motor,
The rotation detection period is divided into a first detection period immediately after driving by a main drive pulse, a second detection period after the first detection period, and a third detection period after the second detection period,
The control means refers to detection results at the time of driving with the first and second polarity driving pulses alternately and detects a detection signal whose detection result exceeds the reference threshold voltage at least in the first detection section. 3. The stepping motor control circuit according to claim 1, wherein when it is determined that the pulse down counter circuit is determined, the pulse down counter circuit is controlled not to output the pulse down control signal. 4. 前記パルスダウンカウンタ回路は奇数秒計時する毎に前記パルスダウン制御信号を出力し、
前記制御手段は、前記モータ駆動手段が前記第１極性、第２極性の駆動パルスによる駆動を交互に１秒周期で行うように前記パルス制御信号を出力すると共に、前記奇数秒毎に前記第１、第２極性の駆動パルスによる駆動時の検出結果を交互に参照して、前記検出結果が前記基準しきい電圧を超える検出信号を少なくとも前記第１検出区間において検出したものであると判定したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１６記載のステッピングモータ制御回路。 The pulse down counter circuit outputs the pulse down control signal every time odd seconds are counted,
The control means outputs the pulse control signal so that the motor driving means alternately performs driving by the driving pulses of the first polarity and the second polarity at a cycle of 1 second, and the first driving signal is output every odd seconds. When the detection result at the time of driving with the drive pulse of the second polarity is alternately referred to and it is determined that the detection result is that the detection signal exceeding the reference threshold voltage is detected at least in the first detection interval. 17. The stepping motor control circuit according to claim 16, wherein the pulse down counter circuit is controlled so as not to output the pulse down control signal. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を検出した検出区間に対応するフラグをセットし、前記第１検出区間に対応してセットされたフラグに同期して前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１６又は１７記載のステッピングモータ制御回路。   The control means sets a flag corresponding to a detection interval in which the rotation detection means detects a detection signal exceeding the reference threshold voltage, and synchronizes with the flag set corresponding to the first detection interval. 18. The stepping motor control circuit according to claim 16, wherein a pulse down counter circuit controls so as not to output the pulse down control signal. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号を前記第１検出区間では検出せず第３検出区間において検出したときは、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１６乃至１８のいずれか一に記載のステッピングモータ制御回路。   When the rotation detecting means detects a detection signal exceeding the reference threshold voltage in the first detection period but not in the third detection period, the pulse down counter circuit detects the pulse down control signal. The stepping motor control circuit according to claim 16, wherein the stepping motor control circuit is controlled so as not to output the output. 前記制御手段は、前記回転検出手段が前記基準しきい電圧を超える検出信号をいずれの検出区間においても検出しないときは、前記補正駆動パルスによって前記ステッピングモータを駆動するように前記駆動パルス発生手段に前記パルス制御信号を出力すると共に、前記補正駆動パルスに同期して、前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１６乃至１９のいずれか一に記載のステッピングモータ制御回路。   When the rotation detection means does not detect a detection signal exceeding the reference threshold voltage in any detection interval, the control means causes the drive pulse generation means to drive the stepping motor by the correction drive pulse. 20. The pulse control signal is output, and the pulse down counter circuit is controlled not to output the pulse down control signal in synchronization with the correction drive pulse. Stepping motor control circuit described in 1. 前記制御手段は、ロジック回路によって構成されて成り、前記フラグに対応する信号を用いて前記パルスダウンカウンタ回路が前記パルスダウン制御信号を出力しないように制御することを特徴とする請求項１６乃至２０のいずれか一に記載のステッピングモータ制御回路。   21. The control means is constituted by a logic circuit, and controls the pulse down counter circuit not to output the pulse down control signal using a signal corresponding to the flag. A stepping motor control circuit according to any one of the above. 前記制御手段は、主駆動パルスをパルスダウンする場合、前記回転検出期間経過後にパルスダウンすることを特徴とする請求項１乃至２１のいずれか一に記載のステッピングモータ制御回路。   The stepping motor control circuit according to any one of claims 1 to 21, wherein, when the main drive pulse is pulsed down, the control means performs pulse down after the rotation detection period has elapsed. 前記制御手段は、主駆動パルスをパルスダウンする場合、補正駆動パルス駆動期間経過後にパルスダウンすることを特徴とする請求項１乃至２２記載のステッピングモータ制御回路。   23. The stepping motor control circuit according to claim 1, wherein, when the main drive pulse is pulsed down, the control means pulses down after the correction drive pulse drive period has elapsed. 時刻針を回転駆動するステッピングモータと、前記ステッピングモータを制御するステッピングモータ制御回路とを有するアナログ電子時計において、
前記ステッピングモータ制御回路として、請求項１乃至２３のいずれか一に記載のステッピングモータ制御回路を用いたことを特徴とするアナログ電子時計。 In an analog electronic timepiece having a stepping motor that rotationally drives a time hand and a stepping motor control circuit that controls the stepping motor,
24. An analog electronic timepiece using the stepping motor control circuit according to claim 1 as the stepping motor control circuit.
JP2009090211A 2008-06-17 2009-04-02 Stepping motor control circuit and analog electronic timepiece Active JP5363168B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009090211A JP5363168B2 (en) 2008-06-17 2009-04-02 Stepping motor control circuit and analog electronic timepiece
SG200903955-3A SG158029A1 (en) 2008-06-17 2009-06-09 Stepping motor control circuit and analog electronic timepiece
US12/456,332 US8111033B2 (en) 2008-06-17 2009-06-15 Stepping motor control circuit and analog electronic timepiece
CH9502009A CH699010A2 (en) 2008-06-17 2009-06-16 Control circuit for stepper motor and analog electronic timepiece.
CN200910146872.8A CN101610059B (en) 2008-06-17 2009-06-17 Stepping motor control circuit and analog electronic timepiece
HK10100542.1A HK1133333B (en) 2008-06-17 2010-01-19 Stepping motor control circuit and analog electronic timepiece

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2008157529 2008-06-17
JP2008157530 2008-06-17
JP2008157529 2008-06-17
JP2008157530 2008-06-17
JP2008157531 2008-06-17
JP2008157531 2008-06-17
JP2009090211A JP5363168B2 (en) 2008-06-17 2009-04-02 Stepping motor control circuit and analog electronic timepiece

Publications (2)

Publication Number Publication Date
JP2010029057A true JP2010029057A (en) 2010-02-04
JP5363168B2 JP5363168B2 (en) 2013-12-11

Family

ID=41462949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009090211A Active JP5363168B2 (en) 2008-06-17 2009-04-02 Stepping motor control circuit and analog electronic timepiece

Country Status (3)

Country Link
JP (1) JP5363168B2 (en)
CH (1) CH699010A2 (en)
SG (1) SG158029A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158978A (en) * 1980-05-13 1981-12-08 Citizen Watch Co Ltd Electronic watch
JP2003259692A (en) * 2002-03-05 2003-09-12 Seiko Epson Corp Electronic device, control method for electronic device, control program for electronic device, and recording medium on which the program is recorded
WO2005119377A1 (en) * 2004-06-04 2005-12-15 Seiko Instruments Inc. Analog electronic clock and motor control circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158978A (en) * 1980-05-13 1981-12-08 Citizen Watch Co Ltd Electronic watch
JP2003259692A (en) * 2002-03-05 2003-09-12 Seiko Epson Corp Electronic device, control method for electronic device, control program for electronic device, and recording medium on which the program is recorded
WO2005119377A1 (en) * 2004-06-04 2005-12-15 Seiko Instruments Inc. Analog electronic clock and motor control circuit

Also Published As

Publication number Publication date
JP5363168B2 (en) 2013-12-11
CH699010A2 (en) 2009-12-31
SG158029A1 (en) 2010-01-29
HK1133333A1 (en) 2010-03-19

Similar Documents

Publication Publication Date Title
CN101610059B (en) Stepping motor control circuit and analog electronic timepiece
US8698443B2 (en) Stepping motor control circuit and analog electronic timepiece
JP2011101576A (en) Stepping motor control circuit and analog electronic clock
JP2010154673A (en) Stepping motor control circuit and analog electronic watch
JP6084008B2 (en) Stepping motor control circuit, movement and analog electronic timepiece
JP2010145106A (en) Stepping motor control circuit and analog electronic timepiece
US20100254226A1 (en) Stepping motor control circuit and analog electronic watch
JP2010220461A (en) Stepping motor control circuit and analog electronic clock
JP5363269B2 (en) Stepping motor control circuit and analog electronic timepiece
US20110188352A1 (en) Stepping motor control circuit and analogue electronic watch
JP2011002443A (en) Stepping motor control circuit and analog electronic timepiece
JP2010220408A (en) Stepping motor control circuit and analog electronic clock
JP2010151641A (en) Stepping motor control circuit and analog electronic timepiece
JP2010256137A (en) Stepping motor control circuit and analog electronic watch
JP5363168B2 (en) Stepping motor control circuit and analog electronic timepiece
JP2011075463A (en) Stepping motor control circuit and analog electronic clock
JP2008228559A (en) Stepping motor control circuit and analog electronic timepiece
JP6134487B2 (en) Stepping motor control circuit, movement and analog electronic timepiece
JP2014027783A (en) Stepping motor control circuit, movement, and analog electronic clock
JP2010243448A (en) Stepping motor control circuit and analog electronic clock
JP6257709B2 (en) Stepping motor control circuit, movement and analog electronic timepiece
HK1133333B (en) Stepping motor control circuit and analog electronic timepiece
JP2025068318A (en) Stepping motor control circuit, and analog electronic clock
JP5523667B2 (en) Stepping motor control circuit and analog electronic timepiece
JP6395469B2 (en) Stepping motor control circuit, movement and analog electronic timepiece

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091108

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130827

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130905

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5363168

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250