JP2010028151A - ラジオデータ変調信号生成装置及び送信装置 - Google Patents

Abstract

【課題】回路規模の増大及びコストの増大を抑制しつつ、データ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置を提供する。
【解決手段】本発明の一実施形態に係るラジオデータ変調信号生成装置５は、二位相偏移変調信号Ｓｒｃでデータ副搬送波を変調したラジオデータ変調信号Ｓｒｍを生成する装置であって、二位相偏移変調信号Ｓｒｃの遷移を検出する遷移検出回路５０と、ラジオデータ変調信号Ｓｒｍの１／２ビットごとの波形に相当するディジタル波形データを少なくとも２つ記憶し、遷移検出回路５０からの遷移検出信号Ｓｒｌｈ〜Ｓｒｌｌに基づいて対応するディジタル波形データからラジオデータ変調信号Ｓｒｍを生成する生成回路６０とを備える。
【選択図】図１

Description

本発明は、ラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置に関するものである。

音声信号に、音楽の曲名・作曲作詞者名・演奏者名等の文字データ等を多重して放送するデータ放送システムとして、欧州におけるＲＤＳ（Radio Data System）や米国におけるＲＢＤＳ（Radio Broadcast Data System）などが知られている。

非特許文献１には、ＲＤＳに用いられるＲＤＳ送信回路のブロック図が記載されている。このＲＤＳ送信回路は、ステレオ音声信号を多重した多重化音声信号を生成する音声周波数変調器と、二位相偏移変調信号でラジオデータ副搬送波を変調した信号を生成するラジオデータ変調信号生成回路と、これらの多重化音声信号とラジオデータ変調信号とを加算する加算器と、加算器からの出力信号を送信するＶＨＦ／ＦＭ送信器とを備える。

ラジオデータ変調信号生成回路は、ラジオデータ発生器からのラジオデータをディファレンシャルエンコーダにより差動符号化し、この符号化されたラジオデータをバイフェーズシンボルジェネレータにより二位相偏移変調（Binary Phase Shift Keying）した後に最小のビットエラーレートを得る為、最適なｃｏｓ（πｆｔｄ／４）の特性を持つシェーピングフィルタ処理を行う。さらに、ラジオデータ変調信号生成回路は、このフィルタリングされた信号でステレオパイロット信号（１９ｋＨｚ）を３逓倍したラジオデータ副搬送波（５７ｋＨｚ）を変調してラジオデータ変調信号を生成する。なお、５７ｋＨｚ信号発生器からの５７ｋＨｚ副搬送波はステレオパイロット信号１９ｋＨｚに同期しており、ラジオデータ発生器からのラジオデータは５７ｋＨｚ副搬送波を４８分周した１１８７．５Ｈｚビットレートクロックに同期している。
Specification ofthe radio data system (RDS) for VHF/FM sound broadcasting in the frequencyrange from 87,5 to 108,0 MHz (EN50067)、European Committee for Electrotechnical Standardization (CENELEC)、1998年４月、Page 4、Figure 1

しかしながら、非特許文献１に記載のバイフェーズシンボルジェネレータにおけるシェーピングフィルタｃｏｓ（πｆｔｄ／４）機能をチェビシェフ型フィルタといったアナログフィルタ回路により実現する場合、周波数特性及び位相特性の相違や回路素子の温度変動や個体ばらつきなどに起因してラジオデータ送受信における変調ラジオ信号が不安定になり易い。そのため、ＲＤＳ送受信システムにおいて低ビットエラーレートを得ることが困難である。

一方、シェーピングフィルタｃｏｓ（πｆｔｄ／４）機能をＤＳＰ（ディジタル信号処理）技術を用いたディジタルフィルタ回路で構成する場合、回路が複雑化し、回路の小型化や低コスト化が困難である。

そこで、本発明は、回路規模の増大及びコストの増大を抑制しつつ、データ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置を提供することを目的としている。

本発明のラジオデータ変調信号生成装置は、二位相偏移変調信号でデータ副搬送波を変調したラジオデータ変調信号を生成するラジオデータ変調信号生成装置であって、二位相偏移変調信号の遷移を検出する遷移検出回路と、遷移検出回路からの遷移検出信号に基づいてラジオデータ変調信号を生成する生成回路とを備える。この生成回路は、（１）ラジオデータ変調信号の１／２ビットごとの波形に相当するディジタル波形データであって、二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当する第１のディジタル波形データと、二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当する第２のディジタル波形データとを少なくとも２つ記憶し、遷移検出信号に基づいて対応するディジタル波形データをディジタル信号として、前記データ副搬送波に応じたデータ副搬送波クロック信号に従って出力するディジタル波形データメモリと、（２）ディジタル波形データメモリから出力されたディジタル信号を遷移検出信号に基づいて正反転出力するデータ出力回路と、（３）データ出力回路から出力されたディジタル信号をアナログ信号に変換し、ラジオデータ変調信号として出力するディジタル／アナログ変換器とを備える。

このラジオデータ変調信号生成装置によれば、温度変動や素子の個体ばらつきの影響を受けやすいアナログフィルタを用いておらず、ディジタル処理により安定度の高いラジオデータ変調信号を生成できるため、低ビットエラーレートを得る送受信システムを構成することができる。

また、このラジオデータ変調信号生成装置によれば、ＤＳＰのように大型且つ高価なプロセスを必要としないので、回路を小型化・低コスト化することができる。

上記した遷移検出回路は、（１）直列に接続された第１のフリップフロップと第２のフリップフロップとから構成され、二位相偏移変調信号をこの二位相偏移変調信号の２倍の周波数の遷移クロック信号に同期して順次シフトさせるシフトレジスタと、（２）第１のフリップフロップの出力信号と第２のフリップフロップの出力信号とを比較し、当該比較結果に応じて遷移検出信号を生成するデコーダとを有することが好ましく、このデコーダは、（１）第２のフリップフロップの出力信号がローレベルであると共に第１のフリップフロップの出力信号がハイレベルであるときに、ＬＨ遷移検出信号を生成し、（２）第２のフリップフロップの出力信号がハイレベルであると共に第１のフリップフロップの出力信号がローレベルであるときに、ＨＬ遷移検出信号を生成し、（３）第２のフリップフロップの出力信号及び第１のフリップフロップの出力信号がハイレベルであるときに、ＨＨ遷移検出信号を生成し、（４）第２のフリップフロップの出力信号及び第１のフリップフロップの出力信号がローレベルであるときに、ＬＬ遷移検出信号を生成することが好ましい。

また、上記した生成回路は、（１）遷移検出回路から出力されたＬＨ遷移検出信号及びＨＬ遷移検出信号を受ける第１のＯＲ回路と、（２）遷移検出回路から出力されたＨＨ遷移検出信号及びＬＬ遷移検出信号を受ける第２のＯＲ回路と、（３）遷移検出回路から出力されたＨＬ遷移検出信号及びＬＬ遷移検出信号を受ける第３のＯＲ回路とを有することが好ましい。この場合、上記したディジタル波形データメモリは、（１）二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分を含む１／２ビットごとの波形に相当する第１のディジタル波形データを予め記憶しており、第１のＯＲ回路からの出力信号に応答して当該第１のディジタル波形データを第１ディジタル信号として、前記副搬送波クロック信号に従って出力する第１のメモリと、（２）二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分を含む１／２ビットごとの波形に相当する第２のディジタル波形データを予め記憶しており、第２のＯＲ回路からの出力信号に応答して当該第２のディジタル波形データを第２ディジタル信号として、前記副搬送波クロック信号に従って出力する第２のメモリとを有することが好ましく、上記したデータ出力回路は、（１）第１のメモリからの第１のディジタル信号又は前記第２のメモリからの第２のディジタル信号と、前記第３のＯＲ回路からの出力信号とを受け、（２）ＨＬ遷移検出信号及びＬＬ遷移検出信号が遷移検出回路から出力されていないことを第３のＯＲ回路の出力信号が示しているときには、第１のディジタル信号又は第２のディジタル信号を正転で出力し、（３）ＨＬ遷移検出信号又はＬＬ遷移検出信号が遷移検出回路から出力されていることを第３のＯＲ回路の出力信号が示しているときには、第１のディジタル信号又は前記第２のディジタル信号を反転して出力することが好ましい。

このラジオデータ変調信号生成装置によれば、予め記憶するディジタル波形データは２つでよく、メモリ及びこのメモリの周辺回路の回路規模、実装面積を削減することができる。故に、このラジオデータ変調信号生成装置によれば、大型化や高コスト化をより抑制することができる。

本発明の送信装置は、（１）上記したラジオデータ変調信号生成装置と、（２）音声信号を周波数変調する音声周波数変調器と、（３）音声周波数変調器から出力された音声周波数変調信号とラジオデータ変調信号生成装置から出力されたラジオデータ変調信号とを加算する加算器と、（４）加算器の出力端子に接続された送信器と、
を備える。

本発明によれば、回路規模の増大及びコストの増大を抑制しつつ、ラジオデータ放送システムにおいて低ビットエラーレートを実現するラジオデータ変調信号生成装置及びこのラジオデータ変調信号生成装置を備えた送信装置を提供することができる。

以下、図面を参照して本発明の好適な実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。

図１は、本発明の実施形態に係る送信装置及びラジオデータ変調信号生成装置を示す回路図である。図１に示す送信装置１は、音声周波数変調器１０、加算器１２、ＦＭ送信器１４、逓倍回路１８及びラジオデータ変調信号生成装置５を備える。

音声周波数変調器１０は、マルチプレクサを含む。このマルチプレクサは、入力される音声信号の左側音声信号Ｌと右側音声信号Ｒとを、主チャンネルである和信号（Ｌ+Ｒ）と副チャンネル信号である差信号（Ｌ−Ｒ）に変換する。また、ステレオパイロット信号Ｓｐから生成される３８ＫＨｚ副搬送波は、差信号（Ｌ−Ｒ）で振幅変調される。そして主チャンネル信号である和信号（Ｌ+Ｒ）と差信号（Ｌ−Ｒ）とは合成されて、マルチプレクサから出力される。音声周波数変調器１０は、この出力信号にさらにステレオパイロット信号Ｓｐを合成して音声周波数変調信号Ｓｍを生成する。なお、ステレオパイロット信号Ｓｐは、基準クロックから生成された１９ＫＨｚの信号である。音声周波数変調器１０による多重化は、この基準クロックに基づいて行われる。

音声周波数変調器１０は、第１の出力端子から音声周波数変調信号Ｓｍを出力し、第２の出力端子からパイロット信号Ｓｐを出力する。音声周波数変調器１０の第１の出力端子は加算器１２の第１の入力端子に接続され、第２の出力端子は逓倍回路１８に接続される。

加算器１２の第２の入力端子は、ラジオデータ変調信号生成装置５の出力端子に接続される。加算器１２は、音声周波数変調器１０からの音声周波数変調信号Ｓｍとラジオデータ変調信号生成装置５からのラジオデータ変調信号Ｓｒｍとを加算する。加算器１２の出力端子は、ＦＭ送信器１４の入力端子に接続されている。

ＦＭ送信器１４の出力端子は、アンテナ１６に接続される。ＦＭ送信器１４は、加算された音声周波数変調信号Ｓｍとラジオデータ変調信号Ｓｒｍとの合成信号を送信する。

逓倍回路１８は、入力されたステレオパイロット信号Ｓｐ（１９ｋＨｚ）を６逓倍し、１１４ｋＨｚのクロックＷｒを生成する。逓倍回路１８の出力端子は、ラジオデータ変調信号生成装置５のクロック端子に接続されている。

なお、クロックＷｒは、ステレオパイロット信号Ｓｐを生成するための基準クロックから直接生成してもよい。この場合、逓倍回路１８を省略することができる。

次に、ラジオデータ変調信号生成装置５について説明する。ラジオデータ変調信号生成装置５は、カウンタ２０、デコーダ２２、分周器２４、二位相偏移変調器４０、遷移検出回路５０及び生成回路６０を備える。

カウンタ２０は、６ビットカウンタであり、クロックＷｒ（１１４ｋＨｚ）を４８カウントした６ビットの信号を生成し、第１の出力端子からデコーダ２２へ出力する。カウンタ２０は、６つのフリップフロップ回路を含み、初段の２つのフリップフロップ回路により３分周を行い、残りの４つのフリップフロップ回路はそれぞれ２分周を行っている。カウンタ２０が出力する６ビット信号の最下位ビット（２^０出力）は、生成回路６０が出力するラジオデータ変調信号成分のラジオデータ副搬送波（５７ｋＨｚ）の１／２周期（Ｔ＝１／１１４ｋＨｚ）のパルス幅となっている。また、カウンタ２０は、４８分周された最上位ビット（２^５出力）信号を遷移クロック信号Ｃ１（２３７５Ｈｚ）として第２の出力端子から分周器２４と遷移検出回路５０の同期信号として出力する。

デコーダ２２は、カウンタ２０から取得した６ビット出力信号をデコードして４８個の出力信号である搬送波クロック信号Ｃ１ｄｃを生成する。デコーダ２２が出力する４８個の出力信号は、それぞれラジオデータ副搬送波（５７ｋＨｚ）の１／２周期（Ｔ＝１／１１４ｋＨｚ）のパルス幅であり、順にＨｉとなる連続した信号となっている。デコーダ２２が出力する４８個の出力信号の１サイクルは、生成回路６０が出力するラジオデータ信号の１／２ビットの周期（1／２３７５Ｈｚ）である。デコーダ２２の出力端子は、生成回路６０の入力端子に接続されている。

分周器２４は、カウンタ２０からの遷移クロック信号Ｃ１を２分周したビットレートクロックＣ２を生成する（図４（ａ）参照）。すなわち、ビットレートクロックＣ２の周波数は、１１８７．５Ｈｚである。分周器２４の出力端子は、二位相偏移変調器４０のクロック端子に接続されている。

二位相偏移変調器４０の入力端子には、ラジオデータ発生器３０からのラジオデータＤｒが入力される（図４（ｂ）参照）。ラジオデータ発生器３０は、分周器２４からのビットレートクロックＣ２を受けて、このビットレートクロックＣ２に同期したラジオデータＤｒを発生する。換言すれば、ラジオデータＤｒは、クロックＷｒ及びパイロット信号Ｓｐに同期している。

二位相偏移変調器４０は、差動エンコーダ４１とＥＸＯＲ回路４２とを有している。二位相偏移変調器４０は、分周器２４からのビットレートクロックＣ２に基づいて、ラジオデータＤｒを二位相偏移変調（マンチェスター符号化）した二位相偏移変調信号Ｓｒｃを生成する。

差動エンコーダ４１は、ＥＸＯＲ回路４３とフリップフロップ回路４４とを有している。ＥＸＯＲ回路４３の一方の入力端子にはラジオデータＤｒが入力され、他方の入力端子はフリップフロップ回路４４の出力端子にフィードバック接続される。ＥＸＯＲ回路４３の出力端子は、フリップフロップ回路４４のデータ入力端子に接続される。フリップフロップ回路４４のクロック端子には、ビットレートクロックＣ２が入力される。このようにして、差動エンコーダ４１は、ラジオデータＤｒを差動符号化した信号Ｓｒｃｄを生成する（図４（ｃ）参照）。フリップフロップ回路４４の出力端子、すなわち差動エンコーダ４１の出力端子は、ＥＸＯＲ回路４２の一方の入力端子に接続される。

ＥＸＯＲ回路４２の他方の入力端子には、ビットレートクロックＣ２が入力される。ＥＸＯＲ回路４２は、差動エンコーダ４１からの出力信号Ｓｒｃｄを二位相偏移変調した二位相偏移変調信号Ｓｒｃを生成する（図４（ｄ）参照）。換言すれば、ＥＸＯＲ回路４２は、差動エンコーダ４１の出力信号であるＮＲＺ信号Ｓｒｃｄを二位相偏移変調（マンチェスター符号化）したマンチェスタ符号データ信号である二位相偏移変調信号Ｓｒｃを生成する。ＥＸＯＲ回路４２の出力端子、すなわち二位相偏移変調器４０の出力端子は、遷移検出回路５０の入力端子に接続される。

遷移検出回路５０は、二位相偏移変調器４０から出力された二位相偏移変調信号Ｓｒｃの遷移をマンチェスタ符号の１／２ビット（二位相偏移変調信号Ｓｒｃの１／２周期）ごとに検出し、これらの遷移に応じて４つの遷移検出信号をそれぞれ４つの出力端子に発生する。４つの遷移検出信号とは、ＬＨ遷移検出信号Ｓｒｌｈ、ＨＬ遷移検出信号Ｓｒｈｌ、ＨＨ遷移検出信号Ｓｒｈｈ及びＬＬ遷移検出信号Ｓｒｌｌである。遷移検出回路５０及びこれらの遷移検出信号の詳細は後述する。遷移検出回路５０の４つの出力端子は、それぞれ、生成回路６０の４つの入力端子に接続される。

生成回路６０は、遷移検出回路５０からの４つの遷移検出信号に応答して予め記憶された２つのディジタル波形データに基づいてラジオデータ変調信号Ｓｒｍを生成して順次に出力する。ラジオ信号生成部６０の出力端子は、加算器１２の第２の入力端子に接続されている。

次に、遷移検出回路５０及び生成回路６０について詳細に説明する。図２は、遷移検出回路５０を示す回路図であり、図３は、生成回路６０を示す回路図である。

まず、図２を参照して、遷移検出回路５０について説明する。遷移検出回路５０は、直列に接続された第１のフリップフロップ５１と第２のフリップフロップ５２とから構成されたシフトレジスタと、デコーダ５３とを有している。

第１のフリップフロップ５１のデータ入力端子には二位相偏移変調信号Ｓｒｃが入力され、フリップフロップ５１のクロック端子には逓倍回路１８で生成された１１４ｋＨｚのクロックＷｒを４８分周した遷移クロック信号Ｃ１（２３７５Ｈｚ）が入力される。第１のフリップフロップ５１の出力端子は、第２のフリップフロップ５２のデータ入力端子及びデコーダ５３の第１の入力端子にそれぞれ接続されている。第２のフリップフロップ５２のクロック端子には遷移クロック信号Ｃ１が入力され、出力端子はデコーダ５３の第２の入力端子に接続されている。なお、遷移クロック信号Ｃ１の周波数（２３７５Ｈｚ）は、二位相偏移変調信号Ｓｒｃのビットレートクロックの周波数（１１８７．５Ｈｚ）の２倍の周波数である。

第１のフリップフロップ５１は、二位相偏移変調信号Ｓｒｃを遷移クロック信号Ｃ１に同期させてマンチェスタ符号の１／２ビット（二位相偏移変調信号Ｓｒｃの１／２の周期）遅延した１／２ビットシフト二位相偏移変調信号Ｓｒｃ１を生成する（図４（ｅ）参照）。同様に、第２のフリップフロップ５２は、１／２ビットシフト二位相偏移変調信号Ｓｒｃ１をマンチェスタ符号の１／２ビット遅延した１ビットシフト二位相偏移変調信号Ｓｒｃ２を生成する（図４（ｆ）参照）。

デコーダ５３は、１ビットシフト二位相偏移変調信号Ｓｒｃ２と１／２ビットシフト二位相偏移変調信号Ｓｒｃ１とを比較し、この比較結果に応じて４つの遷移検出信号を出力する。具体的には、デコーダ５３は、Ｓｒｃ２がローレベルであると共にＳｒｃ１がハイレベルであるときにＬＨ遷移検出信号Ｓｒｌｈを出力し（図４（ｇ）参照）、Ｓｒｃ２がハイレベルであると共にＳｒｃ１がローレベルであるときにＨＬ遷移検出信号Ｓｒｈｌを出力する（図４（ｈ）参照）。また、デコーダ５３は、Ｓｒｃ２とＳｒｃ１とが共にハイレベルのときにＨＨ遷移検出信号Ｓｒｈｈを出力し（図４（ｉ）参照）、Ｓｒｃ２とＳｒｃ１とが共にローレベルのときにＬＬ遷移検出信号Ｓｒｌｌを出力する（図４（ｊ）参照）。

このように、ある時間における１ビットシフト二位相偏移変調信号Ｓｒｃ２は、その時間における１／２ビットシフト二位相偏移変調信号Ｓｒｃ１の１／２ビット前の信号を表しているので、遷移検出回路５０は、Ｓｒｃ２とＳｒｃ１とを比較することによって二位相偏移変調信号Ｓｒｃの遷移状態をマンチェスタ符号の１／２ビットごとに検出することとなる。

この比較結果に応じて生成される４つの遷移検出信号は、二位相偏移変調信号Ｓｒｃの遷移状態を表す。具体的には、ＬＨ遷移検出信号Ｓｒｌｈは、二位相偏移変調信号Ｓｒｃがローレベルからハイレベルに遷移する遷移状態を表し、ＨＬ遷移検出信号Ｓｒｈｌは、二位相偏移変調信号Ｓｒｃがハイレベルからローレベルに遷移する遷移状態を表す。また、ＨＨ遷移検出信号Ｓｒｈｈは、二位相偏移変調信号Ｓｒｃがハイレベルのまま遷移しない遷移状態を表し、ＬＬ遷移検出信号Ｓｒｌｌは、二位相偏移変調信号Ｓｒｃがローレベルのまま遷移しない遷移状態を表す。

次に、生成回路６０について説明する。生成回路６０は、第１のＯＲ回路６１と、第２のＯＲ回路６２と、第３のＯＲ回路６３と、第１のメモリ６４と、第２のメモリ６５と、データ出力回路６６と、ディジタル／アナログ変換器（以下、ＤＡＣという。）６７と、減衰器６８と、ハイパスフィルタ（以下、ＨＰＦという。）６９と、ローパスフィルタ（以下、ＬＰＦという。）７０とを有している。

第１のＯＲ回路６１の二つの入力端子には、それぞれ、ＬＨ遷移検出信号Ｓｒｌｈ、ＨＬ遷移検出信号Ｓｒｈｌが入力される。第１のＯＲ回路６１の出力端子は、第１のメモリ６４に接続されている。

第１のメモリ６４は、デコーダ２２からの出力信号である搬送波クロック信号Ｃ１ｄｃを第１のディジタル出力信号に変換するエンコーダとして機能する。ここで、第１のディジタル信号とは、二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当するラジオデータ変調信号の１／２ビットのディジタル信号である。第１のメモリ６４は、例えばＰＬＡ（Plogrammable Logic Array）によって構成されたＲＯＭ（Read Only Memory）である。第１のメモリ６４には、ラジオデータ変調信号生成装置５が出力すべきラジオデータ副搬送波信号（５７ＫＨｚ）を二位相偏移変調信号で変調したときの波形を１１４ＫＨｚごとにサンプリングした振幅値が、ディジタル符号値によってアドレス順に書き込まれている。第１のメモリ６４に、アドレス用デコーダ２２の搬送波クロック信号Ｃ１ｄｃによる１／１１４ｋＨｚパルス幅のクロックパルスで各サンプリング点をアドレスすると、これらのディジタル符号化値がディジタル信号として読み出される。

本実施形態では、第１のメモリ６４には、標本化周波数１１４ｋＨｚの標本化点４８点における８ビットの振幅精度の第１のディジタル波形データＤｌｈが予め記憶してある。第１のメモリ６４は、第１のＯＲ回路６１の出力信号に応答して第１のディジタル波形データＤｌｈを搬送波クロック信号Ｃ１ｄｃに従って順次出力する。第１のメモリ６４の出力信号は、搬送波クロック信号Ｃ１ｄｃのパルス周波数：１／１１４ｋＨｚパルス幅のディジタル信号である。第１のメモリ６４は、遷移検出回路５０からＬＨ遷移検出信号及びＨＬ遷移検出信号の何れか一方が出力されたときにディジタル信号を出力する。第１のメモリ６４の出力端子は、データ出力回路６６の第１の入力端子に接続される。

図５（ａ）には、第１のメモリ６４から読み出されたディジタル波形データＤｌｈに基づく第１のディジタル信号が示されている。図５（ａ）に示すように、第１のディジタル信号は、５７ｋＨｚの副搬送波成分と二位相偏移変調成分とを含んでいる。すなわち、第１のディジタル信号は、クロックＷｒ（１１４ｋＨｚ）を１／２分周した５７ｋＨｚの副搬送波を、二位相偏移変調信号Ｓｒｃによって変調したラジオデータ変調信号Ｓｒｍの半周期に相当する。第１のディジタル信号における振幅変調成分は、二位相偏移変調（マンチェスタ符号化）における論理「０」を示しており、二位相偏移変調における中心遷移部分、すなわちＬＨ遷移部分に対して±９０度の範囲に相当する。すなわち、第１のディジタル信号は、ラジオデータ変調信号Ｓｒｍの論理「０」を示す１ビットにおける９０度から２７０度までの１／２ビット分に相当する。

ディジタル波形データＤｌｈは、例えば、予め理想シミュレーションによって求められる。具体的には、まず、二位相偏移変調信号における論理「０」を示す差動波形を、ＲＤＳ規格（非特許文献１）に記載されたシェーピングフィルタｃｏｓ（πｆｔｄ／４）によって積分した後に、Ａ／Ｄ変換をおこなう。このＡ／Ｄ変換は、副搬送波周波数の二倍の周波数に対応する１１４ｋＨｚの標本化周波数でサンプリングした点（時間軸）において、振幅軸（電圧）の２進データを８ビットの分解能で求めるものである。すなわち、１１８７．５Ｈｚ振幅変調信号成分の１周期あたりを９６サンプリングして振幅値の情報を持つディジタル波形データを求めている。このサンプリングデータのうち、ラジオデータ変調信号Ｓｒｍの論理「０」を示す１ビットにおける９０度から２７０度までの１／２ビット分に相当する４８サンプリングデータがディジタル波形データＤｌｈである。
このように、１１８７．５Ｈｚ振幅変調信号の１周期あたりを９６サンプリングしたデータを１／１１４ｋＨｚのパルス幅の搬送波クロック信号Ｃ１ｄｃに従って出力することによって５７ｋＨｚの副搬送波を再現するディジタル信号を発生することができ、このディジタル信号をＤ／Ａ変換することにより５７ｋＨｚの副搬送波を二位相偏移変調信号Ｓｒｃによって変調したラジオデータ変調信号Ｓｒｍの一部と等価なラジオデータ変調信号を生成することができる。また、本実施形態に係るラジオデータ変調信号生成装置５は、８ビット振幅精度のディジタル信号を８ビットのＤ／Ａ変換によってラジオデータ変調信号Ｓｒｍに変換しているので、５７ｋＨｚの高次のスプリアスは抑制されており、フロアノイズをも抑制されている。

一方、第２のＯＲ回路６２の二つの入力端子には、それぞれ、ＨＨ遷移検出信号Ｓｒｈｈ、ＬＬ遷移検出信号Ｓｒｌｌが入力される。第２のＯＲ回路６２の出力端子は、第２のメモリ６５に接続されている。

第２のメモリ６５は、デコーダ２２からの出力信号である搬送波クロック信号Ｃ１ｄｃを第２のディジタル出力信号に変換するエンコーダとして機能する。ここで、第２のディジタル信号とは、二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当するラジオデータ変調信号の１／２ビットのディジタル信号である。第２のメモリ６５は、上述した第１のメモリ６４と同様に、ＰＬＡによって構成されたＲＯＭである。第２のメモリ６５には、標本化周波数１１４ｋＨｚの標本化点４８点における８ビットの振幅精度の第２のディジタル波形データＤｈｈが予め記憶してある。第２のメモリ６５は、第２のＯＲ回路６２の出力信号に応答して第２のディジタル波形データＤｈｈを搬送波クロック信号Ｃ１ｄｃに従って順次出力する。第２のメモリ６５は、遷移検出回路５０からＨＨ遷移検出信号及びＬＬ遷移検出信号の何れか一方が出力されたときにディジタル信号を出力する。第２のメモリ６５の出力端子は、データ出力回路６６の第２の入力端子に接続される。

図５（ｃ）には、第２のメモリ６５に記憶されているディジタル波形データＤｈｈに基づく第２のディジタル信号が示されている。図５（ｃ）に示すように、第２のディジタル信号は、５７ｋＨｚの副搬送波成分と二位相偏移変調成分とを含んでいる。すなわち、第２のディジタル信号は、クロックＷｒ（１１４ｋＨｚ）を１／２分周した５７ｋＨｚのラジオデータ副搬送波を、二位相偏移変調信号Ｓｒｃによって変調したラジオデータ変調信号Ｓｒｍの半周期に相当する。第２のディジタル信号における変調成分は、二位相偏移変調における論理「０」から論理「１」への遷移部分、すなわちＨＨ遷移部分に対して±９０度の範囲に相当する。すなわち、第２のディジタル信号は、ラジオデータ変調信号Ｓｒｍの論理「０」を示す１ビットにおける２７０度から３６０度までの１／４ビットと、ラジオデータ変調信号Ｓｒｍの論理「１」を示す１ビットにおける０度から９０度までの１／４ビットとを足し合わせた１／２ビット分に相当する。

ディジタル波形データＤｈｈは、第１のメモリ６４に記憶されているディジタル波形データＤｌｈと同様に、予め理想シミュレーションによって求められる。

ここで、理想シミュレーションでは、ＬＨ遷移又はＨＬ遷移を含む差動波形データをシェーピングフィルタｃｏｓ（πｆｔｄ／４）によって積分した波形（振幅値）の最大値と、ＨＨ遷移又はＬＬ遷移を含む差動波形をシェーピングフィルタｃｏｓ（πｆｔｄ／４）によって積分した波形（振幅値）の最大値とに差異が生じる。この差異によって、ＬＨ遷移又はＨＬ遷移対応波形とＨＨ遷移又はＬＬ遷移対応波形との接続点においてラジオデータ変調信号Ｓｒｍの連続性が損なわれる。そこで、本実施形態では、ディジタル波形データＤｈｈの振幅に所定の係数を乗算して、ＨＨ遷移又はＬＬ遷移を含む差動波形を積分したディジタル波形データの最大値を、ＬＨ遷移又はＨＬ遷移を含む差動波形を積分したディジタル波形データの最大値にあわせている。このディジタル波形データの補正により、ラジオデータ変調信号Ｓｒｍの出力波形におけるビットエラーレートを悪化させるような不連続の発生が抑制される。

また、第３のＯＲ回路６３の二つの入力端子には、それぞれ、ＨＬ遷移検出信号Ｓｒｈｌ、ＬＬ遷移検出信号Ｓｒｌｌが入力される。第３のＯＲ回路６３の出力端子は、データ出力回路６６の制御端子に接続されている。

データ出力回路６６は、第３のＯＲ回路６３からの出力信号に応じて、第１のメモリ６４からのディジタル波形データＤｌｈ及び第２のメモリ６５からのディジタル波形データＤｈｈを出力する。具体的には、遷移検出回路５０からＨＬ遷移検出信号Ｓｒｈｌ及びＬＬ遷移検出信号Ｓｒｌｌの何れも出力されていないことを、第３のＯＲ回路６３からの出力信号が示しているときには、データ出力回路６６は、第１のメモリ６４からの第１のディジタル信号及び第２のメモリ６５からの第２のディジタル信号のうち、現在入力されているディジタル信号をそのまま出力する。一方、遷移検出回路５０からＨＬ遷移検出信号Ｓｒｈｌ及びＬＬ遷移検出信号Ｓｒｌｌの何れか一方が出力されていることを、第３のＯＲ回路６３からの出力信号が示しているときには、データ出力回路６６は、第１のメモリ６４からの第１のディジタル信号及び第２のメモリ６５からの第２のディジタル信号のうち、ＨＬ遷移検出信号Ｓｒｈｌ及びＬＬ遷移検出信号Ｓｒｌｌで現在入力されているディジタル信号を反転して出力する。

具体的には、遷移検出回路５０からＨＬ遷移検出信号Ｓｒｈｌが出力されているときには、第１のメモリ６４から第１のディジタル信号が出力されるのでデータ出力回路６６は、第１のディジタル信号を反転した第３のディジタル信号を出力する。同様に、遷移検出回路５０からＬＬ遷移検出信号Ｓｒｌｌが出力されているときには、第２のメモリ６５から第２のディジタル信号が出力されるので、データ出力回路６６は、第２のディジタル信号を反転した第４のディジタル信号を出力する。

図５（ｂ）には、第３のディジタル信号が示されており、図５（ｄ）には、第４のディジタル信号が示されている。図５（ｂ）に示すように、第３のディジタル信号は、図５（ａ）に示す第１のディジタル信号を反転したもので、５７ｋＨｚの副搬送波の位相が１８０度遅延した波形となっている。また、第３のディジタル信号における変調成分は、二位相偏移変調における論理「１」を示しており、二位相偏移変調における中心遷移部分、すなわちＨＬ遷移部分に対して±９０度の範囲に相当する。すなわち、第３のディジタル信号は、二位相偏移変調の論理「１」を示す１ビットにおける９０度から２７０度までの１／２ビット分に相当する。

同様に、図５（ｄ）に示すように、第４のディジタル信号は、図５（ｃ）に示す第２のディジタル信号を反転したもので、５７ｋＨｚの副搬送波の位相が１８０度遅延した波形となっている。また、第４のディジタル信号における変調成分は、二位相偏移変調における論理「１」から論理「０」への遷移を示しており、二位相偏移変調における論理「１」から論理「０」への遷移部分、すなわちＬＬ遷移部分に対して±９０度の範囲に相当する。すなわち、第４のディジタル信号は、二位相偏移変調の論理「１」を示す１ビットにおける２７０度から３６０度までの１／４ビットと、二位相偏移変調の論理「０」を示す１ビットにおける０度から９０度までの１／４ビットとを足し合わせた１／２ビット分に相当する。

ディジタル波形データＤｌｈに基づく第１のディジタル信号における９０度〜２７０度の間には５７ｋＨｚの副搬送波が２４周期分存在し、この第１のディジタル信号は、１１４ｋＨｚをカウンタ２０で４８カウンタした６ビットの出力信号をデコーダ２２で変換した信号に従って、第１のメモリ６４から出力される。その結果、図６に示すように、メモリ６４，６５及びデータ出力回路６６が、デコーダ２２からの信号に基づいて１／２ビットのディジタル信号を半周期（９０度〜２７０度）ごとに連続的に出力することとなり、ラジオデータ変調信号Ｓｒｍは連続した信号となる。このように生成されたラジオデータ変調信号Ｓｒｍは、ＲＤＳ規格（ＥＮ５００６７）に定められた送信データ信号と等価となる。

本実施形態に係る発明によれば、二位相偏移変調信号で５７ＫＨｚ副搬送波を変調したラジオデータ変調信号を生成するために、記憶させておくべき波形データとしては、１ビットの９０度〜２７０度の範囲を表現する２種類のディジタル波形データＤｌｈとディジタル波形データＤｈｈのみで十分である。

データ出力回路６６の出力端子は、ＤＡＣ６７の入力端子に接続されている。ＤＡＣ６７は、ディジタル信号をアナログ信号に変換する。ＤＡＣ６７は、Ｒ２Ｒの抵抗ネットワークによって構成されており、８ビットのＤＡＣである。ＤＡＣ６７の出力アナログ信号は、減衰器６８、ＨＰＦ６９、ＬＰＦ７０を介して加算器１２の第２の入力端子へ出力される。

減衰器６８は、ラジオデータ変調信号Ｓｒｍのレベル合わせのために設けられている。ラジオデータ変調信号Ｓｒｍのレベルは、一般に音声周波数変調信号Ｓｍのレベルの１／１０以下に設定される。

ＨＰＦ６９は、ラジオデータ変調信号における音声帯域のノイズを低減させるために設けられている。このノイズとは、副搬送波５７ｋＨｚの信号を４８分周し１．１８７５ｋＨｚのビットレートクロックなどを生成する過程においてＧＮＤや基板を介して回り込むことによって発生するディジタルノイズである。ＨＰＦ６９は、ＤＡＣ６７の出力アナログ信号に含まれるノイズ成分を減衰させて、このノイズ成分が送信信号の音声帯域に洩れ込むことを抑制する。ＨＰＦ６９は、例えば多重帰還型２次のハイパス・フィルタ回路で構成する。

ＬＰＦ７０は、ラジオデータ変調信号における高周波ノイズを低減のために設けられている。高周波ノイズとは、５７ｋＨｚの副搬送波の高調波成分である。ＬＰＦ７０は、例えば多重帰還型２次のローパス・フィルタ回路で構成する。

なお、データ出力回路６６の出力段に、Ｄ−フリップフロップ回路を設けて出力することが好ましい。このＤ−フリップフロップ回路のクロック端子に逓倍回路１８からの１１４ｋＨｚのクロック信号を入力し、データ出力回路６６の出力ディジタル信号をデータとすることにより、このディジタル信号をパイロット信号に同期した１１４ｋＨｚのクロック信号でリタイミングして出力する。このリタイミングにより、デコーダ２２と生成回路６０における信号処理により生じる遅延時間差をキャンセルし、ディジタル信号のジッタを減少することができる。ＤＡＣ６７は、ジッタが少ないディジタル信号に基づいてＤ／Ａ変換を行うことにより、歪みの少ないラジオデータ変調信号Ｓｒｍを得ることができる。

このように、本実施形態のラジオデータ変調信号生成装置５によれば、遷移検出回路５０によって、二位相偏移変調器４０からの二位相偏移変調信号Ｓｒｃの遷移状態がマンチェスタ符号の１／２ビットごとに検出され、検出された遷移状態に応じた４つの遷移検出信号（ＬＨ遷移検出信号Ｓｒｌｈ、ＨＬ遷移検出信号Ｓｒｈｌ、ＨＨ遷移検出信号Ｓｒｈｈ、ＬＬ遷移検出信号Ｓｒｌｌ）が生成される。生成回路６０では、これらの遷移検出信号Ｓｒｌｈ，Ｓｒｈｌ，Ｓｒｈｈ，Ｓｒｌｌに応答して、予め記憶された２つのディジタル波形データＤｌｈ，Ｄｈｈに基づいてラジオデータ変調信号Ｓｒｍが生成される。本実施形態のラジオデータ変調信号生成装置５は、温度変動や素子の個体ばらつきの影響を受けやすいアナログフィルタを用いておらず、ディジタル処理により安定度の高いラジオデータ変調信号Ｓｒｍを生成することができる。

また、本実施形態のラジオデータ変調信号生成装置５によれば、ＤＳＰのように大型且つ高価なプロセスを備えていないので、装置を小型化・低コスト化することができる。

更に、本実施形態のラジオデータ変調信号生成装置５によれば、ディジタル波形データとして、Ｄｌｈ及びＤｈｈの２つのみを予め記憶することにより、ラジオデータ変調信号Ｓｒｍを生成できるため、必要なメモリ及びこのメモリの周辺回路の回路規模、実装面積は、比較的小さい。故に、本実施形態のラジオデータ変調信号生成装置５によれば、装置を小型化・低コスト化することができる。

なお、本発明は上記した本実施形態に限定されることなく種々の変形が可能である。

例えば、本実施形態に係るラジオデータ変調信号生成装置は、８ビットの振幅精度のディジタル波形データを８ビットのＤ／Ａ変換することにより、ラジオデータ変調信号を再現するものとしたが、１０ビットの振幅精度のディジタル波形データを１０ビットのＤ／Ａ変換することにより、ラジオデータ変調信号を再現することもできる。

本実施形態では、予め記憶するディジタル波形データを最小限の２つとしたが、予め記憶するディジタル波形データを３つとすることによりシェーピングフィルタｃｏｓ（πｆｔｄ／４）特性をより忠実に再現した波形を出力することができ、データ放送システムのビットエラーレートをより低減することができる。例えば、図７（ａ）〜（ｃ）に示すように、予め記憶するディジタル波形データは、二位相偏移変調信号Ｓｒｃの論理「０」繰り返しパターンの１ビットにおける０度〜１８０度までの範囲の１／２ビットの変調成分を含むデータＤｌｈと、二位相偏移変調信号Ｓｒｃの論理「１」を示す１ビットにおける０度から１８０度までの範囲の１／２ビットの変調成分を含むデータＤｈｈと、二位相偏移変調信号Ｓｒｃの論理「０」を示す１ビットにおける１８０度から３６０度までの範囲の１／２ビットの変調成分を含むデータＤｈｈであればよい。この場合、遷移検出回路５０及び生成回路６０に代えて遷移検出回路５０Ａ、生成回路６０Ａを備えればよい。

遷移検出回路５０Ａは、図８に示すように、３つのフリップフロップ８１，８２，８３から構成される３ビットのシフトレジスタとデコーダ８４とを備え、二位相偏移変調信号Ｓｒｃの遷移をマンチェスタ符号の１／２ビットごとに検出し、これらの遷移に応じて６つの遷移検出信号Ｓｒｌｈ，Ｓｒｈｌ，Ｓｒｈｈ０−１８０，Ｓｒｈｈ１８０−３６０，Ｓｒｌｌ０−１８０，Ｓｒｌｌ１８０−３６０を発生させる。生成回路６０Ａは、図９に示すように、遷移検出信号Ｓｒｌｈ，Ｓｒｈｌを受けるＯＲ回路９１と、遷移検出信号Ｓｒｈｈ０−１８０，Ｓｒｌｌ０−１８０を受けるＯＲ回路９２と、遷移検出信号Ｓｒｈｈ１８０−３６０，Ｓｒｌｌ１８０−３６０を受けるＯＲ回路９３と、遷移検出信号Ｓｒｈｌ，Ｓｒｌｌ０−１８０，Ｓｒｌｌ１８０−３６０を受けるＯＲ回路９４と、ディジタル波形データＤｌｈを記憶してＯＲ回路９１の出力信号に応じてＤｌｈを読み出すメモリ９５と、ディジタル波形データＤｈｈ０−１８０を記憶してＯＲ回路９２の出力信号に応じてＤｈｈ０−１８０を読み出すメモリ９６と、ディジタル波形データＤｈｈ１８０−３６０を記憶してＯＲ回路９３の出力信号に応じてＤｈｈ１８０−３６０を読み出すメモリ９７と、データ出力回路９８と、ＤＡＣ６７と、減衰器６８と、ＨＰＦ６９と、ＬＰＦ７０を備える。データ出力回路９８は、遷移検出回路５０Ａから遷移検出信号Ｓｒｈｌ，Ｓｒｌｌ０−１８０，及びＳｒｌｌ１８０−３６０のいずれも出力されていないことをＯＲ回路９４からの出力信号が示しているときは、現在入力されるディジタル波形データに基づくディジタル信号をそのまま出力し、遷移検出信号Ｓｒｈｌ，Ｓｒｌｌ０−１８０，Ｓｒｌｌ１８０−３６０の何れか１つが生成されたことをＯＲ回路９４からの出力信号が示しているときには、現在入力されるディジタル波形データに基づくディジタル信号を反転して出力する。なお、ディジタル波形データＤｌｈ，Ｄｈｈ０−１８０，Ｄｈｈ１８０−３６０の反転データを、それぞれ図７の（ｄ）〜（ｆ）に示す。

本発明の実施形態に係る送信装置及びラジオデータ変調信号生成装置を示す回路図である。 遷移検出回路を示す回路図である。 生成回路を示す回路図である。 各信号を示すタイミングチャートである。 ディジタル波形データメモリに予め記憶されたディジタル波形データに基づき生成されたディジタル信号波形を示す図である。 生成回路から出力されるラジオデータ変調信号を示す図である。 本発明の変形例に係るディジタル波形データメモリに予め記憶されたディジタル波形データに基づき生成されたディジタル信号波形を示す図である。 本発明の変形例に係る遷移検出回路を示す回路図である。 本発明の変形例に係る生成回路を示す回路図である。

符号の説明

１…送信装置、５…ラジオデータ変調信号生成装置、１０…音声周波数変調器、１２…加算器、１４…ＦＭ送信器、１６…アンテナ、１８…低倍回路、２０…カウンタ、２２…デコーダ、２４…分周器、３０…ラジオデータ発生器、４０…二位相偏移変調器、４１…差動エンコーダ、４２…ＥＸＯＲ回路、５０…遷移検出回路、５１…第１のフリップフロップ、５２…第２のフリップフロップ、５３…デコーダ、６０…生成回路、６１…第１のＯＲ回路、６２…第２のＯＲ回路、６３…第３のＯＲ回路、６４…第１のメモリ（ディジタル波形データメモリ）、６５…第２のメモリ（ディジタル波形データメモリ）、６６…データ出力回路、６７…ディジタル／アナログ変換器（ＤＡＣ）。

Claims (4)

1. 二位相偏移変調信号でデータ副搬送波を変調したラジオデータ変調信号を生成するラジオデータ変調信号生成装置であって、
   前記二位相偏移変調信号の遷移を検出する遷移検出回路と、
   前記遷移検出回路からの遷移検出信号に基づいて前記ラジオデータ変調信号を生成する生成回路と、を備え、
   前記生成回路は、
   前記ラジオデータ変調信号の１／２ビットごとの波形に相当するディジタル波形データであって、前記二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分に相当する第１のディジタル波形データと、前記二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分に相当する第２のディジタル波形データとを少なくとも２つ記憶し、前記遷移検出信号に基づいて対応するディジタル波形データをディジタル信号として、前記データ副搬送波に応じたデータ副搬送波クロック信号に従って出力するディジタル波形データメモリと、
   前記ディジタル波形データメモリから出力された前記ディジタル信号を前記遷移検出信号に基づいて正反転出力するデータ出力回路と、
   前記データ出力回路から出力された前記ディジタル信号をアナログ信号に変換し、前記ラジオデータ変調信号として出力するディジタル／アナログ変換器と、
   を備えることを特徴とするラジオデータ変調信号生成装置。
2. 請求項１に記載のラジオデータ変調信号生成装置であって、
   前記遷移検出回路は、
   直列に接続された第１のフリップフロップと第２のフリップフロップとから構成され、前記二位相偏移変調信号をこの二位相偏移変調信号の２倍の周波数の遷移クロック信号に同期して順次シフトさせるシフトレジスタと、
   前記第１のフリップフロップの出力信号と前記第２のフリップフロップの出力信号とを比較し、当該比較結果に応じて前記遷移検出信号を生成するデコーダと、を有し、
   前記デコーダは、
   前記第２のフリップフロップの出力信号がローレベルであると共に前記第１のフリップフロップの出力信号がハイレベルであるときに、ＬＨ遷移検出信号を生成し、
   前記第２のフリップフロップの出力信号がハイレベルであると共に前記第１のフリップフロップの出力信号がローレベルであるときに、ＨＬ遷移検出信号を生成し、
   前記第２のフリップフロップの出力信号及び前記第１のフリップフロップの出力信号がハイレベルであるときに、ＨＨ遷移検出信号を生成し、
   前記第２のフリップフロップの出力信号及び前記第１のフリップフロップの出力信号がローレベルであるときに、ＬＬ遷移検出信号を生成することを特徴とするラジオデータ変調信号生成装置。
3. 請求項２に記載のラジオデータ変調信号生成装置であって、
   前記生成回路は、
   前記遷移検出回路から出力された前記ＬＨ遷移検出信号及び前記ＨＬ遷移検出信号を受ける第１のＯＲ回路と、
   前記遷移検出回路から出力された前記ＨＨ遷移検出信号及び前記ＬＬ遷移検出信号を受ける第２のＯＲ回路と、
   前記遷移検出回路から出力された前記ＨＬ遷移検出信号及び前記ＬＬ遷移検出信号を受ける第３のＯＲ回路と、を有し、
   前記ディジタル波形データメモリは、
   前記二位相偏移変調信号におけるローレベルからハイレベルへの遷移部分を含む１／２ビットごとの波形に相当する前記第１のディジタル波形データを予め記憶しており、前記第１のＯＲ回路からの出力信号に応答して当該第１のディジタル波形データを第１ディジタル信号として、前記副搬送波クロック信号に従って出力する第１のメモリと、
   前記二位相偏移変調信号におけるハイレベルからハイレベルへの遷移部分を含む１／２ビットごとの波形に相当する前記第２のディジタル波形データを予め記憶しており、前記第２のＯＲ回路からの出力信号に応答して当該第２のディジタル波形データを第２ディジタル信号として、前記副搬送波クロック信号に従って出力する第２のメモリと、を有し、
   前記データ出力回路は、
   前記第１のメモリからの前記第１のディジタル信号又は前記第２のメモリからの前記第２のディジタル信号と、前記第３のＯＲ回路からの出力信号とを受け、
   前記ＨＬ遷移検出信号及び前記ＬＬ遷移検出信号が前記遷移検出回路から出力されていないことを前記第３のＯＲ回路の出力信号が示しているときには、前記第１のディジタル信号又は前記第２のディジタル信号を正転で出力し、
   前記ＨＬ遷移検出信号又は前記ＬＬ遷移検出信号が前記遷移検出回路から出力されていることを前記第３のＯＲ回路の出力信号が示しているときには、前記第１のディジタル信号又は前記第２のディジタル信号を反転して出力することを特徴とするラジオデータ変調信号生成装置。
4. 請求項１〜３の何れか１項に記載のラジオデータ変調信号生成装置と、
   音声信号を周波数変調する音声周波数変調器と、
   前記音声周波数変調器から出力された音声周波数変調信号と前記ラジオデータ変調信号生成装置から出力されたラジオデータ変調信号とを加算する加算器と、
   前記加算器の出力端子に接続された送信器と、
   を備える、送信装置。

Images