JP2010021490A - 半導体配線 - Google Patents
半導体配線 Download PDFInfo
- Publication number
- JP2010021490A JP2010021490A JP2008183014A JP2008183014A JP2010021490A JP 2010021490 A JP2010021490 A JP 2010021490A JP 2008183014 A JP2008183014 A JP 2008183014A JP 2008183014 A JP2008183014 A JP 2008183014A JP 2010021490 A JP2010021490 A JP 2010021490A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- thin film
- alloy thin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W20/033—
-
- H10P14/44—
-
- H10W20/055—
-
- H10W20/425—
-
- H10W20/48—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】絶縁膜とCu配線の界面に、TiO2層とは異なるバリア層をCu配線の電気抵抗率を高めることなく形成した半導体配線を提供する。
【解決手段】半導体基板上の絶縁膜に設けられた凹部に、Tiを含有するCu配線が埋め込まれた半導体配線であり、前記絶縁膜と前記Cu配線の間に、TiC層を形成すればよい。前記絶縁膜は、SiCOまたはSiCNとすればよい。前記TiC層の厚みは、3〜30nmとすればよい。
【選択図】図1
【解決手段】半導体基板上の絶縁膜に設けられた凹部に、Tiを含有するCu配線が埋め込まれた半導体配線であり、前記絶縁膜と前記Cu配線の間に、TiC層を形成すればよい。前記絶縁膜は、SiCOまたはSiCNとすればよい。前記TiC層の厚みは、3〜30nmとすればよい。
【選択図】図1
Description
本発明は、半導体装置に関するものであり、より詳細には、例えばULSI(超大規模集積回路)等に代表されるSi半導体デバイス等の半導体装置における配線に関するものである。
近年、LSI(大規模集積回路)の高集積化や高速信号伝播の要求を満たすためデザインルールは縮小の一途を辿っており、配線ピッチの縮小や配線幅の減少、配線間距離の縮小、配線同士を接続する層間接続孔(ビア)の減少が行なわれている。また、半導体装置の高集積化に対応するため、配線を多層構造にすることが検討されている。
配線回路の微細化・高集積化に伴い配線自体の抵抗が問題になっている。配線抵抗の増加が信号伝達の遅延を招くからである。そこで電気抵抗を低減できる配線材料として、Cuをベースにした配線材料(以下、Cu系配線材料ということがある)を使用し、Cu系配線を形成することが試みられている。
多層構造のCu配線を形成する方法として、ダマシン配線技術が知られている。この技術は、半導体基板上に設けられた絶縁膜に、配線溝や層間接続孔(以下、これらをまとめて凹部ということがある)を形成し、凹部表面を純CuやCu合金等のCu系配線材料で覆い、これを加熱することでCu系配線材料を流動させて凹部に埋め込むことによってCu配線を形成する方法である。
Cu系配線材料を用いる場合、Cu系配線材料と絶縁膜を直接接触させると、Cuが絶縁膜へ拡散し、絶縁膜の絶縁性を劣化させてしまう。そこでCuが絶縁膜へ拡散するのを防止するために、Cu配線と絶縁膜の間にバリア層を設ける必要がある。このバリア層には、Cu系配線材料を凹部に埋め込むために500〜700℃程度の高温に加熱した場合でもバリア性を発揮することが要求されるため、バリア層としては、TaN膜やTiN膜などの金属窒化膜が用いられている。しかしこうした金属窒化膜は、金属膜に比べて電気抵抗率が高いため、Cu配線の電気抵抗率を実効的に高めるという問題がある。
Cu配線の電気抵抗率を低くするには、バリア層を薄く、且つ均一に形成する必要がある。バリア層を薄く、且つ均一に形成する技術として、非特許文献1に、原子層蒸着(ALD;Atomic Layer Deposition)してTaN層を形成する技術が提案されている。しかしこの技術は、実用化できる程度には成熟していない。しかも近年では、配線溝の幅や接続孔の直径は益々小さく、また配線溝の深さ/幅比や接続孔の深さ/直径比は益々大きくなっているため、バリア層の形成は一層難しくなっている。
本出願人は、Cu配線と絶縁膜の界面に、極薄バリア層を均一に形成させるために、スパッタリング法の気相急冷に注目し、非平衡固溶現象を利用して極薄バリア層を形成する技術を先に提案している(特許文献1、2、非特許文献2)。これらの技術では、Cuに対する固溶限の小さい元素であるTiを含むCu合金を、配線溝や接続孔の表面に形成し、これを加熱加圧することでCuとTiを2相分離させ、TiをCu配線と絶縁膜の界面またはCu配線の表面に異常拡散させて、Ti濃化層を形成している。Ti濃化層のうち、Cu配線と絶縁膜の界面に生成したTi濃化層が、Cuが絶縁膜へ拡散するのを防止するバリア層として作用する。
上記特許文献1、2では、絶縁膜として酸化シリコンや窒化シリコンを用いることを開示しており、実施例では、絶縁膜として、具体的にSiOF膜を用い、この絶縁膜のうえにTiを含有するCu合金薄膜を形成し、これを加熱することで、Cu合金と絶縁膜の界面に、TiO2層を形成することを開示している。また、このTiO2層が、バリア層として作用することも実証している。
特開2007−258256号公報
特開2008−21807号公報
「ALD法によるCu配線用極薄TaNバリア成膜技術」、半導体・集積回路技術シンポジウム講演論文集 Vol.65(2003年、P.62〜65)
「Cu配線合金化によるバリア材自己形成」、LSI配線における原子輸送・応力問題研究会、第10回研究会予稿集(2004年、P.28〜29)
本発明の目的は、絶縁膜とCu配線の界面に、TiO2層とは異なるバリア層をCu配線の電気抵抗率を高めることなく形成した半導体配線を提供することにある。
本発明者らは、絶縁膜とCu配線の界面にバリア層をCu配線の電気抵抗率を高めることなく形成するために、鋭意検討を重ねてきた。その結果、TiC層がバリア層として機能し、且つCu配線の電気抵抗率を低下するのに有用であることを見出し、本発明を完成した。
即ち、上記課題を解決することのできた本発明に係る半導体配線とは、半導体基板上の絶縁膜に設けられた凹部に、Tiを含有するCu配線が埋め込まれた半導体配線であり、前記絶縁膜と前記Cu配線の間に、TiC層が形成されている点に要旨を有する。前記絶縁膜としては、例えば、SiCOまたはSiCNが挙げられる。前記TiC層の厚みは、3〜30nmであることが好ましい。
本発明によれば、絶縁膜とCu配線との間に、バリア層としてTiC層を形成することで、Cu配線の電気抵抗率を下げることができ、半導体配線の信号伝達を高速化できる。
本発明の半導体配線は、絶縁膜に設けられた凹部に、Tiを含有するCu配線が埋め込まれたものであり、絶縁膜とCu配線の間に、TiC層が連続して形成されているところに特徴がある。このTiC層が、Cu配線中のCuが絶縁膜側へ拡散・移動することを防止するバリア層として作用する。
上記TiC層は、後述するように、絶縁膜に設けられた凹部に、Tiを含有するCu合金薄膜を埋め込んでCu配線とするときに、熱処理することで絶縁膜とCu配線の間に形成される。熱処理時に、Cu配線に含まれるTiが、Cu配線と絶縁膜の界面へ拡散し、絶縁膜に含まれるCと結合することでTiC層が形成されるのである。本発明によれば、従来のように、絶縁膜の上に、バリア層としてTaNやTiNなどの金属窒化膜を別途形成する必要がなく、バリア層としてTiC層を形成しているため、Cu配線の電気抵抗率を低減できる。
上記TiC層の厚みは、バリア性を確保するために、3nm以上であるのがよい。より好ましくは5nm以上、更に好ましくは8nm以上である。しかしTiC層が厚くなり過ぎると、Cu配線の有効断面積(配線溝の面積からバリア層の面積を引いた面積)が減少することによりCu配線の電気抵抗率が高くなるため、膜厚は30nm程度以下であるのがよい。より好ましくは28nm以下であり、更に好ましくは25nm以下である。
上記TiC層の厚みは、膜の積層状態が観察できる断面を透過型電子顕微鏡(TEM)で観察して測定すればよい。
次に、本発明の半導体配線を製造できる方法について説明する。本発明の半導体配線を製造するには、半導体基板の表面に、Cを含有する絶縁膜を設け、この絶縁膜に凹部(配線溝や層間接続孔)を形成し、該凹部に、例えばスパッタリング法でTiを含有するCu合金薄膜を設け、次いで加熱すればよい。絶縁膜としてCとSiを含有するものを用い、該絶縁膜に設けられた凹部に上記Cu合金薄膜を設け、次いで加熱することで、Cu合金薄膜に含まれるTiが絶縁膜とCu合金の界面へ拡散し、絶縁膜に含まれるCと結合してTiC層が形成される。
Cを含有する絶縁膜とは、化学気相法(CVD法)でシリコン酸化膜(SiO2)にCを含有させたものであり、具体的には、SiCOやSiCNなどが例示できる。SiCOとSiCNは、非晶質膜であり、SiCOはSiO2とSiCの混合物、SiCNはSiO2とSiNの混合物と考えられる。
上記絶縁膜に含まれるC量は、例えば、17原子%以上であればよい。C量が17原子%未満では、絶縁膜とCu配線の間に、TiSi層が生成し、Cu配線の電気抵抗率を充分に低減することができないからである。C量は、好ましくは18原子%以上、より好ましくは20原子%以上である。C量の上限は40原子%程度である。好ましくは35原子%以下、より好ましくは30原子%以下である。なお、上記Cを含有する絶縁膜は、常法に従って半導体基板の表面に形成すればよい。
半導体基板の表面に絶縁膜を設けた後は、この絶縁膜に、Cu配線を埋め込むための配線溝や、Cu配線同士を接続するための層間接続孔などの凹部を形成し、該凹部にTiを含有するCu合金薄膜を設ける。
Cu合金薄膜に含まれるTi量は、0.5〜15原子%とすればよい。Tiが0.5原子%未満では、絶縁膜とCu配線の界面に濃化するTi量が不足し、該界面に形成されるTiC層の膜厚が薄くなり過ぎてバリア性を確保できない。また、Ti濃化量が不足すると、上記界面に沿って生成するTiC層が非連続になり、バリア性が低下する。従ってTiは0.5原子%以上であり、好ましくは1原子%以上、より好ましくは3原子%以上である。しかしTiが過剰になっても、絶縁膜とCu配線の界面に生成するTiC層の膜厚には限度があるため、TiC層を形成しない過剰なTiが、Cu配線内に固溶したり、Cu配線内に析出して析出物を形成する。こうした固溶TiやTi析出物は、Cu配線の電気抵抗率を高める原因となる。従ってTiは15原子%以下とし、好ましくは13原子%以下、より好ましくは10原子%以下とする。
Cu合金薄膜の残部組成はCuであるが、例えば、AgやMg,Na,Fe,Si,Dy,N,Hなどを含有させてもよい。
凹部にTiを含有するCu合金薄膜を形成する方法は特に限定されないが、例えば、スパッタリング法や(アーク)イオンプレーティング法などを採用すればよい。スパッタリング法は、例えば、ロングスロースパッタリング法であってもよい。
以下、スパッタリング法で上記Cu合金薄膜を形成する場合について説明する。
Tiを含有するCu合金薄膜を形成するには、スパッタリングターゲットしてTiを含有するCu合金ターゲットを用いるか、純Cuターゲットの表面にTiチップを貼付したチップオンターゲットを用い、不活性ガス雰囲気下でスパッタリングすればよい。
不活性ガスとしては、例えば、ヘリウムやネオン、アルゴン、クリプトン、キセノン、ラドンなどを用いることができる。好ましくはアルゴンやキセノンを用いるのがよく、特にアルゴンは比較的安価であり、好適に用いることができる。なお、上記不活性ガスはN2ガスやH2ガスを含有していてもよい。
その他のスパッタリング条件(例えば、到達真空度、スパッタガス圧、放電パワー密度、基板温度、極間距離など)は、通常の範囲で適宜調整できる。凹部の表面に形成するCu合金薄膜の膜厚は、凹部の深さに応じて変更すればよく、少なくとも凹部の深さと等しい膜厚のCu合金薄膜を形成すればよい。
また、Tiを含有するCu合金薄膜を、シード層として上記凹部の形状に沿って形成した後、このCu合金薄膜付き凹部に、Cu配線として純Cu薄膜を形成してもよい。
純Cu薄膜を形成する方法も特に限定されないが、例えば、電解メッキ法や化学気相法(CVD法)、スパッタリング法、(アーク)イオンプレーティング法などを採用できる。特に電解メッキ法を採用すれば、純Cu薄膜を凹部の底から徐々に埋め込みながら充填することができるため、凹部の最小幅が狭く、深い場合でも純Cuを凹部の隅々に亘って埋め込むことができる。
凹部にCu合金薄膜を形成した後、或いは、凹部の形状に沿ってシード層としてCu合金薄膜を形成した後、Cu配線として純Cu薄膜を形成した後は、Cu合金薄膜中のTiを拡散させるために、400℃以上に加熱して熱処理を行なうとよい。加熱温度が400℃未満では、Cu合金薄膜中のTiが、Cu合金と絶縁膜の界面へ充分に拡散しないため、該界面にTiC層が形成されず、バリア性が劣る。また、Cu配線中に未拡散のTiが多く残り、Cu配線の電気抵抗率が高くなる。加熱温度はできるだけ高くするのがよく、好ましくは450℃以上、より好ましくは500℃以上である。加熱温度の上限は、700℃程度である。700℃を超えて加熱する装置は現実的に難しく、また温度を高くし過ぎると、半導体基板に変形を生じるからである。好ましい上限は650℃、より好ましい上限は600℃である。
加熱するときの雰囲気は、非酸化性雰囲気とするか、真空雰囲気とするのがよい。酸化性雰囲気で加熱すると、Ti含有Cu合金薄膜に固溶しているTiが酸化性ガスと接する面に優先的に拡散、濃化し、TiOXを形成する。これによりCu合金薄膜中の固溶Tiが消費され、Cu合金と絶縁膜の界面にTiC層が安定して形成されず、バリア効果が得られなくなる。従って加熱雰囲気は、酸素を極力除いた雰囲気とするのがよい。
非酸化性雰囲気は、例えば、上記した不活性ガス雰囲気であればよい。真空雰囲気は、例えば、133×10-10Pa以下(1×10-10Torr以下)とすればよい。
加熱時間は、Cu合金と絶縁膜の界面にTiC層が形成するように、加熱温度を考慮して定めればよい。即ち、加熱温度が高い場合は、加熱時間を短くしてもよく、加熱温度が低い場合は、加熱時間を長くするのがよい。
以上のように、本発明では、絶縁膜に設けられた凹部に、Tiを含有するCu合金薄膜を形成し、これを加熱することで、Cu配線と絶縁膜の界面にTiC層を形成できる。
以下、本発明を実施例によって更に詳細に説明するが、下記実施例は本発明を限定する性質のものではなく、前・後記の趣旨に適合し得る範囲で適当に変更して実施することも可能であり、それらはいずれも本発明の技術的範囲に含まれる。
[実験例1]
シリコンウェハー表面に、下記表1に示した成分組成の絶縁膜を厚みが100nmとなるように形成した基板を用意し、絶縁膜の表面に、Tiを10原子%含有するCu合金薄膜を、DCマグネトロンスパッタリング法で膜厚が450nmとなるように成膜した。なお、下記表1において、SiCO−1とSiCO−2と表記した膜は共にSiCOであるが、成分組成が若干異なるため、「SiCO−1」、「SiCO−2」と表記して区別した。
シリコンウェハー表面に、下記表1に示した成分組成の絶縁膜を厚みが100nmとなるように形成した基板を用意し、絶縁膜の表面に、Tiを10原子%含有するCu合金薄膜を、DCマグネトロンスパッタリング法で膜厚が450nmとなるように成膜した。なお、下記表1において、SiCO−1とSiCO−2と表記した膜は共にSiCOであるが、成分組成が若干異なるため、「SiCO−1」、「SiCO−2」と表記して区別した。
絶縁膜の成分組成は、エネルギー分散型X線分析装置(EDX;Energy Dispersive X−ray Fluoressence Spectrometer)を備えた透過型電子顕微鏡(TEM)で分析した。Cu合金薄膜の成膜には、スパッタリング装置として島津製作所社製のHSM−552型スパッタ装置を用い、チップオンターゲットを用いてスパッタリングして行なった。チップオンターゲットは、ベースとなる純Cuターゲット(80mmφ)の表面に、Tiチップ(厚みが1mmの長方形板材)を3〜6枚放射状に貼り付けたものを用いた。
スパッタリング条件は、
到達真空度 :133×10-8Pa以下(1×10-8Torr以下)、
スパッタリング時の雰囲気ガス:Arガス、
スパッタガス圧:1.07×10-3kPa(8×10-3Torr)、
放電パワー :300W、
基板温度 :室温(20℃、水冷)、
極間距離 :100mm、
とした。
到達真空度 :133×10-8Pa以下(1×10-8Torr以下)、
スパッタリング時の雰囲気ガス:Arガス、
スパッタガス圧:1.07×10-3kPa(8×10-3Torr)、
放電パワー :300W、
基板温度 :室温(20℃、水冷)、
極間距離 :100mm、
とした。
成膜して得られた試料を、石英管を使用した横型管状炉に入れて熱処理した。熱処理は、Arガス雰囲気下で、500℃または600℃で、2時間加熱して行なった。Arガスは、流速20mL/分で吹込み、横型管状炉内に対流させた。熱処理温度を下記表2に示す。
熱処理後の試料について、膜の積層状態が観察できる断面を透過型電子顕微鏡(TEM)で50万倍で観察した。その結果、絶縁膜とCu合金薄膜の間には、下記表2に示すバリア層が連続的に生成していた。バリア層の厚みを測定し、結果を下記表2に示す。なお、バリア層の種類は、TEMの制限視野電子線回折像(SAD:Selected Area Diffraction)を用いて分析した。
また、絶縁膜とCu合金薄膜の界面を長さ2000nmに亘って観察し、Cuの絶縁膜側への拡散の有無(バリア耐性)を調べた。バリア耐性は、Cu合金薄膜側から、バリア層、絶縁膜、シリコンウェハーに亘って、深さ方向のCu濃度プロファイルをSIMS分析して評価した。
SIMS分析は、二次イオン質量分析装置(ATOMIKA社製の4500型)を用い、1次イオンとしてCs+を3kV、30nAの条件で照射し、照射領域を300×420μm、分析領域を90×130μmとし、負の2次イオン質量スペクトル測定を行った。Cu原子は、63Cu-および65Cu-として検出し、絶縁膜側におけるCuの検出の有無によってCu拡散に対するバリア性を判定した。絶縁膜側にCuの拡散が認められなかった場合をバリア耐性有り[○(合格)]、Cuの拡散が認められた場合をバリア耐性無し[×(不合格)]として評価した。評価結果を下記表2に示す。
また、SIMS分析を同様に行い、Cu合金薄膜側におけるSi原子の有無を検出し、Siの拡散の有無を判定した。Cu合金薄膜側にSiの拡散が認められなかった場合を合格(無)、Siの拡散が認められた場合を不合格(有)として評価した。評価結果を下記表2に示す。
次に、熱処理後の試料について、4探針法によりCu合金薄膜のシート抵抗を測定し、膜厚を乗じてCu合金薄膜の電気抵抗率(μΩcm)を算出した。算出結果を下記表2に示す。
表2から明らかなように、絶縁膜とCu合金薄膜の間に、絶縁膜を構成する成分と、Cu合金に含まれるTiとの化合物が生成することが分かる。
No.1とNo.4は、絶縁膜としてSiO2を用いた例であり、絶縁膜とCu合金薄膜の間に、TiSiが形成されていた。このTiSiは、Cu合金薄膜中のCuが、絶縁膜側へ拡散するのを防止するバリア層として機能していた。しかし、Cu合金薄膜側にSiの拡散が認められ、Siが抵抗となり、Cu合金薄膜の電気抵抗率が高くなっていた。Cu合金薄膜側にSiの拡散が認められた理由は、TiSiの形成反応速度が後述するTiCよりも小さく、TiSiが形成されるまでの間に絶縁膜に含まれるSiがCu合金薄膜側へ拡散したと考えられる。
一方、No.2、3、5、6は、絶縁膜としてSiCO−1またはSiCNを用いた例であり、絶縁膜とCu合金薄膜の間に、TiCが形成されていた。このTiCは、Cu合金薄膜中のCuが、絶縁膜側へ拡散するのを防止するバリア層として機能していた。また、Cu合金薄膜側にはSiの拡散が認められず、Cu合金薄膜の電気抵抗率を低くすることができた。
なお、表1に示した絶縁膜SiCO−2は、C含有量が17原子%未満であったため、絶縁膜とCu合金薄膜との界面には、TiSiが形成されていた。
[実験例2]
上記実験例1において、成膜して得られた試料を熱処理するときの温度を600℃とし、熱処理時間を5分〜2時間に変更する点以外は、上記実験例1と同じ条件で行った。
上記実験例1において、成膜して得られた試料を熱処理するときの温度を600℃とし、熱処理時間を5分〜2時間に変更する点以外は、上記実験例1と同じ条件で行った。
用いた絶縁膜の種類、熱処理時間、絶縁膜とCu合金薄膜の間に生成したバリア層の種類、バリア層の厚み、絶縁膜側におけるCu拡散の有無、を下記表3に示す。
表3から明らかなように、いずれの熱処理条件でも、絶縁膜とCu合金薄膜の間に、絶縁膜を構成する成分と、Cu合金に含まれるTiとの化合物が生成することが分かる。
No.11〜15は、絶縁膜としてSiO2を用いた例であり、絶縁膜とCu合金薄膜の間に、バリア層としてTiSiが形成されていた。しかし、Cu合金薄膜側にSiの拡散が認められ、Siが抵抗となり、Cu合金薄膜の電気抵抗率が高くなっていた。
一方、No.16〜27は、絶縁膜としてSiCO−1またはSiCNを用いた例であり、絶縁膜とCu合金薄膜の間に、TiCが形成されていた。Cu合金薄膜側にはSiの拡散が認められなかった。しかし、No.16、17、22〜25は、TiCの厚みが3nm未満であったため、絶縁膜側にCuの拡散が認められ、バリア層として機能していなかった。
[実験例3]
上記実験例1において、絶縁膜の表面に形成するCu合金薄膜の組成を、Tiを1原子%含有するCu合金とする点と、横型管状炉で行なう熱処理を、真空雰囲気[133×10-10Pa以下(1×10-10Torr以下)]で、400℃で、1〜24時間に変更する点以外は、上記実験例1と同じ条件で行った。用いた絶縁膜の種類、熱処理時間、絶縁膜とCu合金薄膜の間に生成したバリア層の種類、バリア層の厚み、絶縁膜側におけるCu拡散の有無、を下記表4に示す。
上記実験例1において、絶縁膜の表面に形成するCu合金薄膜の組成を、Tiを1原子%含有するCu合金とする点と、横型管状炉で行なう熱処理を、真空雰囲気[133×10-10Pa以下(1×10-10Torr以下)]で、400℃で、1〜24時間に変更する点以外は、上記実験例1と同じ条件で行った。用いた絶縁膜の種類、熱処理時間、絶縁膜とCu合金薄膜の間に生成したバリア層の種類、バリア層の厚み、絶縁膜側におけるCu拡散の有無、を下記表4に示す。
表4から明らかなように、いずれの熱処理条件でも、絶縁膜とCu合金薄膜の間に、絶縁膜を構成する成分と、Cu合金に含まれるTiとの化合物が生成することが分かる。
No.31〜35は、絶縁膜としてSiO2を用いた例であり、絶縁膜とCu合金薄膜の間に、バリア層としてTiSiが形成されていた。しかし、Cu合金薄膜側にSiの拡散が認められ、Siが抵抗となり、Cu合金薄膜の電気抵抗率が高くなっていた。
一方、No.36〜45は、絶縁膜としてSiCO−1またはSiCNを用いた例であり、絶縁膜とCu合金薄膜の間に、TiCが形成されていた。Cu合金薄膜側にはSiの拡散が認められなかった。しかし、No.36とNo.37は、TiCの厚みが3nm未満であったため、絶縁膜側にCuの拡散が認められ、バリア層として機能していなかった。
[実験例4]
本実験では、熱処理時間と、Cu合金薄膜の電気抵抗率との関係について検討した。
本実験では、熱処理時間と、Cu合金薄膜の電気抵抗率との関係について検討した。
上記実験例3において、横型管状炉で行なう熱処理の時間を、2時間、24時間、72時間、或いは熱処理無しとする点以外は、上記実験例3と同じ条件で熱処理した。熱処理後の試料について、4探針法によりCu合金薄膜のシート抵抗を測定し、膜厚を乗じてCu合金薄膜の電気抵抗率(μΩcm)を算出した。熱処理時間に対する電気抵抗率の結果を図1に示す。図1中、絶縁膜としてSiO2を用いた場合の結果を○で、SiCO−1を用いた場合の結果を●で、SiCNを用いた場合の結果を△で、夫々示す。
図1から明らかなように、熱処理時間を長くするほど、Cu合金薄膜の電気抵抗率は低下することが分かる。熱処理時間の経過と共にCu合金薄膜の電気抵抗率が低下する理由は、Cu合金薄膜に含まれるTiが絶縁膜との界面へ拡散してバリア層を形成する一方で、絶縁膜とは反対側へもTiが拡散し、このTiが外気と触れることでTiO2などの酸化膜を形成してCu合金薄膜中のTiが消費されるためと考えられる。
また、絶縁膜として、SiO2を用いた場合は、熱処理を70時間以上行なわなければCu合金薄膜の電気抵抗率を5μΩcm以下に低減できないことが分かる。一方、絶縁膜として、SiCO−1またはSiCNを用いた場合は、熱処理を20時間程度行えば、Cu合金薄膜の電気抵抗率を5μΩcm以下に低減することができることが分かる。
以上の結果から、絶縁膜として、SiCO−1またはSiCNを用いた場合には、短時間の熱処理でCu合金薄膜の電気抵抗率を低減できるため、半導体配線の生産性を向上させることができる。
Claims (3)
- 半導体基板上の絶縁膜に設けられた凹部に、Tiを含有するCu配線が埋め込まれた半導体配線であり、前記絶縁膜と前記Cu配線の間に、TiC層が形成されていることを特徴とする半導体配線。
- 前記絶縁膜が、SiCOまたはSiCNである請求項1に記載の半導体配線。
- 前記TiC層の厚みが、3〜30nmである請求項1または2に記載の半導体配線。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008183014A JP2010021490A (ja) | 2008-07-14 | 2008-07-14 | 半導体配線 |
| PCT/JP2009/062618 WO2010007951A1 (ja) | 2008-07-14 | 2009-07-10 | 半導体配線 |
| US13/003,181 US20110121459A1 (en) | 2008-07-14 | 2009-07-10 | Semiconductor interconnection |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008183014A JP2010021490A (ja) | 2008-07-14 | 2008-07-14 | 半導体配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010021490A true JP2010021490A (ja) | 2010-01-28 |
Family
ID=41550354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008183014A Pending JP2010021490A (ja) | 2008-07-14 | 2008-07-14 | 半導体配線 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20110121459A1 (ja) |
| JP (1) | JP2010021490A (ja) |
| WO (1) | WO2010007951A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013125891A (ja) * | 2011-12-15 | 2013-06-24 | Sharp Corp | 光電変換素子およびその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5375497B2 (ja) * | 2009-10-01 | 2013-12-25 | トヨタ自動車株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| US20200312768A1 (en) * | 2019-03-27 | 2020-10-01 | Intel Corporation | Controlled organic layers to enhance adhesion to organic dielectrics and process for forming such |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008047719A (ja) * | 2006-08-17 | 2008-02-28 | Sony Corp | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5968333A (en) * | 1998-04-07 | 1999-10-19 | Advanced Micro Devices, Inc. | Method of electroplating a copper or copper alloy interconnect |
| US6126806A (en) * | 1998-12-02 | 2000-10-03 | International Business Machines Corporation | Enhancing copper electromigration resistance with indium and oxygen lamination |
| US6562715B1 (en) * | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
| US6664633B1 (en) * | 2001-09-10 | 2003-12-16 | Lsi Logic Corporation | Alkaline copper plating |
| US7312146B2 (en) * | 2004-09-21 | 2007-12-25 | Applied Materials, Inc. | Semiconductor device interconnect fabricating techniques |
| JP4740004B2 (ja) * | 2006-03-20 | 2011-08-03 | 株式会社神戸製鋼所 | 半導体装置におけるCu合金配線の製造方法 |
| JP2008021807A (ja) * | 2006-07-12 | 2008-01-31 | Kobe Steel Ltd | 半導体配線の製造方法 |
-
2008
- 2008-07-14 JP JP2008183014A patent/JP2010021490A/ja active Pending
-
2009
- 2009-07-10 WO PCT/JP2009/062618 patent/WO2010007951A1/ja not_active Ceased
- 2009-07-10 US US13/003,181 patent/US20110121459A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005347511A (ja) * | 2004-06-03 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2008047719A (ja) * | 2006-08-17 | 2008-02-28 | Sony Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013125891A (ja) * | 2011-12-15 | 2013-06-24 | Sharp Corp | 光電変換素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110121459A1 (en) | 2011-05-26 |
| WO2010007951A1 (ja) | 2010-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102542758B1 (ko) | 상호접속부를 위한 루테늄 금속 피처 충전 | |
| US6607982B1 (en) | High magnesium content copper magnesium alloys as diffusion barriers | |
| US8324730B2 (en) | Copper interconnection structure and method for forming copper interconnections | |
| TWI402887B (zh) | 用以整合具有改良可靠度之超低k介電質之結構與方法 | |
| TWI374482B (ja) | ||
| WO2007100125A1 (ja) | 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材 | |
| TW200303081A (en) | Enhancement of an interconnect | |
| TW419711B (en) | Semiconductor device and its manufacture | |
| JP5380838B2 (ja) | 半導体装置の製造方法 | |
| CN100517684C (zh) | 半导体器件及其制造方法 | |
| US20100207177A1 (en) | Method for producing a copper contact | |
| JP2005167081A (ja) | 半導体装置およびその製造方法 | |
| JPWO2006016678A1 (ja) | 半導体装置及びその製造方法 | |
| JP2010021490A (ja) | 半導体配線 | |
| US7781339B2 (en) | Method of fabricating semiconductor interconnections | |
| TW529065B (en) | Semiconductor device and method for manufacturing the same | |
| JP4740004B2 (ja) | 半導体装置におけるCu合金配線の製造方法 | |
| JP4896850B2 (ja) | 半導体装置のCu配線およびその製造方法 | |
| Perng et al. | Self-forming AlOx layer as Cu diffusion barrier on porous low-k film | |
| TWI300596B (en) | Semiconductor device | |
| JP4527393B2 (ja) | 半導体装置用Cu系合金配線及びその製造方法 | |
| JP2010171063A (ja) | 半導体配線の製造方法 | |
| JP5616605B2 (ja) | 銅薄膜の形成方法 | |
| Chavan et al. | In-situ temperature-dependent sheet resistance study of Cu films in oxygen ambient for heterogeneous integrations | |
| JP4065019B2 (ja) | 半導体装置、その製造方法およびその製造方法に用いるスパッタリング用ターゲット材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130806 |