[go: up one dir, main page]

JP2010021247A - Method of manufacturing thin-film transistor and electronic device manufactured by the same - Google Patents

Method of manufacturing thin-film transistor and electronic device manufactured by the same Download PDF

Info

Publication number
JP2010021247A
JP2010021247A JP2008178891A JP2008178891A JP2010021247A JP 2010021247 A JP2010021247 A JP 2010021247A JP 2008178891 A JP2008178891 A JP 2008178891A JP 2008178891 A JP2008178891 A JP 2008178891A JP 2010021247 A JP2010021247 A JP 2010021247A
Authority
JP
Japan
Prior art keywords
thin film
precursor
film transistor
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008178891A
Other languages
Japanese (ja)
Other versions
JP5315822B2 (en
Inventor
Katsura Hirai
桂 平井
Makoto Honda
本田  誠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2008178891A priority Critical patent/JP5315822B2/en
Publication of JP2010021247A publication Critical patent/JP2010021247A/en
Application granted granted Critical
Publication of JP5315822B2 publication Critical patent/JP5315822B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a thin-film transistor, using a new oxide semiconductor easily and efficiently enabling conversion to the oxide semiconductor from a metal oxide precursor by the application of a heat pattern for an active layer. <P>SOLUTION: In the manufacturing method of a thin-film transistor which uses an oxide semiconductor for an active layer, by having a precursor thin film 6' of the oxide semiconductor which is formed before the precursor thin film is heated into a pattern, as an active layer, with the oxide semiconductor 6 formed by removing the remaining precursor thin film 6', to have a pattern 6 of the oxide thin film formed. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は酸化物半導体を用いた薄膜トランジスタの製造方法及びこれにより製造された電子デバイスに関する。   The present invention relates to a method for manufacturing a thin film transistor using an oxide semiconductor and an electronic device manufactured thereby.

薄膜トランジスタにおいて、半導体の前駆体から、これを半導体に転換して薄膜トランジスタを製造する方法が知られている。   In a thin film transistor, a method of manufacturing a thin film transistor by converting a semiconductor precursor into a semiconductor is known.

例えば、金属膜を酸化し酸化物半導体膜に変換する技術として、基板上に形成したCu、Zn、Al等の金属膜を、熱酸化やプラズマ酸化等により酸化し酸化物半導体膜に変換する試みがされている(例えば特許文献1)。ドーパントにIn等の記載もある。   For example, as a technology to oxidize a metal film and convert it into an oxide semiconductor film, an attempt is made to oxidize a metal film such as Cu, Zn, or Al formed on a substrate by thermal oxidation or plasma oxidation to convert it into an oxide semiconductor film. (For example, Patent Document 1). There is a description such as In in the dopant.

また、有機金属を分解酸化(加熱、分解反応)することで、非晶質酸化物を形成するものも知られている(例えば特許文献2)。   Moreover, what forms an amorphous oxide by decomposing and oxidizing an organic metal (heating, decomposition reaction) is also known (for example, patent document 2).

これらは、前駆体を、直接熱酸化または、プラズマ酸化等を用いて、酸化し酸化物半導体を得るものであるが、予め前駆体を半導体チャネル領域にパターン形成してのち、これを酸化して半導体薄膜を活性層として得ている。前駆体等のパターニングにはIJプリンティングや、レジスト等を用いるパターニングなど、前駆体のパターニングと、これを酸化物半導体とする過程を独立に行う方法となっている。本発明は、半導体形成を熱パターンにより行うことで、パターニングと半導体への変換を同時に行う新規な方法を提供するものである。
特開平8−264794号公報 特開2003−179242号公報
In these methods, the precursor is directly oxidized using thermal oxidation or plasma oxidation to obtain an oxide semiconductor. The precursor is patterned in the semiconductor channel region in advance and then oxidized. A semiconductor thin film is obtained as an active layer. Patterning of the precursor or the like is a method in which the patterning of the precursor, such as IJ printing or patterning using a resist, and the process of using this as an oxide semiconductor are performed independently. The present invention provides a novel method for simultaneously performing patterning and conversion to a semiconductor by forming a semiconductor by a thermal pattern.
JP-A-8-264794 JP 2003-179242 A

従って本発明の目的は、熱パターンの適用により、金属酸化物前駆体からの酸化物半導体への転換を、容易にかつ効率よく行うことのできる新しい酸化物半導体を活性層に用いる薄膜トランジスタの製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a method for manufacturing a thin film transistor using a new oxide semiconductor as an active layer, which can easily and efficiently convert a metal oxide precursor to an oxide semiconductor by applying a thermal pattern. Is to provide.

本発明の上記課題は以下の手段によって達成されるものである。   The above object of the present invention is achieved by the following means.

1.酸化物半導体を活性層に用いた薄膜トランジスタの製造方法において、酸化物半導体の前駆体薄膜を形成したのち、該前駆体薄膜をパターン状に加熱することで、酸化物薄膜のパターンを形成し、残存した前駆体薄膜を除去し形成した、酸化物半導体を活性層に用いたことを特徴とする薄膜トランジスタの製造方法。   1. In a method of manufacturing a thin film transistor using an oxide semiconductor as an active layer, after forming a precursor thin film of an oxide semiconductor, the precursor thin film is heated in a pattern to form a pattern of the oxide thin film and remain A method of manufacturing a thin film transistor, wherein an oxide semiconductor formed by removing the precursor thin film is used for an active layer.

2.酸化物半導体の前駆体が少なくとも、In、Zn、Snのいずれかの元素を含むことを特徴とする前記1に記載の薄膜トランジスタの製造方法。   2. 2. The method of manufacturing a thin film transistor according to 1 above, wherein the precursor of the oxide semiconductor contains at least one of elements of In, Zn, and Sn.

3.酸化物半導体の前駆体がGa、Alのいずれかを含むことを特徴とする前記1または2に記載の薄膜トランジスタの製造方法。   3. 3. The method of manufacturing a thin film transistor according to 1 or 2 above, wherein the oxide semiconductor precursor contains Ga or Al.

4.加熱の温度が150℃〜400℃であることを特徴とする前記1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。   4). 4. The method of manufacturing a thin film transistor according to any one of 1 to 3, wherein a heating temperature is 150 ° C. to 400 ° C.

5.前記基板が樹脂基板であることを特徴とする前記1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。   5. 5. The method of manufacturing a thin film transistor according to any one of 1 to 4, wherein the substrate is a resin substrate.

6.前記1〜5のいずれか1項に記載の薄膜トランジスタの製造方法により製造されたことを特徴とする電子デバイス。   6). 6. An electronic device manufactured by the method for manufacturing a thin film transistor according to any one of 1 to 5 above.

本発明により、比較的低い温度で、簡便な手段により酸化物半導体を活性層とする薄膜トランジスタを得ることができる。   According to the present invention, a thin film transistor having an oxide semiconductor as an active layer can be obtained by a simple means at a relatively low temperature.

以下、本発明を実施するための最良の形態について説明する。   Hereinafter, the best mode for carrying out the present invention will be described.

本発明は、基板上に、酸化物前駆体の薄膜を形成したのち、該前駆体の薄膜をパターン状に加熱することで、これを酸化物半導体に転換し、薄膜中に半導体のパターンを形成し、残存した前駆体薄膜を除去して、基板上に活性層として酸化物半導体パターンを得る方法に基づき薄膜トランジスタを製造するものである。   In the present invention, after a thin film of an oxide precursor is formed on a substrate, the thin film of the precursor is heated in a pattern to convert it into an oxide semiconductor, and a semiconductor pattern is formed in the thin film. A thin film transistor is manufactured based on a method of removing the remaining precursor thin film and obtaining an oxide semiconductor pattern as an active layer on the substrate.

本発明において活性層とは、薄膜トランジスタにおいて、チャネルを形成する半導体層のことであり、電界の印加により活性化してキャリア移動度が向上する半導体層であり、これによりスイッチング等の動作を行うものである。   In the present invention, an active layer is a semiconductor layer that forms a channel in a thin film transistor, and is a semiconductor layer that is activated by application of an electric field to improve carrier mobility, and thereby performs operations such as switching. is there.

先ず、前駆体薄膜をパターン状に加熱することで、酸化物薄膜のパターンを形成し、薄膜トランジスタを製造する本発明の方法について図を用いて説明する。   First, the method of the present invention for producing a thin film transistor by forming a pattern of an oxide thin film by heating the precursor thin film in a pattern will be described with reference to the drawings.

酸化物半導体の前駆体材料、例えば、金属の硝酸塩、より具体的には、例えば、硝酸インジウム、硝酸亜鉛、硝酸ガリウムを金属比率で1:1:1(モル比)で混合した(10質量%)水溶液を、図1の如く、例えばガラスの基板1上に、ゲート電極2、ゲート絶縁膜3、さらにソース電極4、ドレイン電極5のパターンを形成した基板上に、塗布により適用して、一様に前駆体材料薄膜6’を形成する。(図1(2))。   A precursor material of an oxide semiconductor, for example, a metal nitrate, more specifically, for example, indium nitrate, zinc nitrate, and gallium nitrate were mixed at a metal ratio of 1: 1: 1 (molar ratio) (10% by mass). As shown in FIG. 1, the aqueous solution is applied by coating onto a substrate on which a pattern of the gate electrode 2, the gate insulating film 3, and further the source electrode 4 and the drain electrode 5 is formed. In this manner, a precursor material thin film 6 ′ is formed. (FIG. 1 (2)).

次いで、サーマルヘッド、またパターン化されたヒータでもよいが(図ではヒータHを用いている)、基板上の半導体を形成すべきチャネル領域のみを加熱して、この領域において、前駆体を酸化物半導体層6に転換する(図1(3))。加熱温度は大凡150℃〜400℃の温度範囲で温度、また方法にもよるがミリ秒〜30分の範囲で加熱すればよい。   Then, although a thermal head or a patterned heater may be used (heater H is used in the figure), only the channel region where the semiconductor is to be formed on the substrate is heated, and the precursor is oxidized in this region. The semiconductor layer 6 is converted (FIG. 1 (3)). The heating temperature is generally in the temperature range of 150 ° C. to 400 ° C., and depending on the method, it may be heated in the range of milliseconds to 30 minutes.

前駆体は、熱酸化、またプラズマ酸化等でもよいが、酸化的な分解により金属酸化物に転換する材料であり、本発明においては、熱パターンの印加、即ち、選択的な加熱により、加熱された領域の前駆体材料を酸化物半導体に転化させる。   The precursor may be thermal oxidation or plasma oxidation, but is a material that is converted into a metal oxide by oxidative decomposition. In the present invention, the precursor is heated by application of a thermal pattern, that is, selective heating. The precursor material in the region is converted into an oxide semiconductor.

熱酸化により、酸化物半導体層6がチャネル領域に形成されると、これは不溶化するので、水洗により、またシャワー等を用いて、残存する前駆体薄膜部分を除くことで(図1(4))、活性層として酸化物半導体がチャネル領域に形成された薄膜トランジスタが形成される(図1(4))。   When the oxide semiconductor layer 6 is formed in the channel region by thermal oxidation, it is insolubilized, so that the remaining precursor thin film portion is removed by washing with water or using a shower or the like (FIG. 1 (4)). ), A thin film transistor in which an oxide semiconductor is formed in the channel region as an active layer is formed (FIG. 1 (4)).

また、図2に示すように、ゲート電極2、ゲート絶縁膜3を形成した基板(図2(1))上に、同様に前駆体材料薄膜6’を形成し、これを同様にサーマルヘッド、またパターン化されたヒータHを用いて、薄膜トランジスタにおいてチャネル領域となる部分を加熱して、酸化物半導体に転換し(図2(3))、残存した前駆体薄膜を洗浄により除去して(図2(4))、さらにソース電極4、ドレイン電極5を、例えば蒸着等によりパターン形成することでボトムゲート構成を有するトップコンタクト型薄膜トランジスタが形成できる(図2(5))。   Further, as shown in FIG. 2, a precursor material thin film 6 ′ is similarly formed on the substrate (FIG. 2 (1)) on which the gate electrode 2 and the gate insulating film 3 are formed, and this is similarly applied to the thermal head, In addition, the patterned heater H is used to heat a portion that becomes a channel region in the thin film transistor to convert it into an oxide semiconductor (FIG. 2 (3)), and the remaining precursor thin film is removed by cleaning (FIG. 2). 2 (4)), and further, the source electrode 4 and the drain electrode 5 are patterned by, for example, vapor deposition to form a top contact thin film transistor having a bottom gate configuration (FIG. 2 (5)).

本発明においてはトランジスタ素子の場合、ボトムゲート構造を有することが好ましい。また、ゲート電極から見てソース/ドレイン電極が、有機半導体層の手前にあるボトムコンタクト型が、ゲート電極とソース、ドレイン電極を含めた電極や絶縁層等の形成を半導体層の形成と切り離せるので好ましい。   In the present invention, the transistor element preferably has a bottom gate structure. The bottom contact type with the source / drain electrode in front of the organic semiconductor layer as viewed from the gate electrode can separate the formation of the gate electrode, the electrode including the source and drain electrodes, the insulating layer, and the like from the formation of the semiconductor layer. Therefore, it is preferable.

本発明においては酸化物半導体の形成に先立って、前駆体の薄膜を先ず基板上に形成するが、本発明において前駆体としては、熱酸化を受けて、酸化物半導体に転換される材料である。   In the present invention, a precursor thin film is first formed on a substrate prior to the formation of an oxide semiconductor. In the present invention, the precursor is a material that undergoes thermal oxidation and is converted into an oxide semiconductor. .

(前駆体)
本発明において酸化物半導体の前駆体材料としては、金属原子含有化合物が挙げられ、金属原子含有化合物には、金属原子を含む、金属塩、ハロゲン化金属化合物、有機金属化合物等を挙げることができる。
(precursor)
In the present invention, the oxide semiconductor precursor material includes a metal atom-containing compound. Examples of the metal atom-containing compound include metal salts, metal halide compounds, and organometallic compounds containing a metal atom. .

金属塩、ハロゲン金属化合物、有機金属化合物の金属としては、Li、Be、B、Na、Mg、Al、Si、K、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Cd、In、Ir、Sn、Sb、Cs、Ba、La、Hf、Ta、W、Tl、Pb、Bi、Ce、Pr、Nd、Pm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等を挙げることができる。   Metals of metal salts, halogen metal compounds, and organometallic compounds include Li, Be, B, Na, Mg, Al, Si, K, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu Zn, Ga, Ge, Rb, Sr, Y, Zr, Nb, Mo, Cd, In, Ir, Sn, Sb, Cs, Ba, La, Hf, Ta, W, Tl, Pb, Bi, Ce, Pr Nd, Pm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu and the like.

それらの金属塩のうち、In(インジウム)、Sn(錫)、Zn(亜鉛)のいずれかの金属イオンを含むことが好ましく、それらを併用して混合させてもよい。   Among these metal salts, it is preferable to contain any metal ion of In (indium), Sn (tin), or Zn (zinc), and they may be used in combination.

また、その他の金属として、Ga(ガリウム)またはAl(アルミニウム)を含むことが好ましい。   Further, it is preferable that other metals include Ga (gallium) or Al (aluminum).

金属塩としては、硝酸塩、酢酸塩等を、ハロゲン金属化合物としては塩化物、ヨウ化物、臭化物等を好適に用いることができる。   As metal salts, nitrates, acetates and the like can be suitably used, and as halogen metal compounds, chlorides, iodides, bromides and the like can be suitably used.

有機金属化合物としては、下記の一般式(I)で示すものが挙げられる。   Examples of the organometallic compound include those represented by the following general formula (I).

一般式(I) RxMRyR
式中、Mは金属、Rはアルキル基、Rはアルコキシ基、Rはβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基およびケトオキシ基(ケトオキシ錯体基)から選ばれる基であり、金属Mの価数をmとした場合、x+y+z=mであり、x=0〜m、またはx=0〜m−1であり、y=0〜m、z=0〜mで、いずれも0または正の整数である。R1のアルキル基としては、メチル基、エチル基、プロピル基、ブチル基等を挙げることができる。R2のアルコキシ基としては、メトキシ基、エトキシ基、プロポキシ基、ブトキシ基、3,3,3−トリフルオロプロポキシ基等を挙げることができる。またアルキル基の水素原子をフッ素原子に置換したものでもよい。R3のβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基(ケトオキシ錯体基)から選ばれる基としては、β−ジケトン錯体基として、例えば、2,4−ペンタンジオン(アセチルアセトンあるいはアセトアセトンともいう)、1,1,1,5,5,5−ヘキサメチル−2,4−ペンタンジオン、2,2,6,6−テトラメチル−3,5−ヘプタンジオン、1,1,1−トリフルオロ−2,4−ペンタンジオン等を挙げることができ、β−ケトカルボン酸エステル錯体基として、例えばアセト酢酸メチルエステル、アセト酢酸エチルエステル、アセト酢酸プロピルエステル、トリメチルアセト酢酸エチル、トリフルオロアセト酢酸メチル等を挙げることができ、β−ケトカルボン酸として、例えば、アセト酢酸、トリメチルアセト酢酸等を挙げることができ、またケトオキシとして、例えば、アセトオキシ基(またはアセトキシ基)、プロピオニルオキシ基、ブチリロキシ基、アクリロイルオキシ基、メタクリロイルオキシ基等を挙げることができる。これらの基の炭素原子数は18以下が好ましい。また直鎖または分岐のもの、また水素原子をフッ素原子にしたものでもよい。有機金属化合物の中では、分子内に少なくとも1つ以上の酸素を有するものが好ましい。このようなものとしてRのアルコキシ基を少なくとも1つを含有する有機金属化合物、またRのβ−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基およびケトオキシ基(ケトオキシ錯体基)から選ばれる基を少なくとも1つ有する金属化合物が最も好ましい。金属塩のうちでは、硝酸塩が好ましい。硝酸塩は高純度品が入手しやすく、また使用時の媒体として好ましい水に対する溶解度が高い。硝酸塩としては、硝酸インジウム、硝酸錫、硝酸亜鉛、硝酸ガリウム等が挙げられる。
Formula (I) R 1 xMR 2 yR 3 z
In the formula, M is a metal, R 1 is an alkyl group, R 2 is an alkoxy group, R 3 is a β-diketone complex group, a β-ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group, and a ketooxy group (ketooxy complex group). X + y + z = m, x = 0 to m, or x = 0 to m−1, and y = 0 to m, z = 0. ~ M, each of which is 0 or a positive integer. Examples of the alkyl group for R1 include a methyl group, an ethyl group, a propyl group, and a butyl group. Examples of the alkoxy group for R2 include a methoxy group, an ethoxy group, a propoxy group, a butoxy group, and a 3,3,3-trifluoropropoxy group. Further, a hydrogen atom in the alkyl group may be substituted with a fluorine atom. Examples of the group selected from the β-diketone complex group, the β-ketocarboxylic acid ester complex group, the β-ketocarboxylic acid complex group, and the ketooxy group (ketooxy complex group) of R3 include a β-diketone complex group such as 2,4- Pentanedione (also referred to as acetylacetone or acetoacetone), 1,1,1,5,5,5-hexamethyl-2,4-pentanedione, 2,2,6,6-tetramethyl-3,5-heptanedione, 1,1,1-trifluoro-2,4-pentanedione and the like, and β-ketocarboxylic acid ester complex groups include, for example, acetoacetic acid methyl ester, acetoacetic acid ethyl ester, acetoacetic acid propyl ester, trimethylacetoacetic acid Ethyl, methyl trifluoroacetoacetate and the like can be mentioned, and examples of β-ketocarboxylic acid include If, acetoacetic acid, there may be mentioned trimethyl acetoacetate, and as Ketookishi, for example, can be exemplified acetoxy group (or an acetoxy group), a propionyloxy group, Buchirirokishi group, acryloyloxy group, a methacryloyloxy group. These groups preferably have 18 or less carbon atoms. Further, it may be linear or branched, or a hydrogen atom may be a fluorine atom. Among organometallic compounds, those having at least one oxygen in the molecule are preferable. As such, an organometallic compound containing at least one alkoxy group of R 2 , a β-diketone complex group, a β-ketocarboxylic acid ester complex group, a β-ketocarboxylic acid complex group and a ketooxy group (ketooxy group) of R 3 Most preferred are metal compounds having at least one group selected from (complex groups). Of the metal salts, nitrates are preferred. Nitrate is easily available as a high-purity product and has high solubility in water, which is preferable as a medium for use. Examples of nitrates include indium nitrate, tin nitrate, zinc nitrate, and gallium nitrate.

以上の酸化物半導体の前駆体のうち、好ましいのは、金属の硝酸塩、金属のハロゲン化物、アルコキシド類である。具体例としては、硝酸インジウム、硝酸亜鉛、硝酸ガリウム、硝酸スズ、硝酸アルミニウム、塩化インジウム、塩化亜鉛、塩化スズ(2価)、塩化スズ(4価)、塩化ガリウム、塩化アルミニウム、トリ−i−プロポキシインジウム、ジエトキシ亜鉛、ビス(ジピバロイルメタナト)亜鉛、テトラエトキシスズ、テトラ−i−プロポキシスズ、トリ−i−プロポキシガリウム、トリ−i−プロポキシアルミニウムなどが挙げられる。   Of the above oxide semiconductor precursors, preferred are metal nitrates, metal halides, and alkoxides. Specific examples include indium nitrate, zinc nitrate, gallium nitrate, tin nitrate, aluminum nitrate, indium chloride, zinc chloride, tin chloride (divalent), tin chloride (tetravalent), gallium chloride, aluminum chloride, tri-i-. Examples include propoxyindium, diethoxyzinc, bis (dipivaloylmethanato) zinc, tetraethoxytin, tetra-i-propoxytin, tri-i-propoxygallium, and tri-i-propoxyaluminum.

(酸化物半導体の前駆体薄膜の成膜方法)
これらの酸化物半導体の前駆体となる金属を含有する薄膜を形成するためには、公知の成膜法、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法など種々の方法を用いることができるが、本発明においては金属塩、ハロゲン化物、有機金属化合物等を適切な溶媒に溶解した溶液を用いて基板上に連続的に塗設することで生産性を大幅に向上することができ好ましい。溶解性の観点からも、金属化合物として、塩化物、硝酸塩、酢酸塩、金属アルコキシド等を用いることが好ましい。
(Method for depositing oxide semiconductor precursor thin film)
In order to form a thin film containing a metal as a precursor of these oxide semiconductors, a known film formation method, vacuum deposition method, molecular beam epitaxial growth method, ion cluster beam method, low energy ion beam method, ion plate Various methods such as a coating method, a CVD method, a sputtering method, and an atmospheric pressure plasma method can be used. In the present invention, a substrate is used by using a solution in which a metal salt, a halide, an organometallic compound, or the like is dissolved in an appropriate solvent. It is preferable that the coating is continuously performed on the top because productivity can be greatly improved. From the viewpoint of solubility, it is preferable to use chloride, nitrate, acetate, metal alkoxide, or the like as the metal compound.

溶媒としては、水のほか、金属化合物を溶解するものであれば特に制限されるところではないが、水や、エタノール、プロパノール、エチレングリコールなどのアルコール類、テトラヒドロフラン、ジオキサン等のエーテル系、酢酸メチル、酢酸エチル等のエステル系、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン系、ジエチレングリコールモノメチルエーテル等グリコールエーテル系、また、アセトニトリルなど、さらに、キシレン、トルエン等の芳香族炭化水素系溶媒、o−ジクロロベンゼン、ニトロベンゼン、m−クレゾール等の芳香族系溶媒、ヘキサン、シクロヘキサン、トリデカンなどの脂肪族炭化水素溶媒、α−テルピネオール、また、クロロホルムや1,2−ジクロロエタン等のハロゲン化アルキル系溶媒、N−メチルピロリドン、2硫化炭素等を好適に用いることができる。   The solvent is not particularly limited as long as it dissolves metal compounds in addition to water, but water, alcohols such as ethanol, propanol and ethylene glycol, ethers such as tetrahydrofuran and dioxane, and methyl acetate. , Esters such as ethyl acetate, ketones such as acetone, methyl ethyl ketone, cyclohexanone, glycol ethers such as diethylene glycol monomethyl ether, acetonitrile, and other aromatic hydrocarbon solvents such as xylene and toluene, o-dichlorobenzene, Aromatic solvents such as nitrobenzene and m-cresol, aliphatic hydrocarbon solvents such as hexane, cyclohexane and tridecane, α-terpineol, and halogenated alkyl solvents such as chloroform and 1,2-dichloroethane, - methylpyrrolidone, can be preferably used carbon disulfide and the like.

金属ハロゲン化物および/または金属アルコキシドを用いた場合には、比較的極性の高い溶媒が好ましく、中でも沸点が100℃以下の水、エタノール、プロパノール等のアルコール類、アセトニトリル、またはこれらの混合物を用いると乾燥温度を低くすることができため、樹脂基板に塗設することが可能となりより好ましい。   When a metal halide and / or metal alkoxide is used, a solvent having a relatively high polarity is preferable. Among them, water having a boiling point of 100 ° C. or less, alcohols such as ethanol and propanol, acetonitrile, or a mixture thereof is used. Since the drying temperature can be lowered, it is possible to coat the resin substrate, which is more preferable.

また、溶媒中に金属アルコキシドと種々のアルカノールアミン、α−ヒドロキシケトン、β−ジケトンなどの多座配位子であるキレート配位子を添加すると、金属アルコキシドを安定化したり、カルボン酸塩の溶解度を増加させる事ができ、悪影響が出ない範囲で添加することが好ましい。   Addition of metal alkoxide and various ligands such as alkanolamines, α-hydroxy ketones, β-diketones and other chelating ligands in the solvent stabilizes the metal alkoxide and the solubility of the carboxylate. It is preferable to add it in a range that does not cause adverse effects.

酸化物半導体の前駆体材料を含有する液体を基材上に適用して薄膜を形成する方法としては、スピンコート法、スプレーコート法、ブレードコート法、ディップコート法、キャスト法、バーコート法、ダイコート法など塗布法、また、凸版、凹版、平版、スクリーン印刷、インクジェットなどの印刷法等、広い意味での塗布による方法が挙げられる。薄膜の塗布が可能な、インクジェット法、スプレーコート法等も好ましい方法である。   As a method of forming a thin film by applying a liquid containing an oxide semiconductor precursor material on a substrate, a spin coating method, a spray coating method, a blade coating method, a dip coating method, a casting method, a bar coating method, Examples of the coating method include a coating method in a broad sense, such as a coating method such as a die coating method, and a printing method such as a relief printing plate, an intaglio printing plate, a planographic printing method, a screen printing method, and an ink jet printing method. An ink jet method, a spray coating method, and the like that can apply a thin film are also preferable methods.

成膜する場合、塗布後、50〜150℃程度で溶媒を揮発させることにより金属酸化物前駆体の薄膜が形成される。なお、溶液を滴下する際、基板自体を上記温度に加熱しておくと、塗布、乾燥の二つのプロセスを同時に行えて好ましい。   In the case of film formation, a thin film of a metal oxide precursor is formed by volatilizing the solvent at about 50 to 150 ° C. after coating. In addition, when dropping the solution, it is preferable that the substrate itself is heated to the above temperature because two processes of coating and drying can be performed simultaneously.

(金属の組成比)
好ましい、金属の組成比としては、Inを1とした時、ZnSn1−y(ここにおいてyは0〜1の正数)は0.2〜5、好ましくは0.5〜2とする。さらにInを1とした時に、Gaの組成比は0.2〜5、好ましくは0.5〜2が好ましい。
(Composition ratio of metal)
As a preferred metal composition ratio, when In is 1, Zn y Sn 1-y (where y is a positive number from 0 to 1 ) is 0.2 to 5, preferably 0.5 to 2. . Furthermore, when In is set to 1, the composition ratio of Ga is 0.2 to 5, preferably 0.5 to 2.

また、前駆体薄膜の膜厚は1〜200nm、より好ましくは5〜100nmである。   Moreover, the film thickness of a precursor thin film is 1-200 nm, More preferably, it is 5-100 nm.

(非晶質酸化物)
形成される酸化物半導体としては、単結晶、多結晶、非晶質のいずれの状態も使用可能だが、好ましくは非晶質の薄膜である。
(Amorphous oxide)
As an oxide semiconductor to be formed, any state of single crystal, polycrystal, and amorphous can be used, but an amorphous thin film is preferable.

酸化物半導体の前駆体となる金属化合物材料から形成された、本発明に係る金属酸化物である非晶質酸化物の電子キャリア濃度は1018/cm未満が実現されていればよい。電子キャリア濃度は室温で測定する場合の値である。室温とは、例えば25℃であり、具体的には0℃から40℃程度の範囲から適宜選択される温度である。なお、本発明に係るアモルファス(非晶質)酸化物の電子キャリア濃度は、0℃から40℃の範囲全てにおいて、1018/cm未満を充足する必要はない。例えば、25℃において、キャリア電子密度1018/cm未満が実現されていればよい。また、電子キャリア濃度をさらに下げ、1017/cm以下、より好ましくは1016/cm以下にするとノーマリーオフの薄膜トランジスタが歩留まりよく得られる。 The electron carrier concentration of an amorphous oxide, which is a metal oxide according to the present invention, formed from a metal compound material that becomes a precursor of an oxide semiconductor only needs to be less than 10 18 / cm 3 . The electron carrier concentration is a value when measured at room temperature. The room temperature is, for example, 25 ° C., specifically a temperature appropriately selected from the range of about 0 ° C. to 40 ° C. Note that the electron carrier concentration of the amorphous (amorphous) oxide according to the present invention does not need to satisfy less than 10 18 / cm 3 in the entire range of 0 ° C. to 40 ° C. For example, a carrier electron density of less than 10 18 / cm 3 may be realized at 25 ° C. Further, when the electron carrier concentration is further reduced to 10 17 / cm 3 or less, more preferably 10 16 / cm 3 or less, a normally-off thin film transistor can be obtained with a high yield.

電子キャリア濃度の測定は、ホール効果測定により求めることができる。   The electron carrier concentration can be measured by Hall effect measurement.

金属酸化物である半導体の膜厚としては、特に制限はないが、得られたトランジスタの特性は、半導体膜の膜厚に大きく左右される場合が多く、その膜厚は、半導体により異なるが、一般に1μm以下、特に10〜300nmが好ましい。   The film thickness of the semiconductor that is a metal oxide is not particularly limited, but the characteristics of the obtained transistor are often greatly influenced by the film thickness of the semiconductor film, and the film thickness varies depending on the semiconductor. Generally, 1 μm or less, particularly 10 to 300 nm is preferable.

本発明においては、前駆体材料、組成比、製造条件などを制御して、例えば、電子キャリア濃度を、1012/cm以上1018/cm未満とする。より好ましくは1013/cm以上1017/cm以下、さらには1015/cm以上1016/cm以下の範囲にすることが好ましい。 In the present invention, the precursor material, composition ratio, production conditions, and the like are controlled so that, for example, the electron carrier concentration is 10 12 / cm 3 or more and less than 10 18 / cm 3 . More preferably, it is in the range of 10 13 / cm 3 or more and 10 17 / cm 3 or less, and more preferably 10 15 / cm 3 or more and 10 16 / cm 3 or less.

本発明によれば、半導体層の形成、またパターニングが、半導体材料前駆体の塗布および加熱により行えることから、生産効率の向上が図れる。   According to the present invention, since the formation and patterning of the semiconductor layer can be performed by applying and heating the semiconductor material precursor, the production efficiency can be improved.

酸化物半導体の前駆体の薄膜をパターン加熱する方法としては、所定のパターン精度が得られる方法であれば限定がなく、サーマルヘッドによる加熱、またパターン化されたヒータブロック等による加熱を用いることができるが、サーマルヘッドを用いるのが、必要な精度が保証でき、また連続的にパターン加熱ができることから好ましい。   The method of pattern heating the thin film of the oxide semiconductor precursor is not limited as long as a predetermined pattern accuracy can be obtained, and heating by a thermal head or heating by a patterned heater block or the like is used. However, it is preferable to use a thermal head because necessary accuracy can be guaranteed and pattern heating can be performed continuously.

この方法によれば、一旦、基材(例えば、ポリイミドフィルム等)上に半導体前駆体を塗布し薄膜を形成した後、サーマルヘッドによる選択的な熱の印加で容易にこれを酸化物半導体に転化することができる。   According to this method, once a semiconductor precursor is applied on a substrate (for example, a polyimide film) to form a thin film, it is easily converted into an oxide semiconductor by selective heat application with a thermal head. can do.

選択的な加熱は、サーマルヘッド(ラインヘッド、シリアルヘッドいずれでもよい)、を走査して行うことができる。例えば、熱転写ヘッドとしてよく用いられる300dpi(dpiとは、2.54cm当りのドット数を表す)のサーマルヘッドであれば、12Line/mm程度の解像度(例えば、主走査方向長80μm×副走査方向長120μmの抵抗体形状がスクエア)が得られ、解像度10Line/mm程度の表示素子(1画素単位が100μm前後)に必要とされるトランジスタ素子のパターニング精度を得ることができる。   The selective heating can be performed by scanning a thermal head (either a line head or a serial head). For example, a 300 dpi (dpi represents the number of dots per 2.54 cm) thermal head often used as a thermal transfer head has a resolution of about 12 Line / mm (for example, main scanning direction length 80 μm × sub scanning direction length). 120 μm resistor shape is square), and the patterning accuracy of transistor elements required for a display element with a resolution of about 10 Line / mm (one pixel unit is around 100 μm) can be obtained.

即ちこれらのサーマルヘッドを搭載した熱転写記録装置を用いて、半導体前駆体材料層を有する基板をサーマルヘッドと重ね合わせてセットし、プラテンロールで圧接しながら、必要とされる半導体層のパターンに従って、0〜300μJ/dotの印加エネルギー範囲で、ドット当たり0.01ミリ秒〜数ミリ秒の速度で走査することで、ヘッド温度150〜400℃の温度で加熱、前駆体薄膜中に酸化物半導体をパターニング形成することができる。   That is, using a thermal transfer recording apparatus equipped with these thermal heads, a substrate having a semiconductor precursor material layer is set to overlap with the thermal head, and pressed with a platen roll, according to the required pattern of the semiconductor layer, By scanning at a speed of 0.01 to several milliseconds per dot within an applied energy range of 0 to 300 μJ / dot, heating is performed at a head temperature of 150 to 400 ° C., and an oxide semiconductor is formed in the precursor thin film. Patterning can be performed.

解像度としては大きい方が高細精のパターニングが可能であり、例えば600dpi(dpiとは、2.54cm当りのドット数を表す))であれば前記よりも倍の高細精パターニングが可能である。   The higher the resolution, the higher the fine patterning is possible. For example, 600 dpi (dpi represents the number of dots per 2.54 cm)), the fine patterning can be performed twice as much as the above. .

この様に直接的に加熱するほか、レーザー等による走査、又パターンと共にフラッシュ光を用いることや、また、マイクロ波吸収体パターンと共にマイクロ波を用いるアナログ手法等により、加熱することも可能である。この場合パターンが光熱変換材料(光吸収材料)を構成するようにすればよい。レーザーによる走査は高細精のパターン形成には好ましい。   In addition to direct heating in this way, it is also possible to heat by scanning with a laser or the like, using flash light together with a pattern, or an analog method using microwaves with a microwave absorber pattern. In this case, the pattern may constitute a photothermal conversion material (light absorbing material). Laser scanning is preferable for forming a fine pattern.

前記塗布による方法で形成した前駆体薄膜は、塗布溶媒(例えば水等)によって容易に溶解し、半導体に転換されなかった部分を洗浄等により除くことができる。   The precursor thin film formed by the coating method can be easily dissolved by a coating solvent (for example, water), and a portion that has not been converted into a semiconductor can be removed by washing or the like.

洗浄浴による溶解洗浄、またシャワー等により除去してもよい。   It may be removed by dissolution washing with a washing bath or showering.

本発明によれば、塗布プロセス(ウェットプロセス)と、簡便なパターン加熱により、半導体層パターンの形成が可能となるところから、塗布による半導体形成工程で製造工程が構成できることにより、薄膜トランジスタの製造において、生産効率の向上が図れる。   According to the present invention, since a semiconductor layer pattern can be formed by a coating process (wet process) and simple pattern heating, a manufacturing process can be configured by a semiconductor forming process by coating. Production efficiency can be improved.

また、前駆体薄膜のウェットプロセスによる形成と、また、150℃〜400℃という比較的低温を用いこれを半導体に転換して薄膜トランジスタが製造できることから、樹脂基板を用いて連続的工程によって薄膜トランジスタを製造することが可能である。例えば樹脂フィルムを基板として用いることができる。   In addition, thin film transistors can be manufactured in a continuous process using a resin substrate because the thin film of the precursor can be formed by a wet process and a relatively low temperature of 150 ° C. to 400 ° C. can be used to convert this into a semiconductor. Is possible. For example, a resin film can be used as the substrate.

以下、本発明において、薄膜トランジスタを構成する各要素についてさらに説明する。   Hereinafter, in the present invention, each element constituting the thin film transistor will be further described.

半導体層の膜厚としては、特に制限はないが、得られたトランジスタの特性は、半導体層の膜厚に大きく左右される場合が多く、その膜厚は、半導体により異なるが、一般に1μm以下、特に10〜300nmが好ましい。   The film thickness of the semiconductor layer is not particularly limited, but the characteristics of the obtained transistor are often greatly influenced by the film thickness of the semiconductor layer, and the film thickness varies depending on the semiconductor, but is generally 1 μm or less. 10 to 300 nm is particularly preferable.

次いで、以下、薄膜トランジスタを構成する他の各要素について説明する。   Next, other elements constituting the thin film transistor will be described below.

(電極)
本発明において、TFT素子を構成するソース電極、ドレイン電極、ゲート電極等の電極に用いられる導電性材料としては、電極として実用可能なレベルでの導電性があればよく、特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、また、例えば、酸化スズ・アンチモン、酸化インジウム・スズ(ITO)、フッ素ドープ酸化亜鉛等の電磁波吸収能をもつ電極材料、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペーストおよびカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチウム/アルミニウム混合物等が用いられる。
(electrode)
In the present invention, the conductive material used for the electrodes such as the source electrode, the drain electrode, and the gate electrode constituting the TFT element is not particularly limited as long as it has conductivity at a practical level as an electrode. , Gold, silver, nickel, chromium, copper, iron, tin, lead antimony, tantalum, indium, palladium, tellurium, rhenium, iridium, aluminum, ruthenium, germanium, molybdenum, tungsten, and also, for example, antimony tin oxide, oxide Electrode materials with electromagnetic wave absorption ability such as indium tin (ITO), fluorine-doped zinc oxide, zinc, carbon, graphite, glassy carbon, silver paste and carbon paste, lithium, beryllium, sodium, magnesium, potassium, calcium, scandium, Titanium, manganese Zirconium, gallium, niobium, sodium, sodium-potassium alloy, magnesium, lithium, aluminum, magnesium / copper mixture, magnesium / silver mixture, magnesium / aluminum mixture, magnesium / indium mixture, aluminum / aluminum oxide mixture, lithium / aluminum mixture, etc. Is used.

また、導電性材料として、導電性ポリマーや金属微粒子などを好適に用いることができる。   Moreover, a conductive polymer, metal microparticles, etc. can be used suitably as a conductive material.

金属微粒子を含有する分散物としては、例えば公知の導電性ペーストなどを用いても良いが、好ましくは、粒子径が1nm〜50nm、好ましくは1nm〜10nmの金属微粒子を含有する分散物である。金属微粒子から電極を形成するには、前述の方法を同様に用いることができ、金属微粒子の材料としては上記の金属を用いることができる。   As the dispersion containing metal fine particles, for example, a known conductive paste may be used, but a dispersion containing metal fine particles having a particle diameter of 1 nm to 50 nm, preferably 1 nm to 10 nm is preferable. In order to form an electrode from metal fine particles, the above-described method can be used in the same manner, and the metal described above can be used as the material of the metal fine particles.

(電極等の形成方法)
電極の形成方法としては、上記を原料として、マスクを介して蒸着やスパッタリング等の方法を用いて形成する方法、また蒸着やスパッタリング等の方法により形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、アルミニウムや銅などの金属箔上に熱転写、インクジェット等により、レジストを形成しエッチングする方法がある。また導電性ポリマーの溶液あるいは分散液、金属微粒子を含有する分散液等を直接インクジェット法によりパターニングしてもよいし、塗工膜からリソグラフやレーザーアブレーションなどにより形成してもよい。さらに導電性ポリマーや金属微粒子を含有する導電性インク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングする方法も用いることができる。
(Method for forming electrodes, etc.)
As a method for forming an electrode, the above-described materials are used as a raw material, a method of forming using a method such as vapor deposition or sputtering through a mask, or a conductive thin film formed by a method such as vapor deposition or sputtering as a known photolithographic method, There are a method of forming an electrode using a lift-off method and a method of forming a resist on a metal foil such as aluminum or copper by thermal transfer, ink jet or the like and etching. Alternatively, a conductive polymer solution or dispersion, a dispersion containing metal fine particles, or the like may be directly patterned by an ink jet method, or may be formed from a coating film by lithography or laser ablation. Further, a method of patterning a conductive ink or conductive paste containing a conductive polymer or metal fine particles by a printing method such as relief printing, intaglio printing, planographic printing, or screen printing can also be used.

また、ソース、ドレイン、またゲート電極等、またゲートバスライン、ソースバスライン等を、エッチングまたはリフトオフ等感光性樹脂等を用いた金属薄膜のパターニングなしに形成する方法として、無電解メッキ法による方法が知られている。   Further, as a method of forming a source, drain, gate electrode, etc., and a gate bus line, source bus line, etc. without patterning a metal thin film using a photosensitive resin such as etching or lift-off, a method by an electroless plating method It has been known.

無電解メッキ法による電極の形成方法に関しては、特開2004−158805号にも記載されたように、電極を設ける部分に、メッキ剤と作用して無電解メッキを生じさせるメッキ触媒を含有する液体を、例えば印刷法(インクジェット印刷含む。)によって、パターニングした後に、メッキ剤を、電極を設ける部分に接触させる。そうすると、前記触媒とメッキ剤との接触により無電解メッキが施されて、電極パターンが形成されるというものである。   Regarding the method of forming an electrode by electroless plating, as described in Japanese Patent Application Laid-Open No. 2004-158805, a liquid containing a plating catalyst that causes electroless plating by acting with a plating agent on a portion where an electrode is provided After patterning, for example, by a printing method (including inkjet printing), a plating agent is brought into contact with a portion where an electrode is provided. If it does so, electroless plating will be performed by the contact of the said catalyst and a plating agent, and an electrode pattern will be formed.

無電解メッキの触媒とメッキ剤の適用を逆にしてもよく、またパターン形成をどちらで行ってもよいが、メッキ触媒パターンを形成し、これにメッキ剤を適用する方法が好ましい。   The application of the electroless plating catalyst and the plating agent may be reversed, and the pattern formation may be performed either way, but a method of forming a plating catalyst pattern and applying the plating agent to this is preferable.

印刷法としては、例えば、スクリーン印刷、平版、凸版、凹版又インクジェット法による印刷などが用いられる。   As the printing method, for example, screen printing, planographic printing, letterpress printing, intaglio printing, printing by ink jet printing, or the like is used.

(ゲート絶縁膜)
薄膜トランジスタのゲート絶縁膜としては、種々の絶縁膜を用いることができる。特に、比誘電率の高い無機酸化物皮膜が好ましい。無機酸化物としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウムなどが挙げられる。それらのうち好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンである。窒化ケイ素、窒化アルミニウム等の無機窒化物も好適に用いることができる。
(Gate insulation film)
Various insulating films can be used as a gate insulating film of the thin film transistor. In particular, an inorganic oxide film having a high relative dielectric constant is preferable. Inorganic oxides include silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, barium strontium titanate, barium zirconate titanate, lead zirconate titanate, lead lanthanum titanate, strontium titanate, Examples thereof include barium titanate, barium magnesium fluoride, bismuth titanate, strontium bismuth titanate, strontium bismuth tantalate, bismuth tantalate niobate, and yttrium trioxide. Of these, silicon oxide, aluminum oxide, tantalum oxide, and titanium oxide are preferable. Inorganic nitrides such as silicon nitride and aluminum nitride can also be suitably used.

上記皮膜の形成方法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法などのドライプロセスや、スプレーコート法、スピンコート法、ブレードコート法、ディップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法などの塗布による方法、印刷やインクジェットなどのパターニングによる方法などのウェットプロセスが挙げられ、材料に応じて使用できる。   Examples of the method for forming the film include a vacuum process, a molecular beam epitaxial growth method, an ion cluster beam method, a low energy ion beam method, an ion plating method, a CVD method, a sputtering method, an atmospheric pressure plasma method, and a spray process. Examples include wet processes such as coating methods, spin coating methods, blade coating methods, dip coating methods, casting methods, roll coating methods, bar coating methods, die coating methods, and other methods such as printing and ink jet patterning. Can be used depending on the material.

ウェットプロセスは、無機酸化物の微粒子を、任意の有機溶剤あるいは水に必要に応じて界面活性剤などの分散補助剤を用いて分散した液を塗布、乾燥する方法や、酸化物前駆体、例えばアルコキシド体の溶液を塗布、乾燥する、いわゆるゾルゲル法が用いられる。   The wet process is a method of applying and drying a liquid in which fine particles of inorganic oxide are dispersed in an arbitrary organic solvent or water using a dispersion aid such as a surfactant as required, or an oxide precursor, for example, A so-called sol-gel method in which a solution of an alkoxide body is applied and dried is used.

これらのうち好ましいのは、大気圧プラズマ法である。   Among these, the atmospheric pressure plasma method is preferable.

ゲート絶縁膜(層)が陽極酸化膜または該陽極酸化膜と絶縁膜とで構成されることも好ましい。陽極酸化膜は封孔処理されることが望ましい。陽極酸化膜は、陽極酸化が可能な金属を公知の方法により陽極酸化することにより形成される。   It is also preferable that the gate insulating film (layer) is composed of an anodized film or the anodized film and an insulating film. The anodized film is preferably sealed. The anodized film is formed by anodizing a metal that can be anodized by a known method.

陽極酸化処理可能な金属としては、アルミニウムまたはタンタルを挙げることができ、陽極酸化処理の方法には特に制限はなく、公知の方法を用いることができる。   Examples of the metal that can be anodized include aluminum and tantalum, and the anodizing method is not particularly limited, and a known method can be used.

また有機化合物皮膜としては、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、あるいはアクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂等を用いることもできる。   Examples of organic compound films include polyimides, polyamides, polyesters, polyacrylates, photo-radical polymerization-type, photo-cation polymerization-type photo-curing resins, copolymers containing acrylonitrile components, polyvinyl phenol, polyvinyl alcohol, novolac resins, etc. Can also be used.

無機酸化物皮膜と有機酸化物皮膜は積層して併用することができる。またこれら絶縁膜の膜厚としては、一般に50nm〜3μm、好ましくは、100nm〜1μmである。   An inorganic oxide film and an organic oxide film can be laminated and used together. The thickness of these insulating films is generally 50 nm to 3 μm, preferably 100 nm to 1 μm.

〔保護層〕
また有機薄膜トランジスタ素子上には保護層を設けることも可能である。保護層としては無機酸化物または無機窒化物、アルミニウム等の金属薄膜、ガス透過性の低いポリマーフィルム、およびこれらの積層物等が挙げられ、このような保護層を有することにより、有機薄膜トランジスタの耐久性が向上する。これらの保護層の形成方法としては、前述したゲート絶縁膜の形成法と同様の方法を挙げることができる。また、ポリマーフィルム上に各種の無機酸化物等が積層されたフィルムを単にラミネートするなどといった方法で保護層を設けても良い。
[Protective layer]
It is also possible to provide a protective layer on the organic thin film transistor element. Examples of the protective layer include inorganic oxides or inorganic nitrides, metal thin films such as aluminum, polymer films with low gas permeability, and laminates thereof. By having such a protective layer, durability of organic thin film transistors can be mentioned. Improves. As a method for forming these protective layers, the same method as the method for forming the gate insulating film described above can be used. Further, the protective layer may be provided by a method such as simply laminating a film in which various inorganic oxides are laminated on the polymer film.

(基板)
基板を構成する支持体材料としては、種々の材料が利用可能であり、例えば、ガラス、石英、酸化アルミニウム、サファイア、チッ化珪素、炭化珪素などのセラミック基板、シリコン、ゲルマニウム、ガリウム砒素、ガリウム燐、ガリウム窒素など半導体基板、紙、不織布などを用いることができるが、本発明において支持体(基板)は樹脂からなることが好ましく、例えばプラスチックフィルムシートを用いることができる。プラスチックフィルムとしては、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ボリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等からなるフィルム等が挙げられる。プラスチックフィルムを用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができるとともに、衝撃に対する耐性を向上できる。
(substrate)
Various materials can be used as the support material constituting the substrate. For example, ceramic substrates such as glass, quartz, aluminum oxide, sapphire, silicon nitride, silicon carbide, silicon, germanium, gallium arsenide, gallium phosphide. In addition, a semiconductor substrate such as gallium nitrogen, paper, and non-woven fabric can be used. In the present invention, the support (substrate) is preferably made of a resin, for example, a plastic film sheet can be used. Examples of plastic films include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), polyetherimide, polyetheretherketone, polyphenylene sulfide, polyarylate, polyimide, polycarbonate (PC), and cellulose. Examples include films made of triacetate (TAC), cellulose acetate propionate (CAP), and the like. By using a plastic film, the weight can be reduced as compared with the case of using a glass substrate, the portability can be improved, and the resistance to impact can be improved.

(素子構成)
図1,2等に本発明の薄膜トランジスタ素子の代表的な構成を示したが、本発明は、前駆体材料の薄膜を先ず基板上に形成し、これを熱パターンによって酸化物半導体の転換するものであり、このプロセスによって製造するものであれば、これにのみに限定されるものではない。
(Element structure)
1 and 2 show a typical configuration of a thin film transistor element of the present invention. In the present invention, a thin film of a precursor material is first formed on a substrate, and this is converted into an oxide semiconductor by a thermal pattern. As long as it is manufactured by this process, it is not limited to this.

図3には、本発明の薄膜トランジスタ素子が複数配置される電子デバイスである薄膜トランジスタシート10の1例をその概略の等価回路図で示す。   FIG. 3 shows a schematic equivalent circuit diagram of an example of a thin film transistor sheet 10 which is an electronic device in which a plurality of thin film transistor elements of the present invention are arranged.

薄膜トランジスタシート10はマトリクス配置された多数の薄膜トランジスタ素子14を有する。11は各薄膜トランジスタ素子14のゲート電極のゲートバスラインであり、12は各薄膜トランジスタ素子14のソース電極のソースバスラインである。各薄膜トランジスタ素子14のドレイン電極には、出力素子16が接続され、この出力素子16は例えば液晶、電気泳動素子等であり、表示装置における画素を構成する。図示の例では、出力素子16として液晶が、抵抗とコンデンサからなる等価回路で示されている。15は蓄積コンデンサ、17は垂直駆動回路、18は水平駆動回路である。   The thin film transistor sheet 10 has a large number of thin film transistor elements 14 arranged in a matrix. Reference numeral 11 denotes a gate bus line of the gate electrode of each thin film transistor element 14, and reference numeral 12 denotes a source bus line of the source electrode of each thin film transistor element 14. An output element 16 is connected to the drain electrode of each thin film transistor element 14, and the output element 16 is, for example, a liquid crystal or an electrophoretic element, and constitutes a pixel in the display device. In the illustrated example, a liquid crystal is shown as an output element 16 by an equivalent circuit composed of a resistor and a capacitor. 15 is a storage capacitor, 17 is a vertical drive circuit, and 18 is a horizontal drive circuit.

この様な、支持体上に薄膜トランジスタ素子を2次元的に配列した薄膜トランジスタシートの作製に本発明の製造方法を用いることができる。   The production method of the present invention can be used for producing such a thin film transistor sheet in which thin film transistor elements are two-dimensionally arranged on a support.

以下実施例により本発明を具体的に説明するが本発明はこれにより限定されるものではない。   EXAMPLES The present invention will be specifically described below with reference to examples, but the present invention is not limited thereto.

実施例1
薄膜トランジスタを断面図で図2に示したプロセスによって作製した。
Example 1
A thin film transistor was fabricated by the process shown in FIG.

樹脂支持体1として、ポリエーテルスルホン樹脂フィルム(200μm)を用い、この上に、先ず、50W/m/minの条件でコロナ放電処理を施した。その後以下のように接着性向上のため下引き層を形成した。 A polyethersulfone resin film (200 μm) was used as the resin support 1, and first, this was subjected to corona discharge treatment under the condition of 50 W / m 2 / min. Thereafter, an undercoat layer was formed in order to improve adhesion as follows.

(下引き層の形成)
下記組成の塗布液を乾燥膜厚2μmになるように塗布し、90℃で5分間乾燥した後、60W/cmの高圧水銀灯下10cmの距離から4秒間硬化させた。
(Formation of undercoat layer)
A coating solution having the following composition was applied to a dry film thickness of 2 μm, dried at 90 ° C. for 5 minutes, and then cured for 4 seconds from a distance of 10 cm under a 60 W / cm high-pressure mercury lamp.

ジペンタエリスリトールヘキサアクリレート単量体 60g
ジペンタエリスリトールヘキサアクリレート2量体 20g
ジペンタエリスリトールヘキサアクリレート3量体以上の成分 20g
ジエトキシベンゾフェノンUV開始剤 2g
シリコーン系界面活性剤 1g
メチルエチルケトン 75g
メチルプロピレングリコール 75g
さらにその層の上に下記条件で連続的に大気圧プラズマ処理して厚さ50nmの酸化ケイ素膜を設け、これらの層を下引き層とした。
Dipentaerythritol hexaacrylate monomer 60g
Dipentaerythritol hexaacrylate dimer 20g
Dipentaerythritol hexaacrylate trimer or higher component 20g
Diethoxybenzophenone UV initiator 2g
Silicone surfactant 1g
75g of methyl ethyl ketone
Methyl propylene glycol 75g
Further, a 50 nm thick silicon oxide film was provided on the layer by continuous atmospheric pressure plasma treatment under the following conditions, and these layers were used as undercoat layers.

(使用ガス)
不活性ガス:ヘリウム98.25体積%
反応性ガス:酸素ガス1.5体積%
反応性ガス:テトラエトキシシラン蒸気(ヘリウムガスにてバブリング)0.25体積%
(放電条件)
放電出力:10W/cm
(電極条件)
電極は、冷却水による冷却手段を有するステンレス製ジャケットロール母材に対して、セラミック溶射によるアルミナを1mm被覆し、その後、テトラメトキシシランを酢酸エチルで希釈した溶液を塗布乾燥後、紫外線照射により封孔処理を行い、表面を平滑にしてRmax5μmとした誘電体(比誘電率10)を有するロール電極であり、アースされている。一方、印加電極としては、中空の角型のステンレスパイプに対し、上記同様の誘電体を同条件にて被覆した。
(Used gas)
Inert gas: helium 98.25% by volume
Reactive gas: oxygen gas 1.5 volume%
Reactive gas: Tetraethoxysilane vapor (bubbled with helium gas) 0.25% by volume
(Discharge conditions)
Discharge output: 10 W / cm 2
(Electrode condition)
The electrode is coated with 1 mm of alumina by ceramic spraying on a stainless steel jacket roll base material having cooling means with cooling water, and then a solution obtained by diluting tetramethoxysilane with ethyl acetate is applied and dried, and then sealed by ultraviolet irradiation. This is a roll electrode having a dielectric (relative permittivity of 10) that has been subjected to hole treatment and has a smooth surface and an Rmax of 5 μm, and is grounded. On the other hand, as the application electrode, a hollow rectangular stainless steel pipe was coated with the same dielectric as described above under the same conditions.

次いで、下引き層上に、ゲート電極2を形成する。スパッタ法により、厚さ300nmのアルミニウム皮膜を一面に成膜した後、フォトリソグラフ法により、エッチングしてゲート電極2を形成した。   Next, the gate electrode 2 is formed on the undercoat layer. An aluminum film having a thickness of 300 nm was formed on one surface by sputtering, and then etched by photolithography to form the gate electrode 2.

(陽極酸化被膜形成工程)
ゲート電極2を形成したのち基板をよく洗浄し、30質量%燐酸アンモニウム水溶液中で、2分間、30Vの定電圧電源から供給される直流を用いて、陽極酸化皮膜の厚さが120nmになるまで陽極酸化を行った(図では省略)。
(Anodized film forming process)
After the gate electrode 2 is formed, the substrate is thoroughly cleaned, and in an aqueous 30% by mass ammonium phosphate solution, using a direct current supplied from a constant voltage power source of 30 V for 2 minutes, until the thickness of the anodized film reaches 120 nm Anodization was performed (not shown in the figure).

次いで、さらにフィルム温度200℃にて、上述した大気圧プラズマ法により厚さ30nmの酸化珪素膜を設け、前記した陽極酸化アルミニウム層を併せて、厚さ150nmのゲート絶縁膜3を形成した(図2(1))。なお、下引き層は図では省略されている。   Next, at a film temperature of 200 ° C., a silicon oxide film having a thickness of 30 nm was provided by the atmospheric pressure plasma method described above, and the above-described anodized aluminum layer was combined to form a gate insulating film 3 having a thickness of 150 nm (FIG. 2 (1)). The undercoat layer is omitted in the figure.

(半導体前駆体薄膜の形成)
次いで、ゲート絶縁膜上に、硝酸インジウム、硝酸亜鉛、硝酸ガリウムを金属比率で1:1:1(モル比)で混合した10質量%水溶液としたものをスピンコート(3000RPM)によって、塗布し、150℃で10分間乾燥し前駆体材料薄膜6′を形成した(図2(2))。
(Formation of semiconductor precursor thin film)
Next, a 10 mass% aqueous solution in which indium nitrate, zinc nitrate, and gallium nitrate are mixed at a metal ratio of 1: 1: 1 (molar ratio) is applied onto the gate insulating film by spin coating (3000 RPM). The precursor material thin film 6 ′ was formed by drying at 150 ° C. for 10 minutes (FIG. 2 (2)).

前駆体材料薄膜6′を形成したシートを、300dpi(dpiとは、2.54cm当りのドット数を表す)のサーマルヘッド(解像度:12Line/mm)を搭載した熱転写記録装置を用いて、上記作製した半導体前駆体層(膜)を有する基板をこれにセットし、サーマルヘッドとプラテンロールでシートを圧接しながら、0〜300μJ/dotの印加エネルギー範囲で、必要とされる半導体層のパターンに従ってサーマルヘッドを走査(0.05ミリ秒/dot)して、基板チャネル領域を加熱し(温度300℃)、熱酸化を行って、前駆体を酸化物半導体に変換し、前駆体材料薄膜6’中、チャネル領域に酸化物半導体層6を形成させた(図2(3))。厚さ約60nmの酸化物半導体層(薄膜)に転化された。   The sheet on which the precursor material thin film 6 ′ is formed is manufactured using the thermal transfer recording apparatus equipped with a thermal head (resolution: 12 Line / mm) of 300 dpi (dpi represents the number of dots per 2.54 cm). The substrate having the semiconductor precursor layer (film) thus prepared is set on this, and the sheet is thermally contacted with a thermal head and a platen roll, and in accordance with the required pattern of the semiconductor layer in the applied energy range of 0 to 300 μJ / dot. The head is scanned (0.05 milliseconds / dot), the substrate channel region is heated (temperature: 300 ° C.), thermal oxidation is performed to convert the precursor into an oxide semiconductor, and in the precursor material thin film 6 ′ The oxide semiconductor layer 6 was formed in the channel region (FIG. 2 (3)). It was converted into an oxide semiconductor layer (thin film) having a thickness of about 60 nm.

次に、純水にて、基板をよく洗浄し、半導体層に転化しなかった前駆体材料薄膜を洗い流した。充分洗浄後、150℃にて、20分間よく乾燥した(図2(4))。   Next, the substrate was thoroughly washed with pure water, and the precursor material thin film that was not converted into the semiconductor layer was washed away. After sufficient washing, it was well dried at 150 ° C. for 20 minutes (FIG. 2 (4)).

次いで、マスクを用いて金を真空蒸着して、ソース電極4およびドレイン電極5をそれぞれ形成した(図2(5))。それぞれのサイズは、幅10μm、長さ50μm(チャネル幅)、厚さ50nmであり、ソース電極15、ドレイン電極16の距離(チャネル長)は15μmとした。   Next, gold was vacuum-deposited using a mask to form the source electrode 4 and the drain electrode 5 (FIG. 2 (5)). Each size was 10 μm wide, 50 μm long (channel width), and 50 nm thick, and the distance (channel length) between the source electrode 15 and the drain electrode 16 was 15 μm.

以上の方法により作製した薄膜トランジスタについて評価を行ったところ、薄膜トランジスタは良好に駆動し、n型のエンハンスメント動作を示した。ドレインバイアスを10Vとし、ゲートバイアスを−10Vから+20Vまで掃引した時のドレイン電流の増加(伝達特性)が観測された。その飽和領域から見積もられた移動度は12cm/Vs、on/off比は5桁であった。 When the thin film transistor manufactured by the above method was evaluated, the thin film transistor was driven well and exhibited n-type enhancement operation. An increase in drain current (transfer characteristics) was observed when the drain bias was 10 V and the gate bias was swept from -10 V to +20 V. The mobility estimated from the saturation region was 12 cm 2 / Vs, and the on / off ratio was 5 digits.

実施例2
ボトムゲート・トップコンタクト構成の薄膜トランジスタを断面図で図1に示したプロセスに従って製造した。
Example 2
A thin film transistor having a bottom gate / top contact configuration was manufactured in accordance with the process shown in FIG.

支持体1として、ガラス基板を用いて、スパッタ法にて厚さ300nmのアルミニウム皮膜を一面に成膜した後、フォトリソグラフ法により、エッチングしてパターニング、ゲート電極2を形成した(厚み100nm)。   A glass substrate was used as the support 1, and an aluminum film having a thickness of 300 nm was formed on one surface by a sputtering method, and then etched and patterned by a photolithographic method to form a gate electrode 2 (thickness 100 nm).

次いで、大気圧プラズマCVD法により、厚さ200nmの酸化珪素からなるゲート絶縁膜3を形成した(図1(1))。大気圧プラズマ処理装置は、特開2003−303520号公報に記載の図6に準じた装置を用いた。   Next, a gate insulating film 3 made of silicon oxide having a thickness of 200 nm was formed by atmospheric pressure plasma CVD (FIG. 1 (1)). As the atmospheric pressure plasma processing apparatus, an apparatus according to FIG. 6 described in JP-A No. 2003-303520 was used.

(使用ガス)
不活性ガス:ヘリウム98.25体積%
反応性ガス:酸素ガス1.5体積%
反応性ガス:テトラエトキシシラン蒸気(ヘリウムガスにてバブリング)0.25体積%
(放電条件)
高周波電源:13.56MHz
放電出力:10W/cm
(電極条件)
電極は、冷却水による冷却手段を有するステンレス製ジャケットロール母材に対して、セラミック溶射によるアルミナを1mm被覆し、その後、テトラメトキシシランを酢酸エチルで希釈した溶液を塗布乾燥後、紫外線照射により封孔処理を行い、表面を平滑にしてRmax5μmとした誘電体(比誘電率10)を有するロール電極であり、アースされている。一方、印加電極としては、中空の角型のステンレスパイプに対し、上記同様の誘電体を同条件にて被覆した。
(Used gas)
Inert gas: helium 98.25% by volume
Reactive gas: oxygen gas 1.5 volume%
Reactive gas: Tetraethoxysilane vapor (bubbled with helium gas) 0.25% by volume
(Discharge conditions)
High frequency power supply: 13.56 MHz
Discharge output: 10 W / cm 2
(Electrode condition)
The electrode is coated with 1 mm of alumina by ceramic spraying on a stainless steel jacket roll base material having cooling means with cooling water, and then a solution obtained by diluting tetramethoxysilane with ethyl acetate is applied and dried, and then sealed by ultraviolet irradiation. This is a roll electrode having a dielectric (relative permittivity of 10) that has been subjected to hole treatment and has a smooth surface and an Rmax of 5 μm, and is grounded. On the other hand, as the application electrode, a hollow rectangular stainless steel pipe was coated with the same dielectric as described above under the same conditions.

次に、マスクを介してクロムを蒸着することで、ソース電極4、ドレイン電極5を形成した(図1(1))。それぞれのサイズは、幅10μm、長さ50μm(チャネル幅)厚さ50nmであり、ソース電極、ドレイン電極の距離(チャネル長)は15μmとなるようにした。   Next, the source electrode 4 and the drain electrode 5 were formed by vapor-depositing chromium through a mask (FIG. 1 (1)). Each size was 10 μm wide, 50 μm long (channel width) and 50 nm thick, and the distance between the source electrode and the drain electrode (channel length) was 15 μm.

次いで、半導体前駆体材料として、実施例1で用いた硝酸インジウム、硝酸亜鉛、硝酸ガリウムを金属比率で1:1:1(モル比)で混合した10質量%水溶液をスピンコートにより同様に塗布して半導体前駆体薄膜6′を形成した。   Next, as a semiconductor precursor material, a 10 mass% aqueous solution in which indium nitrate, zinc nitrate, and gallium nitrate used in Example 1 were mixed at a metal ratio of 1: 1: 1 (molar ratio) was similarly applied by spin coating. Thus, a semiconductor precursor thin film 6 'was formed.

次いで、実施例1で用いた熱転写記録装置のプラーテンとサーマルヘッド間隙を調製した以外は同様の条件で基板上に形成した半導体前駆体層中、チャネル領域において酸化物半導体に変換した(図1(3))。   Next, in the semiconductor precursor layer formed on the substrate under the same conditions except that the platen and thermal head gap of the thermal transfer recording apparatus used in Example 1 were prepared, the channel region was converted to an oxide semiconductor (FIG. 1 ( 3)).

さらに、純水を用いて半導体に転換しなかった前駆体薄膜を洗い流し、よく洗浄して、乾燥した(150℃、1時間)。   Further, the precursor thin film that was not converted into a semiconductor was washed away with pure water, washed thoroughly, and dried (150 ° C., 1 hour).

ボトムゲート・トップコンタクト構成の薄膜トランジスタが得られた。   A thin film transistor having a bottom gate / top contact structure was obtained.

作製した薄膜トランジスタを実施例1と同様に評価したところ、良好に駆動してn型のエンハンスメント動作を示した。ドレインバイアスを10Vとし、ゲートバイアスを−10Vから+20Vまで掃引した時のドレイン電流の増加(伝達特性)が観測された。その飽和領域から見積もられた移動度は、2cm/Vs、on/off比は6桁であった。 The manufactured thin film transistor was evaluated in the same manner as in Example 1. As a result, the thin film transistor was driven well and showed n-type enhancement operation. An increase in drain current (transfer characteristics) was observed when the drain bias was 10 V and the gate bias was swept from -10 V to +20 V. The mobility estimated from the saturation region was 2 cm 2 / Vs, and the on / off ratio was 6 digits.

実施例3
次に、半導体前駆体薄膜の形成を以下に代えた以外は、実施例1と同様に薄膜トランジスタの製造を行った。
Example 3
Next, a thin film transistor was manufactured in the same manner as in Example 1 except that the formation of the semiconductor precursor thin film was changed to the following.

(半導体前駆体材料薄膜の形成)
半導体薄膜の形成を前記の水溶液に代えて、Sn、Znの組成比で1:1となるよう、それぞれ塩化錫(純度99.995% シグマ アルドリッチ ジャパン(株)製)、塩化亜鉛(純度99.995% シグマ アルドリッチ ジャパン(株)製)を0.02モル濃度でアセトニトリルに超音波を用いて溶解した溶解液を用いた。これをスピンコートにより(1500RPM)、ゲート絶縁膜の配置された基板上に塗布して、半導体前駆体薄膜を形成した(図2(1))。
(Formation of thin film of semiconductor precursor material)
The formation of the semiconductor thin film was replaced with the above aqueous solution, and tin chloride (purity 99.995%, manufactured by Sigma-Aldrich Japan Co., Ltd.) and zinc chloride (purity 99.95%) were used so that the composition ratio of Sn and Zn was 1: 1. A solution obtained by dissolving 995% Sigma Aldrich Japan Co., Ltd.) in acetonitrile at 0.02 molar concentration using ultrasonic waves was used. This was applied by spin coating (1500 RPM) onto the substrate on which the gate insulating film was disposed to form a semiconductor precursor thin film (FIG. 2 (1)).

その後、同様に、サーマルヘッドにより熱パターンを加えて、半導体前駆体薄膜を、金属酸化物に転化して半導体層とし、同様に、マスクを用い金を真空蒸着してソース電極およびドレイン電極をそれぞれ形成し、薄膜トランジスタを作製した。   Thereafter, similarly, a thermal pattern is applied by a thermal head, and the semiconductor precursor thin film is converted into a metal oxide to form a semiconductor layer. Similarly, gold is vacuum-deposited using a mask to form a source electrode and a drain electrode, respectively. The thin film transistor was formed.

作製した薄膜トランジスタは良好に駆動し、n型のエンハンスメント動作を示した。ドレインバイアスを10Vとし、ゲートバイアスを−10Vから+20Vまで掃引した時のドレイン電流の増加(伝達特性)が観測された。その飽和領域から見積もられた移動度は1cm/Vs、on/off比は5桁であった。 The manufactured thin film transistor was driven well and showed n-type enhancement operation. An increase in drain current (transfer characteristics) was observed when the drain bias was 10 V and the gate bias was swept from -10 V to +20 V. The mobility estimated from the saturation region was 1 cm 2 / Vs, and the on / off ratio was 5 digits.

実施例4
次に薄膜トランジスタ回路の構成に用いた例を示す。
Example 4
Next, an example used for the structure of a thin film transistor circuit is shown.

図4に作製したトランジスタ回路の画素単位の回路構成をその等価回路図と共に示した。トランジスタ回路はスイッチングトランジスタ(Sw−TFT)および駆動トランジスタ(D−TFT)の二つのトランジスタおよび容量コンデンサCs、バスラインB(Vscan、Vdata、Vss)、表示電極8等からなり表示素子(OLED)およびこれ以降の配線部分(Vk)については示されていない。   FIG. 4 shows a circuit configuration of a pixel unit of the manufactured transistor circuit together with an equivalent circuit diagram thereof. The transistor circuit includes two transistors, a switching transistor (Sw-TFT) and a driving transistor (D-TFT), a capacitor Cs, a bus line B (Vscan, Vdata, Vss), a display electrode 8 and the like, and a display element (OLED) and Subsequent wiring portions (Vk) are not shown.

以下、図5および6の概略平面図および断面図により図4に示した薄膜トランジスタ回路(画素単位)の作製について例を示す。なお、表示素子(OLED)部分を除いた表示電極までの作製について示す。   Hereinafter, an example of manufacturing the thin film transistor circuit (pixel unit) shown in FIG. 4 will be described with reference to the schematic plan views and cross-sectional views of FIGS. In addition, it shows about manufacture to the display electrode except a display element (OLED) part.

先ず、ガラス基板上に、ゲート電極を構成するようITO薄膜(100nm)パターンをスパッタにより、また続いてフォトレジストを用いて、形成した。得たゲート電極2(ITOパターン)を図5(1)に画素単位で断面図と共に示した。このITOパターンがマイクロ波照射により発熱し半導体形成においてヒータの役割を果たす。   First, an ITO thin film (100 nm) pattern was formed on a glass substrate by sputtering and subsequently using a photoresist so as to constitute a gate electrode. The obtained gate electrode 2 (ITO pattern) is shown in FIG. This ITO pattern generates heat by microwave irradiation and plays a role of a heater in semiconductor formation.

次いで、スパッタ法により、厚さ300nmのアルミニウム皮膜を一面に成膜した後、フォトリソグラフ法により、エッチングしてバスラインB(Vscan、Vcap)、蓄積コンデンサ用電極Cs1、また、駆動トランジスタのゲート電極2に繋げるスルーホールTHの形成領域等を形成した(図5(2))。   Next, an aluminum film having a thickness of 300 nm is formed on the entire surface by sputtering, and then etched by photolithography to bus line B (Vscan, Vcap), storage capacitor electrode Cs1, and gate electrode of the drive transistor The formation region of the through hole TH connected to 2 was formed (FIG. 5 (2)).

次に、スルーホールTHを残しゲート絶縁膜3を形成した(容量コンデンサ用絶縁膜も兼ねる)。ゲート絶縁膜3は、大気圧プラズマCVD法(大気圧プラズマ処理装置は、特開2003−303520号公報に記載の図6に準じた装置を用いた)により、厚み200nmの酸化珪素を形成した(図5(3))。   Next, the gate insulating film 3 was formed leaving the through hole TH (also serving as a capacitor capacitor insulating film). The gate insulating film 3 is formed of silicon oxide having a thickness of 200 nm by an atmospheric pressure plasma CVD method (the atmospheric pressure plasma processing apparatus uses an apparatus according to FIG. 6 described in JP 2003-303520 A). FIG. 5 (3)).

ゲート絶縁膜上に、硝酸インジウム、硝酸亜鉛、硝酸ガリウムを金属比率で1:1:1(モル比)で混合した10質量%水溶液としたものを塗布し、150℃で10分間乾燥し前駆体材料薄膜6’を形成した(図5(4))。   On the gate insulating film, a 10% by mass aqueous solution in which indium nitrate, zinc nitrate, and gallium nitrate are mixed at a metal ratio of 1: 1: 1 (molar ratio) is applied, and dried at 150 ° C. for 10 minutes to be a precursor. A material thin film 6 ′ was formed (FIG. 5 (4)).

前駆体材料薄膜6’を形成したのち、次いで、マイクロ波照射を行った。即ち、酸素と窒素の分圧が1:1の雰囲気下、大気圧条件で、500Wの出力でマイクロ波(2.45GHz)を照射した。   After the precursor material thin film 6 'was formed, microwave irradiation was then performed. That is, microwaves (2.45 GHz) were irradiated with an output of 500 W under an atmospheric pressure condition in an atmosphere having a partial pressure of oxygen and nitrogen of 1: 1.

マイクロ波の照射は、1サイクルを90secとし、4サイクル行った。これにより前駆体材料薄膜はITOのマイクロ波吸収による発熱で、ゲート電極3(ITO)パターンに従って酸化物半導体層6に変換された。蒸留水で基板をよくすすぎ前駆体材料膜6’の変換されなかった領域を洗い流した。ゲート絶縁膜上にゲート電極に対向して酸化物半導体層6が形成された(図6(1))。   Microwave irradiation was performed for 4 cycles, with one cycle being 90 sec. As a result, the precursor material thin film was converted into the oxide semiconductor layer 6 in accordance with the gate electrode 3 (ITO) pattern by heat generation due to the microwave absorption of ITO. The substrate was thoroughly rinsed with distilled water to wash away unconverted areas of the precursor material film 6 '. An oxide semiconductor layer 6 was formed on the gate insulating film so as to face the gate electrode (FIG. 6 (1)).

次のステップとして、チャネル保護膜7を半導体パターン上に形成した。   As the next step, a channel protective film 7 was formed on the semiconductor pattern.

即ち、下記組成物をアイソパーE”(イソパラフィン系炭化水素、エクソン化学(株)製)に溶解した溶液を水性分散液とし、固形分濃度10.3質量%に希釈したものをインクとして、ピエゾ方式のインクジェット法によりパターンに従って吐出し、加熱(100℃)、乾燥して、厚さ0.4μmの保護膜7をパターニング形成した(図6(2))。   That is, a solution obtained by dissolving the following composition in Isopar E ″ (isoparaffinic hydrocarbon, manufactured by Exxon Chemical Co., Ltd.) as an aqueous dispersion, and diluted to a solid content concentration of 10.3% by mass as an ink, a piezo method The ink was ejected according to the pattern by the ink jet method, heated (100 ° C.) and dried to form a protective film 7 having a thickness of 0.4 μm (FIG. 6B).

(組成物)
α,ω−ジビニルポリジメチルシロキサン(分子量約60,000) 100部
HMS−501(両末端メチル(メチルハイドロジェンシロキサン)(ジメチルシロキサン)共重合体、SiH基数/分子量=0.69mol/g、チッソ(株)製) 7部
ビニルトリス(メチルエチルケトキシイミノ)シラン 3部
SRX−212(白金触媒、東レ・ダウコーニングシリコーン(株)製、) 5部
次いで、マスクを介してクロムを蒸着することで、ソース電極4、ドレイン電極5、また容量コンデンサの対電極Cs2およびデータまたバスラインB(Vdata、Vss)、さらに画素電極8を形成した(図6(3))。スルーホール部分も蒸着されスイッチングトランジスタと駆動トランジスタが電気的に導通した。
(Composition)
α, ω-divinylpolydimethylsiloxane (molecular weight about 60,000) 100 parts HMS-501 (both terminal methyl (methylhydrogensiloxane) (dimethylsiloxane) copolymer, SiH group number / molecular weight = 0.69 mol / g, Chisso 7 parts vinyl tris (methyl ethyl ketoximino) silane 3 parts SRX-212 (platinum catalyst, manufactured by Toray Dow Corning Silicone Co., Ltd.) 5 parts Next, by depositing chromium through a mask, the source The electrode 4, the drain electrode 5, the counter electrode Cs2 of the capacitor, the data or bus line B (Vdata, Vss), and the pixel electrode 8 were formed (FIG. 6 (3)). The through hole portion was also deposited, and the switching transistor and the driving transistor were electrically connected.

次に、画素電極8部分を残し、エチレン−ビニルアルコール共重合体からなる封止膜Sにて封止した。即ち、エチレン含有量29モル%、ケン化度99.5モル%、重合度1000のエチレン−ビニルアルコール共重合体にイソプロピルアルコールを加え、80℃に加熱撹拌し、約5%濃度の溶液を調製し、フォトレジストを用いてパターニングすることで塗工により封止膜(厚さ5μm)を形成した(図6(4))。   Next, the pixel electrode 8 was left and sealed with a sealing film S made of an ethylene-vinyl alcohol copolymer. That is, isopropyl alcohol was added to an ethylene-vinyl alcohol copolymer having an ethylene content of 29 mol%, a saponification degree of 99.5 mol%, and a polymerization degree of 1000, and heated to 80 ° C. to prepare a solution having a concentration of about 5%. And the sealing film (thickness 5 micrometers) was formed by coating by patterning using a photoresist (FIG. 6 (4)).

作製したTFTシートに表示素子として有機EL素子(OLED)を組み込むことで、これを良好に駆動させることができた。   By incorporating an organic EL element (OLED) as a display element into the produced TFT sheet, it could be driven satisfactorily.

薄膜トランジスタを製造する本発明の方法を説明する図である。It is a figure explaining the method of this invention which manufactures a thin-film transistor. 別の構成を有する薄膜トランジスタを製造する本発明の方法を説明する図である。It is a figure explaining the method of this invention which manufactures the thin-film transistor which has another structure. 薄膜トランジスタ素子が複数配置される電子デバイスである薄膜トランジスタシートの1例の概略の等価回路図である。It is a schematic equivalent circuit diagram of an example of a thin film transistor sheet which is an electronic device in which a plurality of thin film transistor elements are arranged. 作製したトランジスタ回路の画素単位の回路構成およびその等価回路図を示す。A circuit configuration of a pixel unit of the manufactured transistor circuit and an equivalent circuit diagram thereof are shown. 薄膜トランジスタ回路の作製プロセスを画素単位で示す概略図である。It is the schematic which shows the preparation processes of a thin-film transistor circuit per pixel. 薄膜トランジスタ回路の作製プロセスを画素単位で示す概略図である。It is the schematic which shows the preparation processes of a thin-film transistor circuit per pixel.

符号の説明Explanation of symbols

1 基板
2 ゲート電極
3 ゲート絶縁膜
4 ソース電極
5 ドレイン電極
6 酸化物半導体層
6’ 前駆体材料薄膜
10 薄膜トランジスタシート
11 ゲートバスライン
12 ソースバスライン
14 薄膜トランジスタ素子
15 蓄積コンデンサ
16 出力素子
17 垂直駆動回路
18 水平駆動回路
DESCRIPTION OF SYMBOLS 1 Substrate 2 Gate electrode 3 Gate insulating film 4 Source electrode 5 Drain electrode 6 Oxide semiconductor layer 6 'Precursor material thin film 10 Thin film transistor sheet 11 Gate bus line 12 Source bus line 14 Thin film transistor element 15 Storage capacitor 16 Output element 17 Vertical drive circuit 18 Horizontal drive circuit

Claims (6)

酸化物半導体を活性層に用いた薄膜トランジスタの製造方法において、酸化物半導体の前駆体薄膜を形成したのち、該前駆体薄膜をパターン状に加熱することで、酸化物薄膜のパターンを形成し、残存した前駆体薄膜を除去し形成した、酸化物半導体を活性層に用いたことを特徴とする薄膜トランジスタの製造方法。 In a method of manufacturing a thin film transistor using an oxide semiconductor as an active layer, after forming a precursor thin film of an oxide semiconductor, the precursor thin film is heated in a pattern to form a pattern of the oxide thin film and remain A method of manufacturing a thin film transistor, wherein an oxide semiconductor formed by removing the precursor thin film is used for an active layer. 酸化物半導体の前駆体が少なくとも、In、Zn、Snのいずれかの元素を含むことを特徴とする請求項1に記載の薄膜トランジスタの製造方法。 2. The method for manufacturing a thin film transistor according to claim 1, wherein the precursor of the oxide semiconductor contains at least one of elements of In, Zn, and Sn. 酸化物半導体の前駆体がGa、Alのいずれかを含むことを特徴とする請求項1または2に記載の薄膜トランジスタの製造方法。 3. The method of manufacturing a thin film transistor according to claim 1, wherein the precursor of the oxide semiconductor contains Ga or Al. 加熱の温度が150℃〜400℃であることを特徴とする請求項1〜3のいずれか1項に記載の薄膜トランジスタの製造方法。 The temperature of heating is 150 to 400 degreeC, The manufacturing method of the thin-film transistor of any one of Claims 1-3 characterized by the above-mentioned. 前記基板が樹脂基板であることを特徴とする請求項1〜4のいずれか1項に記載の薄膜トランジスタの製造方法。 The method for manufacturing a thin film transistor according to claim 1, wherein the substrate is a resin substrate. 請求項1〜5のいずれか1項に記載の薄膜トランジスタの製造方法により製造されたことを特徴とする電子デバイス。 An electronic device manufactured by the method for manufacturing a thin film transistor according to claim 1.
JP2008178891A 2008-07-09 2008-07-09 Thin film transistor manufacturing method and electronic device manufactured thereby Expired - Fee Related JP5315822B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008178891A JP5315822B2 (en) 2008-07-09 2008-07-09 Thin film transistor manufacturing method and electronic device manufactured thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178891A JP5315822B2 (en) 2008-07-09 2008-07-09 Thin film transistor manufacturing method and electronic device manufactured thereby

Publications (2)

Publication Number Publication Date
JP2010021247A true JP2010021247A (en) 2010-01-28
JP5315822B2 JP5315822B2 (en) 2013-10-16

Family

ID=41705877

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178891A Expired - Fee Related JP5315822B2 (en) 2008-07-09 2008-07-09 Thin film transistor manufacturing method and electronic device manufactured thereby

Country Status (1)

Country Link
JP (1) JP5315822B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193452A (en) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd Demodulation circuit and rfid tag employing the same
JP2017152540A (en) * 2016-02-24 2017-08-31 日本放送協会 Coating type oxide semiconductor, thin film transistor, display device, and manufacturing method of coating type oxide semiconductor
US11512236B2 (en) 2017-07-31 2022-11-29 Dow Silicones Corporation Silicone composition for temporary bonding adhesive, electronic article comprising cured body of the same, and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3169509B2 (en) 1994-08-09 2001-05-28 株式会社神戸製鋼所 Hydrostatic extrusion press

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245557A (en) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method for manufacturing semiconductor device
JP2008103680A (en) * 2006-09-22 2008-05-01 Konica Minolta Holdings Inc Method for producing donor sheet, donor sheet, and method for producing organic thin film transistor
JP2009252821A (en) * 2008-04-02 2009-10-29 Fujifilm Corp Inorganic film, manufacturing method therefor, and semiconductor device
JP2011524627A (en) * 2008-03-27 2011-09-01 ステイト オブ オレゴン アクティング バイ アンド スルー ザ ステイト ボード オブ ハイヤー エデュケーション オン ビハーフ オブ オレゴン ステイト ユニバーシティー SOLUTION TREATING THIN FILM AND LAMINATE, APPARATUS HAVING THIN FILM AND LAMINATE, ITS USE AND MANUFACTURING METHOD

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006245557A (en) * 2005-02-03 2006-09-14 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method for manufacturing semiconductor device
JP2008103680A (en) * 2006-09-22 2008-05-01 Konica Minolta Holdings Inc Method for producing donor sheet, donor sheet, and method for producing organic thin film transistor
JP2011524627A (en) * 2008-03-27 2011-09-01 ステイト オブ オレゴン アクティング バイ アンド スルー ザ ステイト ボード オブ ハイヤー エデュケーション オン ビハーフ オブ オレゴン ステイト ユニバーシティー SOLUTION TREATING THIN FILM AND LAMINATE, APPARATUS HAVING THIN FILM AND LAMINATE, ITS USE AND MANUFACTURING METHOD
JP2009252821A (en) * 2008-04-02 2009-10-29 Fujifilm Corp Inorganic film, manufacturing method therefor, and semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011193452A (en) * 2010-02-19 2011-09-29 Semiconductor Energy Lab Co Ltd Demodulation circuit and rfid tag employing the same
US9088245B2 (en) 2010-02-19 2015-07-21 Semiconductor Energy Laboratory Co., Ltd. Demodulation circuit and RFID tag including the demodulation circuit
JP2017152540A (en) * 2016-02-24 2017-08-31 日本放送協会 Coating type oxide semiconductor, thin film transistor, display device, and manufacturing method of coating type oxide semiconductor
US11512236B2 (en) 2017-07-31 2022-11-29 Dow Silicones Corporation Silicone composition for temporary bonding adhesive, electronic article comprising cured body of the same, and manufacturing method thereof

Also Published As

Publication number Publication date
JP5315822B2 (en) 2013-10-16

Similar Documents

Publication Publication Date Title
JP2010010175A (en) Thin film transistor, and method of manufacturing thin film transistor
JP4415653B2 (en) Thin film transistor manufacturing method
WO2009081968A1 (en) Metal oxide semiconductor manufacturing method and semiconductor element using the same
JPWO2009011224A1 (en) Method for producing metal oxide semiconductor and thin film transistor obtained thereby
JPWO2009031381A1 (en) Method for producing metal oxide semiconductor, and thin film transistor obtained by the method
JP2010258057A (en) Metal oxide semiconductor, method of manufacturing the same, and thin film transistor using the same
WO2009081862A1 (en) Metal oxide semiconductor, process for producing the metal oxide semiconductor, semiconductor element, and thin-film transistor
JP2010098303A (en) Production method of metal oxide precursor layer, production method of metal oxide layer, and electronic device
JP5763876B2 (en) Thin film transistor and manufacturing method thereof
JP2010283190A (en) Thin film transistor and manufacturing method thereof
JP5640323B2 (en) Metal oxide semiconductor manufacturing method, metal oxide semiconductor, and thin film transistor
WO2010061721A1 (en) Thin film transistor and method for manufacturing thin film transistor
JP2009065012A (en) Thin film transistor
JP2010182852A (en) Metal oxide semiconductor, manufacturing method therefor, and thin-film transistor
JP5315822B2 (en) Thin film transistor manufacturing method and electronic device manufactured thereby
JPWO2009031423A1 (en) Method for producing metal oxide semiconductor thin film and thin film transistor using the same
JP2009054763A (en) Method of manufacturing metal oxide semiconductor and thin film transistor using oxide semiconductor thin film manufactured using the same
JPWO2010044332A1 (en) Thin film transistor and manufacturing method thereof
JP2010129742A (en) Electronic device and method of manufacturing the same
JP2010147206A (en) Thin-film transistor and method for manufacturing the same
JP2010258206A (en) Method for manufacturing metal oxide semiconductor, the metal oxide semiconductor, semiconductor element using the same, and thin-film transistor
JP2010251591A (en) Thin film transistor and method of manufacturing the thin film transistor
JP2010258018A (en) Semiconductor thin film and thin film transistor using the same
JPWO2009028452A1 (en) Method of manufacturing metal oxide semiconductor and thin film transistor using oxide semiconductor thin film manufactured using the same
JP5578078B2 (en) Method for producing functional layer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130624

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees