JP2010020586A - データ処理装置 - Google Patents
データ処理装置 Download PDFInfo
- Publication number
- JP2010020586A JP2010020586A JP2008181071A JP2008181071A JP2010020586A JP 2010020586 A JP2010020586 A JP 2010020586A JP 2008181071 A JP2008181071 A JP 2008181071A JP 2008181071 A JP2008181071 A JP 2008181071A JP 2010020586 A JP2010020586 A JP 2010020586A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flash memory
- block
- controller
- identifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1016—Performance improvement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】データ処理装置1は、フラッシュメモリ20と、RAM30と、フラッシュメモリ20及びRAM30にアクセス可能なコントローラ10とを備える。フラッシュメモリ20には複数種のデータが記録され、RAM30には記録データ情報STRが格納される。記録データ情報STRは、複数種のデータの各々の最新データに関して、フラッシュメモリ20中の先頭アドレスとデータ長を示す。コントローラ10は、RAM30中の記録データ情報STRを参照して、読み出し対象の種類の最新データをフラッシュメモリ20から読み出す。
【選択図】図2
Description
図2は、本発明の実施の形態に係るデータ処理装置1の構成を示すブロック図である。データ処理装置1は、例えばマイコンである。データ処理装置1は、コントローラ10、フラッシュメモリ20、及びRAM(Random Access Memory)30を備えている。
データ処理装置1の電源投入時、初期化処理が実施される。具体的には、フラッシュメモリ20におけるデータDATの記録状態が検出され、上述の空き領域情報DFS、最大識別子情報NUM、及び記録データ情報STRが作成される。作成された情報は、RAM30に格納される。すなわち、電源OFFの直前の状態が再現される。図5は、本実施の形態に係る初期化処理を示すフローチャートである。図6は、その初期化処理を概念的に示している。図5及び図6を参照して、初期化処理を説明する。
まず、電源投入時のリセット信号に応答して、RAM30の初期化が行われる。
次に、コントローラ10は、フラッシュメモリ20に格納されている代替領域情報ALTを読み出す。コントローラ10は、代替領域情報ALTを参照することにより、EEPROM代替領域40の範囲を把握することができる。このEEPROM代替領域40は、上述の空き領域情報DFS、最大識別子情報NUM、及び記録データ情報STRを作成するために調査すべき範囲である。代替領域情報ALTが存在することにより、フラッシュメモリ20中で調査すべき範囲を即座に知ることができると言える。すなわち、初期化処理の効率が向上する。
次に、コントローラ10は、EEPROM代替領域40中の有効ブロックを検出する。有効ブロックとは、有効データが書き込まれているブロックであり、状態フラグSTATが“有効”に設定されているブロックである。従って、コントローラ10は、各ブロックの状態フラグSTATを順番に参照することにより、有効ブロックを検出することができる。
次に、コントローラ10は、ステップS3で検出された最後の有効ブロックBmから、空き領域50の先頭を検出する。具体的には、図6に示されるように、コントローラ10は、有効ブロックBmの最終アドレスから先頭アドレスに向かって、データDATの終了フラグFLを探索する。最初に終了フラグFLが検出されるまでの領域は、空き領域50である。そして、最初に検出された終了フラグFLに続く領域が、空き領域50の先頭である。このようにして、コントローラ10は、空き領域50の先頭アドレスADDFを簡単に検出することができる。コントローラ10は、空き領域先頭アドレスADDFを示す空き領域情報DFSを作成し、それをRAM30に格納する。
続いて、コントローラ10は、空き領域先頭アドレスADDFからEEPROM代替領域40の先頭に向かって、データDATを順番に読み出す。具体的には、図6に示されるように、コントローラ10は、各データDATの終了フラグFLを検出し、連続する2つの終了フラグFLの間の範囲を1つのデータDATとして特定する。識別子IDのサイズと終了フラグFLのサイズは予め決まっているため、コントローラ10は、読み出されたデータDATの識別子ID、データ長DL、及び先頭アドレスADDを認識することができる。
データDATが1つ読み出されるたびに、コントローラ10は、読み出されたデータDATの識別子IDを確認する。もし、その識別子IDが新種のIDであれば(ステップS6;Yes)、それは、読み出されたデータDATが当該識別子IDの「最新データ」であることを意味する。この場合、処理は、次のステップS7に移行する。一方、識別子IDが既に読み出されているものであれば(ステップS6;No)、それは、読み出されたデータDATが最新データよりも古いデータであることを意味する。この場合、処理は、ステップS9に移行する。
新しい識別子IDのデータDATが読み出された場合、そのデータDATは、当該識別子IDの最新データである。従って、コントローラ10は、当該識別子IDに関する記録データ情報STRを作成する。記録データ情報STRは、当該識別子IDの最新データの先頭アドレスADD及びデータ長DLを示す。コントローラ10は、作成した記録データ情報STRを、RAM30に格納する。
最大識別子情報NUMが示す最大識別子IDmaxは、最初、初期値(例:ID0)に設定される。新しい識別子IDのデータDATが読み出されるたびに、コントローラ10は、その新しい識別子IDを現在の最大識別子IDmaxと比較する。新しい識別子IDが現在の最大識別子IDmaxよりも大きい場合、コントローラ10は、最大識別子IDmaxを新しい識別子IDで上書きする。すなわち、コントローラ10は、最大識別子情報NUMを更新する。一方、新しい識別子IDが現在の最大識別子IDmax以下である場合、コントローラ10は、最大識別子情報NUMの更新を行わない。
読み出されたデータDATがEEPROM代替領域40の先頭データではない場合(ステップS9;No)、処理はステップS5に戻り、次のデータDATが読み出される。つまり、コントローラ10は、空き領域先頭アドレスADDFからEEPROM代替領域40の先頭に向かって、上述のステップS5〜S8を繰り返す。全てのデータDATが読み出されると(ステップS9;Yes)、初期化処理は終了する。
次に、EEPROM代替領域40からのデータ読み出しを説明する。図7は、本実施の形態に係るデータ読み出し処理を示すフローチャートである。
次に、EEPROM代替領域40へのデータ書き込みを説明する。図8は、本実施の形態に係るデータ書き込み処理を示すフローチャートである。図8に示されるように、データ書き込み処理は、ブロック残量判定処理(ステップS20)、書き込み処理(ステップS30)、及びコピー処理(ステップS40)に大別される。
図9は、本実施の形態に係るステップS20を示すフローチャートである。
コントローラ10は、新規の書き込みデータのデータ長DLを取得する。また、コントローラ10は、RAM30に格納されている空き領域情報DFSを参照し、空き領域先頭アドレスADDFを取得する。この空き領域先頭アドレスADDFで示される空き領域50の先頭が存在するブロックが、現在の書き込み先ブロックである。ブロックサイズBLSや空き領域先頭アドレスADDFに基づき、コントローラ10は、現在の書き込み先ブロック中の空き領域50の容量、すなわち、現在の書き込み先ブロックの残量を算出することができる。そして、コントローラ10は、書き込みデータ長DLと書き込み先ブロックの残量に基づいて、書き込みデータを現在の書き込み先ブロックに書き込めるか否かを判定する。つまり、コントローラ10は、現在の書き込み先ブロックの残量が新たなデータの書き込みに不足しているか否かを判定する。
現在の書き込み先ブロックの残量が十分である場合(ステップS22;Yes)、ステップS20は終了し、処理はステップS30に移行する。現在の書き込み先ブロックの残量が不足している場合(ステップS22;No)、処理は、次のステップS23に進む。
現在の書き込み先ブロックの残量が不足している場合、書き込み先ブロックを、次のブロックに変更する必要がある。但し、次のブロックもEEPROM代替領域40に包含されている必要がある。そこで、コントローラ10は、代替領域情報ALTを参照し、次のブロックがEEPROM代替領域40に含まれていることを確認する。もし、次のブロックがEEPROM代替領域40に含まれていない場合(ステップS23;No)、コントローラ10は、異常状態処理(例:停止、エラー出力等)を行う(ステップS25)。次のブロックがEEPROM代替領域40に含まれている場合(ステップS23;Yes)、処理は、次のステップS24に進む。
図10に示されるように、コントローラ10は、空き領域先頭アドレスADDFを、現在の書き込み先ブロック(例:Bm)から、次のブロック(例:B(m+1))に移す。但し、次ブロックの先頭には、状態フラグSTATが格納されている。従って、コントローラ10は、状態フラグSTATのサイズを考慮して、空き領域先頭アドレスADDFを次ブロックの状態フラグSTATに続くアドレスに更新する。言い換えれば、コントローラ10は、空き領域先頭アドレスADDFを、次ブロック中の空き領域50の先頭アドレスに更新する。コントローラ10は、空き領域先頭アドレスADDFの更新を、RAM30中の空き領域情報DFSに反映させる。その後、処理はステップS30に移行する。
図11は、本実施の形態に係るステップS30を示すフローチャートである。
コントローラ10は、RAM30に格納されている空き領域情報DFSを参照し、空き領域先頭アドレスADDFを取得する。この空き領域先頭アドレスADDFで示される空き領域50の先頭が存在するブロックが、書き込み先ブロックである。
コントローラ10は、書き込み先ブロックの状態フラグSTATを確認する。その状態フラグSTATが“未使用”を示している場合(ステップS32;Yes)、コントローラ10は、状態フラグSTATを“有効”に設定する(ステップS33)。その後、処理は、ステップS36に進む。状態フラグSTATが“有効”を示している場合(ステップS32;No、ステップS34;Yes)、処理は、ステップS36に進む。それ以外の場合、コントローラ10は、異常状態処理(例:停止、エラー出力等)を行う(ステップS35)。
コントローラ10は、書き込み先ブロックの空き領域50に、新規の書き込みデータDAT(識別子ID、データ本体、終了フラグFL)を書き込む。より詳細には、コントローラ10は、空き領域先頭アドレスADDFで示される空き領域50の先頭に、新規の書き込みデータDATを書き込む。すなわち、コントローラ10は、既存データを新規のデータDATで上書きすることなく、新規のデータDATを空き領域50に順番に追記していく。ある識別子IDのデータDATが書き込まれるとき、同じ識別子IDの既存データは書き換えられず、書き込まれたデータDATが当該識別子IDの最新データとなる。
ステップS36の後、コントローラ10は、RAM30に格納されている情報の更新を行う。具体的には、図12に示されるように、コントローラ10は、空き領域情報DFSが示す空き領域先頭アドレスADDFを、書き込みデータDATの分だけ更新する。空き領域先頭アドレスADDFの更新量は、書き込みデータDATのデータ長DL、識別子ID及び終了フラグFLのサイズに基づいて算出可能である。
上述のステップS20において書き込み先ブロックが次のブロックに変更された場合、元のブロックに記録されていたそれぞれの識別子IDの最新データDATは、新しいブロックにコピーされてもよい。但し、このコピー処理はオプションであり、実施されなくてもよい。
本実施の形態によれば、EEPROMエミュレーションにおいて、フラッシュメモリ20に対する高速読み出し及び高速書き込みが実現される。つまり、EEPROMエミュレーションにおけるアクセス処理時間が総じて低減される。近年、環境に配慮した省エネ商品が要求されるようになってきている。省エネ商品を実現するには、動作時の消費電力を低減するだけでなく、処理を短時間に完了させ、消費電力の少ないスタンバイモードに素早く移行させることも必要である。つまり、データアクセスの高速化が重要である。この観点からも、本実施の形態に係る技術は有用である。
10 コントローラ
20 フラッシュメモリ
30 RAM
40 EEPROM代替領域
50 空き領域
ALT 代替領域情報
ADDF 空き領域先頭アドレス
STAT 状態フラグ
DAT データ
ID 識別子
IDmax 最大識別子
FL 終了フラグ
DL データ長
DFS 空き領域情報
NUM 最大識別子情報
STR 記録データ情報
Claims (9)
- 複数種のデータが記録されたフラッシュメモリと、
記録データ情報が格納されたRAMと、
前記フラッシュメモリ及び前記RAMにアクセス可能なコントローラと
を備え、
前記記録データ情報は、前記複数種の各々の最新データに関して、前記フラッシュメモリ中の先頭アドレスとデータ長を示し、
前記コントローラは、前記記録データ情報を参照して、前記複数種のうち読み出し対象の種類の前記最新データを前記フラッシュメモリから読み出す
データ処理装置。 - 請求項1に記載のデータ処理装置であって、
前記複数種の各々の前記最新データは、同じ種類の既存データを上書きすることなく、前記フラッシュメモリに追記されている
データ処理装置。 - 請求項1に記載のデータ処理装置であって、
新たなデータを前記フラッシュメモリに書き込む際、前記コントローラは、既存データを上書きすることなく、前記フラッシュメモリ中の空き領域に前記新たなデータを書き込む
データ処理装置。 - 請求項3に記載のデータ処理装置であって、
前記RAMには更に、前記フラッシュメモリ中の前記空き領域の先頭アドレスを示す空き領域情報が格納され、
前記コントローラは、前記空き領域情報を参照して、前記空き領域の先頭に前記新たなデータを書き込む
データ処理装置。 - 請求項4に記載のデータ処理装置であって、
前記コントローラは、前記新たなデータを書き込んだ後、前記新たなデータの書き込み先とデータ長に基づいて、前記記録データ情報と前記空き領域情報を更新する
データ処理装置。 - 請求項4又は5に記載のデータ処理装置であって、
前記フラッシュメモリの複数のブロックは、
前記空き領域の先頭が存在する第1ブロックと、
前記第1ブロックに続く第2ブロックと
を含み、
前記第1ブロック中の前記空き領域が前記新たなデータの書き込みに不足している場合、前記コントローラは、前記空き領域情報が示す前記空き領域の先頭アドレスを、前記第2ブロック中の前記空き領域の先頭アドレスに更新する
データ処理装置。 - フラッシュメモリと、
前記フラッシュメモリ中の空き領域の先頭アドレスを示す空き領域情報が格納されたRAMと、
前記フラッシュメモリ及び前記RAMにアクセス可能なコントローラと
を備え、
新たなデータを前記フラッシュメモリに書き込む際、前記コントローラは、前記空き領域情報を参照して、前記空き領域の先頭に前記新たなデータを書き込む
データ処理装置。 - 請求項7に記載のデータ処理装置であって、
前記コントローラは、前記新たなデータを書き込んだ後、前記新たなデータの書き込み先とデータ長に基づいて、前記空き領域情報を更新する
データ処理装置。 - 請求項7又は8に記載のデータ処理装置であって、
前記フラッシュメモリの複数のブロックは、
前記空き領域の先頭が存在する第1ブロックと、
前記第1ブロックに続く第2ブロックと
を含み、
前記第1ブロック中の前記空き領域が前記新たなデータの書き込みに不足している場合、前記コントローラは、前記空き領域情報が示す前記空き領域の先頭アドレスを、前記第2ブロック中の前記空き領域の先頭アドレスに更新する
データ処理装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008181071A JP2010020586A (ja) | 2008-07-11 | 2008-07-11 | データ処理装置 |
| US12/458,226 US8327064B2 (en) | 2008-07-11 | 2009-07-06 | Data processor with flash memory, and method for accessing flash memory |
| US13/669,144 US20130067150A1 (en) | 2008-07-11 | 2012-11-05 | Data processor with flash memory, and method for accessing flash memory |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008181071A JP2010020586A (ja) | 2008-07-11 | 2008-07-11 | データ処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010020586A true JP2010020586A (ja) | 2010-01-28 |
Family
ID=41506152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008181071A Pending JP2010020586A (ja) | 2008-07-11 | 2008-07-11 | データ処理装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8327064B2 (ja) |
| JP (1) | JP2010020586A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248094A (ja) * | 2011-05-30 | 2012-12-13 | Denso Corp | 電子機器 |
| JP2013130948A (ja) * | 2011-12-20 | 2013-07-04 | Aisin Seiki Co Ltd | フラッシュメモリへのデータ書き込み方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130080690A1 (en) * | 2011-09-23 | 2013-03-28 | William Brooks Barrett | Method to emulate eeprom using flash memory |
| US9110782B2 (en) | 2012-04-27 | 2015-08-18 | Freescale Semiconductor, Inc. | Emulated electrically erasable memory parallel record management |
| EP2755142B1 (en) * | 2013-01-09 | 2016-03-16 | Sony Mobile Communications AB | Data storage in a mobile device with embedded mass storage device |
| US9424176B2 (en) | 2013-02-25 | 2016-08-23 | Freescale Semiconductor, Inc. | Robust sector ID scheme for tracking dead sectors to automate search and copydown |
| US9478271B2 (en) * | 2013-03-14 | 2016-10-25 | Seagate Technology Llc | Nonvolatile memory data recovery after power failure |
| US9563491B2 (en) | 2014-09-12 | 2017-02-07 | Nxp Usa, Inc. | High voltage failure recovery for emulated electrically erasable (EEE) memory system |
| CN105706067B (zh) * | 2014-09-25 | 2019-04-26 | 株式会社京都软件研究 | 内置闪存的微型计算机和向内置于微型计算机的闪存的数据写入方法 |
| US20160188414A1 (en) | 2014-12-24 | 2016-06-30 | Intel Corporation | Fault tolerant automatic dual in-line memory module refresh |
| US10275160B2 (en) | 2015-12-21 | 2019-04-30 | Intel Corporation | Method and apparatus to enable individual non volatile memory express (NVME) input/output (IO) Queues on differing network addresses of an NVME controller |
| CN106020735A (zh) * | 2016-05-31 | 2016-10-12 | 晨星半导体股份有限公司 | 一种数据存储方法及数据存储装置 |
| US10200376B2 (en) | 2016-08-24 | 2019-02-05 | Intel Corporation | Computer product, method, and system to dynamically provide discovery services for host nodes of target systems and storage resources in a network |
| US10176116B2 (en) | 2016-09-28 | 2019-01-08 | Intel Corporation | Computer product, method, and system to provide discovery services to discover target storage resources and register a configuration of virtual target storage resources mapping to the target storage resources and an access control list of host nodes allowed to access the virtual target storage resources |
| US10642695B2 (en) | 2018-02-08 | 2020-05-05 | Micron Technology, Inc. | Storage backed memory package save trigger |
| CN108536614A (zh) * | 2018-03-30 | 2018-09-14 | 天津麒麟信息技术有限公司 | 一种Flash直接随机写实现方法、装置及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260468A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置 |
| JP2008033801A (ja) * | 2006-07-31 | 2008-02-14 | Victor Co Of Japan Ltd | メモリデータ管理装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5485595A (en) * | 1993-03-26 | 1996-01-16 | Cirrus Logic, Inc. | Flash memory mass storage architecture incorporating wear leveling technique without using cam cells |
| US5568423A (en) * | 1995-04-14 | 1996-10-22 | Unisys Corporation | Flash memory wear leveling system providing immediate direct access to microprocessor |
| JPH09185551A (ja) * | 1996-01-08 | 1997-07-15 | Mitsubishi Electric Corp | 半導体記憶装置 |
| JPH09319645A (ja) * | 1996-05-24 | 1997-12-12 | Nec Corp | 不揮発性半導体記憶装置 |
| US5943692A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Mobile client computer system with flash memory management utilizing a virtual address map and variable length data |
| US6104638A (en) * | 1999-02-26 | 2000-08-15 | Hewlett-Packard Company | Use of erasable non-volatile memory for storage of changing information |
| US6282605B1 (en) * | 1999-04-26 | 2001-08-28 | Moore Computer Consultants, Inc. | File system for non-volatile computer memory |
| KR100389867B1 (ko) * | 2001-06-04 | 2003-07-04 | 삼성전자주식회사 | 플래시 메모리 관리방법 |
| US7533214B2 (en) * | 2002-02-27 | 2009-05-12 | Microsoft Corporation | Open architecture flash driver |
| US7246346B2 (en) * | 2002-09-17 | 2007-07-17 | Microsoft Corporation | System and method for persisting dynamically generated code in a directly addressable and executable storage medium |
| JP2005190288A (ja) * | 2003-12-26 | 2005-07-14 | Tdk Corp | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法 |
| US7389397B2 (en) * | 2005-06-01 | 2008-06-17 | Sandisk Il Ltd | Method of storing control information in a large-page flash memory device |
| US7624239B2 (en) * | 2005-11-14 | 2009-11-24 | Sandisk Corporation | Methods for the management of erase operations in non-volatile memories |
| JP4999325B2 (ja) * | 2005-12-21 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | フラッシュメモリ |
-
2008
- 2008-07-11 JP JP2008181071A patent/JP2010020586A/ja active Pending
-
2009
- 2009-07-06 US US12/458,226 patent/US8327064B2/en not_active Expired - Fee Related
-
2012
- 2012-11-05 US US13/669,144 patent/US20130067150A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006260468A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置 |
| JP2008033801A (ja) * | 2006-07-31 | 2008-02-14 | Victor Co Of Japan Ltd | メモリデータ管理装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012248094A (ja) * | 2011-05-30 | 2012-12-13 | Denso Corp | 電子機器 |
| JP2013130948A (ja) * | 2011-12-20 | 2013-07-04 | Aisin Seiki Co Ltd | フラッシュメモリへのデータ書き込み方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8327064B2 (en) | 2012-12-04 |
| US20130067150A1 (en) | 2013-03-14 |
| US20100011155A1 (en) | 2010-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010020586A (ja) | データ処理装置 | |
| US8291155B2 (en) | Data access method, memory controller and memory storage system | |
| JP4524309B2 (ja) | フラッシュメモリ用のメモリコントローラ | |
| US6865658B2 (en) | Nonvolatile data management system using data segments and link information | |
| JP4837731B2 (ja) | プログラム可能な耐久度を有するフラッシュメモリ | |
| US20030229753A1 (en) | Flash memory file system | |
| US20080120488A1 (en) | Apparatus and method of managing nonvolatile memory | |
| JP4046877B2 (ja) | 一括消去型不揮発性メモリおよび携帯電話 | |
| JP2007133487A (ja) | ファイル管理方法、装置、およびプログラム | |
| WO2005059966A2 (en) | Rotational use of memory to minimize write cycles | |
| JP4356686B2 (ja) | メモリ装置及びメモリ制御方法 | |
| JP4829202B2 (ja) | 記憶装置及びメモリ制御方法 | |
| JP4748708B2 (ja) | 半導体装置 | |
| JPH113287A (ja) | 記憶装置およびそれに用いられる記憶領域管理方法 | |
| JP4794530B2 (ja) | 半導体装置および携帯電話 | |
| JP4501881B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
| JP5520880B2 (ja) | フラッシュメモリ装置 | |
| JP4818453B1 (ja) | 電子機器およびデータ読み出し方法 | |
| JP2011215871A (ja) | 書き込み装置、書き込み方法、及び書き込みプログラム | |
| US20090319587A1 (en) | Memory controller, nonvolatile memory device, and nonvolatile memory system | |
| JP2008171246A (ja) | フラッシュメモリドライブ装置、その制御方法及びそのプログラム | |
| JP4149640B2 (ja) | 半導体メモリの書込制御装置及びその方法 | |
| JP5255389B2 (ja) | 記憶装置およびメモリ制御方法 | |
| JP4935101B2 (ja) | メモリアクセス方法及び装置 | |
| JP2017097404A (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130222 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130313 |