JP2010020007A - 液晶表示装置 - Google Patents

Abstract

【課題】良好な表示品位を実現することが可能な液晶表示装置を提供することを目的とする。
【解決手段】 アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱを保持した構成の液晶表示装置であって、
アレイ基板ＡＲは、絶縁基板３０と、絶縁基板の上において各画素ＰＸの行方向に沿って延出したゲート線Ｙと、ゲート線を覆うように配置された第１絶縁膜ＩＬ１と、第１絶縁膜の上において各画素に配置された画素電極Ｅ１と、第１絶縁膜の上に配置され画素電極の間を列方向に沿って延出したソース線Ｘと、画素電極及びソース線を覆うように配置された第２絶縁膜ＩＬ２と、第２絶縁膜の上において各画素の画素電極と対向するとともにゲート線と対向するように配置され画素電極と対向するスリットＳＬが形成されたコモン電極Ｅ２と、を備えたことを特徴とする。
【選択図】 図２

Description

この発明は、液晶表示装置に係り、特に、液晶表示装置を構成する一方の基板に画素電極及びコモン電極を備えた構造の液晶表示装置に関する。

近年、平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、各種分野に適用されている。このような液晶表示装置は、一対の基板間に液晶層を保持した構成であり、画素電極とコモン電極との間の電界によって液晶層を通過する光に対する変調率を制御し、画像を表示するものである。

このような液晶表示装置において、広視野角化の観点から、横電界（フリンジ電界も含む）を利用した構造が特に注目されている。

Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ（ＩＰＳ）モードや、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードなどの横電界モードの液晶表示装置は、アレイ基板に形成された画素電極とコモン電極とを備え、アレイ基板の主面に対してほぼ平行な横電界で液晶分子をスイッチングする（例えば、特許文献１参照）。
特開２００７−８６２０５号公報

この発明の目的は、良好な表示品位を実現することが可能な液晶表示装置を提供することにある。

この発明の態様による液晶表示装置は、
第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
前記第１基板は、
絶縁基板と、
前記絶縁基板の上において各画素の行方向に沿って延出したゲート線と、
前記ゲート線を覆うように配置された第１絶縁膜と、
前記第１絶縁膜の上において各画素に配置された画素電極と、
前記第１絶縁膜の上に配置され、前記画素電極の間を列方向に沿って延出したソース線と、
前記画素電極及び前記ソース線を覆うように配置された第２絶縁膜と、
前記第２絶縁膜の上において、各画素の前記画素電極と対向するとともに前記ゲート線と対向するように配置され、前記画素電極と対向するスリットが形成されたコモン電極と、
を備えたことを特徴とする。

この発明によれば、良好な表示品位を実現することが可能な液晶表示装置を提供することができる。

以下、この発明の一実施の形態に係る液晶表示装置について図面を参照して説明する。ここでは、一方の基板に画素電極及びコモン電極を備え、これらの間に形成される横電界（基板の主面にほぼ平行な電界）を主に利用して液晶分子をスイッチングする液晶モードとして、ＦＦＳモードの液晶表示装置を例に説明する。

図１に示すように、液晶表示装置は、アクティブマトリクスタイプの液晶表示装置であって、液晶表示パネルＬＰＮを備えている。この液晶表示パネルＬＰＮは、アレイ基板（第１基板）ＡＲと、アレイ基板ＡＲに対向して配置された対向基板（第２基板）ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。このような液晶表示パネルＬＰＮは、画像を表示する表示エリアＤＳＰを備えている。この表示エリアＤＳＰは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、表示エリアＤＳＰにおいて、各画素ＰＸに配置されたｍ×ｎ個の画素電極（第１電極）Ｅ１、各画素ＰＸの行方向Ｈに沿ってそれぞれ延出したｎ本のゲート線Ｙ（Ｙ１〜Ｙｎ）、各画素ＰＸの列方向Ｖに沿ってそれぞれ延出したｍ本のソース線Ｘ（Ｘ１〜Ｘｍ）、各画素ＰＸにおいてゲート線Ｙとソース線Ｘとの交差部を含む領域に配置されたｍ×ｎ個のスイッチング素子Ｗ、画素電極Ｅ１と層間絶縁膜を介して対向するように配置されたコモン電極（第２電極）Ｅ２などを備えている。

アレイ基板ＡＲは、さらに、表示エリアＤＳＰの周辺の駆動回路領域ＤＣＴにおいて、ｎ本のゲート線Ｙに接続されたゲートドライバＹＤを構成する少なくとも一部や、ｍ本のソース線Ｘに接続されたソースドライバＸＤを構成する少なくとも一部などを備えている。ゲートドライバＹＤは、コントローラＣＮＴによる制御に基づいてｎ本のゲート線Ｙに順次走査信号（駆動信号）を供給する。また、ソースドライバＸＤは、コントローラＣＮＴによる制御に基づいて各行のスイッチング素子Ｗが走査信号によってオンするタイミングでｍ本のソース線Ｘに映像信号（駆動信号）を供給する。これにより、各行の画素電極Ｅ１は、対応するスイッチング素子Ｗを介して供給される映像信号に応じた画素電位にそれぞれ設定される。

アレイ基板ＡＲの構造について、以下により詳細に説明する。

図２ないし図５に示すように、アレイ基板ＡＲは、ガラス板などの光透過性を有する絶縁基板２０を用いて形成されている。すなわち、このアレイ基板ＡＲにおいて、ゲート線Ｙは、絶縁基板２０の上に配置されている。この絶縁基板２０及びゲート線Ｙは、第１絶縁膜ＩＬ１によって覆われている。この第１絶縁膜ＩＬ１は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。

ソース線Ｘは、第１絶縁膜ＩＬ１の上に配置されている。このソース線Ｘは、第１絶縁膜ＩＬ１を介してゲート線Ｙと略直交している。このようなゲート線Ｙ及びソース線Ｘは、例えばモリブデン、アルミニウム、タングステンなどの導電材料によって形成されている。

画素電極Ｅ１は、第１絶縁膜ＩＬ１の上に配置されている。つまり、この画素電極Ｅ１は、ソース線Ｘと同一層に配置されている。各ソース線Ｘは、隣接する画素電極Ｅ１の間に配置されている。画素電極Ｅ１は、ソース線Ｘなどとは異なる材料によって形成され、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの光透過性を有する導電材料によって形成されている。また、この画素電極Ｅ１は、各画素ＰＸにおいて画素形状に対応した島状、例えば、略四角形に形成されている。

各スイッチング素子Ｗは、例えば、薄膜トランジスタによって構成されている。スイッチング素子Ｗの半導体層ＳＣは、例えば、ポリシリコンやアモルファスシリコンなどによって形成可能である。この半導体層ＳＣは、ゲート電極ＷＧと対向するように、第１絶縁膜ＩＬ１の上に配置されている。

スイッチング素子Ｗのゲート電極ＷＧは、ゲート線Ｙに接続されている（あるいはゲート線Ｙと一体的に形成されている）。スイッチング素子Ｗのソース電極ＷＳは、ソース線Ｘに接続される（あるいはソース線Ｘと一体に形成される）とともに、半導体層ＳＣのソース領域にコンタクトしている。スイッチング素子Ｗのドレイン電極ＷＤは、画素電極Ｅ１に接続されるとともに、半導体層ＳＣのドレイン領域にコンタクトしている。つまり、画素電極Ｅ１とスイッチング素子Ｗのドレイン電極ＷＤとは、スルーホールを介することなく直接接続されている。これらのソース電極ＷＳ及びドレイン電極ＷＤは、第１絶縁膜ＩＬ１の上に配置され、ソース線Ｘと同一材料によって形成可能である。

これらの画素電極Ｅ１、ソース線Ｘ、スイッチング素子Ｗのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜ＩＬ２によって覆われている。この第２絶縁膜ＩＬ２は、例えば窒化シリコン（ＳｉＮ）などの無機系材料によって形成されている。

コモン電極Ｅ２は、第２絶縁膜ＩＬ２の上に配置されている。このコモン電極Ｅ２は、第２絶縁膜ＩＬ２を介して各画素ＰＸの画素電極Ｅ１と対向する。つまり、第２絶縁膜ＩＬ２は、画素電極Ｅ１との間に介在する層間絶縁膜として機能する。

このようなコモン電極Ｅ２には、画素電極Ｅ１と対向するスリットＳＬが形成されている。ここでは、コモン電極Ｅ２のスリットＳＬは、例えば、略長方形状に形成されている。また、コモン電極Ｅ２は、画素電極Ｅ１と同様に、例えばＩＴＯやＩＺＯなどの光透過性を有する導電材料によって形成されている。

このコモン電極Ｅ２は、コモン電位のコモン配線ＣＯＭに電気的に接続されている。コモン配線ＣＯＭは、たとえば、絶縁基板２０の上、つまり、ゲート線Ｙなどと同一層に配置され、ゲート線Ｙなどと同一材料によって形成可能である。コモン配線ＣＯＭとコモン電極Ｅ２との間には、第１絶縁膜ＩＬ１及び第２絶縁膜ＩＬ２が介在しており、これらを貫通するスルーホールを介してコモン配線ＣＯＭとコモン電極Ｅ２とが電気的に接続されている。

アレイ基板ＡＲの液晶層ＬＱに接する面は、配向膜ＡＬ１によって覆われている。

一方、対向基板ＣＴは、ガラス板などの光透過性を有する絶縁基板３０を用いて形成されている。図３に示したように、対向基板ＣＴは、絶縁基板３０の内面（すなわち液晶層ＬＱに対向する面）に、各画素ＰＸを区画するブラックマトリクス３２を備えている。

ブラックマトリクス３２は、絶縁基板３０上において、アレイ基板ＡＲに設けられたゲート線Ｙやソース線Ｘ、さらにはスイッチング素子Ｗなどの配線部に対向するように格子状に配置されている。このブラックマトリクス３２は、例えば黒色に着色された着色樹脂によって形成されている。

特に、カラー表示タイプの液晶表示装置においては、対向基板ＣＴは、ブラックマトリクス３２によって囲まれた領域にカラーフィルタ層３４を備えている。カラーフィルタ層３４は、絶縁基板３０上に配置され、互いに異なる複数の色、例えば赤色、青色、緑色といった３原色にそれぞれ着色された着色樹脂によって形成されている。赤色着色樹脂、青色着色樹脂、及び緑色着色樹脂は、それぞれ赤色画素、青色画素、及び緑色画素に対応して配置されている。

上述したような横電界を利用した液晶モードにおいては、対向基板ＣＴの液晶層ＬＱに接する面が平坦であることが望ましく、対向基板ＣＴは、さらに、カラーフィルタ層３４の表面の凹凸を平坦化するように比較的厚い膜厚で配置されたオーバーコート層などを備えていることが望ましい。

対向基板ＣＴの液晶層ＬＱに接する面は、配向膜ＡＬ２によって覆われている。

このような対向基板ＣＴと上述したようなアレイ基板ＡＲとをそれぞれの配向膜ＡＬ１及び配向膜ＡＬ２が対向するように配置したとき、両者の間に配置された図示しないスペーサ（例えば、樹脂材料を用いて一方の基板に一体的に形成された柱状スペーサ）により、所定のギャップが形成される。液晶層ＬＱは、ギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。

配向膜ＡＬ１及び配向膜ＡＬ２は、液晶層ＬＱに含まれる液晶分子ＬＭの配向を規制するようにラビング処理されている。液晶層ＬＱに含まれる液晶分子ＬＭは、配向膜ＡＬ１及び配向膜ＡＬ２による規制力によって配向されている。配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向は、コモン電極Ｅ２に形成されたスリットＳＬの長軸と非平行且つ非直角である。

画素電極Ｅ１の電位とコモン電極Ｅ２の電位との間に電位差が形成されていない（つまり、画素電極Ｅ１とコモン電極Ｅ２との間に電界が形成されていない）無電界時には、液晶分子ＬＭは、その長軸Ｄが配向膜ＡＬ１及び配向膜ＡＬ２のラビング方向と平行な方位を向くように配向されている。

この液晶表示装置は、液晶表示パネルＬＰＮの一方の外面（すなわちアレイ基板ＡＲの液晶層ＬＱと接触する面とは反対の面）に設けられた光学素子ＯＤ１を備え、また、液晶表示パネルＬＰＮの他方の外面（すなわち対向基板ＣＴの液晶層ＬＱと接触する面と反対の面）に設けられた光学素子ＯＤ２を備えている。これらの光学素子ＯＤ１及びＯＤ２は、偏光板を含み、例えば、無電界時において、液晶表示パネルＬＰＮの透過率が最低となる（つまり黒色画面を表示する）ノーマリーブラックモードを実現している。

さらに、液晶表示装置は、液晶表示パネルＬＰＮに対してアレイ基板ＡＲ側に配置されたバックライトユニットＢＬを有している。

このような液晶表示装置において、画素電極Ｅ１の電位とコモン電極Ｅ２との間に電位差が形成された場合（つまり、画素電極Ｅ１にコモン電位とは異なる電位の電圧が印加された電圧印加時）には、画素電極Ｅ１とコモン電極Ｅ２との間に電界が形成される。このとき、液晶分子ＬＭは、その長軸Ｄがラビング方向から電界と平行な方位に配向するように駆動される。

このように、液晶分子ＬＭの長軸Ｄの方位がラビング方向から変化すると、液晶層ＬＱを透過する光に対する変調率が変化する。このため、バックライトユニットＢＬから液晶表示パネルＬＰＮを透過したバックライト光の一部は、第２光学素子ＯＤ２を透過し、白色画面を表示する。つまり、液晶表示パネルＬＰＮの透過率は、電界の大きさに依存して変化する。横電界を利用した液晶モードでは、このようにして選択的にバックライト光を透過し、画像を表示する。

上述したように、横電界を利用した液晶モードでは、縦電界を利用した液晶モードとは異なり、対向基板側が電気的にフロート状態となるため、アレイ基板側の電界の影響を受けて帯電しやすい。特に、配線部に対向するように配置されたブラックマトリクス３２は、ゲート線Ｙのゲート電位の影響により帯電しやすい。

すなわち、ゲート電位のレベルがシフトしたタイミングでは、ブラックマトリクス３２の電位もシフトし、配線部付近において一時的に不所望な縦電界が形成されることがある。あるいは、液晶分子の駆動に必要な実質的な横電界とは異なる不所望な横電界が形成されることもある。一旦帯電したブラックマトリクス３２の電位は、時間の経過に伴ってグランドレベル（接地電位）に緩和するが、緩和に要する時間では、光抜けやフリッカーが発生し、表示品位の低下を招くおそれがある。

そこで、この実施の形態においては、図２のＢ−Ｂにおける断面図である図４に示すように、コモン電極Ｅ２は、第１絶縁膜ＩＬ１及び第２絶縁膜ＩＬ２を介してゲート線Ｙと対向するように配置されている。

つまり、ゲート線Ｙと対向基板ＣＴとの間には、コモン電位に設定されたコモン電極Ｅ２が介在している。図４の断面図を対向基板ＣＴ側から見れば、ゲート線Ｙは、第１絶縁膜ＩＬ１、第２絶縁膜ＩＬ２及びコモン電極Ｅ２によって覆われている。言い換えれば、図２の平面図では、ゲート線Ｙとコモン電極Ｅ２は重なっている。

上述の構造にすることにより、コモン電極Ｅ２は、ゲート線Ｙからのゲート電位によって生じる電界を遮蔽するため、対向基板側のブラックマトリクス３２の帯電を抑制することが可能となる。

これにより、配線部付近での光抜けやフリッカーの発生を防止することができ、良好な表示品位を実現することが可能となる。

上述したコモン電極Ｅ２は、少なくとも各画素ＰＸの画素電極Ｅ１とゲート線Ｙとに対向するように配置されても良いが、表示エリアＤＳＰの全域にわたって一帯的に形成されても良い。言い換えれば、コモン電極Ｅ２は、表示エリアＤＳＰの全体を覆って形成しても良い。この場合、コモン電極Ｅ２は、全ての画素ＰＸに共通であるとともに、図５に示したように、さらにソース線Ｘとも対向するように配置されている。当然のことながら、この場合のコモン電極Ｅ２は、画素電極Ｅ１とゲート線Ｙ及びソース線Ｘとの間の領域にも対向している。この場合、図２の平面図で見れば、コモン電極Ｅ２は、画素電極Ｅ１、ゲート線Ｙ及びソース線Ｘと重なっている。

このような配置のコモン電極Ｅ２は、上述したように、光透過性を有する導電材料によって形成されているため、画素電極Ｅ１と対向する領域のみならず、画素電極Ｅ１とソース線Ｘとの間の領域や、画素電極Ｅ１とゲート線Ｙとの間の領域についても、所望の横電界を利用して液晶分子を駆動することができ、これらの領域が表示に寄与する。したがって、各画素ＰＸの表示に寄与する開口率を向上することができ、各画素ＰＸの透過率あるいは輝度を向上することが可能となる。

また、コモン電極Ｅ２を表示エリアＤＳＰの一面にわたって形成する場合には、ソース線Ｘから生じる電界を遮蔽し対向基板側のブラックマトリクス３２の帯電を抑制することが出来る。したがって、上述のゲート線Ｙを第１絶縁膜ＩＬ１、第２絶縁膜ＩＬ２及びコモン電極Ｅ２で覆うことと同様の効果を奏する。

一方で、図２のＣ−Ｃにおける断面図である図５に示すように、第１絶縁膜ＩＬ１上の同一層において、画素電極Ｅ１とソース線Ｘとが設けられている。第１絶縁膜ＩＬ１上の同一層において、画素電極Ｅ１とソース線Ｘが近接して配置される場合には、画素電極Ｅ１とソース線Ｘとの電気的結合（カップリング）が無視できなくなる。このような不所望なカップリングが生じる場合には、所望の画素電位が得られず、表示不良を招くおそれがある。また、カップリングを低減するために、画素電極Ｅ１とソース線Ｘとの間の距離を大きく確保した場合には、開口率の低下を招くおそれがある。

そこで、上述のような不所望なカップリングが生じる場合には、この実施の形態において、更に、図６に示すように、溝Ｇを第２絶縁膜ＩＬ２の画素電極Ｅ１とソース線Ｘとの間に形成し、コモン電極Ｅ２をこの溝Ｇにも配置する。つまり、同一層に配置された画素電極Ｅ１とソース線Ｘとの間には、コモン電位に設定されたコモン電極Ｅ２が介在している。コモン電極Ｅ２は、画素電極Ｅ１とソース線Ｘとの間をシールドするため、不所望なカップリングを抑制することが可能となる。

これにより、開口率の低下を招くことなく、良好な表示品位を実現することが可能となる。

ここで、第２絶縁膜ＩＬ２に形成された溝Ｇについて説明する。溝Ｇには、コモン電極Ｅ２が配置されるため、当然のことながら溝Ｇは、下層の導電層まで貫通しないように形成されている。このような溝Ｇは、例えば、成膜された第２絶縁膜ＩＬ２にスルーホールを形成する過程において、ハーフトーン露光などを適用したフォトリソグラフィ工程で第１絶縁膜ＩＬ１まで貫通しない深さＤＥに形成される。溝Ｇの深さＤＥとは、図中の破線で示した成膜時の厚みと、図中の実線で示したフォトリソグラフィ工程後の厚みとの差に相当する。

つまり、図７に示すように、溝Ｇと第１絶縁膜ＩＬ１との間に残った第２絶縁膜ＩＬ２の厚みＴ１は、画素電極Ｅ１の厚みｔ２及びソース線Ｘの厚みｔ３よりも小さい（Ｔ１＜ｔ２、Ｔ１＜ｔ３）。また、厚みＴ１は、画素電極Ｅ１の上の第２絶縁膜ＩＬ２の厚みＴ２及びソース線Ｘの上の第２絶縁膜ＩＬ２の厚みＴ３よりも小さい（Ｔ１＜Ｔ２、Ｔ１＜Ｔ３）。

このような溝Ｇを形成したことにより、画素電極Ｅ１とソース線Ｘとの間にコモン電極Ｅ２を介在させることが可能となり、画素電極Ｅ１とソース線Ｘとのカップリングを抑制できる。

図８に示すように、溝Ｇは、画素電極Ｅ１を囲むように形成しても良い。つまり、溝Ｇは、画素電極Ｅ１とソース線Ｘとの間のみではなく、画素電極Ｅ１とゲート線Ｙとの間にも形成し、実質的にループ状としても良い。この場合、コモン電極Ｅ２は、このような画素電極Ｅ１を囲む溝Ｇに配置されている。

このような構成とした場合には、画素電極Ｅ１のシールド効果がさらに向上し、安定的に所望の画素電位を得ることが可能となる。

なお、画素電極Ｅ１とソース線Ｘとの間に形成される溝Ｇは、下層の導電層まで貫通しない深さであれば良く、この溝Ｇに配置されるコモン電極Ｅ２によるシールド効果をさらに高めるために、第２絶縁膜ＩＬ２のみならず第１絶縁膜ＩＬ１の中途まで到達（つまり、第１絶縁膜ＩＬ１を貫通しない程度の深さに形成）していても良い。

また、上述の溝Ｇの深さについては、下層にある配線を断線させない、あるいは、コモン電極Ｅ２と他の配線とのショートを防止する趣旨であって、このような断線あるいはショートが起こらない箇所に溝Ｇを設ける場合には、溝Ｇは第１絶縁膜ＩＬ１を貫通しても良い。

以上説明したように、この実施の形態によれば、良好な表示品位を実現することが可能な液晶表示装置を提供することができる。

なお、この発明は、上記実施形態そのものに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

図１は、この発明の一実施の形態に係る横電界を利用した液晶モードの液晶表示装置の構成を概略的に示す図である。 図２は、図１に示した液晶表示装置に適用される画素の構成を概略的に示す平面図である。 図３は、図２に示した画素をＡ−Ａ線で切断した構造を示す断面図である。 図４は、図２に示した画素をＢ−Ｂ線で切断した構造を示す断面図である。 図５は、図２に示した画素をＣ−Ｃ線で切断した構造を示す断面図である。 図６は、本実施の形態に適用可能なアレイ基板の他の構造を概略的に示す断面図である。 図７は、図６に示した溝付近を拡大した断面図である。 図８は、本実施の形態に適用可能なアレイ基板の他の構造を概略的に示す平面図である。

符号の説明

ＬＰＮ…液晶表示パネル
ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＤＳＰ…表示エリア ＰＸ…画素
Ｙ…ゲート線 Ｘ…ソース線
Ｗ…スイッチング素子 Ｅ１…画素電極 Ｅ２…コモン電極 ＳＬ…スリット
ＣＯＭ…コモン配線 ＩＬ１…第１絶縁膜 ＩＬ２…第２絶縁膜 Ｇ…溝
３０…絶縁基板 ３２…ブラックマトリクス ３４…カラーフィルタ層

Claims (7)

1. 第１基板と第２基板との間に液晶層を保持した構成の液晶表示装置であって、
   前記第１基板は、
   絶縁基板と、
   前記絶縁基板の上において各画素の行方向に沿って延出したゲート線と、
   前記ゲート線を覆うように配置された第１絶縁膜と、
   前記第１絶縁膜の上において各画素に配置された画素電極と、
   前記第１絶縁膜の上に配置され、前記画素電極の間を列方向に沿って延出したソース線と、
   前記画素電極及び前記ソース線を覆うように配置された第２絶縁膜と、
   前記第２絶縁膜の上において、各画素の前記画素電極と対向するとともに前記ゲート線と対向するように配置され、前記画素電極と対向するスリットが形成されたコモン電極と、
   を備えたことを特徴とする液晶表示装置。
2. 前記コモン電極は、さらに前記ソース線と対向するように配置され、画素がマトリクス状に配置された表示エリアの全域にわたって一面に形成されたことを特徴とする請求項１に記載の液晶表示装置。
3. 前記第２基板は、前記ゲート線および前記ソース線と対向する格子状の遮光層を備えたことを特徴とする請求項１に記載の液晶表示装置。
4. 前記コモン電極は、前記第２絶縁膜の前記画素電極と前記ソース線との間に形成された溝に配置されたことを特徴とする請求項１に記載の液晶表示装置。
5. 前記コモン電極は、画素電極を囲むように形成された溝に配置されたことを特徴とする請求項４に記載の液晶表示装置。
6. 前記第１絶縁膜の上に配置され前記画素電極に接続されたドレイン電極を含むスイッチング素子を備えたことを特徴とする請求項１に記載の液晶表示装置。
7. 前記画素電極及び前記コモン電極は、光透過性を有する導電材料によって形成されたことを特徴とする請求項１に記載の液晶表示装置。

Images