[go: up one dir, main page]

JP2010016408A - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP2010016408A
JP2010016408A JP2009240559A JP2009240559A JP2010016408A JP 2010016408 A JP2010016408 A JP 2010016408A JP 2009240559 A JP2009240559 A JP 2009240559A JP 2009240559 A JP2009240559 A JP 2009240559A JP 2010016408 A JP2010016408 A JP 2010016408A
Authority
JP
Japan
Prior art keywords
layer
magnetic
magnetoresistive element
nonmagnetic
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009240559A
Other languages
English (en)
Inventor
Toshihiko Nagase
俊彦 永瀬
Katsuya Nishiyama
勝哉 西山
Tadashi Kai
正 甲斐
Masahiko Nakayama
昌彦 中山
Makoto Nagamine
真 長嶺
Minoru Amano
実 天野
Masahisa Yoshikawa
将寿 吉川
Tatsuya Kishi
達也 岸
Hiroaki Yoda
博明 與田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009240559A priority Critical patent/JP2010016408A/ja
Publication of JP2010016408A publication Critical patent/JP2010016408A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】高い磁気抵抗比を有し、かつ書き込み電流を低減する。
【解決手段】磁気抵抗素子10は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が固定された固定層15と、磁性層と非磁性層とが交互に積層された積層構造からなり、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が変化可能である記録層17と、固定層15と記録層17との間に設けられ、かつ非磁性材料からなる中間層16とを具備する。記録層17を構成する磁性層のうち中間層16と接する磁性層17A−1は、コバルト(Co)及び鉄(Fe)を含む合金からなり、かつその膜厚が中間層16と接していない磁性層の膜厚より大きい。
【選択図】 図6

Description

本発明は、磁気抵抗素子及び磁気メモリに係り、例えば双方向に電流を供給することで情報を記録することが可能な磁気抵抗素子及びそれを用いた磁気メモリに関する。
磁気抵抗(Magnetoresistive)効果は、磁気記憶装置であるハードディスクドライブ(HDD:Hard Disk Drive)に応用され、現在、実用化されている。HDDに搭載される磁気ヘッドは、GMR(Giant Magnetoresistive)効果、或いはTMR(Tunneling Magnetoresistive)効果が応用され、これらは共に2つの磁性層の磁化方向が互いに角度をなすことによって起こる抵抗変化を利用して、磁気媒体からの磁場を検出する。
近年、GMR素子或いはTMR素子を利用して磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)を実現すべく、様々な技術が提案されている。その一例として、MTJ(Magnetic Tunnel Junction)素子の磁化状態により“1”、“0”情報を記録し、TMR効果による抵抗変化でこの情報を読み出す形式が挙げられる。この形式のMRAMにおいても、実用化に向けて数々の技術が提案されている。さらに、スピン偏極電流による磁化反転が理論的に予想され、実験でも確認されるようになり、スピン偏極電流を利用したMRAMが提案されている。この方式によれば、磁性層にスピン偏極電流を流すだけで磁性層の磁化反転を実現でき、磁性層の体積が小さければ注入するスピン偏極電子も少なくて済むため、微細化、低電流化を両立できると期待されている。しかし、熱擾乱の問題は微細化にともなって顕在化する。
熱擾乱耐性を確保するためには、磁気異方性エネルギー密度を増加させる必要がある。これまで主に検討されている面内磁化型の構成では、形状磁気異方性を利用するのが一般的である。この場合、形状を利用して磁気異方性を確保しているため、反転電流は形状敏感になり、微細化に伴い反転電流ばらつきが増加することが問題になる。形状磁気異方性を利用して磁気異方性エネルギー密度を増加させるには、MTJ素子のアスペクト比を大きくする、磁性層の膜厚を増加する、磁性層の飽和磁化を増加することが考えられる。
MTJ素子のアスペクト比の増大は、セル面積を増大させ、大容量化に適さない。磁性体の膜厚、飽和磁化の増加は、スピン偏極電流による磁化反転に必要な電流値を増加させる結果となり、好ましくない。面内磁化型の構成で形状磁気異方性ではなく、結晶磁気異方性を利用する場合、大きな結晶磁気異方性エネルギー密度を有する材料(例えば、ハードディスク媒体で用いられているようなCo−Cr合金材料)を用いた場合、結晶軸が面内に大きく分散してしまうため、MR(Magnetoresistance)が低下し、或いはインコヒーレントな歳差運動が誘発され、結果として反転電流が増加してしまう。
これに対し、垂直磁化型の構成で結晶磁気異方性を利用する場合、面内磁化型で課題であった結晶軸の分散を抑制することができる。例えば、前述したCo−Cr合金材料の結晶構造は六方晶構造であり、c軸を容易軸とした一軸の結晶磁気異方性を有するため、結晶方位をc軸が膜面の垂直方向と平行になるように制御すればよい。面内磁化型の場合、c軸を膜面内で一軸に揃える必要があり、各結晶粒の膜面内の回転が結晶軸の回転となって一軸方向を分散させてしまう。垂直磁化型の場合、c軸は膜面に垂直方向にあるため、各結晶粒が膜面内に回転しても、c軸は垂直方向を保ったままで分散しない。
同様に、正方晶構造でもc軸を垂直方向に制御することにより、垂直磁化型のMTJ構成を実現することが可能になる。正方晶構造の磁性材料は、例えば、L1型の結晶構造を有するFe−Pt規則合金、Fe−Pd規則合金、Co−Pt規則合金、Fe−Co−Pt規則合金、Fe−Ni−Pt規則合金、或いはFe−Ni−Pd規則合金等が挙げられる。ところが、L1構造を垂直磁化膜とするには、その結晶配向性を(001)面に配向させることが必要になるため、結晶配向性を制御するための下地層や規則化させるための熱工程をスピン偏極電流による磁化反転方式に合わせて開発することが必要である。
一方、垂直磁気異方性を界面の磁気異方性を利用して実現することが考えられる。界面の磁気異方性を利用した垂直磁化膜には、例えば、磁性層と非磁性層とを繰り返し積層した、いわゆる人工格子がある。この場合も面内磁化型で課題であった結晶軸の分散を抑制することができる。人工格子から構成される磁性材料の場合、垂直磁気異方性がFe−Pt規則合金等のように結晶磁気異方性を主としていないため、結晶配向性には比較的制約を受け難い。人工格子の垂直磁気異方性材料は、磁性層をCo、非磁性層をPtとして、これらが交互に積層された系が良く知られている。
スピン偏極電流による磁化反転方式を考慮した場合、記録層材料としては、ダンピング定数が小さい方が好ましい。ところが、磁性層の界面に非磁性層としてPtが存在すると、スピンポンピング効果により、ダンピング定数が増大してしまうという問題がある。また、人工格子は磁性層を0.3乃至1.0nm程度に薄膜化した方が、磁気異方性エネルギー密度の観点からは好ましいが、磁性層を薄膜化すると、スピンポンピング効果がより顕著に効いてくるため、ダンピング定数が大きくなってしまうという問題がある。
MRAMの大容量化には、読み出しの観点から高い磁気抵抗比が必要である。近年、高い磁気抵抗比を示すバリア材料として、MgOを用いたMTJの報告が多数あり、高い磁気抵抗比を実現するにはMgOの(100)面が配向していることが重要とされている。磁性層として微結晶構造或いはアモルファス構造を有するCoFeBをMgOの両界面側に形成した場合、(100)面に配向することが知られている。人工格子でCoFeBを磁性層とした報告例はなく、明瞭な結晶構造を持たないCoFeBは結晶構造を有するCoに比べて、著しく垂直磁気異方性が減少することが予想される。
スピン注入方式によって垂直磁気異方性を有する記録層の磁化を反転させる場合、スピン注入素子のアスペクト比が1で良いため、微細化にも適している。従って、スピン偏極電流による磁化反転を垂直磁化型のスピン注入素子で実現できれば、書き込み電流の低減とビット情報の熱擾乱耐性の確保、セル面積の縮小を同時に満たすことが可能になる。ところが、人工格子を記録層材料に用いてスピン注入素子を形成するためには、上述したようにスピンポンピング効果によるダンピング定数の増大と高TMR化が問題となる。人工格子を記録層材料に用いて、低ダンピング定数でかつ高い磁気抵抗比を実現したスピン注入素子の報告例及び具体的な方法はこれまで提案されていない。
本発明は、高い磁気抵抗比を有し、かつ書き込み電流を低減することが可能な磁気抵抗素子及び磁気メモリを提供する。
本発明の第1の視点に係る磁気抵抗素子は、膜面に垂直方向の磁気異方性を有し、かつ磁化方向が固定された第1の固定層と、磁性層と非磁性層とが交互に積層された積層構造からなり、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が変化可能である記録層と、前記第1の固定層と前記記録層との間に設けられ、かつ非磁性材料からなる第1の中間層とを具備する。前記記録層を構成する磁性層のうち前記第1の中間層と接する第1の磁性層は、コバルト(Co)及び鉄(Fe)を含む合金からなり、かつその膜厚が前記第1の中間層と接していない磁性層の膜厚より大きい。
本発明の第2の視点に係る磁気メモリは、上記第1の視点に係る磁気抵抗素子と、前記磁気抵抗素子を挟むように設けられ、かつ前記磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを具備することを特徴とする。
本発明によれば、高い磁気抵抗比を有し、かつ書き込み電流を低減することが可能な磁気抵抗素子及び磁気メモリを提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
[第1の実施形態]
[1]記録層材料としての人工格子
スピン注入型の磁気抵抗素子を構成する記録層として人工格子を用いる場合、垂直磁気異方性の確保、ダンピング定数の低減、高磁気抵抗比(MR比)を同時に両立しなければならない。人工格子を記録層として利用した公知例としては、特許文献1:US2005/0185455A1、特許文献2:US2005/0104101A1が挙げられる。特許文献1には、人工格子を構成する非磁性層としてPtが開示されており、これはダンピング定数が大きくなることが予想される。特許文献2には、人工格子として、Co/Pt、Co/Au、Ni/Cuについて開示されているが、垂直磁気異方性の確保、ダンピング定数の低減、高MR比をすべて満たすことができる具体的な手段が開示されていない。後述するが、Co/Auを積層しただけでは、上記条件を満たすことはできない。
発明者等は、磁性層と非磁性層とを交互に積層した人工格子の形態において、低ダンピング定数を実現するために、まず、非磁性層の材料に関して考察を行った。垂直磁気異方性を有する人工格子を実現する非磁性材料は、通常、白金(Pt)、及びパラジウム(Pd)が知られている。ところが、スピンポンピング効果によるダンピング定数の増加の程度はPtが顕著に大きく、人工格子を構成する磁性層を薄膜化することによりさらに大きくなる。従って、スピン注入による磁化反転を考えた場合、Ptを用いることはダンピング定数の観点から好ましくない。PdはPtよりもダンピング定数を増加させないが、後述するように人工格子を構成する磁性材料を適切に選択しなければならない。
Pd以外の非磁性材料の候補として、発明者等は、スピン散乱効果の少ない銅(Cu)、銀(Ag)、及び金(Au)に着目した。これらの非磁性材料を用いて、磁性層をCoとして人工格子を形成したところ、Cu、Agは面内磁化膜となったが、Auは垂直磁化膜となり、垂直磁気異方性を示すことが確認できた。従って、ダンピング定数の低減と垂直磁気異方性の確保との観点から、非磁性材料にはパラジウム(Pd)、或いは金(Au)を主体とする材料を選択することが好ましい。
次に、人工格子を構成する磁性材料に関して検討を行った。非磁性材料をPdとして人工格子を形成し、垂直磁気異方性エネルギー密度とCo−Fe合金の組成依存性とを測定したところ、鉄(Fe)が多くなるにつれて、垂直磁気異方性が低下することが分かった。一方、Co−Fe合金をダンピング定数の観点から考察すると、Feの濃度が多いほどダンピング定数が小さいことが知られている。
発明者等は、新たに人工格子を形成する非磁性材料であるパラジウム(Pd)、及び金(Au)を想定して、Au/Co−Fe/Au、及びPd/Co−Fe/Pdの積層膜をそれぞれ形成し、ダンピング定数のCo−Fe合金の組成に対する依存性、及びダンピング定数の膜厚依存性について検討した。なお、積層膜の記載において、“/”の左側が上層、右側が下層(基板側)を表している。
その結果、Co−Fe合金の組成依存性は、Co−Fe合金の膜厚により、その依存性が大きく異なることを見出した(図1参照)。Co−Fe合金の膜厚が3nm程度の場合は、非磁性材料がPd及びAuの両方において、Feの濃度が20at%近傍でダンピング定数が最も小さくなることが分かる。なお、「at%」は、原子(数)パーセントを表している。Co−Fe合金の膜厚が1nm程度に薄くなると、非磁性材料がPdの場合、Coの濃度が80at%(すなわち、Feの濃度が20at%)近傍でダンピング定数が最小となるが、Feの濃度が50at%の場合と比べて大きな差はなくなる。
非磁性材料がAuの場合、Feの濃度が50at%の方が20at%よりもダンピング定数は小さくなる。つまり、Coの濃度が80at%(すなわち、Feの濃度が20at%)近傍はダンピング定数が小さいが、Co−Fe合金を薄膜化すると、Feの濃度が50at%の方がダンピング定数の膜厚依存性が緩いため、ある膜厚でFeの濃度が20at%と50at%とのダンピング定数が同程度となり、さらに薄膜化するとFe50at%の方がダンピング定数が小さくなる傾向が見られる。
Feが0at%、すなわち、Coが100at%ではダンピング定数の膜厚依存性が顕著であるため、ダンピング定数の低減の観点から、磁性材料をコバルト(Co)にした人工格子をスピン注入方式による記録層材料として用いるのは好ましくない。従って、垂直磁気異方性を維持しつつ、ダンピング定数を低減するためには、Feを20at%以上(すなわち、Coを80%以下)含んだCo−Fe合金を磁性材料に用いて人工格子を形成することが好ましい。また、図1より明らかなように、同一膜厚であれば、非磁性材料としてはPdよりAuの方がダンピング定数の観点からは好ましい。
そこで、人工格子を形成する非磁性材料としてPd−Au合金を検討した。図2に、Pd−Au/Co80Fe20/Pd−Auの積層構成におけるダンピング定数のPd−Au合金の組成に対する依存性を示す。ただし、Co80Fe20の膜厚は3nm程度である。図2に示すように、Pdに対してAu濃度を増加していくと、ダンピング定数が低減できることが分かる。従って、人工格子を形成する非磁性材料としてPd−Au合金を用いる場合、ダンピング定数だけの観点からはAuを50at%以上含んでいることが望ましい。
次に、非磁性材料としてPd−Au合金を用いた人工格子において、垂直磁気異方性の大きさを検討した。熱酸化基板上に、膜厚5nm程度のTa、膜厚10nm程度のRu、膜厚1nm程度のPd、膜厚4nm程度のAu、[Co80Fe200.5nm程度/Pd−Au1nm程度]を2周期、膜厚0.5nm程度のCo80Fe20、膜厚3nm程度のAuを順次形成した積層構造を用いて、磁気異方性エネルギー密度のPd−Au合金の組成に対する依存性を測定した結果を図3に示す。
図3に示すように、Pdが50at%程度で異方性エネルギー密度が飽和傾向にあることが分かる。この結果から、ダンピング定数及び垂直磁気異方性の観点から、Pd−Au合金を非磁性材料として用いる場合、Auの組成は50at%程度であることが最も好ましい。なお、Auの組成が45at%以上55at%以下となる範囲において特に優れた効果を得ることができる。この非磁性材料を記録層の非磁性層に適用すると、垂直磁気異方性を保ちつつダンピング定数を著しく低下させることが可能となる。
また、記録層として人工格子を形成する磁性層のうち、第1の中間層と接する第1の磁性層のダンピング定数は特に小さいことが望ましい。第1の磁性層は第1の中間層に接しているため、スピン偏極した電子が最初に流れ込み、スピントルクを受けやすい。第1の磁性層がCo−Fe或いはCo−Fe−Bからなる場合は、Co−Fe組成は上述した通りであるが、スピンポンピング効果を鑑みると、第1の磁性層の膜厚は、垂直磁化を維持できる範囲内で厚い方がダンピング定数を小さくできるため好ましい。
さらに、ダンピング定数の小さい磁性材料として、組成がCoXYからなる磁性材料を第1の磁性層として用いることもできる。ここで、Xはバナジウム(V)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、ニッケル(Ni)、及び銅(Cu)のうち1つ以上の元素であり、Yはアルミニウム(Al)、ガリウム(Ga)、インジウム(In)、シリコン(Si)、ゲルマニウム(Ge)、すず(Sn)、及びアンチモン(Sb)のうち1つ以上の元素である。これらの組成の合金は、規則合金を形成するとL2構造を示す。また、XとYとが不規則に置換した構造はB2構造であり、分極率がL2構造に比べて小さいとされる。Co、X、Yが不規則に置換するとA2構造(体心立方晶構造)になる。第1の磁性層としては、ダンピング定数及び分極率の観点から、L2構造或いはB2構造が好ましい。
通常、GMR(Giant Magnetoresistive)膜では、スペーサー材料(中間層)として銅(Cu)がよく用いられる。しかし、図3の結果から、垂直磁化型のGMR素子を形成する場合は、スペーサー材料として、銅(Cu)よりも金(Au)を用いた方が垂直磁気異方性を確保し易いことが分かった。これは前述したように、コバルト(Co)を磁性材料として用い、非磁性材料として銅(Cu)、銀(Ag)、及び金(Au)を用いてそれぞれ人工格子を形成した場合を比較した際に、Auが垂直磁気異方性を示したことからも分かる。
そこで、図4のような層構成でスピン注入型のGMR素子を形成した。図4の層構成は、熱酸化膜付きSi基板11上に、低抵抗層12としてTa/Cu/Ta、低抵抗層12との密着層13として膜厚5nm程度のTa、密着層13上に下地層14として膜厚10nm程度のRu、固定層15として膜厚1nm程度のPdと膜厚0.3nm程度のCoとを8周期積層し、9周期目の磁性層Coを膜厚2nm程度とした人工格子Co2nm/Pd1nm/[Co0.3nm/Pd1nm]8、スペーサー層16として膜厚4nm程度のAu、記録層17として膜厚0.5nm程度のCoと膜厚1nm程度のPdとを2周期積層した人工格子から、スペーサー層16と最も離れた磁性層に接する(最上層の)非磁性層をAu1nmにしたAu1nm/Co0.5nm/Pd1nm/Co0.5nm、保護層18として膜厚5nm程度のRuを順次形成した構成である。素子加工の際に必要なハードマスク19には、膜厚35nm程度のRuと膜厚60nm程度のTaとを順次形成した。
素子直径80nmに加工したGMR素子のMR−H曲線を図5に示す。図5において、縦軸はMR比(%)、横軸は磁界H(Oe)である。図5に示すように、GMR素子は、明瞭な保磁力差型のループを示している。これに対して、I−H相図を作成し、反転電流を評価したところ、固定層15と記録層17との磁化配列が反平行(Anti-Parallel)から平行(Parallel)への反転電流密度が120MA/cm、平行から反平行への反転電流密度が120MA/cmであった。但し、I−H相図から電流を印加しないときの保磁力は2.4kOeであった。
これに対し、記録層17の非磁性層をPd1nmからAu1nmに変えたAu1nm/Co0.5nm/Au1nm/Co0.5nmの構成にしたところ、磁化配列が反平行から平行への反転電流密度が4.8MA/cm、平行から反平行への反転電流密度が4.4MA/cmであった。但し、I−H相図から電流を印加しないときの保磁力は130Oeであった。ダンピング定数からの予想通り、非磁性層をすべてAuにした方が保磁力で規格化した電流密度が下がっていることから、低電流化が実現していると言える。
また、記録層17の磁性層をCoからCo80Fe20に変えたAu1nm/Co80Fe200.5nm/Pd1nm/Co80Fe200.5nmの構成にしたところ、磁化配列が反平行から平行への反転電流密度が2.7MA/cm、平行から反平行への反転電流密度が6.1MA/cmであった。但し、I−H相図から電流を印加しないときの保磁力は1.8kOeであった。ダンピング定数からの予想通り、磁性層をCoからCo80Fe20にした方が保磁力で規格化した電流密度が下がっていることから、低電流化が実現していると言える。
以上により、非磁性材料としてAu、磁性材料としてCoFeを用いて人工格子を形成し、この人工格子を記録層に用いることにより、低電流密度のスピン注入反転が可能なGMR素子を実現できる。
次に、発明者等は高い磁気抵抗比を実現するため、図6のようなMTJ構造で鋭意研究を行った。図6の積層構造は、熱酸化膜付きSi基板11上に、下地層14との密着層13として膜厚5nm程度のTa、下地層14として膜厚3nm程度のCo40Fe4020、膜厚0.5nm程度のMgO、膜厚20nm程度のTiN、及び膜厚3nm程度のPdを順次形成した。下地層14上には、固定層15として膜厚10nm程度のFePtB、膜厚2nm程度のCo40Fe4020を順次形成した。FePtBは、400℃で加熱成膜を行った。固定層15上には、トンネルバリア層16として膜厚1nm程度のMgO、後述する人工格子からなる記録層17、保護層18として膜厚5nm程度のRuを順次形成した。素子加工の際に必要なハードマスク19には、膜厚100nm程度のTaを形成した。
記録層17は、膜厚1nm程度のCoFeBと膜厚1nm程度のPd、さらに膜厚0.3nm程度のCoと膜厚1nm程度のPdとを2周期積層した人工格子[Pd1nm/Co0.3nm]2/Pd1nm/CoFeB1nmから構成されている。具体的には、記録層17は、第1の磁性層17A−1として膜厚1nm程度のCoFeB、第1の非磁性層17B−1として膜厚1nm程度のPd、第2の磁性層17A−2として膜厚0.3nm程度のCo、第2の非磁性層17B−2として膜厚1nm程度のPd、第3の磁性層17A−3として膜厚0.3nm程度のCo、第3の非磁性層17B−3として膜厚1nm程度のPdが順に積層された人工格子である。
トンネルバリア層16としては、NaCl構造を有し、かつ(100)面に配向した絶縁体が用いられる。高い磁気抵抗比を実現するためには、トンネルバリア層16としてのMgOが(100)面に配向していることが重要とされる。MgOは、NaCl構造を有する。記録層17の形成工程として、固定層15、トンネルバリア層16を形成後、記録層17の最初の磁性層17A−1としてのCoFeB1nmを形成し、300℃、2時間の真空中アニールを行い、CoFeB(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成させて高MR比を実現している。そして、このアニール処理後、人工格子を構成する非磁性材料から再び形成を行う。このように構成されたMTJ構造では、MR比100%を実現できた。CoFeB(100)/MgO(100)/CoFeB(100)の結晶配向性は膜全体にわたって実現されていることが望ましいが、例えば、配向面の違う結晶粒や積層欠陥等の配向性の異なる部位が、MR比を大きく劣化させない範囲で含まれていても構わない。
また、同様に記録層17は、膜厚1nm程度のCoFeBと膜厚1nm程度のPd、さらに膜厚0.3nm程度のCo80Fe20と膜厚1nm程度のPd−Au合金とを2周期積層した人工格子[Pd−Au1nm/CoFe0.3nm]2/Pd1nm/CoFeB1nmから構成されている。具体的には、記録層17は、第1の磁性層17A−1として膜厚1nm程度のCoFeB、第1の非磁性層17B−1として膜厚1nm程度のPd、第2の磁性層17A−2として膜厚0.3nm程度のCo80Fe20、第2の非磁性層17B−2として膜厚1nm程度のPd−Au合金、第3の磁性層17A−3として膜厚0.3nm程度のCo80Fe20、第3の非磁性層17B−3として膜厚1nm程度のPd−Au合金が順に積層された人工格子から構成されている。このように構成されたMTJ構造では、MR比90%を実現できた。
上記の記録層17はトンネルバリア層16に接する磁性層として高MR比を実現すべくCoFeB1nmを形成しているため、非磁性層としてAuを用いた場合、垂直磁気異方性を実現することが難しい。このため、CoFeB上の非磁性層には、Pdを用いている。また、その上の非磁性層は、ダンピング定数の更なる低減のため、Pdを50at%添加したAu−Pd合金としている。すなわち、単にCo/Auでは高MR比は実現することが難しく、人工格子を構成する各磁性材料と膜厚、及び非磁性材料と膜厚を適切に設定しなければならない。
なお、中間層(トンネルバリア層)と接する磁性層(上記例ではCoFeB)に接する非磁性層としては、Pdに限らずPd−Au合金を用いても良い。この場合、当該磁性層に接する非磁性層におけるPd−Au合金のPd組成を、接しない非磁性層におけるPd−Au合金のPd組成よりも大きくすれば良い。例えば、上記磁性層に接する非磁性層のPd組成を20at%以上90at%以下の範囲とし、接しない非磁性層のPd組成を10at%以上55at%以下の範囲とすることができる。このような範囲においても、垂直磁気異方性を保ちつつ所望のMR比を実現することが可能である。
高い磁気抵抗比を実現するためには、トンネルバリア層16に接する第1の磁性層17A−1は、立方晶構造或いは正方晶構造を有し、かつ(100)面に配向していることが望ましい。このため、第1の磁性層17A−1は、CoFe合金にホウ素(B)が添加されて構成されている。ホウ素(B)の濃度は、多すぎると垂直磁気異方性が劣化してしまうため、30at%以下であることが好ましい。具体的には、前述した鉄(Fe)の濃度を考慮すると、第1の磁性層17A−1は、コバルト(Co)、鉄(Fe)、及びホウ素(B)を含む合金(Co100−x−Fe100−yからなり、x≧20at%、0<y≦30at%に設定される。
垂直磁気異方性の確保と高MR比とを両立させるためには、トンネルバリア層16に接する第1の磁性層17A−1は、トンネルバリア層16に接していない磁性層(17A−2、17A−3)の膜厚より大きく設定される。具体的には、上記関係を満たしつつ、トンネルバリア層16に接する第1の磁性層17A−1の膜厚は、垂直磁気異方性と高MR比との観点から、0.5乃至1.5nm程度であることが好ましい。トンネルバリア層16に接していない磁性層(17A−2、17A−3)の膜厚は、垂直磁気異方性及びダンピング定数のバランスで適宜調整すればよいが、0.2乃至1nmの範囲にあることが好ましい。非磁性層(17B−1、17B−2、及び17B−3)の膜厚は、2nm以上と厚すぎると磁性材料同士の交換結合が弱くなるために好ましくなく、0.5乃至1.5nm程度であることが好ましい。
[2]磁気抵抗素子(MTJ素子)
前述した人工格子から構成される記録層17を用いて、メモリ等に使用されるMTJ(Magnetic Tunnel Junction)素子10を構成することができる。以下に、人工格子から構成される記録層17をMTJ素子に適用した実施形態について説明する。
[2−1]シングルピン構造
図7は、第1の実施形態に係るシングルピン構造のMTJ素子10の概略図である。図7中の矢印は、磁化方向を示している。なお、シングルピン構造とは、記録層と固定層とが中間層を介して積層された構造である。
図7に示すように、MTJ素子10は、磁性体からなる固定層(ピンド層ともいう)15と、磁性体からなる記録層(自由層ともいう)17と、固定層15と記録層17との間に挟まれた中間層(非磁性層)16とを有する積層構造である。そして、固定層15及び記録層17が垂直磁気異方性を有し、固定層15及び記録層17の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のMTJ素子10である。また、固定層15は、磁化(或いは、スピン)の方向が固定されている。記録層17は、磁化方向が変化(反転)可能である。
MTJ素子10は、非磁性層16が絶縁体であり、TMR(Tunneling Magnetoresistive)効果を有する。ここで、非磁性層16が絶縁体の場合は酸化マグネシウム(MgO)、酸化アルミニウム(AlO)等が用いられる。非磁性層16が金属の場合はGMR素子であり、GMR(Giant Magnetoresistive)効果を有する。非磁性層16が金属の場合は金(Au)、銀(Ag)、銅(Cu)等が用いられる。本実施形態では、非磁性層16が金属の場合は、前述したようにAuが最も好ましい。非磁性層16にAuを用いることで、ダンピング定数を低減でき、かつ反転電流密度を低減することが可能となる。
(動作)
MTJ素子10は、スピン注入型の磁気抵抗素子である。従って、MTJ素子10にデータを書き込む、或いはMTJ素子10からデータを読み出す場合、MTJ素子10は、膜面(或いは、積層面)に垂直な方向において、双方向に電流通電される。また、MTJ素子10は、2つの磁性層(記録層17及び固定層15)の磁化配列が平行(Parallel)配列、或いは反平行(Anti-Parallel)配列となる。これら磁化配列により変化するMTJ素子10の抵抗値に、“0”、“1”の情報を対応させることで、MTJ素子10を記憶素子として用いることができる。
具体的には、固定層15側から電子(すなわち、固定層15から記録層17へ向かう電子)を供給した場合、固定層15の磁化方向と同じ方向にスピン偏極された電子が記録層17に注入される。この場合、記録層17の磁化方向は、固定層15の磁化方向と同じ方向に揃えられる。これにより、固定層15と記録層17との磁化方向が平行配列となる。この平行配列のときはMTJ素子10の抵抗値は最も小さくなり、この場合を例えばデータ“0”と規定する。
一方、記録層17側から電子(すなわち、記録層17から固定層15へ向かう電子)を供給した場合、固定層15により反射されることで固定層15の磁化方向と反対方向にスピン偏極された電子が記録層17に注入される。この場合、記録層17の磁化方向は、固定層15の磁化方向と反対方向に揃えられる。これにより、固定層15と記録層17との磁化方向が反平行配列となる。この反平行配列のときはMTJ素子10の抵抗値は最も大きくなり、この場合を例えばデータ“1”と規定する。
(磁性材料)
MTJ素子10において、固定層15として磁化反転電流の大きな磁性層を用い、記録層17として固定層15よりも磁化反転電流の小さい磁性層を用いることによって、高性能なMTJ素子10を実現することができる。スピン偏極電流により磁化反転を起こす場合、その反転電流は飽和磁化、異方性磁界、及び体積に比例するため、これらを適切に調整して、記録層17と固定層15との反転電流に差をつけることができる。
本実施形態では、記録層17は人工格子で構成するが、固定層15は下記に示す材料から適宜選択することができる。垂直磁化を実現する固定層15を構成する磁性材料としては、例えば5×10erg/cc以上の結晶磁気異方性エネルギー密度を有する材料が望ましく、具体例を以下に挙げる。
(1)不規則合金
不規則合金は、コバルト(Co)を主成分とし、クロム(Cr)、タンタル(Ta)、ニオブ(Nb)、バナジウム(V)、タングステン(W)、ハフニウム(Hf)、チタン(Ti)、ジルコニウム(Zr)、白金(Pt)、パラジウム(Pd)、鉄(Fe)、及びニッケル(Ni)のうち1つ以上の元素を含む合金から構成される。例えば、CoCr、CoPt、CoCrTa、CoCrPt、CoCrPtTa、CoCrNb等が挙げられる。これらの合金は、非磁性元素の割合を増加させて磁気異方性エネルギー密度、飽和磁化を調整することができる。
(2)規則合金
規則合金は、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうち1つ以上の元素と、パラジウム(Pd)、及び白金(Pt)のうち1つ以上の元素とから構成され、かつ、結晶構造がL1構造の強磁性合金(規則合金)である。例えば、Fe50Pt50、Fe50Pd50、Co50Pt50、Fe30Ni20Pt50、Co30Fe20Pt50、Co30Ni20Pt50が挙げられる。なお、これらの規則合金は、上記組成比に限定されない。これらの規則合金に、Cu(銅)、クロム(Cr)、銀(Ag)等の不純物元素或いはその合金、絶縁物を加えて磁気異方性エネルギー密度、飽和磁化を低く調整することができる。
(3)人工格子
人工格子は、磁気異方性エネルギー密度、飽和磁化を適切に調整して固定層として用いることもできる。鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうち1つ以上の元素或いは1つの元素を含む合金と、クロム(Cr)、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、金(Au)、及び銅(Cu)のうち1つの元素或いは1つの元素を含む合金とが交互に積層された構造を用いることができる。例えば、Co/Pt、Co/Pd、CoCr/Pt、Co/Ru、Co/Os、Co/Au、Ni/Cu等の人工格子が挙げられる。これらの人工格子は、磁性層への元素の添加、或いは磁性層と非磁性層との膜厚比を調整することで、磁気異方性エネルギー密度、飽和磁化を調整することができる。
(4)フェリ磁性体
フェリ磁性体としては、希土類金属と遷移金属との合金が用いられる。具体的には、テルビウム(Tb)、ジスプロシウム(Dy)、或いはガドリニウム(Gd)と、遷移金属のうち1つ以上の元素とからなるアモルファス合金が用いられる。このようなフェリ磁性体としては、例えば、TbFe、TbCo、TbFeCo、DyTbFeCo、GdTbCo等が挙げられる。これらの合金は、組成を調整することで磁気異方性エネルギー密度、飽和磁化を調整することができる。
なお、磁性層は、非磁性体部が偏析することにより、磁性体部と非磁性体部とが分離した構造としてもよい。例えば、酸化シリコン(SiO)、酸化マグネシウム(MgO)、窒化シリコン(SiN)、炭化シリコン(SiC)等の酸化物、窒化物、炭化物を非磁性体部としてもよいし、例えばCr濃度が25at%以上と大きい非磁性CoCr合金のような合金であってもよい。
また、MTJ素子10の非磁性層16に接する磁性層(記録層17、固定層15)の界面には、高分極率材料として、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうち1つ以上の元素或いは1つの元素を含む合金からなる磁性金属層を配置して、磁気抵抗比を上昇させた構成としてもよい。ただし、通常、この磁性金属層は単層では面内磁化となるため、垂直磁化の安定性を損なわないように、磁性金属層に積層する垂直磁気異方性材料との磁気的な膜厚比を調整する必要がある。
その他、記録層17及び固定層15はそれぞれ、磁性層を積層した構造からなり、その一方の磁性層は磁性体が分散した、いわゆるグラニュラー構造であってもよい。
以下に、シングルピン構造のMTJ素子10の具体例について説明する。
(a)具体例1−1
具体例1−1のMTJ素子10は、固定層15及び記録層17がそれぞれ人工格子から構成されている。図8は、具体例1−1に係るMTJ素子10の構成を示す断面図である。
図8に示すように、MTJ素子10は、熱酸化膜付きSi基板11上に、下地層14との密着層13として膜厚5nm程度のTa、下地層14として膜厚10nm程度のRu、下地層14上に固定層15として膜厚1nm程度のPtと膜厚0.3nm程度のCoとを8周期積層し、9周期目の磁性層を膜厚1.5nm程度のCoFeBとした人工格子CoFeB1.5nm/Pt1nm/[Co0.3nm/Pt1nm]8、トンネルバリア層16として膜厚1nm程度のMgO、記録層17として膜厚0.5nm程度のCo50Fe50と膜厚1nm程度のPd、さらに膜厚0.3nm程度のCo80Fe20と膜厚1nm程度のPdとを2周期積層した人工格子[Pd1nm/CoFe0.3nm]2/Pd1nm/CoFe0.5nm、保護層18として膜厚5nm程度のRuを順次形成した。素子加工の際に必要なハードマスク19には、膜厚100nm程度のTaを形成した。なお、密着層13は下部電極としても機能し、ハードマスク19は上部電極としても機能する。
記録層17の形成工程として、固定層15、トンネルバリア層16を形成後、記録層17の最初の磁性層CoFe0.5nmを形成し、300℃、2時間の真空中アニールを行い、CoFe(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成させて高MR比を実現している。そして、このアニール処理後、人工格子を構成する非磁性材料から再び形成を始める。このように構成された具体例1−1のMTJ素子10では、MR比50%を実現できた。
上述した具体例1−1の構成は、トンネルバリア層16に対して、固定層15が下側(基板側)、記録層17が上側に配置される、いわゆるボトムピン(bottom pin)構造である。具体例1−1と同様の構成をトンネルバリア層16に対して、固定層15が上側、記録層17が下側(基板側)に配置される、いわゆるトップピン(top pin)構造としてもよい。
ボトムピン構造、トップピン構造ともに、固定層15を一方向に固着するために、隣接して反強磁性層を設けてもよい。この反強磁性層としては、マンガン(Mn)と、鉄(Fe)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、オスミウム(Os)、或いはイリジウム(Ir)との合金であるFeMn、NiMn、PtMn、PtPdMn、RuMn、OsMn、IrMn等を用いることができる。
(b)具体例1−2
具体例1−2のMTJ素子10は、具体例1−1の固定層15がL1構造のFePt規則合金である以外は、具体例1−1とほぼ同様の構成である。
MTJ素子10は、熱酸化膜付きSi基板11上に、下地層14との密着層13として膜厚10nm程度のTa、下地層14上に固定層15として膜厚10nm程度のFePtBと磁気抵抗比を増加させるために膜厚2nm程度のCo40Fe4020とを積層した構成である。固定層15のFePtBは、400℃の基板加熱を行いながら形成する。固定層15上には、トンネルバリア層16として膜厚1nm程度のMgO、記録層17として膜厚1nm程度のCo40Fe4020と膜厚1nm程度のPd、さらに膜厚0.3nm程度のCo80Fe20と膜厚1nm程度のPdとを2周期積層した人工格子[Pd1nm/CoFe0.3nm]2/Pd1nm/CoFeB1nm、保護層18として膜厚5nm程度のRuを順次形成した。素子加工の際に必要なハードマスク19には、膜厚100nmのTaを形成した。
記録層17の形成工程として、固定層15、トンネルバリア層16を形成後、記録層17の最初の磁性層CoFeB1nmを形成し、300℃、2時間の真空中アニールを行い、CoFeB(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成させて高MR比を実現している。そして、このアニール処理後、人工格子を構成する非磁性材料から再び形成を始める。
このように構成された具体例1−2のMTJ素子10では、MR比90%を実現できた。また、固定層15にL1構造を有する規則合金を用いることで、良好な垂直磁気異方性を有する固定層15を構成することが可能となる。
[2−2]デュアルピン構造
図9は、第1の実施形態に係るデュアルピン構造のMTJ素子10の概略図である。なお、デュアルピン構造とは、記録層の両側にそれぞれ中間層を介して2つの固定層が配置された構造である。
図9に示すように、MTJ素子10は、磁性体からなる記録層17と、磁性体からなる第1及び第2の固定層15、22と、記録層17及び第1の固定層15間に挟まれた中間層(非磁性層)16と、記録層17及び第2の固定層22間に挟まれた中間層(非磁性層)21とを有する積層構造である。そして、固定層15、22、及び記録層17の磁化方向が膜面に対して垂直方向を向く、いわゆる垂直磁化型のMTJ素子10である。ここで、第1及び第2の固定層15、22は、磁化が反対方向に向く反平行配列である。
非磁性層16、21としては、酸化マグネシウム(MgO)、酸化アルミニウム(AlO)等の絶縁体や、金(Au)、銀(Ag)、銅(Cu)等の金属或いはそれらの合金が用いられる。本実施形態では、非磁性層が金属の場合は、Auが最も好ましい。非磁性層にAuを用いることで、反転電流密度を低減することが可能となる。
ここで、デュアルピン構造のMTJ素子10では、非磁性層16を挟む2つの磁性層(記録層17及び固定層15)、及び非磁性層21を挟む2つの磁性層(記録層17及び固定層22)は、平行、或いは反平行配列を取る。しかし、MTJ素子10全体として見た場合、平行配列と反平行配列とが同時に存在するため、非磁性層16、21を介したMR比に差を設けておく必要がある。
従って、非磁性層16をトンネルバリア層とし、非磁性層21を金属(スペーサー層)とした場合、トンネルバリア層16で生じるMR比の方が非磁性層21で生じるMR比に比べて大きくなる。従って、トンネルバリア層16を挟む2つの磁性層(記録層17及び固定層15)の磁化配列を、“0”、“1”の情報に対応させる。
なお、記録層17及び固定層15、22の材料としては、上記シングルピン構造と同様の材料を用いることができる。
(動作)
デュアルピン構造のMTJ素子10の動作について説明する。MTJ素子10にデータを書き込む、或いはMTJ素子10からデータを読み出す場合、MTJ素子10は、膜面(或いは、積層面)に垂直な方向において、双方向に電流通電される。
固定層15側から電子(すなわち、固定層15から記録層17へ向かう電子)を供給した場合、固定層15の磁化方向と同じ方向にスピン偏極された電子と、固定層22により反射されることで固定層22の磁化方向と反対方向にスピン偏極された電子とが記録層17に注入される。この場合、記録層17の磁化方向は、固定層15の磁化方向と同じ方向に揃えられる。これにより、固定層15と記録層17との磁化方向が平行配列となる。これにより、固定層15と記録層17との磁化方向が平行配列となる。この平行配列のときはMTJ素子10の抵抗値は最も小さくなり、この場合を例えばデータ“0”と規定する。
一方、固定層22側から電子(すなわち、固定層22から記録層17へ向かう電子)を供給した場合、固定層22の磁化方向と同じ方向にスピン偏極された電子と、固定層15により反射されることで固定層15の磁化方向と反対方向にスピン偏極された電子とが記録層17に注入される。この場合、記録層17の磁化方向は、固定層15の磁化方向と反対方向に揃えられる。この反平行配列のときはMTJ素子10の抵抗値は最も大きくなり、この場合を例えばデータ“1”と規定する。
このように、MTJ素子10を、固定層15、22を記録層17の両側に配置したデュアルピン構造にすることで、スピン偏極電子の反射の効果をより利用できるため、シングルピン構造よりもさらに磁化反転電流を低減することができる。
以下に、デュアルピン構造のMTJ素子10の具体例について説明する。
(a)具体例2−1
具体例2−1のMTJ素子10は、固定層15、22、及び記録層17がそれぞれ人工格子から構成されている。図10は、具体例2−1に係るMTJ素子10の構成を示す断面図である。
MTJ素子10は、熱酸化膜付きSi基板11上に、下地層14との密着層13として膜厚5nm程度のTa、下地層14として膜厚10nm程度のRu、下地層14上に固定層15として膜厚1nm程度のPdと膜厚0.3nm程度のCoとを8周期積層し、9周期目の磁性層を膜厚1.5nm程度のCoFeBとした人工格子CoFeB1.5nm/Pd1nm/[Co0.3nm/Pd1nm]8、トンネルバリア層16として膜厚1nm程度のMgO、記録層17として膜厚1nm程度のCo40Fe4020と膜厚1nm程度のPd、さらに膜厚0.3nm程度のCo80Fe20と膜厚1nm程度のPdとを2周期積層した人工格子[Pd1nm/CoFe0.3nm]2/Pd1nm/CoFeB1nmを順次形成した。
記録層17の形成工程として、固定層15、トンネルバリア層16を形成後、記録層17の最初の磁性層CoFeB1nmを形成し、300℃、2時間の真空中アニールを行い、CoFeB(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成させて高MR比を実現している。このアニール処理後、人工格子を構成する膜厚1nm程度のPd、[Pd1nm/CoFe0.3nm]2を順次形成する。
記録層17上には、スペーサー層21として膜厚4nm程度のAu、固定層22として膜厚0.5nm程度のCoFeと膜厚1nm程度のPtとを7周期積層した人工格子[CoFe0.5nm/Pt1nm]7、保護層18として膜厚5nm程度のRuを順次形成した。素子加工の際に必要なハードマスク19には、膜厚100nm程度のTaを形成した。
固定層22の保磁力は固定層15の保磁力よりも大きく、この保磁力の差を利用して固定層15と固定層22との磁化配列を反平行に設定することが可能となる。すなわち、2回の着磁を行えばよい。まず、1回目の磁場印加により、固定層15の磁化と、記録層17及び固定層22の磁化とは、同じ方向に配列する。その後、2回目の磁場印加は、1回目と逆向きに行う。この2回目の印加磁場は、固定層15の保磁力よりも大きく、固定層22の保磁力よりも小さく設定する。これにより、固定層22の磁化方向に対して、記録層17及び固定層15の磁化は逆方向になる。このようにして、図10に示すような磁化配列を実現することができる。
具体例2−1の構成では、スペーサー層21のAuを介した磁気抵抗の変化より、トンネルバリア層16のMgOを介した磁気抵抗の変化の方が大きく、MTJ素子10は、記録層17と固定層15との磁化配列、及び記録層17と固定層22との磁化配列によって、情報を記憶する。なお、記録層17とトンネルバリア層16との界面、及び記録層17とスペーサー層21との界面に、分極率の大きな磁性材料を界面層として設置しても構わない。また、スペーサー層21を、例えば、酸化マグネシウム(MgO)や酸化アルミニウム(AlO)のような絶縁体で構成しても構わない。この場合、スペーサー層21の抵抗及びMR比をトンネルバリア層16よりも小さくすれば、動作上は問題ない。
同様に、上述のMTJ素子10の中で、固定層22を膜厚30nm程度のTb30(Co80Fe2070と膜厚2nm程度のFeとの2層で構成してもよい。ここで、Tb24(Co80Fe2076が補償組成である。この場合、固定層22は希土類金属(RE)の磁気モーメントが大きく、積層したFeと合わせても全体としてREの磁気モーメントが大きい。この場合、一方向に一度だけ着磁することで、図10の固定層15、22の磁化配列と同等の磁界配列を実現できる。すなわち、固定層22の遷移金属(TM)の磁気モーメントはREの磁気モーメントよりも小さく、遷移金属(TM)の磁気モーメントはREの磁気モーメントと反対を向くため、固定層22の磁化は着磁した方向と逆向きを向く。
この他、固定層15、22は、具体例1−1及び1−2で述べたように、規則合金、不規則合金、人工格子、フェリ磁性体等から適宜選択することができる。
なお、固定層15、22の磁化を一方向に固着するために、隣接して反強磁性層を設けてもよい。この反強磁性層としては、マンガン(Mn)と、鉄(Fe)、ニッケル(Ni)、白金(Pt)、パラジウム(Pd)、ルテニウム(Ru)、オスミウム(Os)、或いはイリジウム(Ir)との合金であるFeMn、NiMn、PtMn、PtPdMn、RuMn、OsMn、IrMn等を用いることができる。
(a)具体例2−2
具体例2−2のMTJ素子10は、固定層15がL1構造を有するFePt規則合金から構成されており、また、下側(基板側)にTMR構造、上側にGMR構造を有している。図11は、具体例2−2に係るMTJ素子10の構成を示す断面図である。
MTJ素子10は、熱酸化膜付きSi基板11上に、下地層14との密着層13として膜厚10nm程度のTa、下地層14として膜厚10nm程度のRu、下地層14上に固定層15として膜厚10nm程度のFePtB、磁気抵抗比を増加させる界面層15Aとして膜厚2nm程度のCo40Fe4020、トンネルバリア層16として膜厚2nm程度のMgO、記録層17として膜厚1nm程度のCoFeBと膜厚1nm程度のPd、さらに膜厚0.3nm程度のCo80Fe20と膜厚1nm程度のPdとを2周期積層した人工格子[Pd1nm/CoFe0.3nm]2/Pd1nm/CoFeB1nmを順次形成した。
なお、固定層15と界面層15Aとは交換結合しているため、これらは1つの磁性層(固定層)として振る舞う。高い磁気抵抗比を実現するためには、トンネルバリア層16に接する界面層15Aは、立方晶構造或いは正方晶構造を有し、かつ(100)面に配向していることが望ましい。このため、界面層15Aは、CoFe合金にホウ素(B)が添加されて構成されている。ホウ素(B)の濃度は、多すぎると垂直磁気異方性が劣化してしまうため、30at%以下であることが好ましい。具体的には、界面層15Aは、コバルト(Co)、鉄(Fe)、及びホウ素(B)を含む合金(Co100−x−Fe100−yからなり、x≧20at%、0<y≦30at%に設定される。
記録層17の形成工程として、固定層15、界面層15A、トンネルバリア層16を形成後、記録層17の最初の磁性層CoFeB1nmを形成し、300℃、2時間の真空中アニールを行い、CoFeB(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成させて高MR比を実現している。このアニール処理後、膜厚1nm程度のPd、[Pd1nm/CoFe0.3nm]2を順次形成する。
記録層17上には、スペーサー層21として膜厚4nm程度のAu、固定層22として膜厚1nm程度のPtと膜厚0.3nm程度のCoとを7周期積層した人工格子[Co0.3nm/Pt1nm]7、保護層18として膜厚5nm程度のRuを順次形成した。素子加工の際に必要なハードマスク19には、膜厚35nm程度のRuと膜厚60nm程度のTaとを順次形成した。
このように、固定層15としてL1構造を有する強磁性合金(規則合金)を用いることで、良好な垂直磁気異方性を有する固定層15を構成することが可能となる。また、固定層22をL1構造を有する規則合金で構成するようにしてもよい。さらに、固定層15、22の磁化を一方向に固着するために、隣接して反強磁性層を設けてもよい。
(c)具体例2−3
具体例2−3のMTJ素子10は、トンネルバリア層を有するTMR構造が上側、スペーサー層を有するGMR構造が下側(基板側)に配置された構成である。図12は、具体例2−3に係るMTJ素子10の構成を示す断面図である。
具体例2−1と同様に固定層15まで形成後、スペーサー層16として膜厚4nm程度のAu、記録層17として膜厚0.5nm程度のCoFeと膜厚1nm程度のAu−Pdと膜厚1nm程度のCo40Fe4020とを順次形成した。記録層17上には、トンネルバリア層21として膜厚1nm程度のMgOを形成し、トンネルバリア層21以降の構成は具体例2−1と同様の構成を順次形成した。
固定層15、22は、具体例1−1及び1−2で述べたように、規則合金、不規則合金、人工格子、フェリ磁性体等から適宜選択することができる。なお、固定層15、22の磁化を一方向に固着するために、これらに隣接して反強磁性層を設けてもよい。
(d)具体例2−4
具体例2−4のMTJ素子10は、中間層(非磁性層)16及び21が絶縁体からなり、下側(基板側)と上側がともにTMR構造である。図13は、具体例2−4のMTJ素子10の構成を示す断面図である。具体例2−4のMTJ素子10は、非磁性層21が絶縁体であること、及び、固定層22をCoFeBとTbCoFeとの積層構成とした以外は、具体例2−2と同様である。
具体例2−2と同様に記録層17まで形成後、記録層17上には、トンネルバリア層21として膜厚1nm程度のMgO、固定層22として膜厚2nm程度のCo40Fe4020と膜厚30nm程度のTb30(Co80Fe2070との積層構成を順次形成した。ここで、Tb24(Co80Fe2076が補償組成である。
固定層22上には、保護層18として膜厚5nm程度のRu、素子加工の際に必要なハードマスク19として膜厚35nm程度のRuと膜厚60nm程度のTaとを順次形成した。また、固定層15、22の磁化を一方向に固着するために、これらに隣接して反強磁性層を設けてもよい。
具体例2−4のMTJ素子10では、トンネルバリア層16は膜厚2nm程度のMgOであり、一方、トンネルバリア層21のMgOは膜厚が1nmであり、抵抗差は大きく、磁気抵抗比はトンネルバリア層16が支配的となる。
(e)具体例2−5
図14は、具体例2−5のMTJ素子10の構成を示す断面図である。具体例2−5のMTJ素子10は、固定層22がSAF(Synthetic Anti-Ferromagnet)構造になっていること以外は具体例2−1と同様の構成であり、TMR構造が下側(基板側)、GMR構造が上側に配置される。SAF構造は、2つの磁性層が反強磁性的に交換結合した構造である。固定層22は、第1の磁性層22−1と、第2の磁性層22−3と、第1及び第2の磁性層22−1、22−3間に挟まれた非磁性層22−2とからなり、第1及び第2の磁性層22−1、22−3が反強磁性的に交換結合したSAF構造である。
この場合、第1及び第2の磁性層22−1、22−3の磁化配列が反平行であるので、第1及び第2の磁性層22−1、22−3からの漏れ磁場を相殺し、結果として固定層22の漏れ磁場を低減する効果がある。また、交換結合した磁性層は、体積が増加する効果として、熱擾乱耐性を向上させる。非磁性層22−2の材料としては、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、及びロジウム(Rh)のうち1つの元素或いは1つ以上の元素を含む合金が挙げられる。
以下に、具体例2−5のMTJ素子10の層構成について説明する。基板11から記録層17までは具体例1−1と同様の構成である。
記録層17上にスペーサー層21として膜厚4nm程度のAuを形成後、固定層22は、第1の磁性層22−1として膜厚1nm程度のPtと膜厚0.3nm程度のCoとを4周期積層した人工格子[Pt/Co]4を形成した後、反強磁性的な交換結合を実現するため、非磁性層22−2として膜厚0.9nm程度のRuを形成し、第2の磁性層22−3として膜厚0.3nm程度のCoと膜厚1nm程度のPtとを5周期積層した人工格子[Co/Pt]5を形成した。
なお、第1及び第2の磁性層22−1、22−3がRE−TM合金のフェリ磁性体からなる場合も、反強磁性結合を実現することができる。この場合、非磁性層22−2は必ずしも用いなくてもよい。その一例を、図15及び図16を用いて説明する。
RE−TM合金は、希土類金属(RE)の磁気モーメントと遷移金属(TM)の磁気モーメントとが反強磁性的に結合した状態にある。RE−TM合金を積層した場合、RE同士、TM同士が強磁性的に結合することが知られている。この場合、RE及びTMの磁気モーメントが互いに相殺するため、RE−TM合金としての磁気モーメントは、組成により調整することができる。
例えば、図15に示すように、REの磁気モーメント41がTMの磁気モーメント42より大きいRE−TM合金層22−1の場合、残った磁気モーメント43はREの磁気モーメント41と同じ方向になる。このRE−TM合金層22−1上に、REの磁気モーメント44がTMの磁気モーメント45より大きいRE−TM合金層22−3を積層すると、REの磁気モーメント41、44同士、TMの磁気モーメント42、45同士がそれぞれ同じ向きになり、2つのRE−TM合金層22−1、22−3の磁気モーメント43、46は同じ方向を向き、平行な状態となる。
これに対し、図16に示すように、REの磁気モーメント44がTMの磁気モーメント45より小さいRE−TM合金層22−3をRE−TM合金層22−1上に積層した場合、2つのRE−TM合金層22−1、22−3の磁気モーメント43、46は反平行な状態となる。
例えば、Tb−Co合金は、Tbが22at%でTbの磁気モーメントとCoの磁気モーメントとの大きさが同じになり、磁気モーメントがほぼゼロであるいわゆる補償組成となる。膜厚10nm程度のTb25Co75と膜厚10nm程度のTb20Co80とを積層した場合、これらの磁気モーメントは反平行となる。
このような形態を利用して、2つの磁性層22−1、22−3が反平行に結合した固定層22を作製することができる。例えば、固定層22を構成する第1の磁性層22−1は膜厚15nm程度のTb26(Fe71Co2974からなり、第2の磁性層22−3は膜厚20nm程度のTb22(Fe71Co2978からなる。ここで、Tb24(Fe71Co2976が補償組成である。
このような構成のMTJ素子10では、一方向に一度だけ着磁することで、図9に示した固定層15、22の磁化配列と同じ磁化配列を実現できる。すなわち、固定層22のTMの磁気モーメントはREの磁気モーメントより小さく、TMの磁気モーメントはREの磁気モーメントと反対方向を向くため、固定層22の磁化は着磁した方向と逆向きになる。
また、第1及び第2の磁性層22−1、22−3がRE−TM合金からなる場合に、第1及び第2の磁性層22−1、22−3間に非磁性層22−2を設けて反強磁性結合を実現することも可能である。その一例を、図17及び図18を用いて説明する。
図17に示す第1及び第2の磁性層22−1、22−3のTMの磁気モーメント42、45は、非磁性層22−2を介して交換結合すると考えられる。同様に、図18に示す第1及び第2の磁性層22−1、22−3のTMの磁気モーメント42、45は、非磁性層22−2を介して交換結合すると考えられる。
例えば、図17に示すように、Coを反強磁性的に結合させる金属を非磁性層22−2として用いた場合は、RE−TM合金層22−1のREの磁気モーメント41をTMの磁気モーメント42より大きくし、一方、RE−TM合金層22−3のREの磁気モーメント44をTMの磁気モーメント45より大きくする。すなわち、非磁性層22−2が反強磁性結合に寄与する場合、TMの磁気モーメント42及びREの磁気モーメント41の大小関係と、TMの磁気モーメント45及びREの磁気モーメント44の大小関係とを同じに設定すれば、TMとREとの磁気モーメントが互いに相殺され、磁気モーメント43、46が反平行となる。なお、Coを反強磁性的に結合させる非磁性層22−2の材料としては、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、及びロジウム(Rh)のうち1つの元素或いは1つ以上の元素を含む合金が挙げられる。
また、図18に示すように、Coを強磁性的に結合させる金属を非磁性層22−2として用いた場合は、RE−TM合金層22−1のREの磁気モーメント41をTMの磁気モーメント42より大きくし、RE−TM合金層22−3のREの磁気モーメント44をTMの磁気モーメント45より小さくする。すなわち、非磁性層22−2が強磁性結合に寄与する場合、TMの磁気モーメント42及びREの磁気モーメント41の大小関係と、TMの磁気モーメント45及びREの磁気モーメント44の大小関係とを逆に設定すれば、TMとREとの磁気モーメントが互いに相殺され、磁気モーメント43、46が反平行となる。なお、Coを強磁性的に結合させる非磁性層22−2の材料としては、白金(Pt)、及びパラジウム(Pd)のうち1つの以上の元素或いは1つ以上の元素を含む合金が挙げられる。
この他、REの磁気モーメントがTMの磁気モーメントよりも大きいRE−TM合金と、遷移金属を主成分とする金属或いは合金とを積層して固定層22を構成してもよい。
以上詳述したように第1の実施形態では、記録層17を磁性層と非磁性層とが交互に積層された人工格子で形成している。そして、記録層17を構成する磁性層をコバルト(Co)及び鉄(Fe)を含む合金で形成し、記録層17を構成する非磁性層の少なくとも1層をパラジウム(Pd)及び金(Au)を含む合金で構成している。また、記録層17を構成する磁性層のうちトンネルバリア層16に接する磁性層17A−1をコバルト(Co)、鉄(Fe)及びホウ素(B)を含む合金で構成し、トンネルバリア層16に接する磁性層の膜厚をトンネルバリア層16に接していない磁性層の膜厚より大きく設定している。これにより、垂直磁気異方性の確保、ダンピング定数の低減(すなわち、書き込み電流の低減)、高磁気抵抗比を実現できる記録層17を構成することが可能となる。
また、MgOに代表されるNaCl構造を有する絶縁体をトンネルバリア層16として使用し、トンネルバリア層16と固定層15との間にコバルト(Co)、鉄(Fe)及びホウ素(B)を含む合金で構成された界面層15Aを配置している。これにより、CoFeB(100)/MgO(100)/CoFeB(100)の結晶方位の関係を形成することができるため、高い磁気抵抗比を実現することが可能となる。
また、記録層17を構成する磁性層としては、鉄(Fe)の濃度を20at%以上含んだCo−Fe合金を用いている。これにより、記録層17の垂直磁気異方性を維持しつつ、ダンピング定数を低減することが可能となる。
また、固定層15にL1構造を有する規則合金を用いることで、良好な垂直磁気異方性を有する固定層15を構成することが可能となる。
また、記録層として上記人工格子を用いた場合、記録層と固定層との間に設けられるスペーサー層には、金(Au)を用いるようにしている。これにより、低電流密度のスピン注入反転が可能なGMR構造を実現することができる。
[第2の実施形態]
第2の実施形態は、第1の実施形態で示したMTJ素子10を用いてMRAMを構成した場合の例について示している。
図19は、本発明の第2の実施形態に係るMRAMの構成を示す回路図である。MRAMは、マトリクス状に配列された複数のメモリセルMCを有するメモリセルアレイ50を備えている。メモリセルアレイ50には、それぞれが列(カラム)方向に延在するように、複数のビット線対BL,/BLが配設されている。また、メモリセルアレイ50には、それぞれが行(ロウ)方向に延在するように、複数のワード線WLが配設されている。
ビット線BLとワード線WLとの交差部分には、メモリセルMCが配置されている。各メモリセルMCは、MTJ素子10、及びNチャネルMOSトランジスタからなる選択トランジスタ51を備えている。MTJ素子10の一端は、ビット線BLに接続されている。MTJ素子10の他端は、選択トランジスタ51のドレイン端子に接続されている。選択トランジスタ51のゲート端子は、ワード線WLに接続されている。選択トランジスタ51のソース端子は、ビット線/BLに接続されている。
ワード線WLには、ロウデコーダ52が接続されている。ビット線対BL,/BLには、書き込み回路54及び読み出し回路55が接続されている。書き込み回路54及び読み出し回路55には、カラムデコーダ53が接続されている。各メモリセルMCは、ロウデコーダ52及びカラムデコーダ53により選択される。
メモリセルMCへのデータの書き込みは、以下のように行われる。先ず、データ書き込みを行なうメモリセルMCを選択するために、このメモリセルMCに接続されたワード線WLが活性化される。これにより、選択トランジスタ51がターンオンする。
ここで、MTJ素子10には、書き込みデータに応じて、双方向の書き込み電流Iwが供給される。具体的には、MTJ素子10に左から右へ書き込み電流Iwを供給する場合、書き込み回路54は、ビット線BLに正の電圧を印加し、ビット線/BLに接地電圧を印加する。また、MTJ素子10に右から左へ書き込み電流Iwを供給する場合、書き込み回路54は、ビット線/BLに正の電圧を印加し、ビット線BLに接地電圧を印加する。このようにして、メモリセルMCにデータ“0”、或いはデータ“1”を書き込むことができる。
次に、メモリセルMCからのデータ読み出しは、以下のように行われる。まず、選択されたメモリセルMCの選択トランジスタ51がターンオンする。読み出し回路55は、MTJ素子10に、例えば右から左へ流れる読み出し電流Irを供給する。そして、読み出し回路55は、この読み出し電流Irに基づいて、MTJ素子10の抵抗値を検出する。このようにして、MTJ素子10に記憶されたデータを読み出すことができる。
次に、MRAMの構造について説明する。図20は、メモリセルMCを中心に示したMRAMの構成を示す断面図である。
P型半導体基板61の表面領域には、素子分離絶縁層が設けられ、この素子分離絶縁層が設けられていない半導体基板61の表面領域が素子を形成する素子領域(active area)となる。素子分離絶縁層は、例えばSTI(Shallow Trench Isolation)により構成される。STIとしては、例えば酸化シリコンが用いられる。
半導体基板61の素子領域には、離間したソース領域S及びドレイン領域Dが設けられている。このソース領域S及びドレイン領域Dはそれぞれ、半導体基板61内に高濃度のN型不純物を導入して形成されたN型拡散領域から構成される。ソース領域S及びドレイン領域D間で半導体基板61上には、ゲート絶縁膜51Aを介して、ゲート電極51Bが設けられている。ゲート電極51Bは、ワード線WLとして機能する。このようにして、半導体基板61には、選択トランジスタ51が設けられている。
ソース領域S上には、コンタクト62を介して配線層63が設けられている。配線層63は、ビット線/BLとして機能する。
ドレイン領域D上には、コンタクト64を介して引き出し線65が設けられている。引き出し線65上には、下部電極13及び上部電極19に挟まれたMTJ素子10が設けられている。上部電極19上には、配線層66が設けられている。配線層66は、ビット線BLとして機能する。また、半導体基板61と配線層66との間は、例えば酸化シリコンからなる層間絶縁層67で満たされている。
以上詳述したように、第1の実施形態で示したMTJ素子10を用いてMRAMを構成することができる。なお、MTJ素子10は、スピン注入型の磁気メモリの他、磁壁移動型の磁気メモリにも使用することが可能である。
また、第2の実施形態で示したMRAMは、様々な装置に適用することが可能である。MRAMのいくつかの適用例について以下に説明する。
(適用例1)
図21は、デジタル加入者線(DSL)用モデムのDSLデータパス部を抽出して示している。このモデムは、プログラマブルデジタルシグナルプロセッサ(DSP:Digital Signal Processor)100、アナログ−デジタル(A/D)コンバータ110、デジタル−アナログ(D/A)コンバータ120、送信ドライバ130、及び受信機増幅器140等を含んで構成されている。
図21では、バンドパスフィルタを省略しており、その代わりに回線コードプログラム(DSPで実行される、コード化された加入者回線情報、伝送条件等(回線コード:QAM、CAP、RSK、FM、AM、PAM、DWMT等)に応じてモデムを選択、動作させるためのプログラム)を保持するための種々のタイプのオプションのメモリとして、本実施形態のMRAM170とEEPROM180とを示している。
なお、本適用例では、回線コードプログラムを保持するためのメモリとしてMRAM170とEEPROM180との2種類のメモリを用いているが、EEPROM180をMRAMに置き換えてもよい。すなわち、2種類のメモリを用いず、MRAMのみを用いるように構成してもよい。
(適用例2)
図22は、別の適用例として、携帯電話端末300を示している。通信機能を実現する通信部200は、送受信アンテナ201、アンテナ共用器202、受信部203、ベースバンド処理部204、音声コーデックとし用いられるDSP205、スピーカ(受話器)206、マイクロホン(送話器)207、送信部208、及び周波数シンセサイザ209等を備えている。
また、この携帯電話端末300には、当該携帯電話端末の各部を制御する制御部220が設けられている。制御部220は、CPU221、ROM222、本実施形態のMRAM223、及びフラッシュメモリ224がバス225を介して接続されて形成されたマイクロコンピュータである。上記ROM222には、CPU221において実行されるプログラムや表示用のフォント等の必要となるデータが予め記憶されている。
MRAM223は、主に作業領域として用いられるものであり、CPU221がプログラムの実行中において計算途中のデータ等を必要に応じて記憶したり、制御部220と各部との間でやり取りするデータを一時記憶したりする場合等に用いられる。また、フラッシュメモリ224は、携帯電話端末300の電源がオフされても、例えば直前の設定条件等を記憶しておき、次の電源オン時に同じ設定にするような使用方法をする場合に、それらの設定パラメータを記憶しておくものである。これによって、携帯電話端末300の電源がオフにされても、記憶されている設定パラメータを消失してしまうことがない。
さらに、この携帯電話端末300には、オーディオ再生処理部211、外部出力端子212、LCDコントローラ213、表示用のLCD(液晶ディスプレイ)214、及び呼び出し音を発生するリンガ215等が設けられている。上記オーディオ再生処理部211は、携帯電話端末300に入力されたオーディオ情報(或いは、後述する外部メモリ240に記憶されたオーディオ情報)を再生する。再生されたオーディオ情報は、外部出力端子212を介してヘッドフォンや携帯型スピーカ等に伝えることにより、外部に取り出すことが可能である。このように、オーディオ再生処理部211を設けることにより、オーディオ情報の再生が可能となる。上記LCDコントローラ213は、例えば上記CPU221からの表示情報をバス225を介して受け取り、LCD214を制御するためのLCD制御情報に変換し、LCD214を駆動して表示を行わせる。
携帯電話端末300には、インターフェース回路(I/F)231,233,235、外部メモリ240、外部メモリスロット232、キー操作部234、及び外部入出力端子236等が設けられている。上記外部メモリスロット232にはメモリカード等の外部メモリ240が挿入される。この外部メモリスロット232は、インターフェース回路(I/F)231を介してバス225に接続される。このように、携帯電話端末300にスロット232を設けることにより、帯電話端末300の内部の情報を外部メモリ240に書き込んだり、或いは外部メモリ240に記憶された情報(例えばオーディオ情報)を携帯電話端末300に入力したりすることが可能となる。
上記キー操作部234は、インターフェース回路(I/F)233を介してバス225に接続される。キー操作部234から入力されたキー入力情報は、例えばCPU221に伝えられる。上記外部入出力端子236は、インターフェース回路(I/F)233を介してバス225に接続され、携帯電話端末300に外部から種々の情報を入力したり、或いは携帯電話端末300から外部へ情報を出力したりする際の端子として機能する。
なお、本適用例では、ROM222、MRAM223、及びフラッシュメモリ224を用いているが、フラッシュメモリ224をMRAMに置き換えてもよいし、さらにROM222もMRAMに置き換えることも可能である。
(適用例3)
図23乃至図27は、MRAMをスマートメディア等のメディアコンテンツを収納するカード(MRAMカード)に適用した例をそれぞれ示す。
図23に示すように、MRAMカード本体400には、MRAMチップ401が内蔵されている。このカード本体400には、MRAMチップ401に対応する位置に開口部402が形成され、MRAMチップ401が露出されている。この開口部402にはシャッター403が設けられており、当該MRAMカードの携帯時にMRAMチップ401がシャッター403で保護されるようになっている。このシャッター403は、外部磁場を遮蔽する効果のある材料、例えばセラミックからなっている。データを転写する場合には、シャッター403を開放してMRAMチップ401を露出させて行なう。外部端子404は、MRAMカードに記憶されたコンテンツデータを外部に取り出すためのものである。
図24及び図25は、上記MRAMカードにデータを転写するための、カード挿入型の転写装置500の上面図及び断面図を示している。
データ転写装置500は、収納部500aを有している。この収納部500aには、第1のMRAMカード550が収納されている。収納部500aには、第1のMRAMカード550に電気的に接続された外部端子530が設けられており、この外部端子530を用いて第1のMRAMカード550のデータが書き換えられる。
エンドユーザの使用する第2MRAMカード450を、矢印で示すように転写装置500の挿入部510より挿入し、ストッパ520で止まるまで押し込む。このストッパ520は、第1MRAM550と第2MRAMカード450を位置合わせするための部材としても働く。第2MRAMカード450が所定位置に配置されると、第1MRAMデータ書き換え制御部から外部端子530に制御信号が供給され、第1MRAM550に記憶されたデータが第2MRAMカード450に転写される。
図26には、はめ込み型の転写装置を示す。この転写装置は、矢印で示すように、ストッパ520を目標に、第1MRAM550上に第2MRAMカード450をはめ込むように載置するタイプである。転写方法についてはカード挿入型と同一であるので、説明を省略する。
図27には、スライド型の転写装置を示す。この転写装置は、CD−ROMドライブやDVDドライブと同様に、転写装置500に受け皿スライド560が設けられており、この受け皿スライド560が矢印で示すように移動する。受け皿スライド560が破線の位置に移動したときに第2MRAMカード450を受け皿スライド560に載置し、第2MRAMカード450を転写装置500の内部へ搬送する。ストッパ520に第2MRAMカード450の先端部が当接するように搬送される点、及び転写方法についてはカード挿入型と同一であるので、説明を省略する。
本発明は、上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化できる。また、実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素を削除してもよいし、異なる実施形態の構成要素を適宜組み合わせてもよい。
ダンピング定数とCo−Fe合金の組成との関係を示す図。 ダンピング定数とPd−Au合金の組成との関係を示す図。 磁気異方性エネルギー密度とPd−Au合金の組成との関係を示す図。 第1の実施形態に係るGMR素子の構成を示す断面図。 図4に示したGMR素子のMR−H曲線を示す図。 第1の実施形態に係るMTJ構造の断面図。 第1の実施形態に係るシングルピン構造のMTJ素子10の概略図。 具体例1−1に係るMTJ素子10の構成を示す断面図。 第1の実施形態に係るデュアルピン構造のMTJ素子10の概略図。 具体例2−1に係るMTJ素子10の構成を示す断面図。 具体例2−2に係るMTJ素子10の構成を示す断面図。 具体例2−3に係るMTJ素子10の構成を示す断面図。 具体例2−4のMTJ素子10の構成を示す断面図。 具体例2−5のMTJ素子10の構成を示す断面図。 固定層22の他の構成例を説明する図。 固定層22の他の構成例を説明する図。 固定層22の他の構成例を説明する図。 固定層22の他の構成例を説明する図。 本発明の第2の実施形態に係るMRAMの構成を示す回路図。 メモリセルMCを中心に示したMRAMの構成を示す断面図。 MRAMの適用例1に係るデジタル加入者線(DSL)用モデムのDSLデータパス部を示すブロック図。 MRAMの適用例2に係る携帯電話端末300を示すブロック図。 MRAMの適用例3に係るMRAMカード400を示す上面図。 MRAMカードにデータを転写するための転写装置500を示す平面図。 MRAMカードにデータを転写するための転写装置500を示す断面図。 MRAMカードにデータを転写するための、はめ込み型の転写装置500を示す断面図。 MRAMカードにデータを転写するための、スライド型の転写装置500を示す断面図。
10…MTJ素子、11…基板、12…低抵抗層、13…密着層(下部電極)、14…下地層、15…固定層、15A…界面層、16…トンネルバリア層、17…記録層、17A…磁性層、17B…非磁性層、18…保護層、19…ハードマスク(上部電極)、21…スペーサー層、22…固定層、22−1,22−3…磁性層、22−2…非磁性層、50…メモリセルアレイ、51…選択トランジスタ、51A…ゲート絶縁膜、51B…ゲート電極、52…ロウデコーダ、53…カラムデコーダ、54…書き込み回路、55…読み出し回路、61…半導体基板、62,64…コンタクト、63,66…配線層、65…引き出し線、67…層間絶縁層、MC…メモリセル、BL…ビット線、WL…ワード線、S…ソース領域、D…ドレイン領域、100…DSP、110…A/Dコンバータ、120…D/Aコンバータ、130…送信ドライバ、140…受信機増幅器、170…MRAM、180…EEPROM、200…通信部、201…送受信アンテナ、202…アンテナ共用器、203…受信部、204…ベースバンド処理部、205…DSP、206…スピーカ、207…マイクロホン、208…送信部、209…周波数シンセサイザ、211…オーディオ再生処理部、212…外部出力端子、213…LCDコントローラ、214…LCD、215…リンガ、220…制御部、221…CPU、222…ROM、223…MRAM、224…フラッシュメモリ、225…バス、231,233,235…インターフェース回路、232…外部メモリスロット、232…スロット、234…キー操作部、236…外部入出力端子、240…外部メモリ、300…携帯電話端末、400…MRAMカード本体、401…MRAMチップ、402…開口部、403…シャッター、404…外部端子、450…MRAMカード、500…転写装置、510…挿入部、520…ストッパ、530…外部端子、550…MRAM、560…受け皿スライド。

Claims (20)

  1. 膜面に垂直方向の磁気異方性を有し、かつ磁化方向が固定された第1の固定層と、
    磁性層と非磁性層とが交互に積層された積層構造からなり、かつ膜面に垂直方向の磁気異方性を有し、かつ磁化方向が変化可能である記録層と、
    前記第1の固定層と前記記録層との間に設けられ、かつ非磁性材料からなる第1の中間層と
    を具備し、
    前記記録層を構成する磁性層のうち前記第1の中間層と接する第1の磁性層は、コバルト(Co)及び鉄(Fe)を含む合金からなり、かつその膜厚が前記第1の中間層と接していない磁性層の膜厚より大きいことを特徴とする磁気抵抗素子。
  2. 前記記録層を構成する磁性層のうち少なくとも1層は、コバルト(Co)及び鉄(Fe)を含む合金Co100−x−Feからなり、x≧20at%であることを特徴とする請求項1に記載の磁気抵抗素子。
  3. 前記第1の磁性層は、コバルト(Co)、鉄(Fe)、及びホウ素(B)を含む合金(Co100−x−Fe100−yからなり、x≧20at%、0<y≦30at%であることを特徴とする請求項1又は2に記載の磁気抵抗素子。
  4. 前記第1の磁性層は、コバルト(Co)を含み、その組成がCoXYである合金からなり、Xはバナジウム(V)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、ニッケル(Ni)、及び銅(Cu)のうち1つ以上の元素であり、Yはアルミニウム(Al)、ガリウム(Ga)、インジウム(In)、シリコン(Si)、ゲルマニウム(Ge)、すず(Sn)、及びアンチモン(Sb)のうち1つ以上の元素であることを特徴とする請求項1又は2に記載の磁気抵抗素子。
  5. 前記記録層を構成する非磁性層のうち少なくとも1層は、パラジウム(Pd)及び金(Au)を含む合金からなることを特徴とする請求項1乃至4のいずれかに記載の磁気抵抗素子。
  6. 前記記録層を構成する非磁性層のうち前記第1の中間層から最も離れた非磁性層は、金(Au)からなることを特徴とする請求項1乃至5のいずれかに記載の磁気抵抗素子。
  7. 前記第1の中間層は、NaCl構造を有し、かつ(100)面に配向することを特徴とする請求項1乃至6のいずれかに記載の磁気抵抗素子。
  8. 前記第1の中間層は、酸化マグネシウムからなることを特徴とする請求項1乃至7のいずれかに記載の磁気抵抗素子。
  9. 前記第1の磁性層は、立方晶構造或いは正方晶構造を有し、かつ(100)面に配向することを特徴とする請求項1乃至8のいずれかに記載の磁気抵抗素子。
  10. 前記第1の固定層は、L1構造を有する強磁性合金を含むことを特徴とする請求項1乃至9のいずれかに記載の磁気抵抗素子。
  11. 前記第1の固定層は、鉄(Fe)、コバルト(Co)、及びニッケル(Ni)のうち1つ以上の元素と、パラジウム(Pd)、及び白金(Pt)のうち1つ以上の元素とを含むことを特徴とする請求項1乃至10のいずれかに記載の磁気抵抗素子。
  12. 前記第1の固定層と前記第1の中間層との間に設けられた界面層をさらに具備し、
    前記界面層は、コバルト(Co)、鉄(Fe)、及びホウ素(B)を含む合金(Co100−x−Fe100−yからなり、x≧20at%、0<y≦30at%であることを特徴とする請求項1乃至11のいずれかに記載の磁気抵抗素子。
  13. 前記界面層は、立方晶構造或いは正方晶構造を有し、かつ(100)面に配向することを特徴とする請求項12に記載の磁気抵抗素子。
  14. 膜面に垂直方向の磁気異方性を有し、かつ磁化方向が固定された第2の固定層と、
    前記第2の固定層と前記記録層との間に設けられ、かつ非磁性材料からなる第2の中間層とをさらに具備することを特徴とする請求項1乃至11のいずれかに記載の磁気抵抗素子。
  15. 前記第2の中間層は、金(Au)からなることを特徴とする請求項14に記載の磁気抵抗素子。
  16. 前記第1の固定層及び前記第2の固定層のうち少なくとも1層は、第2の磁性層と、第3の磁性層と、前記第2の磁性層と前記第3の磁性層との間に設けられた第1の非磁性層とを含み、
    前記第2の磁性層と前記第3の磁性層とが互いに反強磁性的に結合していることを特徴とする請求項14又は15に記載の磁気抵抗素子。
  17. 前記第1の非磁性層は、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、及びロジウム(Rh)のうち1つの元素からなる金属、或いはこれらのうち少なくとも1つ以上の元素を含む合金からなることを特徴とする請求項16に記載の磁気抵抗素子。
  18. 請求項1乃至17のいずれか1項に記載の磁気抵抗素子と、前記磁気抵抗素子を挟むように設けられ、かつ前記磁気抵抗素子に対して通電を行う第1及び第2の電極とを含むメモリセルを具備することを特徴とする磁気メモリ。
  19. 前記第1の電極に電気的に接続された第1の配線と、
    前記第2の電極に電気的に接続された第2の配線と、
    前記第1の配線及び前記第2の配線に電気的に接続され、かつ前記磁気抵抗素子に双方向に電流を供給する書き込み回路とをさらに具備することを特徴とする請求項18に記載の磁気メモリ。
  20. 前記メモリセルは、前記第2の電極と前記書き込み回路との間に電気的に接続された選択トランジスタを含むことを特徴とする請求項19に記載の磁気メモリ。
JP2009240559A 2009-10-19 2009-10-19 磁気抵抗素子及び磁気メモリ Pending JP2010016408A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009240559A JP2010016408A (ja) 2009-10-19 2009-10-19 磁気抵抗素子及び磁気メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009240559A JP2010016408A (ja) 2009-10-19 2009-10-19 磁気抵抗素子及び磁気メモリ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007250287A Division JP2009081315A (ja) 2007-09-26 2007-09-26 磁気抵抗素子及び磁気メモリ

Publications (1)

Publication Number Publication Date
JP2010016408A true JP2010016408A (ja) 2010-01-21

Family

ID=41702135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009240559A Pending JP2010016408A (ja) 2009-10-19 2009-10-19 磁気抵抗素子及び磁気メモリ

Country Status (1)

Country Link
JP (1) JP2010016408A (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204344A (ja) * 2010-02-26 2011-10-13 Seagate Technology Llc 磁場検出装置およびその使用方法
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP2012060062A (ja) * 2010-09-13 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012064611A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2012064625A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP2012080058A (ja) * 2010-09-06 2012-04-19 Sony Corp 記憶素子、メモリ装置
WO2013005461A1 (en) * 2011-07-04 2013-01-10 Kabushiki Kaisha Toshiba Magnetoresistive element, magnetic memory, and method of manufacturing magnetoresistive element
JP2014049766A (ja) * 2012-08-30 2014-03-17 Samsung Electronics Co Ltd 磁気メモリ素子、磁性素子及び磁性素子の製造方法
JP2014120707A (ja) * 2012-12-19 2014-06-30 Samsung Electronics Co Ltd 改良型特性を有する磁気接合を提供する方法およびシステム
US8772887B2 (en) 2011-05-19 2014-07-08 Samsung Electronics Co., Ltd. Magnetic device
JP2014517516A (ja) * 2011-05-12 2014-07-17 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション 磁気共鳴歳差現象と2重スピンフィルター効果とを利用するスピン伝達トルク磁気メモリ素子
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
US8953369B2 (en) 2011-07-04 2015-02-10 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory using the same
WO2015033678A1 (en) * 2013-09-09 2015-03-12 Koji Ueda Magnetoresistive element and magnetic random access memory
US9231192B2 (en) 2011-02-28 2016-01-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
EP3050060A4 (en) * 2013-09-27 2017-04-26 Intel Corporation Perpendicular spin transfer torque memory (sttm) device with coupled free magnetic layers
KR101849599B1 (ko) 2011-03-18 2018-04-18 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치 및 그 제조 방법
CN110491990A (zh) * 2019-08-13 2019-11-22 上海新微技术研发中心有限公司 磁存储器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111302A (ja) * 1990-08-31 1992-04-13 Toshiba Corp 人工格子膜
JPH056820A (ja) * 1990-12-28 1993-01-14 Sony Corp 光磁気記録媒体
JP2007059879A (ja) * 2005-07-28 2007-03-08 Hitachi Ltd 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04111302A (ja) * 1990-08-31 1992-04-13 Toshiba Corp 人工格子膜
JPH056820A (ja) * 1990-12-28 1993-01-14 Sony Corp 光磁気記録媒体
JP2007059879A (ja) * 2005-07-28 2007-03-08 Hitachi Ltd 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
JP2007142364A (ja) * 2005-10-19 2007-06-07 Toshiba Corp 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011204344A (ja) * 2010-02-26 2011-10-13 Seagate Technology Llc 磁場検出装置およびその使用方法
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
US10128435B2 (en) 2010-09-06 2018-11-13 Sony Corporation Memory element and memory device
US9293693B2 (en) 2010-09-06 2016-03-22 Sony Corporation Memory element and memory device
JP2012080058A (ja) * 2010-09-06 2012-04-19 Sony Corp 記憶素子、メモリ装置
US10937955B2 (en) 2010-09-06 2021-03-02 Sony Corporation Memory element and memory device
US10665775B2 (en) 2010-09-06 2020-05-26 Sony Corporation Memory element and memory device
JP2012060062A (ja) * 2010-09-13 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012064611A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US9515254B2 (en) 2010-09-14 2016-12-06 Sony Corporation Storage element, memory and electronic apparatus
JP2012064625A (ja) * 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
US9324940B2 (en) 2010-09-14 2016-04-26 Sony Corporation Storage element, memory and electronic apparatus
US9224942B2 (en) 2010-09-14 2015-12-29 Sony Corporation Memory element and memory device
US9231192B2 (en) 2011-02-28 2016-01-05 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
KR101849599B1 (ko) 2011-03-18 2018-04-18 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치 및 그 제조 방법
US9478729B2 (en) 2011-05-12 2016-10-25 Samsung Electronics Co., Ltd. Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
JP2014517516A (ja) * 2011-05-12 2014-07-17 コリア・ユニバーシティ・リサーチ・アンド・ビジネス・ファウンデーション 磁気共鳴歳差現象と2重スピンフィルター効果とを利用するスピン伝達トルク磁気メモリ素子
US8772887B2 (en) 2011-05-19 2014-07-08 Samsung Electronics Co., Ltd. Magnetic device
US9312477B2 (en) 2011-07-04 2016-04-12 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
US20140119109A1 (en) * 2011-07-04 2014-05-01 Kabushiki Kaisha Toshiba Magnetoresistive element, magnetic memory, and method of manufacturing magnetoresistive element
WO2013005461A1 (en) * 2011-07-04 2013-01-10 Kabushiki Kaisha Toshiba Magnetoresistive element, magnetic memory, and method of manufacturing magnetoresistive element
US9312475B2 (en) * 2011-07-04 2016-04-12 Kabushiki Kaisha Toshiba Magnetoresistive element, magnetic memory, and method of manufacturing magnetoresistive element
JP2013016645A (ja) * 2011-07-04 2013-01-24 Toshiba Corp 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
US9373776B2 (en) 2011-07-04 2016-06-21 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory using the same
US8953369B2 (en) 2011-07-04 2015-02-10 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory using the same
US8946837B2 (en) 2011-07-04 2015-02-03 Kabushiki Kaisha Toshiba Semiconductor storage device with magnetoresistive element
JP2014049766A (ja) * 2012-08-30 2014-03-17 Samsung Electronics Co Ltd 磁気メモリ素子、磁性素子及び磁性素子の製造方法
JP2014120707A (ja) * 2012-12-19 2014-06-30 Samsung Electronics Co Ltd 改良型特性を有する磁気接合を提供する方法およびシステム
US9741928B2 (en) 2013-09-09 2017-08-22 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic random access memory
US9293695B2 (en) 2013-09-09 2016-03-22 Koji Ueda Magnetoresistive element and magnetic random access memory
WO2015033678A1 (en) * 2013-09-09 2015-03-12 Koji Ueda Magnetoresistive element and magnetic random access memory
EP3050060A4 (en) * 2013-09-27 2017-04-26 Intel Corporation Perpendicular spin transfer torque memory (sttm) device with coupled free magnetic layers
CN110491990A (zh) * 2019-08-13 2019-11-22 上海新微技术研发中心有限公司 磁存储器件

Similar Documents

Publication Publication Date Title
KR101052419B1 (ko) 자기 저항 소자 및 자기 메모리
JP4649457B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5479487B2 (ja) 磁気抵抗素子及び磁気メモリ
JP2010016408A (ja) 磁気抵抗素子及び磁気メモリ
JP4444241B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
JP5072120B2 (ja) 磁気抵抗素子及び磁気メモリ
US8705269B2 (en) Magnetoresistive element and magnetic memory
US9153770B2 (en) Magnetoresistive element and magnetic memory
JP4599425B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5017347B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
JP5722140B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5728311B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5558425B2 (ja) 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
JP4940176B2 (ja) 磁気抵抗素子および磁気メモリ
JP2013016542A (ja) 磁気抵抗素子及び磁気メモリ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091019

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120807