JP2010016031A

JP2010016031A - 半導体記憶装置の製造方法

Info

Publication number: JP2010016031A
Application number: JP2008172131A
Authority: JP
Inventors: Tatsuya Fukumura; 達也福村
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2008-07-01
Filing date: 2008-07-01
Publication date: 2010-01-21

Abstract

【課題】エッチングにより離脱する窒化膜またはＣａｐ層の材質を、確実に検出可能な半導体記憶装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体記憶装置は、（ａ）下地層１，２，３，４上にＴＭＲ膜５、キャップ層６を順に積層する工程と、（ｂ）ＴＭＲ膜５、キャップ層６をパターニングして、それらの正規積層構造パターン１３およびダミー積層構造パターン１６を形成する工程とを備える。そして、（ｃ）正規およびダミー積層構造パターン１３，１６を覆う窒化膜７を形成する工程と、窒化膜７上に酸化膜８を形成する工程と、（ｅ）酸化膜８および窒化膜７をエッチングして、キャップ層６の上部を露出させる工程とを備える。工程（ｅ）は、エッチングを行いながら、当該エッチングにより離脱した窒化膜７またはキャップ層６の材質を検出する。
【選択図】図１

Description

本発明は、半導体記憶装置の製造方法に関する発明であり、特に、ＴＭＲ（Tunneling Magnetro-Resistance）膜を備える半導体記憶装置の製造方法に関する発明である。

近年、ＭＲＡＭ（Magnetoresistive Random Access Memory）の開発が行われている。このＭＲＡＭは、ＴＭＲ膜を備える半導体装置であり、特許文献１には、ＴＭＲ膜上に半導体層を積層した積層構造が示されている。このＭＲＡＭの製造方法では、まず、下地層上に、ＴＭＲ膜、Ｃａｐ層、窒化膜、酸化膜を積層する。その後、Ｃａｐ層と、その上に後工程で形成される上層金属層とのコンタクトをとるために、酸化膜、窒化膜の順にエッチングし、Ｃａｐ層の上部を露出させる。従来、そのエッチング工程では、エッチングレートをもとに予めエッチングを存続する時間を算出し、酸化膜エッチングを開始した時点から、当該算出した時間が経過したときにエッチングを終了させていた。

しかしながら、エッチャーのエッチング能力は経時変化し、また、ロット間、ウェハ間で、積層した酸化膜の膜厚はばらつく。そのため、酸化膜エッチングの開始から時間固定でエッチングを終了させる方法では、エッチング終了後の窒化膜の膜厚にばらつきが生じていた。その結果、Ｃａｐ層の上に窒化膜が残った場合には、Ｃａｐ層と上層金属層とのコンタクトを取ることができず、逆に、ＴＭＲ膜側面の窒化膜がエッチングされた場合には、上層金属層とＴＭＲ膜とが接触してショートするという問題があった。そこで、窒化膜の膜厚を所望の膜厚にする方法として、酸化膜エッチングの開始から時間固定でエッチングを終了するのではなく、酸化膜の後にエッチングされる窒化膜またはＣａｐ層の材質を検出してから、エッチングを終了する方法が考えられる。

特開２００６−８６３２２号公報

しかしながら、チップ内に形成される窒化膜、Ｃａｐ層の占有率が低い場合には、エッチングにより離脱する窒化膜またはＣａｐ層の材質の量が少ないため、それらを確実に検出することができないという問題があった。

本発明は、上記のような問題点を解決するためになされたものであり、エッチングにより離脱する窒化膜またはＣａｐ層の材質を、確実に検出可能な半導体記憶装置の製造方法を提供することを目的とする。

実施の形態に係る半導体記憶装置の製造方法は、（ａ）下地層上にＴＭＲ膜、金属層を順に積層する工程と、（ｂ）前記ＴＭＲ膜、金属層をパターニングして、それらの正規積層構造パターンおよびダミー積層構造パターンを形成する工程とを備える。そして、（ｃ）前記正規およびダミー積層構造パターンを覆う第１の絶縁膜を形成する工程と、（ｄ）前記第１の絶縁膜上に第１の絶縁膜と異なる第２の絶縁膜を形成する工程とを備える。そして、（ｅ）前記第２の絶縁膜および前記第１の絶縁膜をエッチングして、前記金属層の上部を露出させる工程とを備え、前記工程（ｅ）は、前記エッチングを行うとともに、前記エッチングにより離脱した前記第１の絶縁膜または前記金属層の材質を検出する。

本発明の半導体記憶装置の製造方法によれば、正規積層構造パターンに加えて、ダミー積層構造パターンを形成することにより、チップ内における第１の絶縁膜、および、金属層の占有率を高くすることができる。これにより、エッチングにより離脱する第１の絶縁膜または金属層の材質の量が多くなるため、確実にそれらを検出することができる。

＜実施の形態１＞
本実施の形態に係る半導体記憶装置の製造方法は、ＭＲＡＭの製造方法であるものとして説明する。まず、本実施の形態に係るＭＲＡＭの製造方法について説明する前に、前提となる製造方法について説明する。図１０は、前提となる製造方法により形成されるＭＲＡＭを示す断面図である。このＭＲＡＭは、チップ内の正規領域１１に形成されており、下層酸化膜１と、下層銅配線２と、ビア３と、ボトム層４と、ＴＭＲ膜５およびキャップ層６からなる正規積層構造パターン１３と、窒化膜７と、上層酸化膜８と、上層銅配線９とを備える。

下層酸化膜１、上層酸化膜８には、例えば、ＳｉＯ₂が該当し、窒化膜７には、例えば、ＳｉＮが該当する。ビア３、ボトム層４、キャップ層６は、金属からなる。このうち、ボトム層４、キャップ層６の材質には、例えば、Ｔａ（タンタル）が用いられる。ＴＭＲ膜５の材質には、例えば、Ｃｏ、Ｎｉ、Ｆｅが用いられる。このＴＭＲ膜５に外部磁場が印加されると、ＴＭＲ膜５の抵抗値は変化するが、外部磁場が印加されるまでは、その抵抗値は保持される。このＴＭＲ膜５の抵抗値を、下層銅配線２、ビア３、ボトム層４、キャップ層６、上層銅配線９を介して読み出すことにより、ＭＲＡＭは、メモリとして動作する。

一方、ダミー領域１２は、チップ内の正規領域１１以外の領域に形成される領域である。本実施の形態では、ダミー領域１２には、下層酸化膜１、下層銅配線２、上層酸化膜８、ダミー上層銅配線１０が形成される。前提となる製造方法では、このダミー上層銅配線１０により、上層銅配線９上部のＣＭＰ（Chemical Mechanical Polishing）処理後に生じていた上層銅配線９の膜厚不均一性を緩和している。

次に、このＭＲＡＭの製造方法について、図１１〜図１６を用いて説明する。まず、図１１に示すように、下層酸化膜１、下層銅配線２、ビア３、ボトム層４からなる下地層上に、ＴＭＲ膜５、キャップ層６を順に積層する。それから、図１２に示すように、正規領域１１では、ＴＭＲ膜５、キャップ層６をパターニングして、正規積層構造パターン１３を形成する。ダミー領域１２では、ＴＭＲ膜５、キャップ層６を除去する。それから、図１３に示すように、正規領域１１において正規積層構造パターン１３を覆う窒化膜７を形成する。ダミー領域１２では、窒化膜７をボトム層４上に形成する。この窒化膜７により、ＴＭＲ膜５側面は保護される。

次に、図１４に示すように、正規領域１１において、窒化膜７、ボトム層４をパターニングし、ボトム層４からなる配線を形成する。ダミー領域１２では、窒化膜７、ボトム層４を除去する。それから、図１５に示すように、正規領域１１の窒化膜７上と、ダミー領域１２の下層酸化膜１上とに、上層酸化膜８を形成する。その後、上層酸化膜８上部をＣＭＰ処理する。それから、図１６に示すように、正規領域１１の上層酸化膜８および窒化膜７をエッチングしてトレンチ１４を形成し、キャップ層６の上部を露出させる。ダミー領域１２では、上層酸化膜８をエッチングしてトレンチ１５を形成する。このエッチングには、例えば、ドライエッチングを用いる。このエッチング工程では、エッチングを行いながら、当該エッチングにより離脱した窒化膜７、または、キャップ層６の材質を検出をする。そして、それら材質を検出した場合には、所定時間経過後にエッチングを終了する。

その後、トレンチ１４に上層銅配線９を、トレンチ１５にダミー上層銅配線１０を、例えば、スパッタ、メッキにより形成する。そして、上層銅配線９上部、および、ダミー上層銅配線１０上部をＣＭＰ処理して、図１０に係るＭＲＡＭが形成される。

以上の工程のうち、図１６に係るエッチング工程では、上述したように、エッチングを行いながらエッチングにより離脱した窒化膜７、または、キャップ層６の材質を検出してからエッチングを終了する。しかしながら、チップ内における正規積層構造パターン１３の占有率が低い場合には、エッチングにより離脱する窒化膜７、キャップ層６の材質の量が少ないため、それらを確実に検出することができないという問題があった。そこで、この問題を解決する本実施の形態に係るＭＲＡＭの製造方法について、次に説明する。

図１は、本実施の形態に係るＭＲＡＭの製造方法により形成されるＭＲＡＭの構成を示す断面図である。図に示すように、このＭＲＡＭは、正規領域１１には、上述のＭＲＡＭ同じ構成を備えるが、ダミー領域１２において、ＴＭＲ膜５、キャップ層６からなるダミー積層構造パターン１６を備える点で、上述のＭＲＡＭの構成と異なる。本実施の形態に係るＭＲＡＭの材質は、前提となるＭＲＡＭの材質と同じである。

このような本実施の形態に係るＭＲＡＭの製造方法について、図２〜図６を用いて説明する。まず、図２に示すように、上述の製造方法と同様、下層酸化膜１、下層銅配線２、ビア３、ボトム層４からなる下地層上に、ＴＭＲ膜５、金属層であるキャップ層６を順に積層する。それから、図３に示すように、ＴＭＲ膜５、キャップ層６をパターニングして、それらの正規積層構造パターン１３およびダミー積層構造パターン１６を形成する。それから、図４に示すように、正規およびダミー積層構造パターン１３，１６を覆う第１の絶縁膜である窒化膜７を形成する。そして、窒化膜７、ボトム層４をパターニングした後、図５に示すように、窒化膜７上に窒化膜７と異なる第２の絶縁膜である上層酸化膜８を形成する。

それから、上層酸化膜８上部をＣＭＰ処理した後、図６に示すように、上層酸化膜８および窒化膜７をエッチングして、トレンチ１４，１５を形成し、キャップ層６の上部を露出させる。このエッチング工程では、エッチングを行いながら、当該エッチングにより離脱した窒化膜７、または、キャップ層６の材質を検出する。窒化膜７の材質を検出する場合には、その材質には、例えば、窒素が該当する。そして、窒化膜７またはキャップ層６の材質を検出した場合には、所定時間経過後にエッチングを終了する。所定時間は、エッチング終了後の窒化膜７上端が、キャップ層６の厚さ方向の中心に位置するように算出された時間であることが望ましい。

図７は、図６に係るエッチングを終了したときのＭＲＡＭのダミー領域１２の平面図を示す。ここでは、簡単のため示していないが、トレンチ１５の周りの部分には、上層酸化膜８が形成されている。図６のダミー領域１２の断面図は、図７に示される一点鎖線Ａ−Ａ’で切断したときの断面図に相当する。この図７には、正規積層構造パターン１３を、ダミー積層構造パターン１６の横に仮想的に並べて、点線で示している。このように、本実施の形態では、図３に係る工程により形成されるダミー積層構造パターン１６の平面視におけるパターン形状は、正規積層構造パターン１３の平面視におけるパターン形状と同じにしている。

図６に係る工程の後、例えば、スパッタ、メッキにより、トレンチ１４に上層銅配線９を、トレンチ１５にダミー上層銅配線１０をそれぞれ形成する。そして、上層銅配線９上部、および、ダミー上層銅配線１０上部をＣＭＰ処理して、図１に係るＭＲＡＭが形成される。

以上のような本実施の形態に係るＭＲＡＭの製造方法によれば、正規積層構造パターン１３に加えて、ダミー積層構造パターン１６を形成することにより、チップ内における窒化膜７、および、キャップ層６の占有率を高くすることができる。これにより、エッチングにより離脱する窒化膜７またはキャップ層６の材質の量が多くなるため、確実にそれらを検出することができる。その結果、窒化膜７上端の位置を、ＴＭＲ膜５上部より高く、キャップ層６上部より低い位置に合わせることに対するマージンを増やすことができるため、歩留まりを向上させることができる。あるいは、そのマージンを増やす代わりに、キャップ層６の膜厚を薄くすれば、ＴＭＲ膜５の加工が容易になり、形状、寸法が安定するため、特性のマージンを増やすことができる。

なお、ダミー積層構造パターン１６側の上層酸化膜８のトレンチ１５の平面視における形状は、図７に限ったものではない。例えば、図８に示すように、トレンチ１５の形状を、アレイＴＥＧ（Test Element Group）と同じライン／スペースの形状と同じにしてもよい。また、図７、図８では、ダミー積層構造パターン１６の平面視におけるパターン形状が、正規積層構造パターン１３の平面視におけるパターン形状と同じであるものとして説明した。

しかし、これらに限ったものではなく、図９に示すものであってもよい。つまり、図３に係る工程により形成されるダミー積層構造パターン１６の平面視におけるパターン形状は、正規積層構造パターン１３の平面視におけるパターン形状よりも大きくしてもよい。このように形成すれば、チップ内における窒化膜７、および、キャップ層６の占有率をさらに高くすることができるため、エッチングにより離脱する窒化膜７またはキャップ層６の材質を、さらに確実に検出することができる。

なお、本実施の形態では、第２の絶縁膜は、上層酸化膜８、つまり、酸化膜であるものとして説明した。しかし、第２の絶縁膜は、層間絶縁膜であれば、これに限ったものではなく、例えば、低温ＨＤＰ絶縁膜、ｌｏｗ−ｋ膜、ＳｉＯＣ膜、有機系のＳｉＣＯ膜やＳｉＣＮ膜であってもよい。また、最も望ましい例を説明するために、第１の絶縁膜は、窒化膜７であるとしたが、層間絶縁膜と異なる材質であって、ボトム層４（ストラップ配線）のエッチング時にＴＭＲ膜５の側壁を保護可能な材質であれば、これに限ったものではない。例えば、第２の絶縁膜は、シリコン酸化膜であってもよい。

実施の形態１に係るＭＲＡＭの構成を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。実施の形態１に係るＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの構成を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。前提となるＭＲＡＭの製造方法を説明するための断面図である。

符号の説明

１下層酸化膜、２下層銅配線、３ビア、４ボトム層、５ＴＭＲ膜、６キャップ層、７窒化膜、８上層酸化膜、９上層銅配線、１０ダミー上層銅配線、１１正規領域、１２ダミー領域、１３正規積層構造パターン、１４，１５トレンチ、１６ダミー積層構造パターン。

Claims

（ａ）下地層上にＴＭＲ膜、金属層を順に積層する工程と、
（ｂ）前記ＴＭＲ膜、金属層をパターニングして、それらの正規積層構造パターンおよびダミー積層構造パターンを形成する工程と、
（ｃ）前記正規およびダミー積層構造パターンを覆う第１の絶縁膜を形成する工程と、
（ｄ）前記第１の絶縁膜上に第１の絶縁膜と異なる第２の絶縁膜を形成する工程と、
（ｅ）前記第２の絶縁膜および前記第１の絶縁膜をエッチングして、前記金属層の上部を露出させる工程とを備え、
前記工程（ｅ）は、前記エッチングを行いながら、当該エッチングにより離脱した前記第１の絶縁膜または前記金属層の材質を検出する、
半導体記憶装置の製造方法。
前記工程（ｂ）により形成される前記ダミー積層構造パターンの平面視におけるパターン形状は、前記正規積層構造パターンの平面視におけるパターン形状と同じである、
請求項１に記載の半導体記憶装置の製造方法。
前記工程（ｂ）により形成される前記ダミー積層構造パターンの平面視におけるパターン形状は、前記正規積層構造パターンの平面視におけるパターン形状よりも大きい、
請求項１に記載の半導体記憶装置の製造方法。