JP2010011606A - Power supply circuit using piezoelectric transformer - Google Patents
Power supply circuit using piezoelectric transformer Download PDFInfo
- Publication number
- JP2010011606A JP2010011606A JP2008166603A JP2008166603A JP2010011606A JP 2010011606 A JP2010011606 A JP 2010011606A JP 2008166603 A JP2008166603 A JP 2008166603A JP 2008166603 A JP2008166603 A JP 2008166603A JP 2010011606 A JP2010011606 A JP 2010011606A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- piezoelectric transformer
- switching element
- frequency
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、圧電トランスを備え直流電圧を昇圧して出力する圧電トランスを用いた電源回路に関するものである。 The present invention relates to a power supply circuit using a piezoelectric transformer that includes a piezoelectric transformer and boosts and outputs a DC voltage.
従来から、放電灯や静電霧化装置のような高電圧低電流の負荷用途において圧電トランスを用いて直流電圧を昇圧する電源回路が用いられている。 2. Description of the Related Art Conventionally, a power supply circuit that boosts a DC voltage using a piezoelectric transformer has been used in high voltage, low current load applications such as discharge lamps and electrostatic atomizers.
この種の電源回路には、図9に示すように、圧電トランス30の2次側電極33に負荷70である放電灯を接続したものがある(特許文献1参照)。この電源回路では、直流電源Eの両端間にスイッチング素子Q4を介してインダクタL2,L3とスイッチング素子Q2,Q3との一対の直列回路を接続し、圧電トランス30に設けた一対の1次側電極32のうちの一方をインダクタL2とスイッチング素子Q2との接続点に接続し、他方をインダクタL3とスイッチング素子Q3との接続点に接続している。
As this type of power supply circuit, there is one in which a discharge lamp as a
各スイッチング素子Q2,Q3は、一定周波数の三角波を出力する発信器OSCと、2個のフリップフロップFF1,FF2からなる分周回路とで構成された駆動回路部91により、交互にオンオフされる。
Each of the switching elements Q2 and Q3 is alternately turned on and off by a
また、負荷70が放電灯であるから、輝度を一定に保つために、電流検出回路92によりランプ電流を検出し、スイッチング素子Q4の時比率(オンデューティ)をフィードバック制御する構成を採用している。すなわち、電流検出回路92で検出したランプ電流に相当する電圧と、発振器OSCから出力される三角波とをコンパレータCP1で比較することにより、スイッチング素子Q4のオンデューティを制御している。
Further, since the
図9に示す構成では、圧電トランス30への印加電圧の周波数は発信器OSCの出力周波数によって固定的に決められているから、圧電トランス30の共振周波数のばらつきや環境温度による圧電トランスの共振周波数の変化などによって圧電トランスを変換効率が最大になる周波数で駆動できない場合がある。
In the configuration shown in FIG. 9, since the frequency of the voltage applied to the
図10に示す電源回路は、基本的な構成は図9に示した電源回路と同様であるが、出力周波数が固定である発振器OSCに代えて出力周波数が可変である可変発振回路OSC’を用いている点が相違する。可変発振回路OSC’の出力周波数は、圧電トランス30に印加する電圧と負荷70である放電灯のランプ電流との位相差を検出する位相検出回路93の出力に応じて調整される。すなわち、当該位相差が設定範囲内になるように可変発振回路OSC’の出力周波数が制御される(特許文献2参照)。
The basic configuration of the power supply circuit shown in FIG. 10 is the same as that of the power supply circuit shown in FIG. 9, except that a variable oscillation circuit OSC ′ whose output frequency is variable is used instead of the oscillator OSC whose output frequency is fixed. Is different. The output frequency of the variable oscillation circuit OSC ′ is adjusted according to the output of the
可変発振回路OSC’の出力はパルス幅可変回路95でパルス幅が調節された後、波形整形回路10aおよびドライブ回路10bを通して圧電トランス30の1次側電極32に印加される。波形整形回路10aは圧電トランス30に印加する電圧から高周波成分を除去する機能を有し、ドライブ回路10bは波形整形回路10aの出力を圧電トランス30の駆動レベルに引き上げる機能を有する。すなわち、図9に示した電源回路におけるインダクタL2,L3およびスイッチング素子Q2,Q3に相当する。
The output of the variable oscillation circuit OSC 'is applied to the
また、負荷70のランプ電流は電流検出回路92で検出され、電流検出回路92の出力はパルス幅制御回路94に入力される。パルス幅制御回路94ではランプ電流が一定に保たれるようにパルス幅可変回路95に指示する。すなわち、パルス幅制御回路94およびパルス幅可変回路95は、図9に示した電源回路におけるコンパレータCP1およびスイッチング素子Q4に相当する機能を有する。
The lamp current of the
図10に示す構成は、圧電トランス30の1次側電極32に印加する電圧の周波数を可変にし、圧電トランス30の1次側に印加する電圧と、2次側の電流との位相差を設定範囲に保つように周波数を制御しているから、位相差を適宜に選択することによって、圧電トランス30を変換効率の高い領域で用いることが可能になっている。
The configuration shown in FIG. 10 makes the frequency of the voltage applied to the
しかしながら、特許文献2の構成では、圧電トランス30だけではなく負荷70も含んだ情報を用いて可変発振回路OSC’の出力周波数を決定しているから、負荷70の動作状態によっては、圧電トランス30の変換効率が最大になる駆動周波数が得られるとは限らないという問題を有している。
However, in the configuration of
この種の問題を解決する電源回路としては、圧電トランス30の1次側電極32に圧電トランス30の固有共振周波数の電圧を印加するために、図11に示すように、圧電トランス30に1次側電極32と2次側電極33とに加えて検出電極(電圧検出電極)34を設け、検出電極34での検出電圧を用いて自励発振を行うものが提案されている(特許文献3参照)。
As a power supply circuit for solving this type of problem, in order to apply a voltage of the natural resonance frequency of the
この電源回路では、直流電源Eの両端間にインダクタL1とMOSFETからなるスイッチング素子Q1との直列回路を接続し、スイッチング素子Q1に波形整形のためのコンデンサC1を並列接続するとともに、コンデンサC1の両端電圧を圧電トランス30の1次側電極32に印加する。2次側電極33から出力される2次電圧は負荷70に印加される。
In this power supply circuit, a series circuit of an inductor L1 and a switching element Q1 composed of a MOSFET is connected between both ends of a DC power supply E, a capacitor C1 for waveform shaping is connected in parallel to the switching element Q1, and both ends of the capacitor C1 are connected. A voltage is applied to the
上述したように、圧電トランス30には検出電極34が設けられ、検出電極34で検出された検出電圧はコンパレータCP2に入力される。コンパレータCP2の出力は、コンプリメンタリ接続された2個のトランジスタQ10,Q11からなるバッファを通してスイッチング素子Q1のオンオフに用いられる。コンパレータCP2において、検出電圧と比較される電圧は、バッファの出力電圧の平均値であって、コンパレータCP2からは矩形波信号が出力される。
As described above, the
この構成では、検出電極34から出力された脈動電圧を一定値電圧と比較することにより得られる矩形波信号でスイッチング素子のオンオフを制御しているから、スイッチング素子Q1のオンオフは検出電圧の周波数と同じ周波数で行われることになる。
ところで、特許文献3に記載された構成では、自励発振のために、コンパレータCP2を用いているから、演算増幅器の外付部品として、少なくとも抵抗R10〜R12、コンデンサC10,C11などが必要であり、さらには、バッファを構成するトランジスタQ10,Q11やプルアップ抵抗、電圧調整用の抵抗など多くの部品を用いることになる。このように特許文献3の構成では、部品点数が多くなるという問題を有している。 By the way, in the configuration described in Patent Document 3, since the comparator CP2 is used for self-excited oscillation, at least resistors R10 to R12, capacitors C10 and C11, and the like are required as external components of the operational amplifier. In addition, many components such as transistors Q10 and Q11, a pull-up resistor, and a voltage adjusting resistor constituting the buffer are used. As described above, the configuration of Patent Document 3 has a problem that the number of parts increases.
本発明は上記事由に鑑みて為されたものであり、その目的は、演算増幅器と外付部品とを必要とするコンパレータを用いた構成に代えて、デジタルシグナルプロセッサを用いた構成を採用することにより、圧電トランスを高効率で駆動しながらも部品点数を低減させることを可能にした圧電トランスを用いた電源回路を提供することにある。 The present invention has been made in view of the above reasons, and its object is to adopt a configuration using a digital signal processor instead of a configuration using a comparator that requires an operational amplifier and an external component. Accordingly, it is an object of the present invention to provide a power supply circuit using a piezoelectric transformer that can reduce the number of parts while driving the piezoelectric transformer with high efficiency.
請求項1の発明は、直流電圧を昇圧して出力する電源回路であって、一対の1次側電極と圧電材料で形成され1次側電極に印加された電圧を昇圧する昇圧部と昇圧部で昇圧された電圧を出力する2次側電極と昇圧部の変形量に応じた電圧を出力する検出電極とを備え2次側電極から負荷への出力電圧を取り出す圧電トランスと、スイッチング素子を備え前記1次側電極に間欠的に電圧を印加する圧電トランス駆動回路部と、スイッチング素子のオンオフの駆動を行うデジタルシグナルプロセッサとを備え、デジタルシグナルプロセッサは、前記検出電極から入力される検出電圧の周波数を算出する周波数算出手段と、スイッチング素子をオンオフさせる駆動信号を生成する駆動信号生成手段とを備え、電源投入直後にはあらかじめ設定した初期駆動周波数の駆動信号を電源投入後に生成し、以後は、検出電圧の周波数を算出する動作と、算出した周波数の駆動信号を生成する動作とを繰り返すことを特徴とする。
The invention according to
請求項2の発明は、請求項1の発明において、前記デジタルシグナルプロセッサは、前記スイッチング素子をオンオフさせる駆動信号の時比率を制御することにより前記負荷への出力電圧を調整することを特徴とする。 According to a second aspect of the present invention, in the first aspect of the invention, the digital signal processor adjusts an output voltage to the load by controlling a time ratio of a drive signal for turning on and off the switching element. .
請求項3の発明は、請求項1または請求項2の何れか1項に記載の発明において、前記圧電トランス駆動回路部は、前記スイッチング素子に並列接続される共振用コンデンサと、共振用コンデンサに直列に接続される共振用コイルとを有する共振回路部を備え、共振用コンデンサの両端電圧を前記圧電トランスの1次側電極に印加し、前記駆動信号生成手段は、スイッチング素子のオン時間がスイッチング素子がオンになるときにゼロ電圧スイッチングとなる範囲の最小時間である初期駆動信号を生成することを特徴とする。 According to a third aspect of the present invention, in the first or second aspect of the present invention, the piezoelectric transformer drive circuit unit includes a resonance capacitor connected in parallel to the switching element, and a resonance capacitor. A resonance circuit unit having a resonance coil connected in series, applying a voltage across the resonance capacitor to the primary side electrode of the piezoelectric transformer, and the drive signal generating means switching the on-time of the switching element An initial drive signal which is a minimum time in a range where zero voltage switching is performed when the element is turned on is generated.
請求項1の発明の構成によれば、スイッチング素子をオンオフさせる駆動信号の駆動周波数が圧電トランスの固有共振周波数に一致するから、昇圧比が高くなる周波数で圧電トランスを駆動することができるという利点がある。 According to the configuration of the first aspect of the invention, since the drive frequency of the drive signal for turning on / off the switching element matches the natural resonance frequency of the piezoelectric transformer, the piezoelectric transformer can be driven at a frequency at which the step-up ratio becomes high. There is.
また、スイッチング素子を駆動させる駆動信号の駆動周波数を、デジタルシグナルプロセッサを用いて圧電トランスの固有共振周波数に合わせるから、コンパレータを用いる場合に必要であった外付部品が不要になり、コンパレータを用いる従来構成よりも部品点数を少なくできるという利点がある。 In addition, since the drive frequency of the drive signal for driving the switching element is adjusted to the natural resonance frequency of the piezoelectric transformer using a digital signal processor, the external parts that are necessary when using the comparator become unnecessary, and the comparator is used. There is an advantage that the number of parts can be reduced as compared with the conventional configuration.
請求項2の発明の構成では、スイッチング素子の時比率をデジタルシグナルプロセッサにより変えるから、部品を追加することなくスイッチング素子の時比率を変え、出力電圧を変えることができるという利点がある。
In the configuration of the invention of
請求項3の発明の構成によれば、前記駆動信号生成手段は、スイッチング素子のオン時間がスイッチング素子がオンになるときにゼロ電圧スイッチングとなる範囲の最小時間である初期駆動信号を生成するから、低い出力電圧で駆動を開始する場合においてもスイッチング素子はゼロ電圧スイッチングを行い、圧電トランスにおけるノイズの発生およびスイッチング損失を抑えることができるという利点がある。 According to the configuration of the invention of claim 3, the drive signal generating means generates an initial drive signal that is a minimum time in a range in which zero voltage switching is performed when the switching element is turned on. Even when driving is started at a low output voltage, the switching element performs zero voltage switching, and there is an advantage that noise generation and switching loss in the piezoelectric transformer can be suppressed.
以下の各実施形態では、圧電トランスを用いて直流電圧を昇圧し、昇圧した電圧を負荷に供給する電源回路を例示する。 In the following embodiments, a power supply circuit that boosts a DC voltage using a piezoelectric transformer and supplies the boosted voltage to a load is exemplified.
(実施形態1)
本実施形態は、図1に示すように、圧電トランス30と、スイッチング素子Q1を備え圧電トランス30を駆動させる圧電トランス駆動回路部10と、スイッチング素子Q1のオンオフを制御するデジタルシグナルプロセッサDSPと、デジタルシグナルプロセッサDSPに電源を供給するレギュレータ(定電圧電源)60と、圧電トランス30が出力する交流電圧を整流する整流回路部40と、負荷70に供給される電圧の検出を行う出力検出回路部50とを備える。
(Embodiment 1)
As shown in FIG. 1, the present embodiment includes a
圧電トランス30は、PZT(チタン酸ジルコン酸鉛)などの圧電材料で形成される昇圧部31と、圧電トランス駆動回路部10により電圧が印加される一対の1次側電極32と、昇圧した電圧を出力する2次側電極33と、検出電極34とを備える。
The
昇圧部31は矩形板状に形成され、一対の1次側電極32は厚み方向の各一面における長手方向の端部にそれぞれ設けられ、2次側電極33は長手方向における1次側電極32から遠い方の一端面に設けられる。
The step-up
検出電極34は昇圧部31において一方の1次側電極32が設けられた表面の一端部(2次側電極33に近い方の端部)に配設され、昇圧部31の変形量に応じた電圧を出力する。すなわち、検出電極34からは、圧電トランス30の固有共振周波数に相当する周波数で変動する電圧が出力される。
The
圧電トランス駆動回路部10は、共振用コイルL1と共振用コンデンサC1とで形成される共振回路部20を備える。共振用コイルL1と共振用コンデンサC1とは直列に接続され、共振用コイルL1の一端は直流電源E(例えば、12V)の高圧側に接続され、共振用コンデンサC1の一端は直流電源Eの低圧側に接続される。
The piezoelectric transformer
圧電トランス30は共振用コンデンサC1に並列に接続され、圧電トランス30と共振回路部20とは共振回路を形成している。
The
スイッチング素子Q1にはMOSFETが用いられ、ソースは直流電源Eの低圧側に接続され、ドレインは共振用コンデンサC1の一端に接続され、スイッチング素子Q1は共振用コンデンサC1に並列に接続される。 A MOSFET is used as the switching element Q1, a source is connected to the low voltage side of the DC power supply E, a drain is connected to one end of the resonance capacitor C1, and the switching element Q1 is connected in parallel to the resonance capacitor C1.
整流回路部40は、2個の整流ダイオードD1,D2と平滑コンデンサC2とから構成される。整流ダイオードD1のカソードと整流ダイオードD2のアノードとは2次側電極33に接続され、整流ダイオードD1のアノードは直流電源Eの低圧側に接続される。平滑コンデンサC2の両端は、整流ダイオードD2のカソードと直流電源Eの低圧側とにそれぞれ接続される。
The
負荷70の一端は平滑コンデンサC2の一端(高電圧側)に抵抗R5を介して接続され、他端は直流電源Eの低圧側に接続される。
One end of the
出力検出回路部50は、コンデンサC3と、分圧抵抗R3,R4とで構成される。分圧抵抗R3,R4からなる直列回路は、平滑コンデンサC2の両端間に接続され、直流電源Eの低圧側に接続された抵抗R4にコンデンサC3が並列接続される。
The output
レギュレータ60の入力端は直流電源Eの高圧側に接続され、出力端はデジタルシグナルプロセッサDSPに接続される。レギュレータ60は入力電圧を降圧し(例えば、3.3V)、デジタルシグナルプロセッサDSPに供給する。
The input end of the
デジタルシグナルプロセッサDSPは、検出電極34に抵抗R2を介して接続される第1信号入力端子61と、出力検出回路部50に接続される第2信号入力端子62と、スイッチング素子Q1のゲートに接続される信号出力端子63と、直流電源Eの低圧側に接続されるGND端子64と電源端子65とを備える。第1信号入力端子61はコンデンサC4を介して直流電源Eの低圧側に接続される。
The digital signal processor DSP is connected to the first
スイッチング素子Q1がオンであるときは、共振用コイルL1に直流電圧が印加され共振用コイルL1に電磁エネルギーが蓄えられる。スイッチング素子Q1がオンからオフに切り替わると、共振用コイル22に蓄えられていた電磁エネルギーにより圧電トランス30と共振回路部20とで形成される共振回路(以下、単に共振回路と呼ぶ)において共振電圧が発生し、1次側電極32に共振電圧が印加される。ここに、共振用コイルL1と共振用コンデンサC1とは、共振回路の共振周波数が圧電トランス30の固有共振周波数の半分より大きくなるように設定される。
When the switching element Q1 is on, a DC voltage is applied to the resonance coil L1, and electromagnetic energy is stored in the resonance coil L1. When the switching element Q1 is switched from on to off, a resonance voltage is generated in a resonance circuit (hereinafter simply referred to as a resonance circuit) formed by the
スイッチング素子Q1が周期的にオンオフを繰り返すと、図2(a)に示すように、1次側電極32にはスイッチング素子Q1の周期に一致する周期で共振電圧が印加される。
When the switching element Q1 is periodically turned on and off, as shown in FIG. 2A, a resonance voltage is applied to the
1次側電極32に印加された電圧は昇圧部31で昇圧され2次側電極33より交流電圧として出力される。このとき、検出電極34は、図2(b)に示すように圧電トランス30の固有共振周波数に一致する周波数の電圧を出力する。
The voltage applied to the
2次電極33から出力される電圧は、整流回路部40で倍電圧整流され、直流電圧として負荷70に供給される。平滑コンデンサC2には負荷70が接続されるから、平滑用コンデンサC2の両端間の電圧は、図2(c)に示すように、鋸歯状に変動する。
The voltage output from the
整流回路部40が出力する直流電圧は、分圧抵抗R3,R4により分圧され、コンデンサC3で変動成分が除去され、図2(d)に示すように、略一定電圧の直流電圧として出力される。
The DC voltage output from the
デジタルシグナルプロセッサDSPは、圧電トランス30の固有共振周波数を算出する周波数算出手段(図示せず)と、スイッチング素子Q1の駆動信号を生成する駆動信号生成手段(図示せず)とを備える。デジタルシグナルプロセッサDSPは、図3に示すように、検出電極34が出力する検出電圧を所定のサンプリング周期Tでサンプリングするとともに量子化を行い、検出電圧をデジタル値に変換する。周波数算出手段は、例えば、デジタル値化された検出交流電圧の最大値と最小値とが測定される時刻から検出電圧の周期を計算し、圧電トランス30の固有共振周波数を算出する。なお、サンプリング周期Tは、検出電圧の周期よりも十分に小さく設定される。
The digital signal processor DSP includes frequency calculation means (not shown) for calculating the natural resonance frequency of the
デジタルシグナルプロセッサDSPによるスイッチング素子Q1の駆動制御を、図5を参照して説明する。駆動信号生成手段は、初期駆動周波数および初期時比率で初期駆動信号を生成し、デジタルシグナルプロセッサDSPは、初期駆動信号でスイッチング素子Q1の駆動を開始する(S1)。なお、時比率とは、駆動信号のオンデューティを意味する。 The drive control of the switching element Q1 by the digital signal processor DSP will be described with reference to FIG. The drive signal generating means generates an initial drive signal with an initial drive frequency and an initial duty ratio, and the digital signal processor DSP starts driving the switching element Q1 with the initial drive signal (S1). The duty ratio means the on-duty of the drive signal.
初期駆動信号は、スイッチング素子Q1の駆動開始直後における電源回路の出力が、負荷70に最低限必要な電圧を出力できるように、圧電トランス30の固有共振周波数に近い値となるように設定される。例えば、圧電トランス30の固有共振周波数が150kHzであるとすれば、初期駆動周波数を140kHzなどと設定すればよい。
The initial drive signal is set so that the output of the power supply circuit immediately after the start of driving of the switching element Q1 is a value close to the natural resonance frequency of the
初期時比率は、駆動開始時において負荷70に過大な電圧が供給されないように負荷70に最終的に供給する目標の電圧値(以下、目標電圧値と呼ぶ)よりも低い電圧を出力するように設定される。
The initial time ratio is set so that a voltage lower than a target voltage value (hereinafter referred to as a target voltage value) finally supplied to the
ところで、共振回路における共振条件は、共振用コイルL1と共振用コンデンサC1と直流電源Eとスイッチング素子Q1のドレイン電流の最大値などで決まる。スイッチング素子Q1のオン時間が長くスイッチング素子Q1のドレイン電流の最大値が十分大きいと図4(a)に示すような正常な波形の電圧が1次側電極32に印加される。
By the way, the resonance condition in the resonance circuit is determined by the maximum value of the drain current of the resonance coil L1, the resonance capacitor C1, the DC power source E, the switching element Q1, and the like. When the ON time of the switching element Q1 is long and the maximum value of the drain current of the switching element Q1 is sufficiently large, a voltage having a normal waveform as shown in FIG. 4A is applied to the
しかしながら、スイッチング素子Q1のオン時間が短すぎてスイッチング素子Q1のドレイン電流の最大値が小さくなりすぎると、ドレイン電圧が0V以下にならず1次電極32に印加される電圧の波形は図4(b)に示すように歪み、スイッチング素子Q1がゼロ電圧スイッチングしなくなる。すなわち、スイッチング素子Q1においては、ゼロ電圧スイッチングするための最小のオン時間が存在する。
However, if the on-time of the switching element Q1 is too short and the maximum value of the drain current of the switching element Q1 becomes too small, the drain voltage does not become 0V or less, and the waveform of the voltage applied to the
本実施形態では、スイッチング素子Q1のオン時間が前記最小のオン時間となるように初期時比率が決められる(例えば、初期時比率0.2程度)。したがって、目標電圧値よりも低い出力電圧で圧電トランス30の駆動が開始されるとともに、圧電トランス30の駆動開始時からスイッチング素子Q1はゼロ電圧スイッチングを行う。ゼロ電圧スイッチングを行うことにより、ノイズの発生が抑えられ、また、スイッチング損失が低減する。
In the present embodiment, the initial ratio is determined so that the on-time of the switching element Q1 becomes the minimum on-time (for example, the initial ratio is about 0.2). Accordingly, the driving of the
初期駆動周波数および初期時比率は、デジタルシグナルプロセッサDSPが備える記憶部(図示せず)に、電源回路の製造時などにおいて記憶される。 The initial drive frequency and the initial time ratio are stored in a storage unit (not shown) provided in the digital signal processor DSP when the power supply circuit is manufactured.
スイッチング素子Q1の駆動が開始され圧電トランス30の1次側電極32に電圧が印加されると、デジタルシグナルプロセッサDSPの第1信号入力端子61に検出電圧が入力され、デジタルシグナルプロセッサDSPは、上述したように検出電圧をデジタル値に変換し、また、第2信号入力端子62に入力される出力監視電圧を、サンプリングするとともに量子化してデジタル値に変換した後(S2)、周波数算出手段により検出電圧の周波数(すなわち、圧電トランス30の固有共振周波数)を算出する(S3)。
When driving of the switching element Q1 is started and a voltage is applied to the
固有共振周波数が算出されると、駆動信号生成手段は、時比率は変えずに駆動周波数を修正することにより新たな駆動信号を生成し、デジタルシグナルプロセッサDSPは新たに生成された駆動信号でスイッチング素子Q1の駆動を行う(S4)。 When the natural resonance frequency is calculated, the drive signal generating means generates a new drive signal by correcting the drive frequency without changing the time ratio, and the digital signal processor DSP switches with the newly generated drive signal. The element Q1 is driven (S4).
駆動周波数の修正後、出力監視電圧と目標電圧値に応じて設定されあらかじめ記憶部に記憶された基準値とを比較し(S5)、出力監視電圧が基準値よりも大きいと判断した場合は、異常とみなして駆動信号の出力を停止する(S6)。 After correcting the drive frequency, the output monitoring voltage is compared with the reference value that is set according to the target voltage value and stored in advance in the storage unit (S5), and when it is determined that the output monitoring voltage is greater than the reference value, Considering an abnormality, the drive signal output is stopped (S6).
駆動信号生成手段は、ステップS5において出力監視電圧が基準値よりも小さいと判断した場合は、設計時に決められる割合だけ時比率を上げて新たな駆動信号を生成する。デジタルシグナルプロセッサDSPは新たに生成された駆動信号でスイッチング素子Q1を駆動させる(S7)。時比率を上げた後、再度駆動周波数の修正を行う(S8〜S10)。ステップS8〜S10の動作はステップS2〜S4の動作と同様である。 When it is determined in step S5 that the output monitoring voltage is smaller than the reference value, the drive signal generating means increases the time ratio by a ratio determined at the time of design and generates a new drive signal. The digital signal processor DSP drives the switching element Q1 with the newly generated drive signal (S7). After increasing the duty ratio, the drive frequency is corrected again (S8 to S10). The operations in steps S8 to S10 are the same as the operations in steps S2 to S4.
上述より、本実施形態では、スイッチング素子Q1の駆動周波数(すなわち、圧電トランス30の駆動周波数)が圧電トランス30の固有共振周波数に徐々に近づけられ、最終的に圧電トランス30の固有共振周波数で圧電トランス30の駆動が行われる。
As described above, in the present embodiment, the driving frequency of the switching element Q1 (that is, the driving frequency of the piezoelectric transformer 30) is gradually brought closer to the natural resonance frequency of the
また、ステップS11において出力監視電圧と基準値とを比較し(S11の動作はS5と同じ動作)、出力監視電圧が基準値よりも小さいと判断した場合は、ステップS12の動作を行う。ステップS12の動作は、ステップS7の動作と同じである。したがって、本実施形態では、出力監視電圧が基準値に達するまでは、出力電圧が徐々に上げられる。 In step S11, the output monitoring voltage is compared with the reference value (the operation of S11 is the same as S5), and if it is determined that the output monitoring voltage is smaller than the reference value, the operation of step S12 is performed. The operation in step S12 is the same as that in step S7. Therefore, in this embodiment, the output voltage is gradually increased until the output monitoring voltage reaches the reference value.
ステップS11において出力監視電圧が基準値よりも大きいと判断した場合は、駆動信号生成手段は、設計時に決められる前記割合だけ時比率を下げて新たな駆動信号を生成し、デジタルシグナルプロセッサDSPは、新たに生成した駆動信号でスイッチング素子Q1を駆動させる(S13)。したがって、電源回路の出力が目標電圧値まで上げられた後は、電源回路の出力は目標電圧値近傍の値を維持する。 If it is determined in step S11 that the output monitoring voltage is greater than the reference value, the drive signal generating means generates a new drive signal by reducing the time ratio by the ratio determined at the time of design, and the digital signal processor DSP The switching element Q1 is driven with the newly generated drive signal (S13). Therefore, after the output of the power supply circuit is raised to the target voltage value, the output of the power supply circuit maintains a value near the target voltage value.
圧電トランス30においては、1次側電極32に印加される電圧と2次側電極33より出力される電圧との比の値である昇圧比は、図6に示すように1次側電極32に印加される電圧の周波数(以下、圧電トランス30の駆動周波数と呼ぶ)に依存し、圧電トランス30の駆動周波数が圧電トランス30の固有共振周波数に一致する場合、駆動周波数は最も高くなる。
In the
上述のように本実施形態では、圧電トランス30の駆動周波数は圧電トランス30の固有共振周波数に一致するから、昇圧比が高く、圧電トランス30におけるエネルギーの変換効率が高められる。
As described above, in the present embodiment, since the drive frequency of the
また、デジタルシグナルプロセッサDSPを用いて圧電トランス30の駆動周波数を圧電トランス30の固有共振周波数に合わせるから、コンパレータを用いる構成では必要なコンパレータの外付部品が必要なく、コンパレータを用いる構成に比べ部品点数が少なくできる。
In addition, since the drive frequency of the
また、デジタルシグナルプロセッサDSPを用いてスイッチング素子Q1の時比率を変えるから、スイッチング素子Q1の時比率を変えるために新たに部品を追加する必要がなく、部品点数の増加が抑えられる。 Further, since the time ratio of the switching element Q1 is changed using the digital signal processor DSP, it is not necessary to add a new part in order to change the time ratio of the switching element Q1, and an increase in the number of parts can be suppressed.
(実施形態2)
本実施形態では、図7に示すように、負荷70への出力が負の直流電圧となるように整流回路部40が形成され、出力検出回路部50は、整流回路部40が出力する負の直流電圧を正の電圧にして出力するように構成されている点が実施形態1と異なる。
(Embodiment 2)
In the present embodiment, as shown in FIG. 7, the
整流ダイオードD1のアノードと整流ダイオードD2のカソードとは2次側電極33に接続され、整流ダイオードD1のカソードは直流電源Eの低圧側に接続される。平滑コンデンサC2の両端は、整流ダイオードD2のアノードと直流電源Eの低圧側とにそれぞれ接続される。
The anode of the rectifier diode D1 and the cathode of the rectifier diode D2 are connected to the
すなわち、実施形態1とは整流ダイオードD1,D2の向きが異なる。したがって、平滑コンデンサC2の一端(直流電源Eの低圧側に接続された側とは反対側の一端)の電位は負になり、電源回路は負の直流電圧を出力する。 That is, the direction of the rectifier diodes D1 and D2 is different from that of the first embodiment. Therefore, the potential of one end of the smoothing capacitor C2 (one end opposite to the side connected to the low-voltage side of the DC power supply E) becomes negative, and the power supply circuit outputs a negative DC voltage.
分圧抵抗R3,R4は直列に接続され、分圧抵抗R3の一端は平滑コンデンサC2の一端(直流電源Eの低圧側に接続されている側とは反対側)に接続され、分圧抵抗R4の一端はレギュレータ60の出力端に接続される。
The voltage dividing resistors R3 and R4 are connected in series, and one end of the voltage dividing resistor R3 is connected to one end of the smoothing capacitor C2 (the side opposite to the side connected to the low voltage side of the DC power supply E), and the voltage dividing resistor R4. Is connected to the output end of the
整流回路部40で整流された負の直流電圧は、分圧抵抗R3,R4で低電圧の正の直流電圧にされ、また、コンデンサC3で平滑されて第2信号入力端子62に入力される。本実施形態の他の構成は、実施形態1と同様である。
The negative DC voltage rectified by the
本実施形態の電源回路の負荷として、静電霧化装置を用いる例を図8に示す。静電霧化装置は、平滑コンデンサC2の一端(負の電位になる側)に接続される霧化電極71と、霧化電極71に対向して配設される対極72とを備える。静電霧化装置は、霧化電極71に水を供給する給水手段(図示せず)を備え、給水手段としては、例えば霧化電極71を冷却することにより霧化電極71に結露水を生じさせる冷却手段がある。
An example in which an electrostatic atomizer is used as the load of the power supply circuit of this embodiment is shown in FIG. The electrostatic atomizer includes an
霧化電極71は平滑コンデンサC2の一端に接続され、霧化電極71に供給された水は負に帯電する。帯電した水はクーロン力により対極72に引き寄せられ霧化電極71より放出され、帯電微粒子水(ナノミクロオーダーの水粒子)となって空中に飛散する。静電霧化装置に使用される電源回路の出力電圧は、−5kV程度に設定される。
The
マイクロシグナルプロセッサDSPは、抵抗R7を介して対極72に接続される第3信号入力端子65を備え、霧化電極71と対極72との間を流れる放電電流を検出し、放電電流を一定に保つように駆動信号を生成し、霧化される水の量を制御する。
The micro signal processor DSP includes a third signal input terminal 65 connected to the
10 圧電トランス駆動回路部
30 圧電トランス
31 昇圧部
32 1次側電極
33 2次側電極
34 検出電極
E 直流電源
DSP デジタルシグナルプロセッサ
Q1 スイッチング素子
DESCRIPTION OF
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008166603A JP5097029B2 (en) | 2008-06-25 | 2008-06-25 | Power supply circuit using piezoelectric transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008166603A JP5097029B2 (en) | 2008-06-25 | 2008-06-25 | Power supply circuit using piezoelectric transformer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010011606A true JP2010011606A (en) | 2010-01-14 |
| JP5097029B2 JP5097029B2 (en) | 2012-12-12 |
Family
ID=41591407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008166603A Expired - Fee Related JP5097029B2 (en) | 2008-06-25 | 2008-06-25 | Power supply circuit using piezoelectric transformer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5097029B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013009457A (en) * | 2011-06-22 | 2013-01-10 | Oki Data Corp | Piezoelectric transformer drive device, power supply device, and image forming apparatus |
| JP2015032852A (en) * | 2013-07-31 | 2015-02-16 | セイコーインスツル株式会社 | Electronic device and control method of electronic device |
| KR101506005B1 (en) | 2014-08-01 | 2015-04-07 | 주식회사 아이엠헬스케어 | High Voltage Generator using Piezoelectric Transformer |
| CN104506187A (en) * | 2014-12-23 | 2015-04-08 | 东莞市精诚电能设备有限公司 | Induction-heating digital phase locking circuit |
| JP2023065848A (en) * | 2021-10-28 | 2023-05-15 | 株式会社タムラ製作所 | Drive device for piezoelectric transformer and power supply device using the same |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197758A (en) * | 1997-09-22 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Piezo transformer drive circuit |
| JPH11136931A (en) * | 1997-10-31 | 1999-05-21 | Nec Corp | Method and device for driving piezoelectric transformer |
| JP2002064977A (en) * | 2000-08-21 | 2002-02-28 | Matsushita Electric Ind Co Ltd | Driving method of piezoelectric transformer and power supply device |
| JP2008109780A (en) * | 2006-10-25 | 2008-05-08 | Tamura Seisakusho Co Ltd | Power unit using piezoelectric transformer, power unit for electrophotography, drive voltage control method for piezoelectric transformer, and its program |
-
2008
- 2008-06-25 JP JP2008166603A patent/JP5097029B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1197758A (en) * | 1997-09-22 | 1999-04-09 | Matsushita Electric Ind Co Ltd | Piezo transformer drive circuit |
| JPH11136931A (en) * | 1997-10-31 | 1999-05-21 | Nec Corp | Method and device for driving piezoelectric transformer |
| JP2002064977A (en) * | 2000-08-21 | 2002-02-28 | Matsushita Electric Ind Co Ltd | Driving method of piezoelectric transformer and power supply device |
| JP2008109780A (en) * | 2006-10-25 | 2008-05-08 | Tamura Seisakusho Co Ltd | Power unit using piezoelectric transformer, power unit for electrophotography, drive voltage control method for piezoelectric transformer, and its program |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013009457A (en) * | 2011-06-22 | 2013-01-10 | Oki Data Corp | Piezoelectric transformer drive device, power supply device, and image forming apparatus |
| JP2015032852A (en) * | 2013-07-31 | 2015-02-16 | セイコーインスツル株式会社 | Electronic device and control method of electronic device |
| KR101506005B1 (en) | 2014-08-01 | 2015-04-07 | 주식회사 아이엠헬스케어 | High Voltage Generator using Piezoelectric Transformer |
| WO2016017875A1 (en) * | 2014-08-01 | 2016-02-04 | Im Healthcare Co., Ltd. | High-voltage generation apparatus using a piezoelectric transformer |
| CN104506187A (en) * | 2014-12-23 | 2015-04-08 | 东莞市精诚电能设备有限公司 | Induction-heating digital phase locking circuit |
| JP2023065848A (en) * | 2021-10-28 | 2023-05-15 | 株式会社タムラ製作所 | Drive device for piezoelectric transformer and power supply device using the same |
| JP7767109B2 (en) | 2021-10-28 | 2025-11-11 | 株式会社タムラ製作所 | Piezoelectric transformer driver and power supply using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5097029B2 (en) | 2012-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2778554B2 (en) | Piezo transformer drive circuit | |
| CN1778149B (en) | Discharge lamp lighting control device | |
| JPH11289778A (en) | Piezoelectric transinverter | |
| US20160181942A1 (en) | Switching power supply circuit | |
| CN101682255A (en) | ac-dc converter | |
| JPH11150875A (en) | Secondary battery unit | |
| US20110085356A1 (en) | Switching element driving control circuit and switching power supply device | |
| JP5097029B2 (en) | Power supply circuit using piezoelectric transformer | |
| JP3687528B2 (en) | Power supply device and discharge lamp lighting device | |
| US6262542B1 (en) | Electronic ballast system | |
| US9467071B2 (en) | Voltage resonant inverter, control method, and surface treatment device | |
| JP2005287249A (en) | Switching power supply | |
| JP2000032750A (en) | Ac/dc converter | |
| JP3568870B2 (en) | converter | |
| US7078867B2 (en) | DC—DC converter and device for operation of a high pressure discharge lamp using said converter | |
| JP2002017090A (en) | Driving method and driving device for piezoelectric transformer | |
| JPH11332220A (en) | DC power supply circuit | |
| JP2010011596A (en) | Power supply circuit using piezoelectric transformer | |
| KR100639483B1 (en) | electrodeless discharge lamp electric source apparatus | |
| KR20010092339A (en) | Switching power circuit and control method for switching power circuit | |
| JP4783605B2 (en) | Power supply | |
| JP2019057427A (en) | Dimming circuit for led power supply | |
| JP2017085793A (en) | Power supply apparatus and plasma processing apparatus | |
| JP6810150B2 (en) | Switching power supply and semiconductor device | |
| JP3888062B2 (en) | Discharge lamp lighting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110217 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120815 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150928 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |