[go: up one dir, main page]

JP2010010615A - 固体撮像素子用シリコン基板およびその製造方法 - Google Patents

固体撮像素子用シリコン基板およびその製造方法 Download PDF

Info

Publication number
JP2010010615A
JP2010010615A JP2008171259A JP2008171259A JP2010010615A JP 2010010615 A JP2010010615 A JP 2010010615A JP 2008171259 A JP2008171259 A JP 2008171259A JP 2008171259 A JP2008171259 A JP 2008171259A JP 2010010615 A JP2010010615 A JP 2010010615A
Authority
JP
Japan
Prior art keywords
silicon substrate
solid
layer
state imaging
imaging device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008171259A
Other languages
English (en)
Inventor
Kazunari Kurita
一成 栗田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2008171259A priority Critical patent/JP2010010615A/ja
Priority to US12/491,404 priority patent/US20090321883A1/en
Priority to TW098121636A priority patent/TW201003746A/zh
Publication of JP2010010615A publication Critical patent/JP2010010615A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10P14/24
    • H10P14/2905
    • H10P14/3208
    • H10P14/3248
    • H10P14/3411
    • H10P36/03
    • H10P36/20
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10Integrated devices
    • H10F39/12Image sensors

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】固体撮像素子用のシリコン基板をその有利な製造方法に併せて提供する。
【解決手段】固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子用シリコン基板の製造方法であって、シリコン基板表面に炭素化合物層を形成する炭素化合物層形成工程S2と、該炭素化合物層の直上にシリコンエピタキシャル層を形成するエピタキシャル工程S3、S4と、前記エピタキシャル層の直下に炭素と酸素による複合体を形成しゲッタリングシンクを形成する600〜800℃で0.25〜3時間の熱処理工程S5と、を有する。
【選択図】図2

Description

本発明は、固体撮像素子用シリコン基板の製造方法に係り、固体撮像素子の製造に用いられるシリコン基板のゲッタリング能力を向上させ白傷欠陥を抑制する際に好適な技術に関する。
固体撮像素子は、シリコン単結晶基板に回路を形成することにより製造されるものである。シリコン基板に重金属が不純物混入した場合、固体撮像素子の電気特性が著しく劣化することになる。
シリコン基板に重金属が不純物混入する要因としては、第一にシリコン基板の製造工程における金属汚染、第二に固体撮像素子の製造工程における重金属汚染があげられる。前者は、シリコン単結晶基板にエピタキシャル層を成長する際にエピ炉部材からの重金属パーティクルあるいは塩素系ガスを用いることから配管材料の金属腐食による重金属パーティクル汚染が考えられる。エピタキシャル工程における金属汚染は近年、エピ炉部材を腐食性のある材料に交換するなどの努力により改善されてきているが完全にエピタキシャル工程における金属汚染を回避することは困難である。
そのため、従来からシリコン基板の内部にゲッタリング層を形成あるいは高濃度ボロン基板などの重金属のゲッタリング能力が高い基板を用い、エピタキシャル工程での金属汚染を回避している。
また、後者においてはデバイス製造工程におけるイオン注入工程、拡散、酸化熱処理工程においてシリコン基板への重金属汚染が懸念される。デバイス活性層近傍における重金属汚染を回避するために、従来からシリコン基板に酸素析出物を形成するイントリンシックゲッタリング法、シリコン基板の裏面にバックサイドダメージなどのゲッタリングサイトを形成するエキシントリックゲッタリング法が利用されている。
しかしながら、上記従来の方法で形成したゲッタリング法、例えば、イントリンシックゲッタリング法の場合はシリコン基板にあらかじめ酸素析出物を形成する必要があるため多段階の熱処理工程が必要であることから製造コストの増加が懸念される。さらに高温長時間の熱処理が必要であることからシリコン基板への金属汚染も懸念される。また、エキシントリックゲッタリング法の場合は、裏面にバックサイドダメージなどを形成することからデバイス工程中に裏面からパーティクルが発生しデバイスの不良要因を形成するなどの短所がある。
特許文献1には、固体撮像素子の電気特性に影響を与える、暗電流により発生する白傷欠陥の低減を目指して、シリコン基板の一表面に例えば炭素を所定のドーズ量でイオン注入し、その表面にシリコンのエピタキシャル層を形成する技術が提案されている。
特許文献2には、炭素イオン注入された基板を固体撮像素子基板に用いた場合、CCD製造プロセスの最高到達温度に顕著に依存することが記載されている。
また特許文献3には、0005段にEG法の例が、また、炭素イオン注入に関する技術が記載されている。
特開平6−338507号公報 特開2002−353434号公報 特開2006−313922号公報
しかし、 固体撮像素子に用いられるシリコン基板として、エピタキシャル成長前に酸素析出熱処理を実施し酸素析出物を形成するイントリンシックゲッタリング法あるいはシリコン基板に炭素イオンなどのイオンをイオン注入するイオン注入法が用いられているが、両者ともにシリコン基板の作製工程中に重金属汚染が懸念されることからシリコン基板作製工程での金属汚染を抑制する必要があった。
また、特許文献2においては、高温の熱処理が炭素注入基板に施された場合、炭素注入で形成された結晶欠陥(結晶格子歪みなど)が緩和されゲッタリングシンクとしての機能が低下することが懸念される。そのため、ゲッタリングシンクの形成はCCDプロセス工程(デバイス工程)でナチュラルに進行することが期待される。
炭素イオン注入によるゲッタリングシンクには、ゲッタリング効果の限界があることから、例えば、上記のようにエピタキシャル層形成後のデバイス処理温度に上限を設ける工夫がなされているが、一方で、この工夫はデバイス作製工程での制約になる。
また、炭素イオン注入によるゲッタリングシンクによるゲッタリング効果が、エピタキシャル層形成後に低下する傾向にあることは、上述したデバイス工程におけるパーティクルの発生を回避することが難しいことでもあり、デバイス工程におけるゲッタリング効果の充実も重要な課題となる。
固体撮像素子に用いられるシリコン基板として、エピタキシャル成長前に酸素析出熱処理を実施し酸素析出物を形成するイントリンシックゲッタリング法、あるいは、シリコン基板に炭素イオンなどのイオンをイオン注入するイオン注入法では、両者ともにシリコン基板の作製工程中に重金属汚染が懸念されることからシリコン基板作製工程での金属汚染を抑制する必要があった。
本発明は、上記の事情に鑑みてなされたもので、以下の目的を達成しようとするものである。
1.従来のゲッタリング法、特に炭素イオン注入によるゲッタリング法と比較して、製造コストの削減を図ること。
2.デバイス工程におけるパーティクルの発生などの問題点の解消を図ること。
3.固体撮像素子用のシリコン基板をその有利な製造方法に併せて提供すること
4.上記のシリコン基板上に回路を形成することによって、優れた電気特性を与えた高性能の固体撮像素子を、その有利な製造方法に併せて提供すること。
そこで、本発明では、シリコン基板への不要な重金属汚染を回避、製造コストの上昇を回避するがために固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子のシリコン基板であって、有機炭化水素化合物および酸素をガスソースとした炭素化合物成長層およびその直上に形成したシリコンエピタキシャル層を形成し、エピタキシャル層の直下に炭素と酸素による複合体を形成し、ゲッタリングシンクを形成することを可能な固体撮像素子の製造に適した固体撮像素子用シリコン基板の製造方法を見出した。
本発明の本発明の固体撮像素子用シリコン基板の製造方法は、固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子用シリコン基板の製造方法であって、
シリコン基板表面に炭素化合物層を形成する炭素化合物層形成工程と、
該炭素化合物層の直上にシリコンエピタキシャル層を形成するエピタキシャル工程と、
前記エピタキシャル層の直下に炭素と酸素による複合体を形成しゲッタリングシンクを形成する600〜800℃で0.25〜3時間の熱処理工程と、
を有することにより上記課題を解決した。
本発明本発明において、前記炭素化合物成長層の成長厚みが0.1〜1.0μmに設定されることがより好ましい。
本発明本発明は、前記炭素化合物成長層の炭素濃度が1×1016〜1×1020atoms/cm 、酸素濃度が1.0×1018〜1.0×1019atoms/cm に設定されることが可能である。
また、また、本発明において、前記炭素化合物層形成工程において、有機炭化水素化合物および酸素をガスソースとした炭素化合物層を形成する手段か、前記炭素化合物層形成工程において、有機炭化水素化合物をガスソースとして供給し急速加熱によりシリコン基板表面近傍へ拡散させて炭素化合物層を形成する手段を採用することもできる。
本発明本発明においては、前記炭素化合物層の直上に緩衝層を形成する工程を有することが望ましい。
さらにさらに、前記エピタキシャル層の上に、酸化膜を形成する工程を有することが可能である。
また、また、本発明の固体撮像素子用シリコン基板は、上記のいずれか記載の製造方法により製造されたシリコン基板であって、
固体撮像素子の埋め込み型フォトダイオードの直下となる位置に大きさ10〜100nmのBMDが密度1.0×1006〜1.0×1009atoms/cmで存在するゲッタリング層が形成され、
前記エピタキシャル層の直下には、炭素、酸素により形成された複合体により重金属の捕獲効率の高いゲッタリングシンクを形成可能とされたゲッタリング層が設けられてなることがある。
本発明によれば、有機炭化水素化合物による炭素化合物層を成長し直上にシリコンエピタキシャル層を形成し埋め込みフォトダイオードへの重金属拡散を抑制することができるものである。
このようなシリコン基板を固体撮像素子の製造に用いることにより固体撮像素子を構成するトランジスターおよび埋め込み型フォトダイオードに欠陥が生じることがなくなり固体撮像素子の白傷欠陥の発生を未然に防ぐことができ、固体撮像素子の歩留まりを向上させることができるという効果を奏することができる。
本発明によれば、CZ結晶からなるシリコン基板に炭素化合物層を形成することによって固体撮像素子の製造プロセス(熱処理プロセス)を利用してエピタキシャル層の直下に酸素析出物、すなわちゲッタリングシンクを形成しデバイス工程での重金属汚染を除去できるため電気特性などの品質を向上させることができる。
本発明では、撮像素子デバイス工程においてエピタキシャル層の直下に高密度かつ2次転位をともなう微小な酸素析出物を形成し低温化した熱処理工程においても十分なゲッタリング能力を保持できる。
本発明においても特に熱処理工程の温度帯域が600℃〜700℃である場合、エピタキシャル層直下に高密度な酸素析出物の形成を実現でき高ゲッタリング能力を期待できるため、これらの基板を用いて固体撮像素子を作製した場合は、電気特性を向上させることができる。これにより固体撮像素子の歩留まりを向上させることができる。
発明者らは、シリコン基板への重金属汚染を、製造コストの上昇なしに回避する手段について、鋭意検討を行った。まず、炭素イオン注入によるゲッタリング法について検討したところ、炭素イオン注入によるゲッタリング作用は、主に高エネルギーを介したイオン注入によるシリコン格子の乱れ(歪み)を起点として析出する酸化物に負うものであり、かような格子の乱れはイオン注入した狭い領域に集中している上、例えばデバイス工程の高温熱処理において酸化物回りの歪みが開放され易いことから、特にデバイス熱処理工程におけるゲッタリング効果に乏しいことが判明した。
そこで、シリコン基板中においてゲッタリングシンクの形成に携わる炭素の作用を詳細に検討した結果、イオン注入によって炭素を強制的に導入するのでなく、シリコン格子中に炭素をシリコンと置換する形で固溶させることによって、この置換位置炭素を起点に、例えばデバイス工程において、転位を伴う炭素・酸素系析出物(炭素・酸素複合体)が高密度で発現し、この炭素・酸素系析出物が高いゲッタリング効果をもたらすことを知見した。さらに、かような置換炭素は、シリコン単結晶中に固溶状態で含有させることで初めて導入されることを見出した。
さらに、B(ボロン)ドープしたシリコン単結晶では、他のドーパントに比べて熱処理による酸素析出物の凝集が起こりやすい。これは、B(ボロン)と点欠陥(空孔および格子間シリコン)の相互作用が促進され酸素析出核の形成が促進されることによるものと考えられる。
さらに、このようなボロン起因の熱処理による酸素析出物の凝集は、高酸素濃度のシリコン結晶中のいて顕著であることがわかった。
シリコン基板上に埋め込み型フォトダイオードを形成した固体撮像素子であって、前記シリコン基板上に形成された炭素化合物層中に、サイズが10〜100nm以上の炭素・酸素系析出物が1×10〜1×109個/cmの密度で存在することができる。
また、前記酸化膜の上に、窒化膜を有することができる。
さらに、前記熱処理が、デバイスの製造プロセスにおける熱処理であることができる。
以下、本発明に係るの第1実施形態を、図面に基づいて説明する。
図1は、本実施形態におけるシリコン基板の製造方法を示す正断面図であり、図2は、本実施形態の製造方法を示すフローチャートであり、図において、符号W0はシリコン基板である。
本実施形態においては、まず、図2に示すように、シリコン基板準備工程S1と、炭素化合物層形成工程S2と、シリコンエピタキシャル層形成工程S3と、第2シリコンエピタキシャル層形成工程S4と、熱処理工程S5とを有するものとされる。
本実施形態においては、図2に示すシリコン基板準備工程S1において、まず、例えば石英ルツボ内にシリコン結晶の原料であるポリシリコンを積層配置し、同時にドーパントとしてP型基板の場合はB(ボロン)を、またN型基板の場合はヒ素等を投入して、例えばチョクラルスキー法(CZ法)に従って、その酸素濃度Oiを制御してCZ結晶を引き上げる。
なお、CZ結晶とは、磁場印加CZ結晶も含めたチョクラルスキー法で製造された結晶の呼称である。
シリコン基板(ウェーハ)W0の加工方法は通常に従い、IDソーまたはワイヤソー等の切断装置によってスライスし、得られたシリコンウェーハをアニールした後、表面を研磨・洗浄等の表面処理工程とおこないう。なお、これらの工程の他にもラッピング、洗浄、研削等種々の工程があり、工程順の変更、省略等目的に応じ適宜工程は変更使用される。
次に、鏡面加工した上記シリコン基板W0の表面を水素あるいは塩酸ガスによるガスエッチングを行い、表面酸化膜あるいは表面に吸着している汚染物質を除去し、図1(a)に示すように、シリコン基板W0を準備する。
なお、鏡面加工後に図示しないシリコンエピタキシャル層をあらかじめ形成することも可能である。この場合には、上記シリコン基板W0の表面を鏡面加工してから、エピタキシャル層を成長するために、例えばSC1およびSC2を組み合わせたRCA洗浄を行う。その後、エピタキシャル成長炉に装入し、各種CVD法(化学気相成長法)を用いて、エピタキシャル層を成長させる。
次に、図2に示す炭素化合物層形成工程S2として、図1(b)に示すように、シリコン基板W0の表面に炭素化合物層W2を成長させる。ここでは、有機炭素水素化合物および酸素をガスソースとしてシリコン基板W0表面に導入して炭素化合物層W2を形成する。
この場合の、有機炭素水素化合物ガスソースとしては、トリメチルシランなどの有機系シランガスソース、酸素ガスソースとしては、O,CO,NOなどの酸素ガスソースが挙げられ、これらの濃度・膜厚等の形成条件は、エピタキシャル成長炉に導入するそれぞれのガスソースの割合が5:1であり、同時に、温度条件等が600℃から1000℃であることが好ましい。
次いで、図2に示すシリコンエピタキシャル層形成工程S3として、図1(c)に示すように、炭素化合物層W2の直上表面にエピタキシャル層W3を形成する。
ここで、エピタキシャル層W3の厚さは、炭素化合物層W2中の炭素が、固体撮像素子のデバイス形成領域に影響を及ぼさないようにする理由から2〜9μmの範囲とすることが好ましい。
さらに、図2に示す第2シリコンエピタキシャル層形成工程S4として、図1(d)に示すように、エピタキシャル層W3の表面にエピタキシャル層W4を成長させる。
この際、シリコンエピタキシャル層形成工程S3と第2シリコンエピタキシャル層形成工程S4との間には、一度、雰囲気温度を1000℃以下に低下することが好ましい。
なお、エピタキシャル層W4は、雰囲気ガス組成・成膜温度等の条件がエピタキシャル層W3と同等の特性・条件として成長させることができる。
ここで、エピタキシャル層W4の厚さは、固体撮像素子の分光感度特性を向上させる理由から、2〜9μmの範囲とすることが好ましい。
さらに、図2に示す熱処理工程S5として、固体撮像素子のデバイス製造工程における熱処理によって、図1(e)に示すように、炭素・酸素により形成された複合体により重金属の捕獲効率の高いゲッタリングシンクを形成可能とされたゲッタリング層W9としシリコン基板W1を完成する。炭素化合物層W2は、炭素リッチ層であることからこの熱処理工程S5の600℃から700℃の低温熱処理によって酸素析出の促進が期待できる。
シリコン基板W1は、その表面上に、必要に応じて酸化膜、さらに窒化膜を形成してから、後述するデバイス工程に供され、この工程においてエピタキシャル層W4に対応する部分に埋め込み型フォトダイオードを形成することによって、固体撮像素子となる。
なお、酸化膜および窒化膜の厚みは、転送トランジスタの駆動電圧を設計する際の制約から、それぞれ酸化膜を50〜100nm、および、窒化膜、具体的には固体撮像素子におけるポリシリコンゲート膜を1.0〜2.0μmとすることが好ましい。
ここで、デバイス工程に供されるシリコン基板W1のゲッタリング層W9は、炭素化合物層W2に起因する炭素を含むシリコン層であるが、酸素析出核あるいは酸素析出物がエピタキシャル成長時の熱処理によりシュリンクするため、熱処理工程S5の前段階における炭素化合物層W2には、顕在化された酸化析出物は存在しない。
そのため、重金属をゲッタリングするためのゲッタリングシンクを確保するためには、エピタキシャル層W4成長後に、好ましくは600〜800℃程度で0.25〜3時間の低温熱処理を施し、置換位置炭素を起点にして炭素・酸素系の複合体である酸素析出物を析出させる必要がある。
なお、本発明においてボロン・炭素・酸素系析出物とは、炭素を含有した複合体(クラスター)である析出物を意味する。
この酸素析出物は、炭素を含有するシリコン層である炭素化合物層W2を出発材とすれば、デバイス工程の初期段階を経る過程で炭素化合物層W2の全体および炭素の拡散範囲となる周辺部分にわたって自然発生的に析出するため、デバイス工程での金属汚染に対するゲッタリング能力の高いゲッタリングシンクを、炭素化合物層W2の形成位置であるエピタキシャル層の直下からシリコン基板W0表面に対応する厚さ位置の全厚にわたって形成することができる。従って、エピタキシャル層W3,W4の近接領域におけるゲッタリングを実現可能なゲッタリング層W9を形成できる。
このゲッタリングを実現するには、炭素・酸素系の複合体である酸素析出物は、サイズが10〜100nmあり、かつゲッタリング層W9中に1.0×1006〜1.0×1009atoms/cm で存在することが好ましい。
酸素析出物のサイズを上記の範囲のうち下限以上にするのは、母体シリコン原子と酸素析出物の界面に生じる歪みの効果を用いて格子間不純物(例えば重金属など)を捕獲(ゲッタリング)する確率を増加するためである。また、酸素析出物のサイズが上記の範囲以上であると、基板強度が低下する、あるいは、エピタキシャル層W3,W4での転位発生等の影響が出るため、好ましくない。
また、酸素析出物のシリコン中における密度は、シリコン結晶中における重金属の捕獲(ゲッタリング)は、母体シリコン原子と酸素析出物との界面に生じる歪みおよび界面準位密度(体積密度)に依存するために、上記の範囲とすることが好ましい。
なお、上記したデバイス工程としては、固体撮像素子の一般的な製造工程を採用することができる。その一例としてCCDデバイスについて図3に示すが、特に図3の工程に限定する必要はない。
すなわち、デバイス工程は、まず、図3(a)に示すように、図1に示したシリコン基板W1に対応するシリコン基板1の上にn型のエピタキシャル層2を形成した半導体基板3を用意し、図3(b)に示すように、このエピタキシャル層2の所定位置に第1のp型ウエル領域11を形成する。その後、図3(c)に示すように、表面にゲート絶縁膜12を形成するとともに、第1のp型ウエル領域11の内部にイオン注入によってn型及びp型の不純物を選択的に注入して、垂直転送レジスタを構成するn型の転送チャネル領域13、p型のチャネルストップ領域14および第2のp型ウエル領域15をそれぞれ形成する。
次に、図3(d)に示すように、ゲート絶縁膜12の表面の所定位置に転送電極16を形成する。その後、図3(e)に示すように、n型の転送チャネル領域13と第2のp型ウエル領域15との間にn型及びp型の不純物を選択的に注入することによって、p型の正電荷蓄積領域17とn型の不純物拡散領域18とを積層させたフォトダイオード19を形成する。
さらに、図3(f)に示すように、表面に層間絶縁膜20を形成した後、フォトダイオード19の直上方を除いた層間絶縁膜20の表面に遮光膜21を形成することによって、固体撮像素子10を製造することができる。
上記のデバイス工程においては、例えば、ゲート酸化膜形成工程、素子分離工程およびポリシリコンゲート電極形成において、600℃〜1000℃程度の熱処理が行われるのが通例であり、この熱処理において、上述した酸素析出物W7の析出を図ることができ、以降の工程においてゲッタリングシンクとして作用させることができる。
なお、これらのデバイス工程における熱処理条件は、図4に示す各条件に対応するものである。
具体的には、エピタキシャル層W0aを成膜したシリコン基板W1に対して、図4に示すinitialから、step1、step2、step3、step4、step5のそれぞれが、光電変換素子である埋め込みフォトダイオードの作製および転送トランジスタの製造の各工程が終了した時点に対応するといえる。
図4に示す熱処理は、図中のinitialから、図中のstep1までのステップ1の熱処理は、
昇温速度5℃/min、
保持温度900℃で30分、
降温速度3℃/min、
図中のstep2までのステップ2の熱処理は、
昇温速度0℃/min、
保持温度780℃で100分、
降温速度10℃/min、
図中のstep3までのステップ3の熱処理は、
昇温速度5℃/min、
保持温度800℃で30分、
降温速度5℃/min、
図中のstep4までのステップ4の熱処理は、
昇温速度5℃/min、
保持温度1000℃で30分、
降温速度2℃/min、
図中のstep5までのステップ5の熱処理は、
昇温速度10℃/min、
保持温度1115℃で30分、
降温速度3℃/min、
である。
なお上記の熱処理をデバイス工程とは別に行う場合には、600〜800℃で0.25〜3時間、酸素と、アルゴン、窒素等の不活性ガスとの混合雰囲気中で行う熱処理を行うことが望ましい。これにより、シリコン基板にIG(ゲッタリング)効果を持たせることができる。
なお、IG効果を持たせる熱処理が、デバイス工程かそれより前かに関わらず、この熱処理が上記の温度範囲より低いと炭素・酸素の複合体形成が不足し、基板の金属汚染が生じた場合に充分なゲッタリング能を発現できないため好ましくなく、また上記の温度範囲より高いと、酸素析出物の凝集が過剰におこり、結果的に、ゲッタリングシンクの密度が足りなくなるため、好ましくない。
また、この熱処理においては、600℃、30分の条件と同等な析出の発現が可能な熱処理温度・時間以上であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能であり、また、800℃、4時間の条件と同等な析出の発現が可能な熱処理温度・時間以下であれば、温度の上下および処理時間の増減は異なる条件に設定することも可能である。
固体撮像素子の製造工程では600℃〜700℃程度の熱処理工程があるため上述のエピタキシャル基板を用いることによりデバイス製造工程を利用してナチュラルに酸素析出物の成長、形成が可能である。デバイス工程でナチュラルに析出するためデバイス工程での金属汚染に対するゲッタリング能力が高く、エピタキシャル層直下に酸素析出物が形成されたゲッタリング層を有することから近接ゲッタリングを実現可能である。
以上のようにしてエピタキシャルシリコン基板を作製することにより重金属に耐性のある固体撮像素子を形成することができる。
以下、本発明に係る第2実施形態を、図面に基づいて説明する。
図5は、本実施形態におけるシリコン基板の製造方法を示す正断面図であり、図6は、本実施形態の製造方法を示すフローチャートである。
本実施形態においては、上述した第1実施形態と同等な構成には同一の符号を付してその説明を省略する。
本実施形態においては、まず、図6に示すように、シリコン基板準備工程S1と、炭素化合物層形成(吸着)工程S20と、炭素化合物層形成(拡散)工程S21と、緩衝層形成工程S23と、シリコンエピタキシャル層形成工程S3と、熱処理工程S5とを有するものとされる。
シリコン基板準備工程S1において、図5(a)に示すように、同様にシリコン基板W0を準備し、次いで、図6に示す炭素化合物層形成(吸着)工程S20として、炭素化合物層を形成するために、まず、有機炭素水素化合物をガスソースとしてシリコン基板W0表面に導入し、図5(b)に示すように、シリコン基板W0表面に炭素化合物W20を吸着させる。
この場合の、有機炭素水素化合物ガスソースとしては、トリメチルシランなどの有機系シランガスソース、O,CO,NOなどの酸素ガスソースが挙げられ、これらの濃度・吸着厚等の形成条件は、導入するそれぞれのガスソースの割合が5:1であり、同時に、温度条件等が600℃から1000℃であることが好ましい。
次いで、図6に示す炭素化合物層形成(拡散)工程S21として、図5(c)に示すように、表面吸着した炭素化合物W20をシリコン基板W0内部へ拡散させるため急速加熱処理を行う。
この急速加熱処理において、処理条件は、シリコン基板W0に炭素化合物拡散層(炭素化合物層)W22が形成されるとともに、この炭素化合物拡散層W22よりもシリコン基板W0表面側に、炭素のない部分W21が形成されるように設定される。
具体的には、昇温速度、降温速度、温度条件・処理時間等が、50℃/min、75℃/min、750℃、300secであることが好ましい。
炭素化合物拡散層W22、炭素のない部分W21は、膜厚等が、10〜100nmであることが好ましい。
次いで、図6に示す緩衝層形成工程S23として、図5(d)に示すように、急速加熱処理により形成された炭素化合物拡散層の直上に緩衝層W23を形成する。
この緩衝層W23は、2〜10μmであることが好ましい。
次いで、図6に示すシリコンエピタキシャル層形成工程S3として、図5(e)に示すように、緩衝層W23の直上表面にエピタキシャル層W4を形成する。
次いで、図6に示す熱処理工程S5として、図5(f)に示すように、固体撮像素子の製造工程におけるゲッタリングシンクとするゲッタリング層W9を形成する。
炭素化合物拡散層W22は炭素リッチ層であることから600℃から700℃の低温熱処理によって炭素・酸素複合体の形成が伸展し酸素析出の促進が期待できる。
固体撮像素子の製造工程では600℃〜700℃程度の熱処理工程があるため上述のエピ基板を用いることによりデバイス製造工程を利用してナチュラルに酸素析出物の成長、形成が可能である。デバイス工程でナチュラルに析出するためデバイス工程での金属汚染に対するゲッタリング能力が高く、エピタキシャル層W4直下に酸素析出物が形成されることから近接ゲッタリングを実現可能である。
以上のようにしてシリコン基板W1を作製することにより重金属に耐性のある固体撮像素子を形成することができる。
図1は、本発明の第1実施形態におけるシリコン基板の製造方法を示す正断面図である。 図2は、本発明の第1実施形態の製造方法を示すフローチャートである。 固体撮像素子の製造手順を示す図である。 本発明の実施例における熱処理を説明する図である。 図5は、本発明の第2実施形態におけるシリコン基板の製造方法を示す正断面図である。 図6は、本発明の第2実施形態の製造方法を示すフローチャートである。
符号の説明
W0,W1…シリコン基板
W2、W22…炭素化合物層
W4…エピタキシャル層

Claims (8)

  1. 固体撮像素子の埋め込み型フォトダイオードの直下にゲッタリング層が形成され重金属の捕獲効率の高い固体撮像素子用シリコン基板の製造方法であって、
    シリコン基板表面に炭素化合物層を形成する炭素化合物層形成工程と、
    該炭素化合物層の直上にシリコンエピタキシャル層を形成するエピタキシャル工程と、
    前記エピタキシャル層の直下に炭素と酸素による複合体を形成しゲッタリングシンクを形成する600〜800℃で0.25〜3時間の熱処理工程と、
    を有することを特徴とする固体撮像素子用シリコン基板の製造方法。
  2. 前記炭素化合物成長層の成長厚みが0.1〜1.0μmに設定されることを特徴とする請求項1記載の固体撮像素子用シリコン基板の製造方法。
  3. 前記炭素化合物成長層の炭素濃度が1×1016〜1×1020atoms/cm 、酸素濃度が1.0×1018〜1.0×1019atoms/cm に設定されることを特徴とする請求項1または2記載の固体撮像素子用シリコン基板の製造方法。
  4. 前記炭素化合物層形成工程において、有機炭化水素化合物および酸素をガスソースとした炭素化合物層を形成することを特徴とする請求項1から3のいずれか記載の固体撮像素子用シリコン基板の製造方法。
  5. 前記炭素化合物層形成工程において、有機炭化水素化合物をガスソースとして供給し急速加熱によりシリコン基板表面近傍へ拡散させて炭素化合物層を形成することを特徴とする請求項1から3のいずれか記載の固体撮像素子用シリコン基板の製造方法。
  6. 前記炭素化合物層の直上に緩衝層を形成する工程を有することを特徴とする請求項5記載の固体撮像素子用シリコン基板の製造方法。
  7. 前記エピタキシャル層の上に、酸化膜を形成する工程を有することを特徴とする請求項1から6のいずれか記載の固体撮像素子用シリコン基板の製造方法。
  8. 請求項1から7のいずれか記載の製造方法により製造されたシリコン基板であって、
    固体撮像素子の埋め込み型フォトダイオードの直下となる位置に大きさ10〜100nmのBMDが密度1.0×1006〜1.0×1009atoms/cmで存在するゲッタリング層が形成され、
    前記エピタキシャル層の直下には、炭素、酸素により形成された複合体により重金属の捕獲効率の高いゲッタリングシンクを形成可能とされたゲッタリング層が設けられてなることをと特徴とする固体撮像素子用シリコン基板。
JP2008171259A 2008-06-30 2008-06-30 固体撮像素子用シリコン基板およびその製造方法 Pending JP2010010615A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008171259A JP2010010615A (ja) 2008-06-30 2008-06-30 固体撮像素子用シリコン基板およびその製造方法
US12/491,404 US20090321883A1 (en) 2008-06-30 2009-06-25 Silicon substrate for solid-state imaging device and method for manufacturing the same
TW098121636A TW201003746A (en) 2008-06-30 2009-06-26 Silicon substrate for solid-state imaging device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171259A JP2010010615A (ja) 2008-06-30 2008-06-30 固体撮像素子用シリコン基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010010615A true JP2010010615A (ja) 2010-01-14

Family

ID=41446372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171259A Pending JP2010010615A (ja) 2008-06-30 2008-06-30 固体撮像素子用シリコン基板およびその製造方法

Country Status (3)

Country Link
US (1) US20090321883A1 (ja)
JP (1) JP2010010615A (ja)
TW (1) TW201003746A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099479A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN113228248A (zh) * 2018-12-24 2021-08-06 Soitec公司 制造用于正面图像传感器的衬底的方法
WO2022044641A1 (ja) * 2020-08-26 2022-03-03 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコン単結晶基板
JPWO2023054334A1 (ja) * 2021-09-30 2023-04-06

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010044279A1 (ja) 2008-10-16 2010-04-22 株式会社Sumco ゲッタリングシンクを有する固体撮像素子用エピタキシャル基板、半導体デバイス、裏面照射型固体撮像素子およびそれらの製造方法
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Soiウェーハ、その製造方法および半導体装置の製造方法
JP2010283220A (ja) * 2009-06-05 2010-12-16 Sumco Corp 固体撮像素子用エピタキシャル基板の製造方法、固体撮像素子の製造方法
JP5825931B2 (ja) * 2011-08-25 2015-12-02 グローバルウェーハズ・ジャパン株式会社 固体撮像素子の製造方法
CN102324382A (zh) * 2011-10-20 2012-01-18 上海先进半导体制造股份有限公司 重掺杂p型衬底上生长高阻n型外延层的方法
US8716751B2 (en) 2012-09-28 2014-05-06 Intel Corporation Methods of containing defects for non-silicon device engineering
JP2018098266A (ja) * 2016-12-08 2018-06-21 キヤノン株式会社 光電変換装置、光電変換装置の製造方法およびカメラ
CN112689886B (zh) * 2020-06-16 2022-11-18 福建晶安光电有限公司 一种衬底加工方法及半导体器件制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
US6150697A (en) * 1998-04-30 2000-11-21 Denso Corporation Semiconductor apparatus having high withstand voltage
US6777171B2 (en) * 2001-04-20 2004-08-17 Applied Materials, Inc. Fluorine-containing layers for damascene structures
JP2002353434A (ja) * 2001-05-22 2002-12-06 Sony Corp 固体撮像装置の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Sumco シリコン基板とその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014099479A (ja) * 2012-11-13 2014-05-29 Sumco Corp エピタキシャル成長装置炉内の汚染評価方法および汚染評価用テストウェーハ
JP2015220242A (ja) * 2014-05-14 2015-12-07 株式会社Sumco 半導体エピタキシャルウェーハの製造方法および固体撮像素子の製造方法
CN113228248A (zh) * 2018-12-24 2021-08-06 Soitec公司 制造用于正面图像传感器的衬底的方法
WO2022044641A1 (ja) * 2020-08-26 2022-03-03 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコン単結晶基板
JP2022038444A (ja) * 2020-08-26 2022-03-10 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコン単結晶基板
JP7463911B2 (ja) 2020-08-26 2024-04-09 信越半導体株式会社 シリコン単結晶基板の製造方法及びシリコンエピタキシャルウェーハの製造方法
JPWO2023054334A1 (ja) * 2021-09-30 2023-04-06
WO2023054334A1 (ja) * 2021-09-30 2023-04-06 信越半導体株式会社 エピタキシャルウェーハ及びその製造方法
JP7487407B2 (ja) 2021-09-30 2024-05-20 信越半導体株式会社 エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
TW201003746A (en) 2010-01-16
US20090321883A1 (en) 2009-12-31

Similar Documents

Publication Publication Date Title
JP2010010615A (ja) 固体撮像素子用シリコン基板およびその製造方法
JP4650584B2 (ja) 固体撮像素子およびその製造方法
JP5568837B2 (ja) シリコン基板の製造方法
JP5343371B2 (ja) シリコン基板とその製造方法
JP2009212354A (ja) シリコン基板の製造方法
WO2010016457A1 (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2009259959A (ja) 薄厚シリコンウェーハおよびその製造方法
JPWO2009075257A1 (ja) シリコン基板とその製造方法
TWI442478B (zh) 矽基板及其製造方法
CN109791890B (zh) 外延硅晶片的制造方法、外延硅晶片及固体摄像元件的制造方法
JP2009164590A (ja) エピタキシャルウェーハ及びその製造方法
JPWO2009075288A1 (ja) シリコン基板とその製造方法
JP2007220825A (ja) シリコンウェーハの製造方法
US20110300371A1 (en) Epitaxial substrate and method for producing same
JP2011054622A (ja) シリコン基板とその製造方法
JP2012049397A (ja) シリコンウェーハの製造方法
JP2021130577A (ja) 半導体シリコンウェーハの製造方法
JP5401809B2 (ja) シリコン基板とその製造方法
JP5401808B2 (ja) シリコン基板とその製造方法
WO2014057741A1 (ja) シリコンエピタキシャルウェーハ及びそれを用いた固体撮像素子の製造方法
WO2010116761A1 (ja) エピタキシャルシリコンウェーハの製造方法、エピタキシャルシリコンウェーハ
KR101184380B1 (ko) 에피택셜 웨이퍼 제조 방법, 이를 적용한 에피택셜 웨이퍼,및 반도체 소자
JP2011023533A (ja) シリコン基板とその製造方法
JP2011108860A (ja) 固体撮像素子の製造方法
JP2011054654A (ja) 薄厚化デバイス素子用シリコンウェーハの製造方法