[go: up one dir, main page]

JP2010010601A - Semiconductor module, manufacturing method thereof, and portable device - Google Patents

Semiconductor module, manufacturing method thereof, and portable device Download PDF

Info

Publication number
JP2010010601A
JP2010010601A JP2008171090A JP2008171090A JP2010010601A JP 2010010601 A JP2010010601 A JP 2010010601A JP 2008171090 A JP2008171090 A JP 2008171090A JP 2008171090 A JP2008171090 A JP 2008171090A JP 2010010601 A JP2010010601 A JP 2010010601A
Authority
JP
Japan
Prior art keywords
insulating resin
electrode
resin layer
semiconductor
semiconductor module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008171090A
Other languages
Japanese (ja)
Inventor
Mayumi Nakazato
真弓 中里
Ryosuke Usui
良輔 臼井
Yasunori Inoue
恭典 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008171090A priority Critical patent/JP2010010601A/en
Publication of JP2010010601A publication Critical patent/JP2010010601A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】配線層に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造の半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させる。
【解決手段】半導体モジュール10は、突起電極16が一体的に設けられた配線層14と、突起電極16に対向する素子電極52が設けられた半導体素子50と、絶縁樹脂層12と、異方性絶縁樹脂層60とを備える。突起電極16は絶縁樹脂層12を貫通し、その先端部分が絶縁樹脂層12から突出している。突起電極16と素子電極52との間の異方性絶縁樹脂層60では、導電性フィラー同士が接触することより、突起電極16と素子電極52との間に導電経路が形成されている。一方、突起電極16と素子電極52の間以外の領域における異方性絶縁樹脂層60では、導電性フィラーが孤立した状態になっているため、絶縁性が保たれている。
【選択図】図1
In a semiconductor module having a structure in which a protruding electrode provided in a wiring layer is connected to an element electrode provided in a semiconductor element, connection reliability between the protruding electrode and the element electrode is improved.
A semiconductor module includes a wiring layer provided integrally with a protruding electrode, a semiconductor element provided with an element electrode facing the protruding electrode, and an insulating resin layer. A conductive insulating resin layer 60. The protruding electrode 16 penetrates the insulating resin layer 12, and a tip portion thereof protrudes from the insulating resin layer 12. In the anisotropic insulating resin layer 60 between the protruding electrode 16 and the element electrode 52, a conductive path is formed between the protruding electrode 16 and the element electrode 52 because the conductive fillers are in contact with each other. On the other hand, in the anisotropic insulating resin layer 60 in a region other than between the protruding electrode 16 and the element electrode 52, the conductive filler is in an isolated state, so that insulation is maintained.
[Selection] Figure 1

Description

本発明は、半導体素子が搭載された半導体モジュールに関する。   The present invention relates to a semiconductor module on which a semiconductor element is mounted.

近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体素子のさらなる小型化が求められている。半導体素子の小型化に伴い、配線基板に実装するための電極間の狭ピッチ化が不可欠となっている。半導体素子の表面実装方法として、半導体素子の電極にはんだボールを形成し、はんだボールと配線基板の電極パッドとをはんだ付けするフリップチップ実装方法が知られている。フリップチップ実装方法では、はんだボール自体の大きさや、はんだ付け時のブリッジ発生などが制約となり、電極の狭ピッチ化に限界があった。このような限界を克服するための構造として、基材をハーフエッチすることによって形成した突起構造を電極またはビアとし、基材にエポキシ樹脂などの絶縁樹脂を介して半導体素子を装着し、突起構造に半導体素子の電極を接続する構造が知られている(特許文献1および特許文献2参照)。
特開2004−193297号公報 特開平10−209218号公報
In recent years, with the miniaturization and high functionality of electronic devices, there has been a demand for further miniaturization of semiconductor elements used in electronic devices. With the miniaturization of semiconductor elements, it is essential to narrow the pitch between electrodes for mounting on a wiring board. As a surface mounting method of a semiconductor element, a flip chip mounting method is known in which solder balls are formed on electrodes of a semiconductor element and solder balls are soldered to electrode pads of a wiring board. In the flip chip mounting method, the size of the solder ball itself and the generation of bridges during soldering are limited, and there is a limit to narrowing the pitch of the electrodes. As a structure for overcoming such limitations, a protrusion structure formed by half-etching the base material is used as an electrode or via, and a semiconductor element is mounted on the base material via an insulating resin such as an epoxy resin, thereby forming the protrusion structure. There is known a structure in which electrodes of a semiconductor element are connected to each other (see Patent Document 1 and Patent Document 2).
JP 2004-193297 A Japanese Patent Laid-Open No. 10-209218

従来、配線層に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造の半導体モジュールでは、突起電極の高さにばらつきが生じた場合に、相対的に高さが低い突起電極と半導体素子の素子電極との接続信頼性が低下してしまうという課題があった。   Conventionally, in a semiconductor module having a structure in which a protruding electrode provided in a wiring layer is connected to an element electrode provided in a semiconductor element, when the height of the protruding electrode varies, a relatively low protrusion There existed a subject that the connection reliability of an electrode and the element electrode of a semiconductor element fell.

また、突起電極と半導体素子との間に絶縁樹脂が入り込むことにより接続不良が発生し、信頼性が低下するおそれがあった。   Further, when the insulating resin enters between the protruding electrode and the semiconductor element, a connection failure may occur and reliability may be lowered.

本発明はこうした課題に鑑みてなされたものであり、その目的は、配線層に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造の半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させることのできる技術の提供にある。   The present invention has been made in view of these problems, and an object of the present invention is to provide a protruding electrode and an element electrode in a semiconductor module having a structure in which a protruding electrode provided in a wiring layer is connected to an element electrode provided in a semiconductor element. The provision of technology capable of improving the connection reliability.

本発明のある態様は、半導体モジュールである。当該半導体モジュールは、突起電極が設けられた配線層と、突起電極に対向する素子電極が設けられた半導体素子と、配線層と半導体素子との間に設けられた絶縁樹脂層と、突起電極と素子電極とを電気的に接続する異方性絶縁樹脂層と、を備えることを特徴とする半導体モジュール。   One embodiment of the present invention is a semiconductor module. The semiconductor module includes a wiring layer provided with a protruding electrode, a semiconductor element provided with an element electrode facing the protruding electrode, an insulating resin layer provided between the wiring layer and the semiconductor element, a protruding electrode, A semiconductor module comprising: an anisotropic insulating resin layer that electrically connects the device electrodes.

この態様によれば、配線層に設けられた突起電極と半導体素子に設けられた素子電極とが異方性絶縁樹脂層を介して導通する。異方性絶縁樹脂層は一定の荷重以上であれば加圧により導電経路が形成される。このため、突起電極を圧着する際の加圧の荷重を調節することにより、突起電極の高さにばらつきが生じた場合であっても、配線層に設けられた突起電極と半導体素子に設けられた素子電極との接続信頼性が向上し、ひいては、半導体モジュールの製造歩留まりの向上を図ることができる。   According to this aspect, the protruding electrode provided in the wiring layer and the element electrode provided in the semiconductor element are electrically connected via the anisotropic insulating resin layer. If the anisotropic insulating resin layer has a certain load or more, a conductive path is formed by pressurization. For this reason, by adjusting the pressure load when crimping the bump electrode, even if the height of the bump electrode varies, the bump electrode provided on the wiring layer and the semiconductor element are provided. Thus, the reliability of connection with the device electrode is improved, and as a result, the manufacturing yield of the semiconductor module can be improved.

上記態様の半導体モジュールにおいて、異方性絶縁樹脂層が素子電極が設けられた半導体素子の主表面全体を被覆していてもよい。また、突起電極の高さが絶縁樹脂層の厚さよりも高くてもよい。また、突起電極が配線層と一体的に設けられていてもよい。また、配線層および突起電極が圧延銅により形成されていてもよい。   In the semiconductor module of the above aspect, the anisotropic insulating resin layer may cover the entire main surface of the semiconductor element provided with the element electrode. Further, the height of the protruding electrode may be higher than the thickness of the insulating resin layer. Further, the protruding electrode may be provided integrally with the wiring layer. Moreover, the wiring layer and the protruding electrode may be formed of rolled copper.

本発明の他の態様は、携帯機器である。当該携帯機器は、上述したいずれかの態様の半導体モジュールを搭載することを特徴とする。   Another embodiment of the present invention is a portable device. The portable device is characterized by mounting any one of the semiconductor modules described above.

本発明の他の態様は、半導体モジュールの製造方法である。当該半導体モジュールの製造方法は、金属板の一方の主表面を選択的に除去して突起電極を形成する工程と、金属板の一方の主表面に突起電極の高さより厚い絶縁樹脂層を積層する工程と、絶縁樹脂層から突起電極の先端部分が露出するように絶縁樹脂層を薄膜化する工程と、金属板と素子電極が形成された半導体素子との間に異方性絶縁樹脂層を挟んだ状態で、金属板、異方性絶縁樹脂層および半導体素子とを圧着し、突起電極と素子電極とが電気的に接続するように異方性樹脂層に導電経路を形成する工程と、金属板をパターニングして配線層を形成する工程と、配線層の所定領域が開口するように配線層の上に保護層をパターニングする工程と、を備えることを特徴とする。   Another aspect of the present invention is a method for manufacturing a semiconductor module. The manufacturing method of the semiconductor module includes a step of selectively removing one main surface of a metal plate to form a protruding electrode, and an insulating resin layer thicker than the height of the protruding electrode is laminated on one main surface of the metal plate. An anisotropic insulating resin layer is sandwiched between the process, the step of thinning the insulating resin layer so that the tip of the protruding electrode is exposed from the insulating resin layer, and the semiconductor element on which the metal plate and the element electrode are formed In this state, the metal plate, the anisotropic insulating resin layer, and the semiconductor element are pressure-bonded, and a conductive path is formed in the anisotropic resin layer so that the protruding electrode and the element electrode are electrically connected, and the metal The method includes: a step of patterning a plate to form a wiring layer; and a step of patterning a protective layer on the wiring layer so that a predetermined region of the wiring layer is opened.

この態様の半導体モジュールの製造方法によれば、配線層に設けられた突起電極と半導体素子に設けられた素子電極とがより確実に接続された半導体モジュールを歩留まり良く製造することができる。   According to the semiconductor module manufacturing method of this aspect, a semiconductor module in which the protruding electrodes provided in the wiring layer and the element electrodes provided in the semiconductor element are more reliably connected can be manufactured with high yield.

上記態様の半導体モジュールの製造方法において、半導体素子は半導体基板にマトリクス状に形成され、保護層をパターニングした後、半導体素子を個片化する工程をさらに備えてもよい。   In the semiconductor module manufacturing method of the above aspect, the semiconductor elements may be formed in a matrix on the semiconductor substrate, and may further include a step of separating the semiconductor elements after patterning the protective layer.

本発明によれば、配線層に設けられた突起電極が半導体素子に設けられた素子電極に接続された構造の半導体モジュールにおいて、突起電極と素子電極との接続信頼性を向上させることができる。   ADVANTAGE OF THE INVENTION According to this invention, in the semiconductor module of the structure where the protruding electrode provided in the wiring layer was connected to the element electrode provided in the semiconductor element, the connection reliability of a protruding electrode and an element electrode can be improved.

以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In all the drawings, the same reference numerals are given to the same components, and the description will be omitted as appropriate.

図1は、実施の形態1に係る半導体モジュール10の構成を示す概略断面図である。半導体モジュール10は、突起電極16が一体的に設けられた配線層14と、突起電極16に対向する素子電極52が設けられた半導体素子50と、絶縁樹脂層12と、異方性絶縁樹脂層60とを備える。   FIG. 1 is a schematic cross-sectional view showing a configuration of a semiconductor module 10 according to the first embodiment. The semiconductor module 10 includes a wiring layer 14 provided integrally with the protruding electrodes 16, a semiconductor element 50 provided with an element electrode 52 facing the protruding electrodes 16, an insulating resin layer 12, and an anisotropic insulating resin layer. 60.

絶縁樹脂層12は、絶縁性の樹脂からなり、たとえば加圧したときに塑性流動を引き起こす材料で形成されている。加圧したときに塑性流動を引き起こす材料としては、エポキシ系熱硬化型樹脂が挙げられる。絶縁樹脂層12に用いられるエポキシ系熱硬化型樹脂は、たとえば、温度160℃、圧力8Mpaの条件下で、粘度が1kPa・sの特性を有する材料であればよい。また、このエポキシ系熱硬化型樹脂は、たとえば温度160℃の条件下で、5〜15Mpaで加圧した場合に、加圧しない場合と比較して、樹脂の粘度が約1/8に低下する。これに対して、熱硬化前のBステージのエポキシ樹脂は、ガラス転移温度Tg以下の条件下では、樹脂を加圧しない場合と同程度に、粘性がなく、加圧しても粘性は生じない。また、このエポキシ系熱硬化型樹脂は、約3〜4の誘電率を有する誘電体である。   The insulating resin layer 12 is made of an insulating resin, and is formed of a material that causes plastic flow when pressed, for example. An example of a material that causes plastic flow when pressed is an epoxy thermosetting resin. The epoxy thermosetting resin used for the insulating resin layer 12 may be any material having a viscosity of 1 kPa · s under conditions of a temperature of 160 ° C. and a pressure of 8 Mpa, for example. In addition, this epoxy thermosetting resin has a viscosity of about 1/8 when the resin is pressurized at 5 to 15 Mpa, for example, at a temperature of 160 ° C., compared to the case where no pressure is applied. . On the other hand, the B stage epoxy resin before thermosetting is not as viscous as when the resin is not pressurized under the condition of the glass transition temperature Tg or lower, and does not cause viscosity even when pressurized. The epoxy thermosetting resin is a dielectric having a dielectric constant of about 3-4.

また、絶縁樹脂層12は、BTレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、PPE樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂で形成されていてもよい。   The insulating resin layer 12 may be formed of a thermosetting resin such as a melamine derivative such as BT resin, a liquid crystal polymer, an epoxy resin, a PPE resin, a polyimide resin, a fluororesin, a phenol resin, or a polyamide bismaleimide.

配線層14は、絶縁樹脂層12の一方の主表面S1に設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成される。あるいは電解銅などで形成してもよい。配線層14には、絶縁樹脂層12側に突起電極16が突設されている。本実施の形態においては、配線層14と突起電極16とは一体的に形成されているが、特にこれに限定されない。配線層14の絶縁樹脂層12と反対側の主表面には、配線層14の酸化などを防ぐための保護層18が設けられている。保護層18としては、ソルダーレジスト層などが挙げられる。保護層18の所定の領域には開口部18aが形成されており、開口部18aによって配線層14の一部が露出している。開口部18a内には外部接続電極としてのはんだボール20が形成され、はんだボール20と配線層14とが電気的に接続されている。はんだボール20を形成する位置、すなわち開口部18aの形成領域は、たとえば再配線で引き回した先の端部である。   The wiring layer 14 is provided on one main surface S1 of the insulating resin layer 12, and is formed of a conductive material, preferably a rolled metal, and further rolled copper. Or you may form with electrolytic copper. The wiring layer 14 has a protruding electrode 16 protruding from the insulating resin layer 12 side. In the present embodiment, the wiring layer 14 and the protruding electrode 16 are integrally formed. However, the present invention is not particularly limited to this. A protective layer 18 is provided on the main surface of the wiring layer 14 opposite to the insulating resin layer 12 to prevent the wiring layer 14 from being oxidized. Examples of the protective layer 18 include a solder resist layer. An opening 18a is formed in a predetermined region of the protective layer 18, and a part of the wiring layer 14 is exposed through the opening 18a. Solder balls 20 as external connection electrodes are formed in the openings 18a, and the solder balls 20 and the wiring layer 14 are electrically connected. A position where the solder ball 20 is formed, that is, a region where the opening 18a is formed is, for example, an end portion that is routed by rewiring.

突起電極16はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起電極16の側面はテーパ状となっている。突起電極16の高さは、絶縁樹脂層12の厚さよりも高い。言い換えると、突起電極16は絶縁樹脂層12を貫通し、その先端部分が絶縁樹脂層12から突出している。   The overall shape of the protruding electrode 16 becomes smaller as it approaches the tip. In other words, the side surface of the protruding electrode 16 is tapered. The height of the protruding electrode 16 is higher than the thickness of the insulating resin layer 12. In other words, the protruding electrode 16 penetrates the insulating resin layer 12, and the tip portion protrudes from the insulating resin layer 12.

異方性絶縁樹脂層(ACF層)60は、素子電極52が設けられた半導体素子50の主表面全体(電極形成面全体)を被覆している。   The anisotropic insulating resin layer (ACF layer) 60 covers the entire main surface (entire electrode formation surface) of the semiconductor element 50 provided with the element electrodes 52.

異方性絶縁樹脂層60は、熱硬化性のエポキシ樹脂などの絶縁性樹脂に導電性フィラーが分散された材料により構成されている。導電性フィラーとしては、たとえば、樹脂粒子に金メッキした粒子、ニッケル粒子に金メッキした粒子、銀粒子に絶縁樹脂を被覆した粒子などを用いることがきる。   The anisotropic insulating resin layer 60 is made of a material in which a conductive filler is dispersed in an insulating resin such as a thermosetting epoxy resin. As the conductive filler, for example, particles plated with gold on resin particles, particles plated with gold on nickel particles, particles coated with an insulating resin on silver particles, and the like can be used.

異方性絶縁樹脂層60の厚さは、突起電極16と素子電極52との間の領域において、これ以外の領域に比べて薄くなっている。突起電極16と素子電極52との間の異方性絶縁樹脂層60では、導電性フィラー同士が接触することより、突起電極16と素子電極52との間に導電経路が形成されている。一方、突起電極16と素子電極52の間以外の領域における異方性絶縁樹脂層60では、導電性フィラーが孤立した状態になっているため、絶縁性が保たれている。   The thickness of the anisotropic insulating resin layer 60 is thinner in the region between the protruding electrode 16 and the element electrode 52 than in other regions. In the anisotropic insulating resin layer 60 between the protruding electrode 16 and the element electrode 52, a conductive path is formed between the protruding electrode 16 and the element electrode 52 because the conductive fillers are in contact with each other. On the other hand, in the anisotropic insulating resin layer 60 in a region other than between the protruding electrode 16 and the element electrode 52, the conductive filler is in an isolated state, so that insulation is maintained.

半導体素子50は、半導体基板51と、突起電極16のそれぞれに対向する素子電極52とを有する。絶縁樹脂層12に接する側の半導体素子50の主表面には、素子電極52が露出するように開口が設けられた保護層54が積層されている。   The semiconductor element 50 includes a semiconductor substrate 51 and an element electrode 52 facing each of the protruding electrodes 16. On the main surface of the semiconductor element 50 on the side in contact with the insulating resin layer 12, a protective layer 54 provided with an opening so as to expose the element electrode 52 is laminated.

半導体素子50の具体例としては、集積回路(IC)、大規模集積回路(LSI)などの半導体チップが挙げられる。保護層54の具体例としては、ポリイミド層が挙げられる。また、素子電極52には、たとえばアルミニウム(Al)が用いられる。保護層54と半導体基板51との間にエポキシ樹脂などの絶縁層が介在していてもよい。   Specific examples of the semiconductor element 50 include semiconductor chips such as an integrated circuit (IC) and a large scale integrated circuit (LSI). A specific example of the protective layer 54 is a polyimide layer. Further, for example, aluminum (Al) is used for the element electrode 52. An insulating layer such as an epoxy resin may be interposed between the protective layer 54 and the semiconductor substrate 51.

以上説明した構成の半導体モジュール10によれば、配線層14に設けられた突起電極16と半導体素子50に設けられた素子電極52とが異方性絶縁樹脂層60を介して導通する。異方性絶縁樹脂層60は一定の荷重以上であれば加圧により導電経路が形成される。このため、突起電極16を圧着する際の加圧の荷重を調節することにより、突起電極16の高さにばらつきが生じた場合であっても、配線層14に設けられた突起電極16と半導体素子50に設けられた素子電極52との接続信頼性が向上し、ひいては、半導体モジュール10の製造歩留まりの向上を図ることができる。   According to the semiconductor module 10 having the configuration described above, the protruding electrode 16 provided on the wiring layer 14 and the element electrode 52 provided on the semiconductor element 50 are electrically connected via the anisotropic insulating resin layer 60. If the anisotropic insulating resin layer 60 has a certain load or more, a conductive path is formed by pressurization. For this reason, even if the height of the protruding electrode 16 varies by adjusting the pressure applied when the protruding electrode 16 is crimped, the protruding electrode 16 provided on the wiring layer 14 and the semiconductor The connection reliability with the element electrode 52 provided in the element 50 is improved, and as a result, the manufacturing yield of the semiconductor module 10 can be improved.

また、素子電極52の周囲の保護層54の形状に合わせて異方性絶縁樹脂層60が充填されているため、保護層54の側壁部分にボイドが発生することが抑制される。   In addition, since the anisotropic insulating resin layer 60 is filled in accordance with the shape of the protective layer 54 around the element electrode 52, the generation of voids in the side wall portion of the protective layer 54 is suppressed.

また、突起電極16と素子電極52との導通を異方性絶縁樹脂層60を介して実現する一方で、隣接する配線層14の間は、保護層18および導電性フィラーを含まない絶縁樹脂層12によって絶縁されているため、隣接する配線層14の間の絶縁耐圧の向上が図られている。これにより、配線層14の狭ピッチ化が可能となり、ひいては半導体モジュール10の小型化を容易にすることができる。   In addition, conduction between the protruding electrode 16 and the element electrode 52 is realized via the anisotropic insulating resin layer 60, while the insulating resin layer not including the protective layer 18 and the conductive filler is provided between the adjacent wiring layers 14. Therefore, the dielectric strength between adjacent wiring layers 14 is improved. As a result, the pitch of the wiring layer 14 can be reduced, and as a result, the semiconductor module 10 can be easily reduced in size.

(半導体モジュールの製造方法)
実施の形態1に係る半導体モジュールの製造方法について図2乃至図4を参照して説明する。
(Semiconductor module manufacturing method)
A method for manufacturing the semiconductor module according to the first embodiment will be described with reference to FIGS.

まず、図2(A)に示すように、図1に示したような突起電極16の高さと配線層14の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板13を用意する。銅板13の厚さは、たとえば125μmである。   First, as shown in FIG. 2A, a copper plate 13 is prepared as a metal plate having a thickness at least larger than the sum of the height of the protruding electrode 16 and the thickness of the wiring layer 14 as shown in FIG. The thickness of the copper plate 13 is, for example, 125 μm.

次に、図2(B)に示すように、リソグラフィ法により、突起電極16のパターンに合わせてレジスト70を選択的に形成する。具体的には、ラミネーター装置を用いて銅板13に所定膜厚のレジスト膜を貼り付け、突起電極16のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板13の上にレジスト70が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板13の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。   Next, as shown in FIG. 2B, a resist 70 is selectively formed in accordance with the pattern of the protruding electrodes 16 by lithography. Specifically, a resist film having a predetermined film thickness is attached to the copper plate 13 using a laminator, exposed using a photomask having a pattern of the protruding electrodes 16, and then developed to form a resist on the copper plate 13. 70 is selectively formed. In order to improve the adhesion to the resist, it is desirable to perform pretreatment such as polishing and washing on the surface of the copper plate 13 as necessary before laminating the resist film.

次に、図2(C)に示すように、レジスト70をマスクとして、銅板13に所定のパターンの突起電極16を形成する。   Next, as shown in FIG. 2C, a bump electrode 16 having a predetermined pattern is formed on the copper plate 13 using the resist 70 as a mask.

次に、図2(D)に示すように、レジスト70を剥離剤を用いて剥離する。以上説明した工程により、銅板13に突起電極16が形成される。本実施形態の突起電極16における基底部の径、頂部の径、高さは、たとえばそれぞれ、100〜140μmφ、50μmφ、20〜25μmである。   Next, as shown in FIG. 2D, the resist 70 is stripped using a stripping agent. Through the steps described above, the bump electrode 16 is formed on the copper plate 13. The diameter of the base portion, the diameter of the top portion, and the height of the protruding electrode 16 of the present embodiment are, for example, 100 to 140 μmφ, 50 μmφ, and 20 to 25 μm, respectively.

次に、図3(A)に示すように、突起電極16が形成された銅板13の面に絶縁樹脂層12を積層する。ここでは、絶縁樹脂層12の厚さは、突起電極16の高さより厚い。   Next, as shown in FIG. 3A, the insulating resin layer 12 is laminated on the surface of the copper plate 13 on which the protruding electrodes 16 are formed. Here, the insulating resin layer 12 is thicker than the protruding electrode 16.

次に、図3(B)に示すように、プラズマエッチング法などのドライエッチング法を用いて、突起電極16の高さが絶縁樹脂層12の厚さより高くなるように絶縁樹脂層12を薄膜化する。これにより、突起電極16の先端部分が露出し、絶縁樹脂層12から突出する。   Next, as shown in FIG. 3B, the insulating resin layer 12 is thinned so that the height of the protruding electrode 16 is higher than the thickness of the insulating resin layer 12 by using a dry etching method such as a plasma etching method. To do. Thereby, the tip portion of the protruding electrode 16 is exposed and protrudes from the insulating resin layer 12.

次に、図3(C)に示すように、突起電極16と半導体素子50の素子電極52とが対応するように、銅板13と半導体素子50とを位置合わせするとともに、銅板13と半導体素子50との間に、異方性絶縁樹脂層60を挟み込む。銅板13の位置合わせのために、半導体素子50の所定位置にアライメントマークを設けてもよい。異方性絶縁樹脂層60の厚さは、たとえば、突起電極16の高さと絶縁樹脂層12の厚さとの差としてよい。なお、半導体素子50の電極形成面に、素子電極52が露出するように、保護層54が予めパターニングされている。また、半導体素子50は半導体基板51にマトリクス状に多数形成されている。   Next, as shown in FIG. 3C, the copper plate 13 and the semiconductor element 50 are aligned so that the protruding electrode 16 and the element electrode 52 of the semiconductor element 50 correspond to each other, and the copper plate 13 and the semiconductor element 50 are aligned. The anisotropic insulating resin layer 60 is sandwiched between the two. For alignment of the copper plate 13, an alignment mark may be provided at a predetermined position of the semiconductor element 50. The thickness of the anisotropic insulating resin layer 60 may be, for example, the difference between the height of the protruding electrode 16 and the thickness of the insulating resin layer 12. The protective layer 54 is patterned in advance so that the element electrode 52 is exposed on the electrode formation surface of the semiconductor element 50. A large number of semiconductor elements 50 are formed in a matrix on the semiconductor substrate 51.

次に、図4(A)に示すように、異方性絶縁樹脂層60を介して、銅板13と半導体素子50とを圧着する。圧着時の荷重は、突起電極16と素子電極52との間の領域の異方性絶縁樹脂層60に導電経路が形成される範囲であればよい。たとえば、圧着時の荷重および温度は、それぞれ100MPa、180℃とすることができる。   Next, as shown in FIG. 4A, the copper plate 13 and the semiconductor element 50 are pressure-bonded with the anisotropic insulating resin layer 60 interposed therebetween. The load at the time of crimping may be within a range in which a conductive path is formed in the anisotropic insulating resin layer 60 in a region between the protruding electrode 16 and the element electrode 52. For example, the load and temperature during crimping can be 100 MPa and 180 ° C., respectively.

次に、図4(B)に示すように、絶縁樹脂層12からの厚さがたとえば20μmとなるように、図4(A)に示した銅板13をエッチングダウンした後、フォトレジスト法およびエッチング法を用いて銅板13を選択的に除去し、所定の(再)配線パターンを有する配線層14を形成する。   Next, as shown in FIG. 4B, the copper plate 13 shown in FIG. 4A is etched down so that the thickness from the insulating resin layer 12 becomes, for example, 20 μm, and then the photoresist method and etching are performed. The copper plate 13 is selectively removed using a method to form a wiring layer 14 having a predetermined (re) wiring pattern.

次に、図4(C)に示すように、配線層14の所定領域が開口部18aとなるように
、フォトソルダーレジスト層などからなる保護層18をパターニングした後、はんだ印刷法を用いて開口部18aにはんだボール20を形成する。
Next, as shown in FIG. 4C, the protective layer 18 made of a photo solder resist layer or the like is patterned so that a predetermined region of the wiring layer 14 becomes the opening 18a, and then the opening is formed using a solder printing method. A solder ball 20 is formed on the portion 18a.

次に、図4(D)に示すように、ダイシング加工により所定のスクライブラインに沿って半導体基板51等を切断し、半導体モジュール10を個片化する。以上の工程により、実施の形態1に係る半導体モジュール10を製造することができる。この製造方法によれば、配線層14に設けられた突起電極16と半導体素子50に設けられた素子電極52とがより確実に接続された半導体モジュール10を歩留まり良く製造することができる。   Next, as shown in FIG. 4D, the semiconductor substrate 51 and the like are cut along a predetermined scribe line by dicing, and the semiconductor module 10 is separated into pieces. Through the above steps, the semiconductor module 10 according to the first embodiment can be manufactured. According to this manufacturing method, the semiconductor module 10 in which the protruding electrode 16 provided in the wiring layer 14 and the element electrode 52 provided in the semiconductor element 50 are more reliably connected can be manufactured with high yield.

また、マトリクス状に形成された半導体素子50をダイシング加工により個片化して半導体モジュール10を製造することにより、半導体モジュール10の製造方法が簡便化されるため、半導体モジュール10の製造コストを低減することができる。   In addition, by manufacturing the semiconductor module 10 by dicing the semiconductor elements 50 formed in a matrix shape, the manufacturing method of the semiconductor module 10 is simplified, so that the manufacturing cost of the semiconductor module 10 is reduced. be able to.

(実施の形態2)
図5は、実施の形態2に係る半導体モジュール10の構成を示す概略断面図である。本実施の形態の半導体モジュール10の基本的な構成は実施の形態1と同様であるので、実施の形態1と異なる構成を中心に実施の形態2に係る半導体モジュール10について説明する。
(Embodiment 2)
FIG. 5 is a schematic cross-sectional view showing the configuration of the semiconductor module 10 according to the second embodiment. Since the basic configuration of the semiconductor module 10 of the present embodiment is the same as that of the first embodiment, the semiconductor module 10 according to the second embodiment will be described focusing on the configuration different from the first embodiment.

実施の形態2に係る半導体モジュール10では、異方性絶縁樹脂層60が突起電極16の頂部面とその周囲にのみ設けられており、異方性絶縁樹脂層60が連続膜になっていない点で実施の形態1と相違している。   In the semiconductor module 10 according to the second embodiment, the anisotropic insulating resin layer 60 is provided only on the top surface of the protruding electrode 16 and the periphery thereof, and the anisotropic insulating resin layer 60 is not a continuous film. This is different from the first embodiment.

突起電極16と素子電極52との間の領域の異方性絶縁樹脂層60は、加圧により導電パスが形成されている。この構成によっても、実施の形態1と同様な効果を得ることができる。本実施の形態2に係る半導体モジュール10では、配線層14と半導体素子50との間の領域に導電性フィラーを含まない絶縁樹脂層12が充填されているため、実施の形態1に比べて隣接する配線層14の間の絶縁耐圧をより一層高めることができる。なお、突起電極16の頂部面周囲の異方性絶縁樹脂層60は保護層54の側壁部分に充填されているため、ボイド発生の抑制に寄与している。   In the anisotropic insulating resin layer 60 in a region between the protruding electrode 16 and the element electrode 52, a conductive path is formed by pressurization. Also with this configuration, the same effect as in the first embodiment can be obtained. In the semiconductor module 10 according to the second embodiment, the region between the wiring layer 14 and the semiconductor element 50 is filled with the insulating resin layer 12 that does not include the conductive filler, so that it is adjacent to the first embodiment. Therefore, the withstand voltage between the wiring layers 14 can be further increased. Since the anisotropic insulating resin layer 60 around the top surface of the protruding electrode 16 is filled in the side wall portion of the protective layer 54, it contributes to the suppression of void generation.

(製造方法)
実施の形態2に係る半導体モジュールの製造方法について図6を参照して説明する。実施の形態2に係る半導体モジュールの製造方法は、図3(A)までは実施の形態1に係る半導体モジュールの製造方法と共通する。
(Production method)
A method for manufacturing a semiconductor module according to the second embodiment will be described with reference to FIG. The semiconductor module manufacturing method according to the second embodiment is common to the semiconductor module manufacturing method according to the first embodiment up to FIG.

図3(A)で説明した工程の後、図6(A)に示すように、突起電極16の頂部面が露出するように、絶縁樹脂層12を薄膜化する。本実施の形態では、突起電極16の高さと絶縁樹脂層12の厚さとが等しくなっている。   After the process described with reference to FIG. 3A, the insulating resin layer 12 is thinned so that the top surface of the protruding electrode 16 is exposed as shown in FIG. 6A. In the present embodiment, the height of the protruding electrode 16 and the thickness of the insulating resin layer 12 are equal.

次に、図6(B)に示すように、素子電極52の表面と保護層54の側壁とで形成された凹部に異方性絶縁樹脂層60を形成する。異方性絶縁樹脂層60を形成方法は特に限定されないが、たとえば、素子電極52および保護層54の全体を異方性絶縁樹脂層で被覆した後、不要部分をスキージを用いて除去してもよい。   Next, as shown in FIG. 6B, an anisotropic insulating resin layer 60 is formed in a recess formed by the surface of the element electrode 52 and the side wall of the protective layer 54. The method for forming the anisotropic insulating resin layer 60 is not particularly limited. For example, after covering the entire device electrode 52 and the protective layer 54 with the anisotropic insulating resin layer, unnecessary portions may be removed using a squeegee. Good.

このように異方性絶縁樹脂層60が点在して形成された半導体素子50の素子電極52と突起電極16とが対応するように、銅板13と半導体素子50とを位置合わせする。   The copper plate 13 and the semiconductor element 50 are aligned so that the element electrodes 52 of the semiconductor element 50 formed with the anisotropic insulating resin layer 60 interspersed with the protruding electrodes 16 correspond to each other.

次に、図6(C)に示すように、銅板13と半導体素子50とを圧着し、突起電極16と素子電極52とが電気的に接続されるように、突起電極16と素子電極52との間の領域の異方性絶縁樹脂層60に導電パスを形成する。  Next, as shown in FIG. 6C, the copper plate 13 and the semiconductor element 50 are pressure-bonded so that the protruding electrode 16 and the element electrode 52 are electrically connected. A conductive path is formed in the anisotropic insulating resin layer 60 in the region between the two.

以下、実施の形態1の半導体モジュールの製造方法の図4(A)乃至図4(D)と同様に、銅板13と半導体素子50との圧着、銅板13のパターニング、保護層18およびはんだボール20の形成、半導体モジュール10の個片化を順に行うことにより、図5に示した半導体モジュール10を得ることができる。   Hereinafter, similarly to FIGS. 4A to 4D of the manufacturing method of the semiconductor module of the first embodiment, the copper plate 13 and the semiconductor element 50 are pressure-bonded, the copper plate 13 is patterned, the protective layer 18 and the solder ball 20. The semiconductor module 10 shown in FIG. 5 can be obtained by sequentially forming the semiconductor module 10 and dividing the semiconductor module 10 into individual pieces.

(実施の形態3)
次に、本発明の半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、たとえば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
(Embodiment 3)
Next, a portable device provided with the semiconductor module of the present invention will be described. In addition, although the example mounted in a mobile telephone is shown as a portable apparatus, electronic devices, such as a personal digital assistant (PDA), a digital video camera (DVC), and a digital still camera (DSC), may be sufficient, for example.

図7は本発明の実施の形態に係る半導体モジュール10を備えた携帯電話の構成を示す図である。携帯電話111は、第1の筐体112と第2の筐体114が可動部120によって連結される構造になっている。第1の筐体112と第2の筐体114は可動部120を軸として回動可能である。第1の筐体112には文字や画像等の情報を表示する表示部118やスピーカ部124が設けられている。第2の筐体114には操作用ボタンなどの操作部122やマイク部126が設けられている。なお、本発明の各実施の形態に係る半導体モジュール10はこうした携帯電話111の内部に搭載されている。   FIG. 7 is a diagram showing a configuration of a mobile phone including the semiconductor module 10 according to the embodiment of the present invention. The mobile phone 111 has a structure in which a first housing 112 and a second housing 114 are connected by a movable portion 120. The first housing 112 and the second housing 114 can be rotated about the movable portion 120 as an axis. The first housing 112 is provided with a display unit 118 and a speaker unit 124 that display information such as characters and images. The second housing 114 is provided with an operation unit 122 such as operation buttons and a microphone unit 126. The semiconductor module 10 according to each embodiment of the present invention is mounted inside such a mobile phone 111.

図8は図7に示した携帯電話の部分断面図(第1の筐体112の断面図)である。本発明の実施の形態に係る半導体モジュール10は、はんだボール20を介してプリント基板128に搭載され、こうしたプリント基板128を介して表示部118などと電気的に接続されている。   FIG. 8 is a partial cross-sectional view (cross-sectional view of the first casing 112) of the mobile phone shown in FIG. The semiconductor module 10 according to the embodiment of the present invention is mounted on a printed circuit board 128 via the solder balls 20 and is electrically connected to the display unit 118 and the like via the printed circuit board 128.

本発明の実施形態に係る半導体モジュール10によれば、半導体モジュール10のプリント配線基板への実装信頼性が向上する。そのため、こうした半導体モジュール10を搭載した本実施形態に係る携帯機器については、その信頼性が向上する。   According to the semiconductor module 10 according to the embodiment of the present invention, the mounting reliability of the semiconductor module 10 on the printed wiring board is improved. Therefore, the reliability of the portable device according to the present embodiment on which such a semiconductor module 10 is mounted is improved.

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。   The present invention is not limited to the above-described embodiments, and various modifications such as design changes can be added based on the knowledge of those skilled in the art. The form can also be included in the scope of the present invention.

たとえば、実施の形態2に係る半導体モジュールの製造方法では、異方性絶縁樹脂層60を半導体素子50側に予め設けた後、銅板13と半導体素子50とを圧着しているが、異方性絶縁樹脂層60を各突起電極16の頂部面に形成した後に銅板13と半導体素子50とを圧着してもよい。   For example, in the method for manufacturing a semiconductor module according to the second embodiment, after the anisotropic insulating resin layer 60 is provided in advance on the semiconductor element 50 side, the copper plate 13 and the semiconductor element 50 are pressure-bonded. The copper plate 13 and the semiconductor element 50 may be pressure-bonded after the insulating resin layer 60 is formed on the top surface of each protruding electrode 16.

本発明の構成は、ウエハレベルCSP(Chip Size Package)プロセスと呼ばれる半導体パッケージの製造プロセスに適用することができる。これによれば、半導体モジュールの薄型化・小型化を図ることができる。   The configuration of the present invention can be applied to a semiconductor package manufacturing process called a wafer level CSP (Chip Size Package) process. According to this, the semiconductor module can be reduced in thickness and size.

実施の形態1に係る半導体モジュールの構成を示す概略断面図である。1 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a first embodiment. 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor module according to the first embodiment. 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor module according to the first embodiment. 実施の形態1に係る半導体モジュールの製造方法を示す工程断面図である。FIG. 6 is a process cross-sectional view illustrating the method for manufacturing the semiconductor module according to the first embodiment. 実施の形態2に係る半導体モジュールの構成を示す概略断面図である。4 is a schematic cross-sectional view showing a configuration of a semiconductor module according to a second embodiment. FIG. 実施の形態2に係る半導体モジュールの製造方法を示す工程断面図である。FIG. 10 is a process cross-sectional view illustrating the manufacturing method of the semiconductor module according to the second embodiment. 実施の形態3に係る携帯電話の構成を示す図である。6 is a diagram showing a configuration of a mobile phone according to Embodiment 3. FIG. 携帯電話の部分断面図である。It is a fragmentary sectional view of a mobile phone.

符号の説明Explanation of symbols

10 半導体モジュール、12 絶縁樹脂層、14 配線層、16 突起電極、20 はんだボール、50 半導体素子、52 素子電極、60 異方性絶縁樹脂層。   DESCRIPTION OF SYMBOLS 10 Semiconductor module, 12 Insulating resin layer, 14 Wiring layer, 16 Projection electrode, 20 Solder ball, 50 Semiconductor element, 52 Element electrode, 60 An anisotropic insulating resin layer.

Claims (8)

突起電極が設けられた配線層と、
前記突起電極に対向する素子電極が設けられた半導体素子と、
前記配線層と前記半導体素子との間に設けられた絶縁樹脂層と、
前記突起電極と前記素子電極とを電気的に接続する異方性絶縁樹脂層と、
を備えることを特徴とする半導体モジュール。
A wiring layer provided with protruding electrodes;
A semiconductor element provided with an element electrode facing the protruding electrode;
An insulating resin layer provided between the wiring layer and the semiconductor element;
An anisotropic insulating resin layer for electrically connecting the protruding electrode and the element electrode;
A semiconductor module comprising:
前記異方性絶縁樹脂層は前記素子電極が設けられた前記半導体素子の主表面全体を被覆していることを特徴とする請求項1に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the anisotropic insulating resin layer covers the entire main surface of the semiconductor element on which the element electrode is provided. 前記突起電極の高さが前記絶縁樹脂層の厚さよりも高いことを特徴とする請求項1または2に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein a height of the protruding electrode is higher than a thickness of the insulating resin layer. 前記突起電極が前記配線層と一体的に設けられていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体モジュール。   4. The semiconductor module according to claim 1, wherein the protruding electrode is provided integrally with the wiring layer. 前記配線層および前記突起電極が圧延銅により形成されていることを特徴とする請求項4に記載の半導体モジュール。   The semiconductor module according to claim 4, wherein the wiring layer and the protruding electrode are formed of rolled copper. 請求項1乃至5のいずれか1項に記載の半導体モジュールを搭載することを特徴とする携帯機器。   A portable device comprising the semiconductor module according to any one of claims 1 to 5. 金属板の一方の主表面を選択的に除去して突起電極を形成する工程と、
前記金属板の一方の主表面に前記突起電極の高さより厚い絶縁樹脂層を積層する工程と、
前記絶縁樹脂層から前記突起電極の先端部分が露出するように前記絶縁樹脂層を薄膜化する工程と、
前記金属板と素子電極が形成された半導体素子との間に異方性絶縁樹脂層を挟んだ状態で、前記金属板、前記異方性絶縁樹脂層および前記半導体素子とを圧着し、前記突起電極と前記素子電極とが電気的に接続するように前記異方性絶縁樹脂層に導電経路を形成する工程と、
前記金属板をパターニングして配線層を形成する工程と、
前記配線層の所定領域が開口するように前記配線層の上に保護層をパターニングする工程と、
を備えることを特徴とする半導体モジュールの製造方法。
Selectively removing one main surface of the metal plate to form a protruding electrode;
Laminating an insulating resin layer thicker than the height of the protruding electrode on one main surface of the metal plate;
Thinning the insulating resin layer so that the tip of the protruding electrode is exposed from the insulating resin layer;
The metal plate, the anisotropic insulating resin layer, and the semiconductor element are pressure-bonded with the anisotropic insulating resin layer sandwiched between the metal plate and the semiconductor element on which the element electrode is formed, and the protrusion Forming a conductive path in the anisotropic insulating resin layer so that an electrode and the element electrode are electrically connected;
Patterning the metal plate to form a wiring layer;
Patterning a protective layer on the wiring layer such that a predetermined region of the wiring layer is opened;
A method for manufacturing a semiconductor module, comprising:
前記半導体素子は半導体基板にマトリクス状に形成され、前記保護層をパターニングした後、半導体素子を個片化する工程をさらに備えることを特徴とする請求項7に記載の半導体モジュールの製造方法。   The method of manufacturing a semiconductor module according to claim 7, further comprising a step of separating the semiconductor elements after the semiconductor elements are formed in a matrix on a semiconductor substrate and patterning the protective layer.
JP2008171090A 2008-06-30 2008-06-30 Semiconductor module, manufacturing method thereof, and portable device Pending JP2010010601A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008171090A JP2010010601A (en) 2008-06-30 2008-06-30 Semiconductor module, manufacturing method thereof, and portable device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171090A JP2010010601A (en) 2008-06-30 2008-06-30 Semiconductor module, manufacturing method thereof, and portable device

Publications (1)

Publication Number Publication Date
JP2010010601A true JP2010010601A (en) 2010-01-14

Family

ID=41590696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171090A Pending JP2010010601A (en) 2008-06-30 2008-06-30 Semiconductor module, manufacturing method thereof, and portable device

Country Status (1)

Country Link
JP (1) JP2010010601A (en)

Similar Documents

Publication Publication Date Title
US8129219B2 (en) Semiconductor module, method for manufacturing the semiconductor module and portable device carrying the same
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
US8288865B2 (en) Semiconductor module having semiconductor device mounted on device mounting substrate
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
US7492045B2 (en) Semiconductor module, method for manufacturing semiconductor modules and mobile device
JP2009182272A (en) Device mounting substrate and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable device
CN101499443B (en) Substrate for mounting device and method for producing the same, semiconductor module and method for producing the same, and portable apparatus provided with the same
JP2009224581A (en) Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device
JP4588091B2 (en) Manufacturing method of semiconductor module
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
JP5134899B2 (en) Semiconductor module, semiconductor module manufacturing method, and portable device
JP5484694B2 (en) Semiconductor module and portable device equipped with semiconductor module
US20100140797A1 (en) Device mounting board and method of manufacturing the board, semiconductor module and method of manufacturing the module
JP5295211B2 (en) Manufacturing method of semiconductor module
JP2010040721A (en) Semiconductor module, semiconductor device, portable apparatus, and manufacturing method of semiconductor module, and manufacturing method of semiconductor device
JP5061010B2 (en) Semiconductor module
JP4806468B2 (en) Semiconductor module
JP2010010601A (en) Semiconductor module, manufacturing method thereof, and portable device
JP5022963B2 (en) Projection electrode structure, element mounting substrate and manufacturing method thereof, semiconductor module, and portable device
JP2009158751A (en) Device mounting substrate and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable device
JP5306443B2 (en) Device mounting substrate, device mounting substrate manufacturing method, semiconductor module, and semiconductor module manufacturing method
JP2011082447A (en) Substrate for element mounting, semiconductor module, and portable equipment
US20100248429A1 (en) Method for manufacturing semiconductor modules
JP2009212114A (en) Structure of protruding electrode, substrate for mounting element and its manufacturing method, semiconductor module, and portable device