JP2010010017A - Electron emitting element, electron source and manufacturing method of them, and image display device - Google Patents
Electron emitting element, electron source and manufacturing method of them, and image display device Download PDFInfo
- Publication number
- JP2010010017A JP2010010017A JP2008169882A JP2008169882A JP2010010017A JP 2010010017 A JP2010010017 A JP 2010010017A JP 2008169882 A JP2008169882 A JP 2008169882A JP 2008169882 A JP2008169882 A JP 2008169882A JP 2010010017 A JP2010010017 A JP 2010010017A
- Authority
- JP
- Japan
- Prior art keywords
- electron
- substrate
- gap
- sio
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】CVD法によってSiO2を主成分とする層を積層した基板上に、良好なカーボン膜を備えた電子放出素子を製造する方法を提供する。
【解決手段】基体1上にCVD法によって、Nの元素比率が2%以下であるSiO2を主成分とする層8を形成して基板1とし、その上に素子電極2,3、導電性膜4を形成し、さらに、活性化処理によってカーボン膜6を堆積させる。
【選択図】図2The present invention provides a method for manufacturing an electron-emitting device having a good carbon film on a substrate on which a layer mainly composed of SiO 2 is laminated by a CVD method.
A substrate composed mainly of SiO 2 having an N element ratio of 2% or less is formed on a substrate by a CVD method to form a substrate, on which device electrodes, 3 and a conductive layer are formed. A film 4 is formed, and a carbon film 6 is further deposited by an activation process.
[Selection] Figure 2
Description
本発明は、フラットパネルディスプレイに用いられる電子放出素子とその製造方法、該電子放出素子を配置してなる電子源、該電子源を用いて構成した画像表示装置に関する。 The present invention relates to an electron-emitting device used in a flat panel display, a method for manufacturing the same, an electron source in which the electron-emitting device is arranged, and an image display device configured using the electron source.
従来、電子放出素子としては熱電子源と冷陰極電子源の2種類が知られている。冷陰極電子源には電界放出型素子(FE型素子)、金属/絶縁層/金属型素子(MIM素子)、表面伝導型電子放出素子等がある。 Conventionally, two types of electron-emitting devices are known: a thermionic source and a cold cathode electron source. Cold cathode electron sources include field emission devices (FE devices), metal / insulating layer / metal devices (MIM devices), surface conduction electron emitters, and the like.
特許文献1には表面伝導型電子放出素子の構成及び製造方法が示されている。係る電子放出素子は、基板上に一対の素子電極を形成し、該素子電極間に導電性膜を形成した後、該導電性膜に電圧を印加して間隙を形成し、さらに、活性化処理と呼ばれる処理によって該間隙付近にカーボン膜を堆積させてなる。特許文献1には、基板上にSiO2層を設け、基板に含まれるナトリウムの素子への拡散防止を図った構成が開示されている。
特許文献1に記載されたような、SiO2からなるナトリウム拡散防止層は、スパッタ法、真空蒸着法、電子ビーム蒸着法、CVD(Chemical Vapor Deposition;化学気相成長)法により形成することができる。このうち、スパッタ法は成膜時間が長く、真空装置を用いる必要があることから、時間やコストの面で不利である。一方、CVD法によれば効率良く成膜することができるが、CVD法によってSiO2層を形成した基板上に電子放出素子を形成した場合、前記した活性化処理を施した場合、良好なカーボン膜が堆積できない(活性化不良)という問題があった。
The sodium diffusion preventing layer made of SiO 2 as described in
本発明の課題は、CVD法によってSiO2を主成分とする層を積層した基板上に、良好なカーボン膜を備えた電子放出素子を製造する方法を提供し、高品質の電子放出素子を提供することにある。さらには、該電子放出素子を複数備えた電子源とその製造方法を提供することにあり、該電子源を用いた高画質の画像表示装置を提供することにある。 An object of the present invention is to provide a method of manufacturing an electron-emitting device having a good carbon film on a substrate in which a layer mainly composed of SiO 2 is laminated by a CVD method, and to provide a high-quality electron-emitting device There is to do. It is another object of the present invention to provide an electron source including a plurality of the electron-emitting devices and a manufacturing method thereof, and to provide a high-quality image display apparatus using the electron source.
本発明の第1は、基板上に一対の素子電極と、該素子電極間に形成された第1の間隙を有する導電性膜と、少なくとも該第1の間隙内に第2の間隙を有するカーボン膜と、を備えた電子放出素子の製造方法であって、
SiO2を主成分とする層をCVD法により基体上に形成して基板とする工程と、
上記基板上に一対の素子電極を形成する工程と、
該素子電極間に導電性膜を形成する工程と、
該導電性膜に第1の間隙を形成する工程と、
炭素含有ガスを含む雰囲気下に、上記一対の素子電極間に電圧を印加することによって第2の間隙を有するカーボン膜を形成する工程と、
を有し、
上記SiO2を主成分とする層のNの元素比率が2%以下であることを特徴とする。
According to a first aspect of the present invention, a pair of element electrodes on a substrate, a conductive film having a first gap formed between the element electrodes, and a carbon having a second gap at least in the first gap. A method of manufacturing an electron-emitting device including a film,
Forming a layer mainly composed of SiO 2 on a substrate by a CVD method to form a substrate;
Forming a pair of device electrodes on the substrate;
Forming a conductive film between the element electrodes;
Forming a first gap in the conductive film;
Forming a carbon film having a second gap by applying a voltage between the pair of device electrodes in an atmosphere containing a carbon-containing gas;
Have
The element ratio of N in the layer mainly composed of SiO 2 is 2% or less.
本発明の第2は、一対の素子電極と、該素子電極間に形成された第1の間隙を有する導電性膜と、少なくとも該第1の間隙内に第2の間隙を有するカーボン膜と、を備えた電子放出素子を複数個、基板上に有する電子源の製造方法であって、
SiO2を主成分とする層をCVD法により基体上に形成して基板とする工程と、
上記基板上に複数の素子電極対を形成する工程と、
各素子電極対において、素子電極間に導電性膜を形成する工程と、
該導電性膜に第1の間隙を形成する工程と、
炭素含有ガスを含む雰囲気下に、上記一対の素子電極間に電圧を印加することによって第2の間隙を有するカーボン膜を形成する工程と、
を有し、
上記SiO2を主成分とする層のNの元素比率が2%以下であることを特徴とする。
According to a second aspect of the present invention, a pair of element electrodes, a conductive film having a first gap formed between the element electrodes, a carbon film having a second gap at least in the first gap, A method of manufacturing an electron source having a plurality of electron-emitting devices having a substrate on a substrate,
Forming a layer mainly composed of SiO 2 on a substrate by a CVD method to form a substrate;
Forming a plurality of device electrode pairs on the substrate;
In each element electrode pair, forming a conductive film between the element electrodes;
Forming a first gap in the conductive film;
Forming a carbon film having a second gap by applying a voltage between the pair of device electrodes in an atmosphere containing a carbon-containing gas;
Have
The element ratio of N in the layer mainly composed of SiO 2 is 2% or less.
上記本発明においては、前記SiO2を主成分とする層を、SiH4とN2Oを用いたCVD法により形成することを好ましい態様として含む。 In the present invention, it is preferable that the layer mainly composed of SiO 2 is formed by a CVD method using SiH 4 and N 2 O.
本発明の第3は、基板上に一対の素子電極と、該素子電極間に形成された第1の間隙を有する導電性膜と、少なくとも該第1の間隙内に第2の間隙を有するカーボン膜と、を備えた電子放出素子であって、
上記基板が、基体上にCVD法によって形成されたSiO2を主成分とする層であって、Nの元素比率が2%以下であることを特徴とする。
According to a third aspect of the present invention, a pair of element electrodes on the substrate, a conductive film having a first gap formed between the element electrodes, and a carbon having a second gap at least in the first gap. An electron-emitting device comprising a film,
The substrate is a layer mainly composed of SiO 2 formed on a substrate by a CVD method, wherein the element ratio of N is 2% or less.
本発明の第4は、基板上に複数の電子放出素子を有する電子源であって、該電子放出素子が上記本発明の電子放出素子であること特徴とする。 A fourth aspect of the present invention is an electron source having a plurality of electron-emitting devices on a substrate, wherein the electron-emitting device is the electron-emitting device of the present invention.
本発明の第5は、上記本発明の電子源と、該電子源の電子放出素子と対向して該電子放出素子から放出された電子の照射によって発光する発光体が配置された第2の基板とを対向配置させてなることを特徴とする画像表示装置である。 According to a fifth aspect of the present invention, there is provided the second substrate on which the electron source according to the present invention and a light emitter that emits light by irradiation of electrons emitted from the electron emitter facing the electron emitter of the electron source are disposed. Is an image display device characterized by being arranged opposite to each other.
本発明によれば、SiO2を主成分とする層を積層した基板において、良好なカーボン膜を備え、電子放出特性に優れた電子放出素子が製造される。よって、本発明によれば、該電子放出素子を複数備えた電子源を効率良く製造することができ、高画質の画像表示装置を提供することができる。 According to the present invention, an electron-emitting device having a good carbon film and excellent electron emission characteristics is manufactured on a substrate on which layers having SiO 2 as a main component are laminated. Therefore, according to the present invention, an electron source including a plurality of the electron-emitting devices can be efficiently manufactured, and a high-quality image display apparatus can be provided.
本発明者等が、SiO2を主成分とする層と活性化不良との関係を詳細に検討したところ、SiO2を主成分とする層に含まれるNの元素比率が活性化処理に影響を与えていることを見出した。そこで、Nの比率を異ならせたSiO2層を形成した基板を用いて活性化を行ったところ、Nの元素比率が2%以下であれば活性化不良を生じないことがわかり、本発明を達成した。 The present inventors examined in detail the relationship between the layer mainly composed of SiO 2 and the activation failure, and the element ratio of N contained in the layer mainly composed of SiO 2 has an influence on the activation treatment. I found out that I was giving. Therefore, when activation was performed using a substrate on which SiO 2 layers having different N ratios were formed, it was found that if the N element ratio was 2% or less, activation failure did not occur. Achieved.
以下、図面を参照して本発明の好ましい実施形態を例示的に詳しく説明する。但し、下記の実施形態に記載されている構成部品の寸法、材質、形状、その相対配置などに本発明が限定されるものではない。 Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the drawings. However, the present invention is not limited to the dimensions, materials, shapes, relative arrangements, and the like of components described in the following embodiments.
図1は、本発明の電子放出素子の好ましい実施形態を模式的に示す図であり、(a)は平面図、(b)は(a)のA−A’断面図である。図中、1は基体、2,3は素子電極、4は導電性膜、5は導電性膜4に形成された第1の間隙、6はカーボン膜、7は第2の間隙、8はSiO2を主成分とする層(以下、便宜上SiO2層と記す)、10は基体1上にSiO2層8を積層してなる基板である。
1A and 1B are diagrams schematically showing a preferred embodiment of the electron-emitting device of the present invention, in which FIG. 1A is a plan view and FIG. 1B is a cross-sectional view taken along line AA ′ of FIG. In the figure, 1 is a substrate, 2 and 3 are element electrodes, 4 is a conductive film, 5 is a first gap formed in the
本発明においては、基板10として、基体上にSiO2層8を積層して用いる。基体1としては、例えば石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス等のガラス基板及びアルミナ等のセラミックス基板等が好ましく用いられる。入手のしやすさやコストを考慮すると、低アルカリガラス、例えば、旭硝子社製PD200が適している。尚、この基板中にはアルカリ金属、特にNaが混入しており、素子に拡散した場合には好ましくないが、本発明においてはSiO2層8を積層して用いるため、Naの素子への拡散は防止される。
In the present invention, the
本発明に係るSiO2層8は、SiO2を主成分とする層である。本発明においては、該SiO2層8に含まれるNの元素比率が0.5%以上2%以下であることを特徴とする。 The SiO 2 layer 8 according to the present invention is a layer mainly composed of SiO 2 . In the present invention, the element ratio of N contained in the SiO 2 layer 8 is 0.5% or more and 2% or less.
本発明に係るSiO2層8は、CVD法によって形成されるが、より具体的には、プラズマCVD、熱CVDなど一般的なCVD層を使用することができ、好ましくは、SiH4(モノシラン)とN2O(還元剤)を用いて成膜することができる。但し、本発明において係るSiO2層8は、Nの元素比率が2%となるようにN2Oの比率やガス圧力、成膜時間といった成膜条件を調整する必要がある。 The SiO 2 layer 8 according to the present invention is formed by a CVD method. More specifically, a general CVD layer such as plasma CVD or thermal CVD can be used, and preferably SiH 4 (monosilane). And N 2 O (reducing agent). However, in the SiO 2 layer 8 according to the present invention, it is necessary to adjust the film formation conditions such as the N 2 O ratio, gas pressure, and film formation time so that the element ratio of N is 2%.
また、SiO2層8の厚さとしては、基体1からのNaの拡散防止効果から鑑みて、1μm以上が好ましく、より好ましくは2乃至10μmである。この膜厚範囲では下地(基体1の表面)の影響が出やすいため、SiO2層8は、表面の平均粗さRaを4nm以下にすることが望ましい。Raが4nmを超えると、素子の形成工程における、フォーミング工程(第1の間隙5の形成工程)、活性化工程(カーボン膜6の形成工程)において、下地粗さの影響で導電性膜4の抵抗値が大きくなり、良好な素子の形成に影響を及ぼす恐れがある。
The thickness of the SiO 2 layer 8 is preferably 1 μm or more, more preferably 2 to 10 μm, in view of the effect of preventing the diffusion of Na from the
素子電極2,3の材料としては、一般的な導体材料を用いることができる。例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或は合金及びPd、Ag、Au、RuO2、Pd−Ag等の金属或は金属酸化物とガラス等から構成される印刷導体が用いられる。また、In2O3−SnO2等の透明導電体及びポリシリコン等の半導体導体材料等も用いられる。
As a material of the
素子電極間隔L、素子電極長さWは、応用される形態等を考慮して、設計される。素子電極間隔Lは、好ましくは、数百nmから数百μmの範囲とすることができ、より好ましくは、素子電極2,3間に印加する電圧等を考慮して数μmから数十μmの範囲とすることができる。素子電極長さWは、電極の抵抗値、電子放出特性を考慮して、数μmから数百μmの範囲とすることができる。素子電極2,3の膜厚dは、数十nmから数μmの範囲とすることができる。
The element electrode interval L and the element electrode length W are designed in consideration of the applied form and the like. The element electrode interval L can be preferably in the range of several hundred nm to several hundred μm, and more preferably several μm to several tens μm in consideration of the voltage applied between the
導電性膜4の材料としては、Pd、Pt、Ru、Ag、Au、Ti、In、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等の金属、PdO、SnO2、In2O3、PbO、Sb2O3、RuO2等の酸化物が用いられる。また、HfB2、ZrB2、LaB6、CeB6、YB4、GdB4等の硼化物、TiC、ZrC、HfC、TaC、SiC、WC等の炭化物、TiN、ZrN、HfN等の窒化物、Si、Ge等の半導体、カーボン等が挙げられる。また、上記材料の抵抗値を制御するために、SiO2や金属酸化物を混入することも可能である。
Examples of the material of the
導電性膜4は、良好な電子放出特性を得るために微粒子で構成された微粒子膜が特に好ましい。また、その膜厚は、導電性膜4の抵抗値及び後述する通電フォーミング条件等によって適宜設定されるが、好ましくは10Å乃至500Åで、特に好ましくは10Å乃至100Åであり、そのシート抵抗値は、好ましくは103乃至107Ω/□である。
The
尚、ここで述べる微粒子膜とは、複数の微粒子が集合した膜であり、その微細構造として、微粒子が個々に分散配置した状態のみならず、微粒子が互いに隣接或いは重なり合った状態(島状も含む)の膜を指し、該微粒子の粒径は、10Å乃至200Åである。 The fine particle film described here is a film in which a plurality of fine particles are aggregated, and the fine structure thereof is not only in a state where the fine particles are individually dispersed and arranged, but also in a state where the fine particles are adjacent or overlap each other (including island shapes). ), And the particle diameter of the fine particles is 10 to 200 mm.
次に、本発明の電子放出素子の製造方法を、図1に示した素子を製造する場合を例に挙げ、図2に基づいて説明する。尚、図2においても図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。 Next, a method for manufacturing the electron-emitting device of the present invention will be described with reference to FIG. 2, taking as an example the case of manufacturing the device shown in FIG. In FIG. 2, the same parts as those shown in FIG. 1 are denoted by the same reference numerals as those shown in FIG.
〈工程1〉
基体1を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、CVD法によりSiO2層8を積層し、基板10を形成する〔図2(a)〕。
<
The
〈工程2〉
真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基体1上に素子電極2及び3を形成する〔図2(b)〕。
<
After the device electrode material is deposited by vacuum deposition, sputtering, or the like,
次に、基板10上の素子電極2,3間に、導電性膜4を形成する。導電性膜4の形成方法は、スパッタ法、真空蒸着法、CVD法、スピンナー法等を用いることができるが、これらに限定するものではない。また、例えばインクジェット方式により、金属含有溶液を塗布し、加熱して形成する方法も用いることができる〔図2(c)〕。
Next, the
〈工程3〉
次に、導電性膜4に間隙5を形成する。ここでは、「通電フォーミング」と呼ばれる処理を施す例を説明する。
<
Next, a
所定の真空度のもとで素子電極2,3間に不図示の電源より通電すると、導電性膜4に構造の変化した第1の間隙(亀裂)5が形成される〔図2(d)〕。このフォーミングにより形成した間隙5付近から所定の電圧下では電子放出が起こるが、現状の条件ではまだ電子放出効率が非常に低いものである。
When power is supplied from a power source (not shown) between the
通電フォーミングの電圧波形の例を図3に示す。電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図3(a)に示した手法と、パルス波高値を増加させながらパルスを印加する図3(b)に示した手法がある。 An example of the voltage waveform of energization forming is shown in FIG. The voltage waveform is particularly preferably a pulse waveform. For this purpose, there are a method shown in FIG. 3A in which a pulse having a pulse peak value as a constant voltage is continuously applied, and a method shown in FIG. 3B in which a pulse is applied while increasing the pulse peak value. is there.
先ず、パルス波高値を定電圧とした場合について図3(a)で説明する。図3(a)におけるT1及びT2は電圧波形のパルス幅とパルス間隔である。通常、T1は1μ秒乃至10m秒、T2は10μ秒乃至100m秒の範囲で設定される。三角波の波高値(通電フォーミング時のピーク電圧)は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は、三角波に限定されるものではなく、矩形波等の所望の波形を採用することができる。 First, the case where the pulse peak value is a constant voltage will be described with reference to FIG. T1 and T2 in FIG. 3A are the pulse width and pulse interval of the voltage waveform. Usually, T1 is set in the range of 1 μsec to 10 msec, and T2 is set in the range of 10 μsec to 100 msec. The peak value of the triangular wave (peak voltage during energization forming) is appropriately selected according to the form of the electron-emitting device. Under such conditions, for example, a voltage is applied for several seconds to several tens of minutes. The pulse waveform is not limited to a triangular wave, and a desired waveform such as a rectangular wave can be adopted.
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図3(b)で説明する。図3(b)におけるT1及びT2は、図3(a)に示したのと同様とすることができる。三角波の波高値(通電フォーミング時のピーク電圧)は、例えば0.1Vステップ程度ずつ、増加させることができる。 Next, the case where a voltage pulse is applied while increasing the pulse peak value will be described with reference to FIG. T1 and T2 in FIG. 3B can be the same as those shown in FIG. The peak value of the triangular wave (peak voltage during energization forming) can be increased by, for example, about 0.1 V step.
通電フォーミング処理の終了は、パルス電圧印加中の素子に流れる電流を測定して抵抗値を求めて、例えば1MΩ以上の抵抗を示した時に通電フォーミングを終了させることができる。 The end of the energization forming process can be completed when the resistance value is obtained by measuring the current flowing through the element to which the pulse voltage is applied, and the energization forming can be terminated when a resistance of, for example, 1 MΩ or more is indicated.
〈工程4〉
先に述べたように、フォーミング後の状態では電子放出効率は非常に低いものである。よって電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
<
As described above, the electron emission efficiency is very low in the state after forming. Therefore, in order to increase the electron emission efficiency, it is desirable to perform a process called activation on the element.
活性化処理は、炭素含有ガスを含む雰囲気下、適当な真空度のもとで、パルス電圧を素子電極2,3間に繰り返し印加することによって炭素或いは炭素化合物を、導電性膜4に形成された第1の間隙5近傍にカーボン膜6として堆積させる〔図2(e)〕。カーボン膜6は、導電性膜4の第1の間隙に面する端部上及び第1の間隙内に堆積する。よって、図2(e)に示すように、導電性膜4,4を介して素子電極2,3にそれぞれ接続されるカーボン膜6,6が第2の間隙7を介して対向配置する。
In the activation treatment, carbon or a carbon compound is formed on the
本発明の電子放出素子において、素子電極2,3間に所定の駆動電圧を印加すると、カーボン膜6から電子が放出される。
In the electron-emitting device of the present invention, when a predetermined driving voltage is applied between the
本工程において、炭素源としては有機化合物が用いられるが、例えばトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、1.3×10-4Pa程度を維持する。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、1×10-5Pa乃至1×10-2Pa程度が好適である。 In this step, an organic compound is used as the carbon source. For example, tolunitrile is used and introduced into the vacuum space through a slow leak valve to maintain about 1.3 × 10 −4 Pa. The pressure of tolunitrile to be introduced is slightly affected by the shape of the vacuum apparatus and the members used in the vacuum apparatus, but is preferably about 1 × 10 −5 Pa to 1 × 10 −2 Pa.
図4に、活性化工程で用いられる電圧印加の好ましい一例を示す。印加する最大電圧値は、10乃至20Vの範囲で適宜選択される。 FIG. 4 shows a preferred example of voltage application used in the activation process. The maximum voltage value to be applied is appropriately selected in the range of 10 to 20V.
図4(a)において、T1は電圧波形の正と負のパルス幅、T2はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図4(b)に於いて、T1及びT1’はそれぞれ電圧波形の正と負のパルス幅、T2はパルス間隔であり、T1>T1’、電圧値は正負の絶対値が等しく設定されている。 In FIG. 4A, T1 is the positive and negative pulse width of the voltage waveform, T2 is the pulse interval, and the voltage value is set to be equal in absolute value of positive and negative. In FIG. 4B, T1 and T1 ′ are the positive and negative pulse widths of the voltage waveform, T2 is the pulse interval, and T1> T1 ′, and the voltage value is set to be equal in absolute value of positive and negative. ing.
本工程では、放出電流Ieがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了する。 In this step, the energization is stopped when the emission current Ie reaches almost saturation, the slow leak valve is closed, and the activation process is terminated.
以上の工程により図1に示したような電子放出素子を製造することができる。 Through the above steps, the electron-emitting device as shown in FIG. 1 can be manufactured.
本発明の電子放出素子の電子放出特性は、図5に示す測定評価装置を用いて測定することができる。 The electron emission characteristics of the electron-emitting device of the present invention can be measured using a measurement evaluation apparatus shown in FIG.
図5は係る測定評価装置の概略図であり、図中、21は素子に素子電圧Vfを印加するための電源、20は素子の電極部を流れる素子電流Ifを測定するための電流計、24は素子の電子放出部より放出される放出電流Ieを捕捉するためのアノード電極である。また、23はアノード電極24に電圧を印加するための高圧電源、22は素子より放出される放出電流Ieを測定するための電流計である。
FIG. 5 is a schematic diagram of such a measurement evaluation apparatus, in which 21 is a power source for applying an element voltage Vf to the element, 20 is an ammeter for measuring the element current If flowing through the electrode part of the element, and 24. Is an anode electrode for capturing the emission current Ie emitted from the electron emission portion of the device.
電子放出素子の素子電極2,3間を流れる素子電流If、及びアノードへの放出電流Ieの測定にあたっては、素子電極2,3間に電源21と電流計20とを接続し、該電子放出素子の上方に電源23と電流計22とを接続したアノード電極24を配置している。
In measuring the device current If flowing between the
また、本電子放出素子及びアノード電極24は真空装置25内に設置され、その真空装置には排気ポンプ26及び真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。尚、アノード電極24の電圧は1kV乃至10kV、アノード電極24と電子放出素子との距離Hは2mm乃至8mmの範囲で測定する。
In addition, the electron-emitting device and the
図5に示した測定評価装置により測定された放出電流Ie及び素子電流Ifと素子電圧Vfの関係の典型的な例を図6に示す。尚、放出電流Ieと素子電流Ifは大きさが著しく異なるが、図6ではIf、Ieの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。 FIG. 6 shows a typical example of the relationship between the emission current Ie and device current If measured by the measurement evaluation apparatus shown in FIG. 5 and the device voltage Vf. Although the emission current Ie and the device current If are remarkably different in magnitude, in FIG. 6, the vertical axis is expressed in arbitrary units on a linear scale for qualitative comparison of changes in If and Ie.
本電子放出素子は放出電流Ieに対する三つの特徴を有する。 This electron-emitting device has three characteristics with respect to the emission current Ie.
先ず第一に、図6からも明らかなように、本素子はある電圧(しきい値電圧と呼ぶ、図6中のVth)以上の素子電圧を印加すると急激に放出電流Ieが増加し、一方しきい値電圧Vth以下では放出電流Ieがほとんど検出されない。即ち、放出電流Ieに対する明確なしきい値電圧Vthを持った非線形素子としての特性を示しているのが判る。 First, as is apparent from FIG. 6, when an element voltage higher than a certain voltage (referred to as a threshold voltage, Vth in FIG. 6) is applied to this element, the emission current Ie increases rapidly. The emission current Ie is hardly detected below the threshold voltage Vth. That is, it can be seen that the characteristics as a non-linear element having a clear threshold voltage Vth with respect to the emission current Ie are shown.
第二に、放出電流Ieが素子電圧Vfに依存するため、放出電流Ieは素子電圧Vfで制御できる。 Second, since the emission current Ie depends on the element voltage Vf, the emission current Ie can be controlled by the element voltage Vf.
第三に、アノード電極24に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。即ち、アノード電極24に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。
Thirdly, the emitted charge captured by the
本発明の電子放出素子の駆動時の雰囲気は、上記安定化工程終了時の雰囲気を維持するのが好ましい。しかしながら、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素或いは炭素化合物の、電子放出素子上や電子放出素子周辺の基板1表面上への堆積を抑制でき、結果として素子電流If,放出電流Ieが、安定する。
The atmosphere during driving of the electron-emitting device of the present invention is preferably maintained at the end of the stabilization step. However, if the organic substance is sufficiently removed, sufficiently stable characteristics can be maintained even if the pressure itself increases somewhat. By adopting such a vacuum atmosphere, it is possible to suppress the deposition of new carbon or a carbon compound on the electron-emitting device or the surface of the
次に、本発明の電子放出素子を複数個基板上に配列し、電子源や画像表示装置を構成する例について説明する。 Next, an example in which a plurality of electron-emitting devices of the present invention are arranged on a substrate to constitute an electron source and an image display device will be described.
電子放出素子の配列については、種々のものが採用できる。一例として、図7に模式的に示すマトリクス配列を採用できる。 Various arrangements of the electron-emitting devices can be employed. As an example, a matrix arrangement schematically shown in FIG. 7 can be employed.
図7において、31は基板、32はX方向配線、33はY方向配線である。34は電子放出素子である。尚、基板31は、図1に示した基板10に相当する。
In FIG. 7, 31 is a substrate, 32 is an X direction wiring, and 33 is a Y direction wiring.
m本のX方向配線32は、Dx1、Dx2、……Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は適宜設計される。Y方向配線33は、Dy1、Dy2、……Dynのn本の配線よりなり、X方向配線32と同様に形成される。これらm本のX方向配線32とn本のY方向配線33との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m、nは、共に正の整数)。
The m X-direction wirings 32 are made of Dx1, Dx2,... Dxm, and can be made of a conductive metal or the like formed using a vacuum deposition method, a printing method, a sputtering method, or the like. The wiring material, film thickness, and width are appropriately designed. The Y-
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO2や絶縁性の金属酸化物及びそれらの混合物等で構成される。例えば、X方向配線32を形成した基板31の全面或いは一部に所望の形状で形成され、特に、X方向配線32とY方向配線33の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線32とY方向配線33は、それぞれ外部端子として引き出されている。
The interlayer insulating layer (not shown) is made of SiO 2 , insulating metal oxide, a mixture thereof, or the like formed by using a vacuum deposition method, a printing method, a sputtering method, or the like. For example, it is formed in a desired shape on the entire surface or a part of the
電子放出素子34を構成する前述した一対の電極2,3は、それぞれm本のX方向配線32とn本のY方向配線33に電気的に接続されている。
The aforementioned pair of
配線32と配線33を構成する材料及び一対の電極2,3を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれが異なってもよい。これらの材料は、例えば前述の電極の材料より適宜選択される。電極を構成する材料と配線材料が同一である場合には、電極に接続した配線は電極ということもできる。
The material constituting the
X方向配線32には、X方向に配列した電子放出素子34の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線33には、Y方向に配列した電子放出素子34の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
The
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。 In the above configuration, individual elements can be selected and driven independently using a simple matrix wiring.
本発明の電子源の製造方法は、同一基板上に複数の電子放出素子を同時に作り込み、配線を形成する以外は、基本的に先に示した電子放出素子の製造方法と同じである。 The method for manufacturing an electron source according to the present invention is basically the same as the method for manufacturing an electron-emitting device described above, except that a plurality of electron-emitting devices are simultaneously formed on the same substrate and wiring is formed.
このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図8と図9を用いて説明する。図8は、画像表示装置の表示パネルの一例を示す模式図である。 An image display device configured using such a simple matrix electron source will be described with reference to FIGS. FIG. 8 is a schematic diagram illustrating an example of a display panel of the image display apparatus.
図8において、31は図7に示した電子源基板、42はガラス基板43の内面に電子の照射によって発光する発光体としての蛍光膜44とメタルバック45等が形成されたフェースプレート(第2の基板)、46は支持枠である。電子源基板31、支持枠46及びフェースプレート42をフリットガラスによって接着し、400乃至500℃で、10分以上焼成することで、封着して、外囲器47を構成する。
In FIG. 8, 31 is an electron source substrate shown in FIG. 7, 42 is a face plate (second film) in which a
尚、フェースプレート42と電子源基板31との間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器47を構成することもできる。
In addition, by installing a support body (not shown) called a spacer between the
図9はフェースプレート42上に設ける蛍光膜44の説明図である。蛍光膜44は、モノクロームの場合は蛍光体のみから成るが、カラーの蛍光膜の場合は、蛍光体の配列によりブラックストライプ或いはブラックマトリクスなどと呼ばれる黒色導電体51と蛍光体52とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体52間の塗り分け部を黒くすることで混色等を目立たなくすることとである。また、蛍光膜44における外光反射によるコントラストの低下を抑制することである。
FIG. 9 is an explanatory diagram of the
また、蛍光膜44の内面側には通常メタルバック45が設けられる。メタルバックの目的は、蛍光体の発光のうち内面側への光をフェースプレート42側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常フィルミングと呼ばれる)を行い、その後Alを真空蒸着等で堆積することで作製できる。
A metal back 45 is usually provided on the inner surface side of the
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。 When performing the above-mentioned sealing, in the case of a color, each color phosphor must correspond to the electron-emitting device, so that it is necessary to perform sufficient alignment by a method of abutting the upper and lower substrates.
封着時の真空度は10-5Pa程度の真空度が要求される他、外囲器47の封止後の真空度を維持するために、ゲッター処理を行う場合もある。これは、外囲器47の封止を行う直前或いは封止後に、抵抗加熱或いは高周波加熱等の加熱法により、外囲器47内の所定の位置(不図示)に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、真空度を維持するものである。
The degree of vacuum at the time of sealing is required to be about 10 −5 Pa, and in order to maintain the degree of vacuum after the
前述した電子放出素子の基本的特性によれば、電子放出素子から放出された電子は、しきい値電圧以上では対向する電極間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。 According to the basic characteristics of the electron-emitting device described above, electrons emitted from the electron-emitting device are controlled by the peak value and width of the pulse voltage applied between the opposing electrodes above the threshold voltage. The amount of current is also controlled by the value, so that halftone display is possible.
また多数の電子放出素子を配置した電子源においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加して、各素子をONすることができる。 In addition, in an electron source in which a large number of electron-emitting devices are arranged, if a selection line is determined by a scanning line signal of each line and the pulse voltage is appropriately applied to each element through each information signal line, an appropriate element can be appropriately selected. Each element can be turned on by applying a voltage.
また中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。 Examples of a method for modulating the electron-emitting device according to an input signal having a halftone include a voltage modulation method and a pulse width modulation method.
以下に具体的な駆動装置について説明する。 A specific drive device will be described below.
単純マトリクス配置の電子源基板を用いて構成した表示パネルを利用した、NTSC方式のテレビ信号に基づいたテレビジョン表示用の画像表示装置の構成例を、図10に示す。 FIG. 10 shows a configuration example of an image display device for television display based on NTSC television signals using a display panel configured using an electron source substrate having a simple matrix arrangement.
図10において、61は図8に示したような画像表示パネル、62は走査回路、63は制御回路、64はシフトレジスタ、65はラインメモリ、66は同期信号分離回路、67は情報信号発生器、Vaは直流電圧源である。 10, 61 is an image display panel as shown in FIG. 8, 62 is a scanning circuit, 63 is a control circuit, 64 is a shift register, 65 is a line memory, 66 is a synchronizing signal separation circuit, and 67 is an information signal generator. Va is a DC voltage source.
電子源基板31を用いた画像表示パネル61のX方向配線には、走査線信号を印加するXドライバーの走査回路62が、Y配線には情報信号が印加されるYドライバーの情報信号発生器67が接続されている。
An X
電圧変調方式を実施するには、情報信号発生器67として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器67としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
In order to implement the voltage modulation method, the
制御回路63は、同期信号分離回路66より送られる同期信号Tsyncに基づいて、各部に対してTscan,Tsft及びTmryの各制御信号を発生する。
The
同期信号分離回路66は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ64に入力される。
The synchronization
シフトレジスタ64は、時系列的にシリアルに入力される前記輝度信号を、画像の1ライン毎にシリアル/パラレル変換して、制御回路63より送られるシフトクロックTsftに基づいて動作する。シリアル/パラレル変換された画像1ライン分のデータ(電子放出素子n素子分の駆動データに相当)は、n個の並列信号として前記シフトレジスタ64より出力される。
The
ラインメモリ65は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、記憶された内容は、情報信号発生器67に入力される。
The
情報信号発生器67は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動する為の信号源である。その出力信号はY方向配線を通じて表示パネル61内に入り、走査回路62によって選択中のX方向配線との交点にある各々の電子放出素子に印加される。
The
X方向配線を順次走査する事によって、パネル全面の電子放出素子を駆動する事が可能になる。 By sequentially scanning the X-direction wiring, it becomes possible to drive the electron-emitting devices on the entire surface of the panel.
以上のように本発明の画像表示装置において、各電子放出素子にXY方向配線を通じ、電圧を印加することにより電子放出させる。一方、直流電圧源Vaに接続された高圧端子Hvを通じ、アノード電極であるメタルバック45に高圧を印加し、発生した電子ビームを加速し、蛍光膜44に衝突させることによって、画像を表示することができる。
As described above, in the image display device of the present invention, electrons are emitted by applying a voltage to each electron-emitting device through the XY-directional wiring. On the other hand, an image is displayed by applying a high voltage to the metal back 45 which is an anode electrode through a high voltage terminal Hv connected to the DC voltage source Va, accelerating the generated electron beam and causing it to collide with the
ここで述べた画像表示装置の構成は、本発明の画像表示装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限られるものではなく、PAL、HDTVなどでも同じである。 The configuration of the image display device described here is an example of the image display device of the present invention, and various modifications can be made based on the technical idea of the present invention. Although the NTSC system is used for the input signal, the input signal is not limited to this, and the same applies to PAL, HDTV, and the like.
以下、具体的な実施例を挙げて本発明を詳しく説明する。本発明で用いたCVD装置は、最大G5サイズ基板に対応した装置であるがこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。 Hereinafter, the present invention will be described in detail with specific examples. Although the CVD apparatus used in the present invention is an apparatus corresponding to a maximum G5 size substrate, it is not limited to these examples, and each element replacement or design change within a range in which the object of the present invention is achieved. Also included are those made.
(実施例1)
〈SiO2層の形成〉
サイズ300×350mm、厚さ1.8mmのガラス基板(基体)上に、以下の条件でSiO2膜を成膜した。
Example 1
<Formation of SiO 2 layer>
A SiO 2 film was formed on a glass substrate (base) having a size of 300 × 350 mm and a thickness of 1.8 mm under the following conditions.
反応ガス:SiH4=1000sccm、N2O=20000sccm
ガス圧力:80Pa(0.6torr)
基板温度:350℃
RF周波数:13.56MHz
成膜時間:5min
Reaction gas: SiH 4 = 1000 sccm, N 2 O = 20000 sccm
Gas pressure: 80 Pa (0.6 torr)
Substrate temperature: 350 ° C
RF frequency: 13.56 MHz
Deposition time: 5 min
得られたSiO2層の膜厚を段差触針測定機で測定したところ、1.20μmであった。膜の組成はXPS(X線光電子分光装置)を用いて、Nの元素比率が1%であった。この基板を用いて、画像表示装置を作製した。電子源の製造工程を図11乃至図16に示す。 When the film thickness of the obtained SiO 2 layer was measured with a step stylus measuring machine, it was 1.20 μm. The composition of the film was XPS (X-ray photoelectron spectrometer), and the element ratio of N was 1%. An image display device was produced using this substrate. The manufacturing process of the electron source is shown in FIGS.
〈素子電極の形成〉
金属有機化合物の水溶液と、感光剤(4,4’−ジアジドスチルベン−2,2’−ジスルホン酸ナトリウム)を含有した樹脂(ポリビニルアルコール)の水溶液を以下の比率で混合し、組成物を調製した。
金属有機化合物:50質量部
〔酢酸テトラキス(モノエタノールアミノ)白金(II)錯体、白金含有量5質量%〕
樹脂:50質量部(感光剤10質量部を含む)
<Formation of device electrode>
An aqueous solution of a metal organic compound and an aqueous solution of a resin (polyvinyl alcohol) containing a photosensitizer (
Metal organic compound: 50 parts by mass [tetrakis (monoethanolamino) platinum (II) acetate,
Resin: 50 parts by mass (including 10 parts by mass of photosensitive agent)
この組成物を上記SiO2層を積層した基板31にスリットコータで全面に塗布し、真空乾燥装置で133Pa(1torr)で60sec乾燥し、さらにホットプレートで80℃で10分間乾燥した。乾燥後の塗膜の厚みは2.05μmであった。
This composition was applied to the entire surface of the
次いで、ネガフォトマスクを用い、素子電極2,3を形成する領域に超高圧水銀ランプ(照度=20mW/cm2)にて、100μmのギャップを保持して、露光時間10秒で露光した。露光後、現像液として純水を用い、ディッピングで30秒間処理し、電極領域をパターニングされた塗膜を得た。これを熱風循環炉に入れ、520℃で1時間焼成した。これにより、白金薄膜からなる素子電極2,3が形成された(図11)。
Next, using a negative photomask, the region for forming the
本例における素子電極は、幅60μm、長さ480μmの電極3と、幅120μm、長さ200μmの電極2とを、電極間ギャップ20μm(図1のL)で対向させたものとした。また、素子電極対のピッチは、横方向300μm、縦方向650μmとし、素子電極対の数は720×240としてマトリクス形状に配置した。
The element electrode in this example was configured such that an
〈下配線の形成〉
共通配線としてのY方向配線(下配線)33は、一方の素子電極2に接して、かつそれらを連結するようにライン状のパターンで形成した。材料にはAgフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後480℃前後の温度で焼成してY方向配線33を形成した(図12)。このY方向配線33の厚さは約10μm、幅は約50μmである。尚、終端部は配線取り出し電極として使うために、線幅をより大きくした。
<Formation of lower wiring>
The Y-direction wiring (lower wiring) 33 as a common wiring was formed in a line pattern so as to be in contact with one
〈絶縁層の形成〉
上下配線を絶縁するために、絶縁層71を形成した。後述のX方向配線(上配線)32下に、先に形成したY方向配線33との交差部を覆うように、且つX方向配線32と他方の素子電極3との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した(図13)。
<Formation of insulating layer>
An insulating
具体的には、Bi2O3を主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを4回繰り返し、最後に500℃前後の温度で焼成した。この絶縁層71の厚みは、全体で約30μmであり、幅は150μmである。
Specifically, a photosensitive glass paste mainly composed of Bi 2 O 3 was screen-printed and then exposed and developed. This was repeated four times, and finally fired at a temperature of around 500 ° C.
〈上配線の形成〉
先に形成した絶縁層71の上に、Agぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様に印刷を行い2度塗りしてから、480℃前後の温度で焼成してX方向配線(上配線)32を形成した(図14)。X方向配線32は絶縁層71を挟んでY方向配線33と交差しており、絶縁層71のコンタクトホール部分で電極3とも接続されている。このX方向配線32の厚さは、約15μmである。図示していないが、外部駆動回路への取り出し電極部もこれと同様の方法で形成した。
<Formation of upper wiring>
On the insulating
このようにして、基板31上に形成した複数の素子電極2,3をXYマトリクス配線接続した。
In this way, the plurality of
〈導電性膜の形成工程〉
上記基板を純水で洗浄した。ポリビニルアルコールを0.05質量%、2−プロパノールを15質量%、エチレングリコールを1質量%で溶解した水溶液に、酢酸パラジウム−モノエタノールアミン錯体をパラジウムが約0.15質量%となるように溶解して淡黄色水溶液を得た。この水溶液の液滴を、インクジェット法によって、各素子電極対を成す素子電極2,3上から当該素子電極2,3間の電極ギャップ内に亘って付設されるよう、同じ箇所に4回付与した(ドット径=約100μm)。
<Conductive film formation process>
The substrate was washed with pure water. A palladium acetate-monoethanolamine complex is dissolved in an aqueous solution in which 0.05% by mass of polyvinyl alcohol, 15% by mass of 2-propanol and 1% by mass of ethylene glycol are dissolved so that palladium is about 0.15% by mass. As a result, a pale yellow aqueous solution was obtained. The droplet of this aqueous solution was applied to the same portion four times by an ink jet method so as to be applied over the electrode gap between the
上記水溶液の液滴を付設した基板31を350℃の焼成炉にて30分間焼成し、各素子電極対間に、当該素子電極2,3を連絡する、パラジウムからなる導電性膜4を形成した(図15)。
The
〈フォーミング工程〉
次に、基板31の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板31との間で内部に真空空間を作った。この状態で、外部電源より電極端子部からXY方向配線32,33間に電圧を印加し、素子電極2,3間に通電することによって、導電性膜4を局所的に破壊、変形もしくは変質させることにより、間隙5を形成した。
<Forming process>
Next, a hood-like lid was put on the
フォーミング処理に用いた電圧波形は図3(b)の様な矩形パルス波形を用い、T1を0.1msec、T2を50msecとした。印加した電圧は0.1Vから始めて5秒ごとに0.1Vステップ程度ずつ増加させた。通電フォーミング処理の終了は、パルス電圧印加時に素子に流れる電流を測定して抵抗値を求めて、1MΩ以上の抵抗を示した時に通電フォーミングを終了した。 The voltage waveform used for the forming process was a rectangular pulse waveform as shown in FIG. 3B, and T1 was 0.1 msec and T2 was 50 msec. The applied voltage was started from 0.1V and increased by about 0.1V step every 5 seconds. The end of the energization forming process was completed when the resistance value was determined by measuring the current flowing through the element when the pulse voltage was applied, and the energization forming was terminated.
〈活性化工程〉
前記のフォーミングと同様にフード状の蓋をかぶせて基板31との間で内部に真空空間を作り、炭素源としてトリニトリルを、スローリークバルブを通して真空空間内に導入し、1.3×10-4Paを維持し、活性化処理を行った。
<Activation process>
In the same manner as the above forming, a hood-like lid is covered to create a vacuum space between the
パルスは18V、1msの短形パルスと、−18V、1msの短形パルスとを交替で100Hzで印加した。約60分後に放出電流Ieがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。 As the pulse, 18 V, 1 ms short pulse and -18 V, 1 ms short pulse were alternately applied at 100 Hz. After about 60 minutes, when the emission current Ie reached almost saturation, the energization was stopped, the slow leak valve was closed, and the activation process was completed.
以上の工程で、基板上に多数の電子放出素子をマトリクス配線接続してなる電子源を作製することができた。 Through the above steps, an electron source in which a large number of electron-emitting devices are connected on a substrate on a matrix wiring can be manufactured.
以上のようにして製造した単純マトリクス配置の電子源を用いて図8に示す表示パネルを製造し、図10の走査回路・制御回路・変調回路・直流電圧源などからなる駆動回路を接続し、パネル状の画像表示装置を製造した。 The display panel shown in FIG. 8 is manufactured using the electron source of the simple matrix arrangement manufactured as described above, and the drive circuit including the scanning circuit, the control circuit, the modulation circuit, the DC voltage source, etc. of FIG. 10 is connected, A panel-shaped image display device was manufactured.
X方向端子とY方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、高電圧端子48を通じてメタルバック45に高電圧を印加することによって、任意のマトリクス画像パターンを駆動させたところ、良好な画像品質で表示することができた。
An arbitrary matrix image pattern is driven by applying a predetermined voltage in a time-sharing manner to each electron-emitting device through the X-direction terminal and the Y-direction terminal, and applying a high voltage to the metal back 45 through the high-
(実施例2)
〈SiO2層の形成〉
サイズ300×350mm、厚さ1.8mmのガラス基板(基体)上に、以下の条件でSiO2層を成膜した。
反応ガス:SiH4=5000sccm、N2O=50000sccm
ガス圧力:267Pa(2.0torr)
基板温度:350℃
RF周波数:13.56MHz
成膜時間:1.5min
(Example 2)
<Formation of SiO 2 layer>
An SiO 2 layer was formed on a glass substrate (base) having a size of 300 × 350 mm and a thickness of 1.8 mm under the following conditions.
Reaction gas: SiH 4 = 5000 sccm, N 2 O = 50000 sccm
Gas pressure: 267 Pa (2.0 torr)
Substrate temperature: 350 ° C
RF frequency: 13.56 MHz
Deposition time: 1.5 min
得られたSiO2層の膜厚を段差触針測定機で測定したところ、1.50μmであった。膜の組成はXPS(X線光電子分光装置)を用いて、Nの元素比率が2%であった。この基板31を用いて、実施例1と全く同様にして画像表示装置を作製した。
The thickness of the obtained SiO 2 layer was measured with a step stylus measuring machine and found to be 1.50 μm. The composition of the film was XPS (X-ray photoelectron spectrometer), and the N element ratio was 2%. Using this
得られた画像表示装置のX方向端子とY方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、高電圧端子48を通じてメタルバック45に高電圧を印加することによって、任意のマトリクス画像パターンを駆動させた。その結果、良好な画像品質で表示することができた。
An arbitrary matrix is applied by applying a predetermined voltage to each electron-emitting device in a time-sharing manner through the X-direction terminal and the Y-direction terminal of the obtained image display device, and applying a high voltage to the metal back 45 through the high-
(比較例1)
〈SiO2層の形成〉
サイズ300×350mm、厚さ1.8mmのガラス基板(基体)上に、以下の条件でSiO2層を成膜した。
反応ガス:SiH4=6250sccm、N2O=50000sccm
ガス圧力:267Pa(2.0torr)
基板温度:350℃
RF周波数:13.56MHz
成膜時間:1min
(Comparative Example 1)
<Formation of SiO 2 layer>
An SiO 2 layer was formed on a glass substrate (base) having a size of 300 × 350 mm and a thickness of 1.8 mm under the following conditions.
Reaction gas: SiH 4 = 6250 sccm, N 2 O = 50000 sccm
Gas pressure: 267 Pa (2.0 torr)
Substrate temperature: 350 ° C
RF frequency: 13.56 MHz
Deposition time: 1 min
得られたSiO2層の膜厚を段差触針測定機で測定したところ、1.35μmであった。膜の組成はXPS(X線光電子分光装置)を用いて、Nの元素比率が3%であった。この基板を用いて、実施例1と全く同様にして画像表示装置を作製した。 The thickness of the resulting SiO 2 layer was measured at the step stylus measuring instrument and found to be 1.35 .mu.m. The composition of the film was XPS (X-ray photoelectron spectrometer), and the element ratio of N was 3%. Using this substrate, an image display device was produced in exactly the same manner as in Example 1.
但し、活性化工程の時に一部の素子において放出電流Ieが飽和に達しなかった。得られた装置のX方向端子とY方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、高電圧端子48を通じてメタルバック45に高電圧を印加することによって、任意のマトリクス画像パターンを駆動させた。その結果、活性化が充分に行われていない素子の存在によって実施例ほどの良好な画像で表示することはできなかった。
However, the emission current Ie did not reach saturation in some devices during the activation process. By applying a predetermined voltage to each electron-emitting device in a time-sharing manner through the X-direction terminal and the Y-direction terminal of the obtained device and applying a high voltage to the metal back 45 through the high-
(比較例2)
〈SiO2層の形成〉
サイズ300×350mm、厚さ1.8mmのガラス基板(基体)上に、以下の条件でSiO2層を成膜した。
反応ガス:SiH4=5000sccm、N2O=20000sccm
ガス圧力:200Pa(1.5torr)
基板温度:350℃
RF周波数:13.56MHz
成膜時間:1min
(Comparative Example 2)
<Formation of SiO 2 layer>
An SiO 2 layer was formed on a glass substrate (base) having a size of 300 × 350 mm and a thickness of 1.8 mm under the following conditions.
Reaction gas: SiH 4 = 5000 sccm, N 2 O = 20000 sccm
Gas pressure: 200 Pa (1.5 torr)
Substrate temperature: 350 ° C
RF frequency: 13.56 MHz
Deposition time: 1 min
得られたSiO2層の膜厚を段差触針測定機で測定したところ、1.20μmであった。膜の組成はXPS(X線光電子分光装置)を用いて、Nの元素比率が9%であった。この基板を用いて、実施例1と全く同様にして画像表示装置を作製した。 When the film thickness of the obtained SiO 2 layer was measured with a step stylus measuring machine, it was 1.20 μm. The composition of the film was XPS (X-ray photoelectron spectrometer), and the N element ratio was 9%. Using this substrate, an image display device was produced in exactly the same manner as in Example 1.
但し、活性化工程の時に一部の素子において放出電流Ieが飽和に達しなかった。得られた装置のX方向端子とY方向端子を通じて、各電子放出素子に時分割で所定電圧を印加し、高電圧端子48を通じてメタルバック45に高電圧を印加することによって、任意のマトリクス画像パターンを駆動させた。その結果、活性化が充分に行われていない素子の存在によって実施例ほどの良好な画像で表示することはできなかった。
However, the emission current Ie did not reach saturation in some devices during the activation process. By applying a predetermined voltage to each electron-emitting device in a time-sharing manner through the X-direction terminal and the Y-direction terminal of the obtained device and applying a high voltage to the metal back 45 through the high-
1 基体
2,3 素子電極
4 導電性膜
5 第1の間隙
6 カーボン膜
7 第2の間隙
8 SiO2層
10 基板
1
Claims (7)
SiO2を主成分とする層をCVD法により基体上に形成して基板とする工程と、
上記基板上に一対の素子電極を形成する工程と、
該素子電極間に導電性膜を形成する工程と、
該導電性膜に第1の間隙を形成する工程と、
炭素含有ガスを含む雰囲気下に、上記一対の素子電極間に電圧を印加することによって第2の間隙を有するカーボン膜を形成する工程と、
を有し、
上記SiO2を主成分とする層のNの元素比率が2%以下であることを特徴とする電子放出素子の製造方法。 An electron comprising a pair of element electrodes on a substrate, a conductive film having a first gap formed between the element electrodes, and a carbon film having a second gap in at least the first gap A method for manufacturing an emitting device, comprising:
Forming a layer mainly composed of SiO 2 on a substrate by a CVD method to form a substrate;
Forming a pair of device electrodes on the substrate;
Forming a conductive film between the element electrodes;
Forming a first gap in the conductive film;
Forming a carbon film having a second gap by applying a voltage between the pair of device electrodes in an atmosphere containing a carbon-containing gas;
Have
A method for manufacturing an electron-emitting device, wherein the element ratio of N in the layer mainly composed of SiO 2 is 2% or less.
SiO2を主成分とする層をCVD法により基体上に形成して基板とする工程と、
上記基板上に複数の素子電極対を形成する工程と、
各素子電極対において、素子電極間に導電性膜を形成する工程と、
該導電性膜に第1の間隙を形成する工程と、
炭素含有ガスを含む雰囲気下に、上記一対の素子電極間に電圧を印加することによって第2の間隙を有するカーボン膜を形成する工程と、
を有し、
上記SiO2を主成分とする層のNの元素比率が2%以下であることを特徴とする電子源の製造方法。 An electron-emitting device comprising: a pair of device electrodes; a conductive film having a first gap formed between the device electrodes; and a carbon film having a second gap at least in the first gap. A method of manufacturing a plurality of electron sources on a substrate,
Forming a layer mainly composed of SiO 2 on a substrate by a CVD method to form a substrate;
Forming a plurality of device electrode pairs on the substrate;
In each element electrode pair, forming a conductive film between the element electrodes;
Forming a first gap in the conductive film;
Forming a carbon film having a second gap by applying a voltage between the pair of device electrodes in an atmosphere containing a carbon-containing gas;
Have
A method for producing an electron source, wherein the element ratio of N in the layer mainly composed of SiO 2 is 2% or less.
上記基板が、基体上にCVD法によって形成されたSiO2を主成分とする層であって、Nの元素比率が2%以下であることを特徴とする電子放出素子。 An electron comprising a pair of element electrodes on a substrate, a conductive film having a first gap formed between the element electrodes, and a carbon film having a second gap in at least the first gap An emission element,
An electron-emitting device, wherein the substrate is a layer mainly composed of SiO 2 formed on a substrate by a CVD method, and an element ratio of N is 2% or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008169882A JP2010010017A (en) | 2008-06-30 | 2008-06-30 | Electron emitting element, electron source and manufacturing method of them, and image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008169882A JP2010010017A (en) | 2008-06-30 | 2008-06-30 | Electron emitting element, electron source and manufacturing method of them, and image display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010010017A true JP2010010017A (en) | 2010-01-14 |
Family
ID=41590242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008169882A Withdrawn JP2010010017A (en) | 2008-06-30 | 2008-06-30 | Electron emitting element, electron source and manufacturing method of them, and image display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010010017A (en) |
-
2008
- 2008-06-30 JP JP2008169882A patent/JP2010010017A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100395602B1 (en) | Manufacture method for electron-emitting device, electron source, and image-forming apparatus | |
| JP4366235B2 (en) | Electron emitting device, electron source, and manufacturing method of image display device | |
| JP2004165152A (en) | Method for manufacturing airtight container, method for manufacturing image display device, and method for joining | |
| JP2003068192A (en) | Image forming apparatus and method of manufacturing the same | |
| JP3397520B2 (en) | Electron source, display panel, image forming apparatus, and manufacturing method thereof | |
| JP3347569B2 (en) | Flat plate type image forming apparatus | |
| JP2010010017A (en) | Electron emitting element, electron source and manufacturing method of them, and image display device | |
| JP3332673B2 (en) | Electron source substrate, image forming apparatus, and manufacturing method thereof | |
| JP3159909B2 (en) | Method for applying fine frit glass and image display apparatus using fine frit glass | |
| JP2009043568A (en) | Electron emission device and image display device | |
| EP1032012B1 (en) | Electron-emitting device, electron source, and manufacture method for image-forming apparatus | |
| JP3423524B2 (en) | Method for manufacturing electron-emitting device | |
| JPH09320496A (en) | Image forming device | |
| JPH0950241A (en) | Image forming device | |
| JP3450533B2 (en) | Method of manufacturing electron source substrate and image forming apparatus | |
| JP3437337B2 (en) | Method of manufacturing surface conduction electron-emitting device | |
| JP3313905B2 (en) | Method of manufacturing image forming apparatus | |
| JPH10312743A (en) | Electron emitting element, electron source substrate, and method of manufacturing image forming apparatus | |
| JP3943864B2 (en) | Electron source substrate, manufacturing method thereof, and image forming apparatus using electron source substrate | |
| JP3450565B2 (en) | Method of manufacturing electron source substrate and image forming apparatus | |
| JPH09219142A (en) | Electron emitting device, electron source substrate, electron source, display panel and image forming apparatus | |
| JPH0955160A (en) | Electron emitting device, electron source substrate, image forming apparatus, and manufacturing method thereof | |
| JP2003157761A (en) | Method for manufacturing substrate with print pattern, electron source, and method for manufacturing image forming apparatus | |
| JP2003086087A (en) | Electron-emitting device, electron source substrate, image forming apparatus, and manufacturing method thereof | |
| JP2004335170A (en) | Wiring structure, wiring board having the wiring structure, and image forming apparatus using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110906 |