JP2010003825A - 固体撮像装置及びその製造方法 - Google Patents

Abstract

【課題】ＣＣＤ固体撮像素子において、電荷転送部のＶｔを変動させることなく受光部領域の暗電流を抑制する。
【解決手段】電荷転送電極を形成後、電荷転送部３及び受光部（フォトダイオード２）全体を覆うようにフッ素を含む膜１３を形成する。次に、５５０度〜８５０度のアニールを施すことにより、自己制御的に受光部及び読み出し領域のシリコン基板１と酸化膜との界面にフッ素を拡散させることにより、シリコン基板１表面の不飽和結合を飽和し界面淮位を安定化する。さらに、フッ素を含む膜をＣＶＤ法で形成されたタングステン又はタングステンシリサイドを用いることにより、遮光膜７と共用できる。
【選択図】図２

Description

本発明は、固体撮像装置及びその製造方法に関し、より特定的には、受光領域の酸化膜とシリコン基板との界面にフッ素が導入された固体撮像装置及びその製造方法に関する。

一般に、固体撮像装置は、複数の画素がマトリクス状に配列された複数の画素部を有し、各画素においては、半導体基板の主面に、入射光量に応じた電気信号を出力するよう構成された受光部と電気信号を転送する領域とが設けられている。近年の固体撮像素子の高感度化に伴い、ノイズ成分である暗電流や白キズの低減が必須となっている。従来、受光領域の表面は、暗電流を抑制するためにＰ＋＋層が形成されているが、セルサイズの微細化によりＰ＋＋の濃度を薄く浅く形成する必要があり、受光領域での白キズの低減と暗電流の低減との両立が必要になっている。暗電流や白キズの原因の１つは、半導体基板表面の界面淮位であることが分かっている。

そこで、従来より、ＭＯＳ型半導体素子では、半導体基板の表面にフッ素を導入して界面淮位を安定化させる方法が提案されている（特許文献１及び２を参照）。
以下に、ゲート電極中にフッ素を導入した従来のＭＯＳ型半導体素子の構造について、図４及び図５を参照しながら説明する。

図４は、特許文献１に記載のＭＯＳ型半導体素子を製造する過程における各段階での断面図を示す図である。図４（ａ）は、半導体基板（シリコン基板）４１上にＬＯＣＯＳによる素子分離領域４２を形成した状態を示す。この状態においてイオン注入法によってシリコン基板４１中にフッ素を導入する。この際、イオン注入のピークはシリコン基板４１中にある。次に、８５０℃程度でシリコン酸化膜を形成する。この時点でフッ素は界面に偏析しやすい特徴を持つため、シリコン基板４１中のフッ素はシリコン基板４１とシリコン酸化膜との界面に移動し、シリコン基板４１表面の不飽和結合を終端している。

図５は、特許文献２に記載のＭＯＳ型半導体素子を製造する過程における各段階での断面図を示す図である。図５（ａ）は、半導体基板（シリコン基板）５１上にゲート絶縁膜５２やＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）によってゲート電極５３を堆積した状態である。次に、イオン注入法によりシリコン基板５１中にフッ素を導入する。このとき、イオン注入のピークはゲート絶縁膜５２中にあり、注入によるシリコン基板５１のダメージは軽減されている。次に、８５０℃程度でアニール処理を行い膜中のフッ素をシリコン基板５１とシリコン酸化膜との界面に移動し、シリコン基板５１表面の不飽和結合を終端している。
特開昭６１−１６４２６６号公報 特開平３−２８０４７１号公報

しかしながら、上記従来の方法で基板表面全体にフッ素を導入した場合、トランジスタ特性が変動することが分かっている。トランジスタ特性の変動が、複数配置された各画素おいて均一な変動を有するものであれば、画素部全体として見たときには読み出し及び電荷転送に起因する画質のムラは発生しないが、上記従来の方法でトランジスタ部にフッ素を導入した場合、注入によるばらつき及び拡散でのばらつきを考慮すると、ウェハ面内で画質のムラが大きな固体撮像装置となる。

それ故に、本発明の目的は、受光領域のみに選択的にフッ素を導入することにより、画質ムラを発生させることなく暗電流を低減できる固体撮像素子及びその製造方法を提供することである。

本発明は、半導体基板の主面に電荷転送領域と受光領域とが形成された固体撮像素子に向けられている。そして、上記目的を達成するために、本発明の固体撮像素子は、半導体基板表面の受光領域にフッ素が存在し、電荷転送領域にはフッ素が存在しないことを特徴する。

この本発明の固体撮像装置は、半導体基板の受光領域に受光部を形成する工程と、半導体基板の電荷転送領域上に転送電極を形成する工程と、半導体基板の受光領域及び電荷転送領域の上にフッ素を含む膜を形成する工程と、フッ素を含む膜から半導体基板の受光領域へフッ素を拡散させる工程と、半導体基板上に平坦化層を形成する工程とで、製造される。

フッ素を拡散させる工程は、５５０℃〜８５０℃の温度で行われることが好ましい。このフッ素を含む膜は、１²⁰〜１²¹ａｔｍ／ｃｍ³以上のフッ素を含み、ＣＶＤ法で形成されたタングステン膜又はタングステンシリサイド膜を使用し、電荷転送領域の遮光膜をも兼ねている。また、フッ素を含む膜を形成する工程とフッ素を拡散させる工程との間に、遮光膜上にシリコン酸化膜を１０ｎｍ以上形成する工程をさらに備えてもよい。なお、フッ素を含む膜を形成する工程において、フッ素を含む膜は、ＣＶＤ法によって形成されたシリコン酸化膜であって、成膜時にフッ素を含むガスを添加することにより膜中にフッ素が導入されかつその成膜温度が４１０℃以下であることが望ましい。

上記本発明によれば、受光部の表面から信号電荷読み出し部の表面までの界面準位を安定化させている。このため、暗電流による画像劣化が改善できる。また、フッ素は自己制御的に供給されるため、素子の微細化も可能である。

以下、本発明の固体撮像装置がＣＣＤ型固体撮像装置である場合を一例に挙げて、本発明の実施形態を詳細を説明する。なお、ＣＣＤ型固体撮像装置以外には、ＭＯＳ型固体撮像装置等が考えられる。一般的なＣＣＤ型固体撮像装置は、複数の画素がマトリクス状に配列されてなる画素部と、その周囲に配置された周辺回路部とで構成される。

図１は、本発明の一実施形態に係るＣＣＤ型固体撮像装置の画素部を構成する画素の断面構造を示す図である。図１（ａ）において、本実施形態の固体撮像装置は、半導体基板１、フォトダイオード２、電荷転送部３、ゲート絶縁膜４、ゲート電極５、層間絶縁膜６、遮光膜７、平坦化膜８、及び集光レンズ９を備える。

半導体基板１は、固体撮像装置を形成するためのベースとなるシリコン基板であり、例えば、Ｐ型半導体層で構成される。フォトダイオード２は、半導体基板１の主面に、半導体基板１と反対導電型の不純物（例えば、Ｎ型不純物）を導入し、これを熱拡散することによって形成された拡散層である。このフォトダイオード２は、受光した光の強度に応じた電荷量を持つ信号電荷を発生させ、発生させた信号電荷を蓄積する。

電荷転送部３は、半導体基板１の主面に形成され、フォトダイオード２で発生した電荷を転送する。ゲート絶縁膜４は、半導体基板１の主面を覆うように形成され、半導体基板１とゲート電極５とを絶縁する。ゲート電極５は、ゲート絶縁膜４を介した半導体基板１上において、各フォトダイオード２に隣接して配置され、フォトダイオード２で発生した電荷を電荷転送部３に移動させるためのスイッチとしての役割を果たす。層間絶縁膜６は、ゲート絶縁膜４及びゲート電極５を覆うように形成され、ゲート電極５と遮光膜７とを絶縁する。

遮光膜７は、ゲート電極５に光が当たることを防止するために、ゲート電極５の全体を覆うように形成される。ただし、フォトダイオード２の上部には、フォトダイオード２を受光可能とするために、その一部が除去されて開口部が形成されている。

平坦化膜８は、遮光膜７と接すると共に半導体基板１の全面を覆うように形成され、その上層には集光レンズ９が形成されている。さらに、ここでは図示しないが、特定の波長の光（赤、緑、青など）を透過させるカラーフィルタや、オンチップマイクロレンズが配置される。入射光は、これらの集光レンズ９によってフォトダイオード２の表面付近に集光される。

ここで、本実施形態の特徴部分であるフォトダイオード２の表面の構造について説明する。
図１（ｂ）に示すように、ｎ型電荷蓄積領域の上に形成された暗電流抑制のためのｐ型領域１０が、受光部（フォトダイオード２）の表面から信号電荷読み出し部（ｐ型信号電荷読み出し領域１１）の表面に渡って形成されている。しかし、近年の固体撮像装置の微細化に伴いｐ型領域１０の濃度を下げる必要があり、受光部の表面で発生した暗電流が画像を劣化させやすい構造となっている。特に、ｐ型信号電荷読み出し領域１１の上層部のＰ型濃度を濃くすると読み出し電圧が高くなるため、受光部上のように濃いｐ型領域１０を形成できず、界面準位に起因して発生した電荷は、暗電流や白キズとして画像を劣化させる。本実施形態では、ゲート電極５及び層間絶縁膜６の上を全体に覆うように形成されたフッ素を含む膜からフッ素を拡散させることにより、自己制御的に読み出し電極エッジからフォトダイオード２の表面にフッ素が導入され、受光部の表面から信号電荷読み出し部の表面までの界面準位を安定化できる。

本実施形態においてフッ素を含む膜とは、１²⁰〜１²¹ａｔｍ／ｃｍ³以上のフッ素を含み、ＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）で形成されたタングステン膜又はタングステンシリサイド膜若しくはＦＳＧ膜が望ましい。これにより、フッ素を含む膜を遮光膜として兼ねることができ、工数を増やすことなくフッ素を導入することができる。また、フッ素を拡散させる工程は、５５０℃〜８５０℃の温度で行われるのが望ましい。これにより、すでに形成されたフォトダイオード２及び電荷転送部３の不純物分布に変動を与えることなくフッ素を拡散させることができる。

以下に、本発明の一実施形態に係る固体撮像装置の製造方法について、具体例を挙げて説明する。
図２は、本発明の一実施形態に係る固体撮像装置の半導体基板１の主面に遮光膜７を形成するための仕掛状態を示す図である。このような仕掛状態の半導体基板１を得るためには、まずイオン注入法等の方法を用いて、半導体基板１の主面に、フォトダイオード２及び電荷転送部３を形成する。次に、半導体基板１の主面に、熱酸化やＣＶＤ法により、厚み２０ｎｍとなるようにシリコン酸化膜（ＳｉＯ₂膜）を堆積し、ゲート絶縁膜４を形成する。次に、ゲート絶縁膜４の上にＣＶＤ法により、厚み２００ｎｍとなるようにポリシリコン膜を堆積する。そして、ポリシリコン膜にフォトリソグラフィ処理及びドライエッチング処理等を施して必要なパターン（図示せず）を形成することにより、ゲート電極５を形成する。次に、ゲート電極５及びゲート絶縁膜４を覆うように、熱酸化及びＣＶＤ法により、酸化シリコンからなる層間絶縁膜６を堆積する。

図２に示す実施例１では、図２（ａ）のように構成された半導体基板１に、タングステン膜７（遮光膜）を形成する。図２（ｂ）は、タングステン膜７が形成された状態を示す図である。具体的には、スパッタ法により厚み１０ｎｍのタングステン膜を形成した後、ＷＦ６ガスを用いてＣＶＤ法により厚み１５０ｎｍのタングステン膜７を堆積する。さらに、Ｗ表面酸化を抑制するためにプラズマＣＶＤ法によりＳｉＯ₂膜１３を１０ｎｍ形成する。その後、Ｎ２雰囲気で８５０度６０分のアニール処理を行う。図２（ｃ）は、アニール処理中の状態を示す図であり、半導体基板１にフッ素が拡散する。

フッ素を含む膜からフッ素を拡散させるためのアニール処理を施すと、電荷転送部３ではゲート電極５及びゲート絶縁膜４に遮蔽されフッ素が半導体基板１の表面に達しないが、ゲートにセルフアラインになるようにフォトダイオード２及びゲート電極５のエッジ部にフッ素を分布させることができる。また、平坦化工程前に形成することにより、光学特性を決定する上層の膜にフッ素が拡散せず導波路の光学特性を変動させることがない。

図２（ｄ）は、タングステン膜７をパターニングした様子を示す断面図である。レジストパターンをマスクとして、タングステン膜７及びシリコン酸化膜１３を、プラズマエッチング装置によりドライエッチングする。フッ素の拡散工程が、平坦化工程前であるため、フッ素の拡散により導波路を構成する膜の屈折率を変動させることがない。また、図示しないが、タングステン膜７上を一般的な製造方法で平坦化し、さらに無機材料をもちいて集光レンズ９を形成する。この後、電荷転送部３の界面準位安定化のための水素シンターを施してもよい。

図３に示す実施例２では、図３（ａ）のように構成された半導体基板１上の層間絶縁膜６及びゲート絶縁膜４を、フォトレジストマスクを用いて除去する。その後、ＣＶＤ法を用いて４１０℃の温度でＳｉＨ₄とＳｉＦ₆とを用いて膜中にフッ素が導入されたシリコン酸化膜７を形成する。４１０℃以下で形成することにより、Ｓｉ−Ｆの結合力が弱い膜が形成され、フッ素が離脱しやすく、より効果的に拡散させることができる。この場合、フッ素を含む膜は、Ｓｉ基板表面に接して形成することができ、より有効にシリコン基板１表面にフッ素を導入できる。その後、Ｎ２雰囲気で８５０度６０分のアニール処理を行う。その後、一般的な製造方法でタングステン膜７を形成する。

上記のように製造された固体撮像装置は、受光部の表面から信号電荷読み出し部の表面までの界面準位を安定化させている。このため、暗電流による画像劣化が改善できる。また、フッ素は自己制御的に供給されるため、素子の微細化も可能である。

本発明の固体撮像装置及びその製造方法は、Ｓｉ０₂−Ｓｉ基板の界面淮位を抑制して暗電流や白キズが抑制された画像特性の良い固体撮像装置であると共に、素子の微細化に有効であるという特徴を有するので、ＣＣＤやＣＭＯＳセンサ等に使用できる。具体的には、カメラ付き携帯電話、ビデオカメラ、及びデジタルスチルカメラ等に使用される固体撮像装置や、プリンタ等に使用されるラインセンサ等に好適に使用できる。

本発明の一実施形態に係る固体撮像装置の構成を示す断面図 図１に示す固体撮像装置の製造方法を説明する図（実施例１） 図１に示す固体撮像装置の製造方法を説明する図（実施例２） 従来のＭＯＳ型半導体素子の製造方法を説明する図（特許文献１） 従来のＭＯＳ型半導体素子の製造方法を説明する図（特許文献２）

符号の説明

１、４１、５１ 半導体基板（シリコン基板）
２ フォトダイオード
３ 電荷転送部
４、４３、５２ ゲート絶縁膜
５、５３ ゲート電極
６ 層間絶縁膜
７ 遮光膜
８ 平坦化膜
９ 集光レンズ
１０ ｐ型領域
１１ ｐ型信号電荷読み出し領域
１３ シリコン酸化膜
４２ 素子分離領域

Claims (6)

1. 半導体基板の主面に電荷転送領域と受光領域とが形成された固体撮像素子であって、
   前記半導体基板表面の前記受光領域にフッ素が存在し、前記電荷転送領域にはフッ素が存在しないことを特徴とする、固体撮像装置。
2. 半導体基板の受光領域に受光部を形成する工程と、
   前記半導体基板の電荷転送領域上に転送電極を形成する工程と、
   前記半導体基板の前記受光領域及び前記電荷転送領域の上にフッ素を含む膜を形成する工程と、
   前記フッ素を含む膜から前記半導体基板の受光領域へフッ素を拡散させる工程と、
   前記半導体基板上に平坦化層を形成する工程とを備えることを特徴とする、固体撮像装置の製造方法。
3. 前記フッ素を拡散させる工程は、５５０℃〜８５０℃の温度で行われることを特徴とする、請求項２に記載の固体撮像装置の製造方法。
4. 前記フッ素を含む膜は、１²⁰〜１²¹ａｔｍ／ｃｍ³以上のフッ素を含み、ＣＶＤ法（化学気相成長法）で形成されたタングステン膜又はタングステンシリサイド膜を使用し、前記電荷転送領域の遮光膜を兼ねることを特徴とする、請求項２又は３に記載の固体撮像装置の製造方法。
5. 前記フッ素を含む膜を形成する工程と前記フッ素を拡散させる工程との間に、前記遮光膜上にシリコン酸化膜を１０ｎｍ以上形成する工程をさらに備えることを特徴とする、請求項４に記載の固体撮像装置の製造方法。
6. 前記フッ素を含む膜を形成する工程において、前記フッ素を含む膜は、ＣＶＤ法（化学気相成長法）によって形成されたシリコン酸化膜であって、成膜時にフッ素を含むガスを添加することにより膜中にフッ素が導入されかつその成膜温度が４１０℃以下であることを特徴とする、請求項２に記載の固体撮像装置の製造方法。

Images