JP2010003820A - 電磁波検出素子 - Google Patents

Abstract

【課題】製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させた電磁波検出素子を提供する。
【解決手段】複数の信号配線３を基板１の複数の溝３０内にそれぞれ設けており、電磁波の照射に応じて電荷を発生する半導体層６及び当該半導体層６に発生した電荷を収集する収集電極１１を有するセンサ部１０３を基板１の上層に設けた。
【選択図】図３

Description

本発明は、電磁波検出素子に係り、特に、照射された電磁波により示される画像を検出する電磁波検出素子に関する。

近年、ＴＦＴ（Thin film transistor）アクティブマトリックス基板上にＸ線感応層を配置し、Ｘ線情報を直接デジタルデータに変換できるＦＰＤ（flat panel detector）等の電磁波検出素子が実用化されている。この電磁波検出素子は、従来のイメージングプレートに比べて、即時に画像を確認でき、動画も確認できるといったメリットがあり、急速に普及が進んでいる。

この種の電磁波検出素子は、種々のタイプのものが提案されており、例えば、放射線を直接、半導体層で電荷に変換して蓄積する直接変換方式や、放射線を一度ＣｓＩ：Ｔｌ、ＧＯＳ（Ｇｄ２Ｏ２Ｓ：Ｔｂ）などのシンチレータで光に変換し、変換した光を半導体層で電荷に変換して蓄積する間接変換方式がある。

この電磁波検出素子は、例えば、複数の走査配線及び複数の信号配線が互いに交差して配設され、当該走査配線及び信号配線の各交差部に対応して電荷蓄積部及びＴＦＴスイッチが設けられ、各交差部の電荷蓄積部及びＴＦＴスイッチ素子を覆うように半導体層が設けられている。このような電磁波検出素子を用いた放射線画像撮影装置では、放射線画像を撮影する場合、Ｘ線が照射される間、各走査配線に対してＯＦＦ信号を出力して各ＴＦＴスイッチをオフにして半導体層に発生した電荷を各電荷蓄積部に蓄積し、画像を読み出す場合、各走査配線に対して１ラインずつ順にＯＮ信号を出力して各電荷蓄積部に蓄積された電荷を電気信号として読み出し、読み出した電気信号をデジタルデータへ変換することにより、放射線画像を得ている。

この電磁波検出素子に関する技術として、特許文献１には、基板上の半導体層よりも下層に３層の別な金属層で走査配線、信号配線、共通電極をこの順に形成した構成が記載されている。

また、特許文献２には、基板の表面と裏面を貫通するスルーホールを画素毎に設け、信号配線を裏面に形成してスルーホールを介して画素のＴＦＴスイッチ素子と接続した構成が記載されている。
特表２００８−５０３０８６号公報 特開２０００−１６２３２０号公報

ところで、電磁波検出素子において信号配線に発生する電子ノイズは、信号配線の配線容量による影響が大きい。従って、電子ノイズを低減させて検出画像の画質を向上させるためには、信号配線の配線容量の低減が課題となっている。

しかし、特許文献１に記載の構成では、信号配線と収集電極との間の配線容量をより低下させるには不十分な構成である。

また、特許文献２に記載の構成では、表面と裏面に配線を形成する必要があるため、製造工程が多くなり、コストアップとなる。

本発明は、上記の事情に鑑み、製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させた電磁波検出素子を提供することを目的とする。

上記目的を達成するために、請求項１記載の発明の電磁波検出素子は、一方方向に並列に複数の溝が形成された基板と、前記基板の複数の溝内にそれぞれ設けられた複数の信号配線と、前記基板上に前記信号配線と交差して並列に設けられた複数の走査配線と、前記基板上に前記走査配線と前記信号配線との交差部に対応して設けられ、前記走査配線と前記信号配線に接続された薄膜トランジスタと、前記走査配線及び前記薄膜トランジスタよりも上層に設けられ、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記薄膜トランジスタの各々に接続されたセンサ部と、を備えている。

本発明の電磁波検出素子は、基板に一方方向に並列に複数の溝が形成され、複数の信号配線が基板の複数の溝内にそれぞれ設けられており、複数の走査配線が基板上に信号配線と交差して並列に設けられている。

そして、本発明では、薄膜トランジスタが基板上に走査配線と信号配線との交差部に対応して設けられ、走査配線と信号配線に接続されており、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有するセンサ部が走査配線及び薄膜トランジスタよりも上層に設けられ、薄膜トランジスタの各々に接続されている。

このように、本発明では、複数の信号配線を基板の複数の溝内にそれぞれ設けているので、信号配線と収集電極とが離れて配置されて信号配線と収集電極との間の配線容量がより低下するため、信号配線の電子ノイズをより低減させることできる。また、基板の一方の面にのみに配線を形成するため、基板の両面に配線を形成する場合に比べて製造工程の増加を抑えることができるため、電磁波検出素子の製造コストの増加を抑制することができる。

なお、本発明は、請求項２に記載の発明のように、前記基板上に前記信号配線と絶縁膜を介して形成された金属層により形成され、前記センサ部に対して共通にバイアス電圧を印加するための複数の共通配線をさらに備えてもよい。

また、請求項２記載の発明は、請求項３に記載の発明のように、前記複数の共通配線を、前記信号配線に並列に設けることが好ましい。

また、請求項２又は請求項３記載の発明は、請求項４に記載の発明のように、前記センサ部が、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、前記共通配線を、前記バイアス電極に接続するようにしてもよい。

さらに、請求項２又は請求項３記載の発明は、請求項５に記載の発明のように、前記センサ部が、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、前記共通配線を、前記蓄積容量に接続してもよい。

本発明の電磁波検出素子は、製造コストの増加を抑えつつ、信号配線の電子ノイズをより低減させることができる、という優れた効果を有する。

以下、図面を参照して本発明の画像検出器の一実施の形態を適用した放射線画像撮影装置１００について説明する。

図１には、本実施の形態に係る放射線画像撮影装置１００の全体構成が示されている。

同図に示すように、本実施の形態に係る放射線画像撮影装置１００は、電磁波検出素子１０を備えている。

電磁波検出素子１０は、後述する上部電極と半導体層と下部電極を備え、照射された放射線を受けて電荷を発生するセンサ部１０３と、センサ部１０３で発生した電荷を蓄積する電荷蓄積容量５と、電荷蓄積容量５に蓄積された電荷を読み出すためのＴＦＴスイッチ４と、を含んで構成される画素が２次元状に多数設けられている。電荷蓄積容量５の一方の電極は蓄積容量配線１０２を介して接地されて電圧レベルがグランドレベルとされている。

また、電磁波検出素子１０には、上記ＴＦＴスイッチ４をＯＮ／ＯＦＦするための複数の走査配線１０１と、上記電荷蓄積容量５に蓄積された電荷を読み出すための複数の信号配線３と、が互いに交差して設けられている。

各信号配線３には、当該信号配線３に接続された何れかのＴＦＴスイッチ４がＯＮされることにより電荷蓄積容量５に蓄積された電荷量に応じた電気信号が流れる。各信号配線３には、各信号配線３に流れ出した電気信号を検出する信号検出回路１０５が接続されており、各走査配線１０１には、各走査配線１０１にＴＦＴスイッチ４をＯＮ／ＯＦＦするための制御信号を出力するスキャン信号制御装置１０４が接続されている。

信号検出回路１０５は、各信号配線３毎に、入力される電気信号を増幅する増幅回路を内蔵している。信号検出回路１０５では、各信号配線３より入力される電気信号を増幅回路により増幅して検出することにより、画像を構成する各画素の情報として、各電荷蓄積容量５に蓄積された電荷量を検出する。

この信号検出回路１０５及びスキャン信号制御装置１０４には、信号検出回路１０５において検出された電気信号に所定の処理を施すとともに、信号検出回路１０５に対して信号検出のタイミングを示す制御信号を出力し、スキャン信号制御装置１０４に対してスキャン信号の出力のタイミングを示す制御信号を出力する信号処理装置１０６が接続されている。

次に、図２及び図３を参照して、本実施の形態に係る電磁波検出素子１０についてより詳細に説明する。なお、図２には、本実施の形態に係る電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図３には、図２のＡ−Ａ線断面図が示されている。

図３に示すように、電磁波検出素子１０は、無アルカリガラス等からなる絶縁性の基板１にトレンチ（溝）３０が形成されている。このトレンチ３０は、信号配線３の配設方向の画素列毎に並列に複数形成されている。このトレンチ３０は、基板１に対して、例えば、ウェットエッジ又はサンドブラスト工程を行うことにより形成される。

トレンチ３０には、例えば、インクジェットヘッドなどから、例えば銀などの金属超微粒子の分散液を吐出した後に、焼成を行うことによりトレンチ３０の内側領域に信号配線３が形成される。この信号配線３を形成する際、トレンチ３０内を親水性とし、基板１の表面を疎水性とする前処理を行うことにより、金属超微粒子の分散液をトレンチ３０内に収めることができ、隣接する画素に分散液がはみ出ることを防止することができる。信号配線３の形成後、トレンチ３０内にインクジェットヘッドなどから耐熱性のある液状材料
を吐出した後に、再度焼成を行うことによりトレンチ３０の内側領域に絶縁層３１を形成する。このような絶縁層３１を形成可能な液状材料としては、例えば、ケイ素化合物系の液状材料や焼成型金属酸化膜形成剤、ポリイミド系の絶縁材料、特開２００３-３０７８４７号に記載の組成物などがある。

信号配線３及び絶縁層３１が形成された基板１には、一面を覆うように絶縁膜１５Ａが形成されている。この絶縁膜１５Ａは、例えば、ＳｉＮ_Ｘ 等からなっており、例えば、ＣＶＤ（Chemical Vapor Deposition）成膜により形成される。

絶縁膜１５Ａ上には、ゲート電極２、及び走査配線１０１（図２参照。）が形成されており、ゲート電極２は走査配線１０１（図２参照。）に接続されている。この走査配線１０１、及びゲート電極２が形成された金属層（以下、この金属層を「第１信号配線層」ともいう。）は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜を用いて形成されているが、これらに限定されるものではない。

この第１信号配線層上には、一面に絶縁膜１５Ｂが形成されており、ゲート電極２上に位置する部位がＴＦＴスイッチ４におけるゲート絶縁膜として作用する。この絶縁膜１５Ｂも、例えば、ＳｉＮ_Ｘ 等からなっており、例えば、ＣＶＤ成膜により形成される。

絶縁膜１５Ｂ上のゲート電極２に対応する位置には、半導体活性層８が形成されている。この半導体活性層８は、ＴＦＴスイッチ４のチャネル部であり、例えば、アモルファスシリコン膜からなる。

これらの上層には、ソース電極９、及びドレイン電極１３が形成されている。このソース電極９及びドレイン電極１３が形成された金属層には、ソース電極９、ドレイン電極１３とともに、蓄積容量下部電極１４及び蓄積容量配線１０２（図２参照。）が形成されている。ゲート電極２は走査配線１０１に接続され、ソース電極９は、絶縁膜１５Ａ及び絶縁膜１５Ｂに形成されたコンタクト２１（図２参照。）を介して信号配線３に接続されている。また、蓄積容量下部電極１４は蓄積容量配線１０２に接続されている。なお、ＴＦＴスイッチ４は電荷蓄積容量５に蓄積される電荷の極性によってソース電極９とドレイン電極１３が逆となる。ソース電極９、ドレイン電極１３、蓄積容量下部電極１４及び蓄積容量配線１０２が形成された金属層（以下、この金属層を「第２信号配線層」ともいう。）も、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。

このソース電極９及びドレイン電極１３と半導体活性層８との間にはコンタクト層（不図示）が形成されている。このコンタクト層は、不純物添加アモルファスシリコン等の不純物添加半導体からなる。

第２信号配線層上には、一面に絶縁膜１５Ｃが形成されている。この絶縁膜１５Ｃも、例えば、ＳｉＮ_Ｘ 等からなっており、例えば、ＣＶＤ成膜により形成される。

絶縁膜１５Ｃ上には、蓄積容量下部電極１４に対応する位置に蓄積容量上部電極１８が形成されている。蓄積容量上部電極１８は、絶縁膜１５Ｃに形成されたコンタクト２３を介してドレイン電極１３に接続されている。蓄積容量上部電極１８が形成された金属層（以下、この金属層を「第３信号配線層」ともいう。）も、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした積層膜が用いて形成されるが、これらに限定されるものではない。

本実施の形態に係る電磁波検出素子１０では、ゲート電極２やゲート絶縁膜１５Ｂ、ソース電極９、ドレイン電極１３、半導体活性層８によりＴＦＴスイッチ４が構成されており、蓄積容量下部電極１４や絶縁膜１５Ｃ、蓄積容量上部電極１８により電荷蓄積容量５が構成されている。なお、ＴＦＴスイッチ４は電荷蓄積容量５に蓄積される電荷の極性によってソース電極９とドレイン電極１３が逆となる。

そして、これら第３信号配線層を覆い、基板１上の画素が設けられた領域のほぼ全面（ほぼ全領域）には、層間絶縁膜１２が形成されている。この層間絶縁膜１２は、感光性を有するアクリル樹脂などの有機材料からなり、膜厚が１〜４μｍ、比誘電率が２〜４である。本実施の形態に係る電磁波検出素子１０では、この層間絶縁膜１２によって層間絶縁膜１２上層と下層に配置される金属間の容量を低く抑えている。また、一般的にこのような材料は平坦化膜としての機能も有しており、下層の段差が平坦化される効果も有する。これにより、上層に配置される半導体層６の形状が平坦化されるため、半導体層６の凹凸による吸収効率の低下や、リーク電流の増加を抑制することができる。この層間絶縁膜１２には、蓄積容量上部電極１８と対向する位置にコンタクトホール１６が形成されている。なお、第３信号配線層と層間絶縁膜１２との間に蓄積容量上部電極１８を保護するため、絶縁膜をさらに形成するようにしてもよい。

層間絶縁膜１２上には、各画素毎に、各々コンタクトホール１６を埋めつつ、画素領域を覆うようにセンサ部１０３の下部電極１１が形成されており、この下部電極１１は、非晶質透明導電酸化膜（ＩＴＯ）からなり、蓄積容量上部電極１８と接続されている。

下部電極１１上の基板１上の画素が設けられた画素領域のほぼ全面には、半導体層６が一様に形成されている。この半導体層６は、Ｘ線などの電磁波が照射されることにより、内部に電荷（電子−正孔）を発生するものである。つまり、半導体層６は電磁波導電性を有し、Ｘ線による画像情報を電荷情報に変換するためのものである。半導体層６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。ここで、主成分とは、５０％以上の含有率を有するということである。

この半導体層６上には、上部電極７が形成されている。この上部電極７には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。

次に、図４（Ａ）〜（Ｉ）を参照して、本実施形態に係る電磁波検出素子１０の製造工程の一例を説明する。

まず、基板１に、例えば、ウェットエッジ又はサンドブラスト工程を行うことによりトレンチ３０を形成する（図４（Ａ））。このトレンチ３０の深さは数μｍ（例えば３μｍ）程度とする。

次に、基板１のトレンチ３０内にインクジェットヘッドから銀などの金属超微粒子の分散液を吐出した後に一端焼成を行って信号配線３が形成を形成し、さらにトレンチ３０内にインクジェットヘッドから液状材料を吐出した後に、再度焼成を行って絶縁層３１を形成する（図４（Ｂ））。

次に、信号配線３及び絶縁層３１が形成された基板１上に、絶縁膜１５Ａを堆積し、その後、第１信号配線層として、走査配線１０１、及びゲート電極２を形成する（図４（Ｃ））。絶縁膜１５Ａは、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ（Plasma-Chemical Vapor Deposition）法にて堆積する。第１信号配線層は、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後でスパッタリング法にて堆積される。その後、フォトリソグラフィー技術にてレジスト膜のパターンニングを行う。その後、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第１信号配線層が完成する。

次に、第１信号配線層上に、絶縁膜１５Ｂ、半導体活性層８、コンタクト層（不図示）を順次堆積する（図４（Ｄ））。絶縁膜１５Ｂも、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ法にて堆積する。その後、フォトリソグラフィー技術にて絶縁膜１５Ａ、絶縁膜１５Ｂ、及び絶縁層３１にコンタクト２１のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。半導体活性層８はアモルファスシリコンからなり膜厚２０〜２００ｎｍ前後、コンタクト層は不純物添加アモルファスシリコンからなり膜厚１０〜１００ｎｍ前後で、Ｐ−ＣＶＤ法にて堆積する。その後、フォトリソグラフィー技術によりレジストのパターンニングを行う。その後、半導体活性層８と不純物添加半導体によるコンタクト層を絶縁膜１５に対し選択的にドライエッチングすることにより半導体活性領域を形成する。

次に、絶縁膜１５Ｂ、及び半導体活性層８の上層に、第２信号配線層として、ソース電極９、ドレイン電極１３、蓄積容量下部電極１４及び蓄積容量配線１０２を形成する（図４（Ｅ））。この第２信号配線層は、第１信号配線層と同様に、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後である。第１信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第２信号配線層が完成する。

次に、第２信号配線層上に、絶縁膜１５Ｃ、及び第３信号配線層として、蓄積容量上部電極１８を順次形成する（図４（Ｆ））。絶縁膜１５Ｃも、ＳｉＮｘからなり膜厚は２００〜６００ｎｍで、Ｐ−ＣＶＤ法にて堆積する。その後、フォトリソグラフィー技術にて絶縁膜１５Ｃにコンタクト２３のパターンニングを行い、ドライエッチ法にて選択的にパターンニングする。第３信号配線層は、第１及び第２信号配線層と同様に、Ａｌ若しくはＣｕ、又はＡｌ若しくはＣｕを主体とした合金等の低抵抗金属、もしくは低抵抗金属と高融点金属からなるバリアメタル層との積層膜からなり、膜厚が１００〜３００ｎｍ前後である。第１及び第２信号配線層と同様に、フォトリソグラフィー技術にてレジスト膜のパターンニングを行い、Ａｌ用のエッチャントによるウェットエッチ法か、ドライエッチ法にて金属膜をパターンニングする。その後、レジストを除去することにより第３信号配線層が完成する。

次に、上記のように形成された層の上層に、層間絶縁膜１２を堆積し、コンタクトホール１６を形成する（図４（Ｇ））。層間絶縁膜はＳｉＮｘ、ＳｉＯ_２等の無機材料か、もしくはＳＯＧ、感光性アクリル材料等の有機絶縁膜材料からなる。一般的に有機絶縁膜材料の方が誘電率が低く、また厚膜化が容易なため信号配線３−電荷収集電極間の容量低減に効果があり好ましい。感光性有機絶縁膜材料の場合には、材料を１〜３μｍ前後の膜厚でスピン塗布後、フォトリソグラフィー技術にてコンタクトホール１６のパターンニングを行い、専用エッチャントにてパターンニングし、焼成することにより完成する。感光性材料でない場合には他のレイヤーと同様にフォトリソグラフィー後にドライエッチなどを行いコンタクトホールの形成を行う。なお、コンタクトホール１６の大きさは、１０μｍ角よりも小さいことが望ましい。コンタクトホール１６が大きい場合、半導体膜６を製膜後に段差部により結晶化が生じるからである。

次に、上記の層の上層にＡｌ系材料もしくはＩＴＯ等の金属材料をスパッタリング法により堆積する。膜厚は２０〜２００ｎｍ前後である。フォトリソグラフィー技術にてパターンニングを行い、メタル用のエッチャント等によるウェットエッチ法か、ドライエッチ法にてパターンニングして下部電極１４を形成する（図４（Ｈ））。

次に、上記のように形成された層の上層に、半導体層６を一様に形成し、半導体層６上に上部電極７を形成する（図４（Ｉ））。半導体層６は、例えば、セレンを主成分とする非晶質のａ−Ｓｅ（アモルファスセレン）からなる。上部電極７には、不図示のバイアス電源が接続されており、バイアス電源からバイアス電圧が供給されている。

次に、本実施の形態に係る放射線画像撮影装置１００の動作原理について説明する。

上部電極７と蓄積容量下部電極１４との間に電圧を印加した状態で、半導体層６にＸ線が照射されると、半導体層６内に電荷（電子−正孔対）が発生する。

半導体層６と電荷蓄積容量５とは電気的に直列に接続された構造となっているので、半導体層６内に発生した電子は＋電極側に移動すると共に、正孔は−電極側に移動し、その結果、電荷蓄積容量５に電荷が蓄積される。

画像読出時には、ＴＦＴスイッチ４のゲート電極２に走査配線１０１を介して順次ＯＮ信号（＋１０〜２０Ｖ）が印加される。これにより、ＴＦＴスイッチ４が順次ＯＮされ、電荷蓄積容量５に蓄積された電荷量に応じた電気信号が信号配線３に流れ出す。信号検出回路１０５は、信号配線３に流れ出した電気信号に基づいて各センサ部１０３の電荷蓄積容量５に蓄積された電荷量を、画像を構成する各画素の情報として検出する。これにより、電磁波検出素子１０に照射されたＸ線により示される画像を示す画像情報を得ることができる。

ところで、本実施の形態に係る放射線画像撮影装置１００では、図２に示すように、基板１に形成されたトレンチ３０内に信号配線３を形成している。

このように、信号配線３を基板１内に埋め込むことにより、信号配線３と下部電極１１とが離れ、信号配線３の配線容量がより低下するため、信号配線３の電子ノイズをより低減させることできる。

また、本実施の形態によれば、基板１の一方の面にのみに配線を形成するため、基板１の両面に配線を形成する場合に比べて製造工程の増加を抑えることができるため、電磁波検出素子１０の製造コストの増加を抑制することができる。

トレンチ３０の幅は、信号配線３の幅が広くなるほど信号配線３の抵抗値が低下するため、１画素分の幅の４０〜５０％程度としてもよい。なお、例えば、基板１の裏側にバックライト等を設けて基板１の裏側から半導体層６に光を照射する場合は、信号配線３によって光が遮断されるため、トレンチ３０の幅を狭くし、信号配線３を厚くすることが好ましい。

また、本実施の形態によれば、走査配線１０１、信号配線３、及び蓄積容量配線１０２をセンサ部１０３よりも下層の金属層により形成しているので、センサ部１０３に照射されるＸ線が走査配線１０１、信号配線３、及び蓄積容量配線１０２によって遮られず、また、信号配線３とＴＦＴスイッチ４との接続部分がセンサ部の配置に影響を与えなくなるため、フィルファクタの低下を抑えることができる。

また、ＴＦＴスイッチ４の製造工程において、静電破壊に起因して各信号配線間でリーク不良が多発することが問題となっている。本実施の形態の構造を採用した場合、ＴＦＴスイッチ４のソース電極−ゲート電極間の方が信号配線３と走査配線１０１の交差部よりも絶縁膜が薄くすることができるため、耐電圧が低く設定される。これにより、静電気によりリーク不良が発生した場合にも、高い確率でＴＦＴスイッチ４のリーク不良となる。電磁波検出素子１０では、配線間のリーク不良が発生した場合、ライン欠陥不良となるが、ＴＦＴスイッチ４でのリーク不良が発生した場合、ＴＦＴスイッチ４を切り離せば単一画素の不良とすることができる。通常、放射線画像撮影装置１００では、単一画素の不良の場合、周辺画素のデータから欠陥画素の情報を生成し、画像補正することにより良品化することができるが、ライン欠陥不良の場合、画像補間による修正は困難な場合が多い。したがって、上記のようにライン欠陥不良を回避するようにすることによって製造歩留まりを向上することができる。

また、信号配線３は、低抵抗化することが必要なため、厚膜化することが好ましい。つまり、信号配線３の金属層は、ソース電極とドレイン電極の金属層よりも厚くすることが望ましい。しかし、ソース電極とドレイン電極と同層に形成した場合には、金属膜を厚膜化した場合、パターンニングの精度が落ちるため、膜厚に制限があった。これに対し、本実施の形態の電磁波検出素子１０によれば、信号配線３を異なる金属層に形成するようにしたので、信号配線３を厚膜化して低抵抗な信号配線３を実現することができ、信号配線３ノイズを低減できる。また、ソース電極およびドレイン電極等の金属層を薄くすることができるのでプロセスを削減することができる。

また、電荷蓄積容量５を構成する絶縁膜１５Ｃと、ＴＦＴスイッチ４を構成する絶縁膜１５Ｂとを異ならせている。このように絶縁膜を異ならせた場合、例えば、ＴＦＴスイッチのＯＮ電流をアップするために絶縁膜１５Ｂを薄くしても、電荷蓄積容量５の蓄積容量が増加しないため、画素の電荷転送時間を短縮できる。

なお、上記実施の形態では、蓄積容量配線１０２を走査配線１０１に並行に設けたが、蓄積容量配線１０２を信号配線３に並行に設けてもよい。例えば、図５には、上記実施の形態に係る電磁波検出素子１０において、蓄積容量配線１０２を信号配線３に並行に設けた場合の構造を示す平面図が示されている。このように蓄積容量配線１０２を信号配線３に並行に設けることにより、画素領域において蓄積容量配線１０２と信号配線３が交差しなくなるため、信号配線３の配線容量を小さくすることができる。

また、上記実施の形態では、第１〜第３信号配線層の３層の金属層によって電磁波検出素子１０の各配線を形成した場合について説明したが、本発明はこれに限定されるものではない。例えば、図６には、２層の金属層によって電磁波検出素子１０の各配線を形成した場合の電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図７には、図６のＡ−Ａ線断面図が示されている。すなわち、第１信号配線層として走査配線１０１、及びゲート電極２と共に、蓄積容量下部電極１４、及び蓄積容量配線１０２を形成し、第２信号配線層としてソース電極９、及びドレイン電極１３と共に、蓄積容量上部電極１８を形成するようにしてもよい。

また、上記実施の形態では、蓄積容量下部電極１４に対して蓄積容量配線１０２を接続し、また、下部電極１１をコンタクトホール１６を介して蓄積容量上部電極１８と接続して電荷を蓄積する場合について説明したが、本発明はこれに限定されるものではない。例えば、図８には、蓄積容量配線１０２を蓄積容量上部電極１８と同じ金属層に形成して蓄積容量上部電極１８に対して蓄積容量配線１０２を接続し、また、下部電極１１をコンタクトホール１６を介して蓄積容量下部電極１４と接続して電荷を蓄積する場合の電磁波検出素子１０の１画素単位の構造を示す平面図が示されており、図９には、図８のＡ−Ａ線断面図が示されている。この場合、蓄積容量上部電極１８は蓄積容量配線１０２に接続されて電圧レベルがグランドレベルとなり、蓄積容量下部電極１４は下部電極１１によって電荷が収集されることにより電圧レベルが変化する。

また、上記実施の形態では、基板１としてガラス性の基板を用いた場合について説明したが、本発明はこれに限定されるものではない。例えば、基板１としてポリイミド等の絶縁体を用いたフレキシブル基板を用いてもよい。

また、上記実施の形態では、半導体層６としてａ−Ｓｅを用いた場合について説明したが、本発明はこれに限定されるものではない。例えば、半導体層６としてＩＧＺＯ、ＺｎＯなどの酸化物半導体で形成してもよい。酸化物半導体は、アモルファスセレンに比べて低温で形成可能であるため、ポリイミド等を用いたフレキシブル基板にも、例えば、スパッタリング法により層を形成することができる。

また、上記実施の形態では、共通配線として、各電荷蓄積容量５の蓄積容量下部電極１４又は蓄積容量上部電極１８に対して共通にバイアス電圧を印加するための蓄積容量配線１０２を設けた場合について説明したが、本発明はこれに限定されるものではない。例えば、各センサ部１０３に対応して個別に上部電極７を形成して、半導体層６に対して各上部電極７からバイアス電圧を印加するように構成した場合、共通配線として、例えば、半導体層６の下層に、各上部電極７にバイアス電圧を印加するためのバイアス配線を信号配線３と並行に配置し、絶縁膜及び層間絶縁膜１２に形成されたコンタクトホールを介して上部電極７と接続するようにしてもよい。

また、上記実施の形態では、半導体層６において放射線を直接電荷に変換する、いわゆる直接変換方式の電磁波検出素子１０に適用した場合について説明したが、本発明はこれに限定されるものではない。例えば、放射線が衝突することにより電磁波（例えば、光）を発する物質、いわゆるシンチレータにより発生した光を光電変換し、得られる電荷を各光電変換素子に付随する容量（補助容量をさらに付設する場合もある）に蓄積する、いわゆる間接変換方式の電磁波検出素子において、各光電変換素子の電極にバイアス電圧を印加するためのバイアス配線を同様の構成としてもよい。

この間接変換方式の電磁波検出素子では、半導体層６上にシンチレータによる層を形成し、一旦Ｘ線をシンチレータに吸収させ、その際にシンチレータから生じる光を受けて半導体層６が電荷を発生することになるが、半導体層６としては０．２μｍから１μｍ程度の厚さでよい。これにより、画素毎の下部電極１１の静電容量が大きくなるので、直接変換方式のように電荷蓄積容量５を別途形成しない場合も多い。

間接変換方式の電磁波検出素子では、直接変換方式の電磁波検出素子のように半導体層６を連続的に形成しても良いが、半導体層６が画素毎に区切られてアレイ状に設けられることが多い。その場合、上部電極７は共通配線によって接続される。

また、上記実施の形態では、検出対象とする電磁波としてＸ線を検出することにより画像を検出する放射線画像撮影装置１００に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えば、検出対象とする電磁波は可視光や紫外線、赤外線等いずれであってもよい。

その他、上記実施の形態で説明した放射線画像撮影装置１００の構成（図１参照。）及び電磁波検出素子１０の構成（図２〜図７）は一例であり、本発明の主旨を逸脱しない範囲内において適宜変更可能であることは言うまでもない。

実施の形態に係る放射線画像撮影装置の全体構成を示す構成図である。 実施の形態に係る電磁波検出素子の構成を示す平面図である。 実施の形態に係る電磁波検出素子の線断面図である。 実施の形態に係る電磁波検出素子の製造工程を示す図である。 他の実施の形態に係る電磁波検出素子の構成を示す平面図である。 他の実施の形態に係る電磁波検出素子の構成を示す平面図である。 他の実施の形態に係る電磁波検出素子の線断面図である。 他の実施の形態に係る電磁波検出素子の構成を示す平面図である。 他の実施の形態に係る電磁波検出素子の線断面図である。

符号の説明

３ 信号配線
４ ＴＦＴスイッチ（薄膜トランジスタ）
５ 電荷蓄積容量
６ 半導体層
７ 上部電極（バイアス電極）
１０ 電磁波検出素子
１１ 下部電極
１２ 層間絶縁膜
１３ ドレイン電極
１４ 蓄積容量下部電極
１５Ａ 絶縁膜
１５Ｂ 絶縁膜
１５Ｃ 絶縁膜
３０ トレンチ（溝）
１００ 放射線画像撮影装置
１０１ 走査配線
１０２ 蓄積容量配線（共通配線）
１０３ センサ部

Claims (5)

1. 一方方向に並列に複数の溝が形成された基板と、
   前記基板の複数の溝内にそれぞれ設けられた複数の信号配線と、
   前記基板上に前記信号配線と交差して並列に設けられた複数の走査配線と、
   前記基板上に前記走査配線と前記信号配線との交差部に対応して設けられ、前記走査配線と前記信号配線に接続された薄膜トランジスタと、
   前記走査配線及び前記薄膜トランジスタよりも上層に設けられ、電磁波の照射に応じて電荷を発生する半導体層及び当該半導体層に発生した電荷を収集する収集電極を有し、前記薄膜トランジスタの各々に接続されたセンサ部と、
   を備えた電磁波検出素子。
2. 前記基板上に前記信号配線と絶縁膜を介して形成された金属層により形成され、前記センサ部に対して共通にバイアス電圧を印加するための複数の共通配線をさらに備えた
   請求項１記載の電磁波検出素子。
3. 前記複数の共通配線を、前記信号配線に並列に設けた
   請求項２記載の電磁波検出素子。
4. 前記センサ部は、前記半導体層に対してバイアス電圧を印加するバイアス電極を各々有し、
   前記共通配線を、前記バイアス電極に接続した
   請求項２又は請求項３記載の電磁波検出素子。
5. 前記センサ部は、電磁波が照射されることにより前記半導体層に発生した電荷を蓄積する蓄積容量を各々有し、
   前記共通配線を、前記蓄積容量に接続した
   請求項２又は請求項３記載の電磁波検出素子。

Images