[go: up one dir, main page]

JP2010002673A - Electro-optical device, and method for manufacturing electro-optical device - Google Patents

Electro-optical device, and method for manufacturing electro-optical device Download PDF

Info

Publication number
JP2010002673A
JP2010002673A JP2008161379A JP2008161379A JP2010002673A JP 2010002673 A JP2010002673 A JP 2010002673A JP 2008161379 A JP2008161379 A JP 2008161379A JP 2008161379 A JP2008161379 A JP 2008161379A JP 2010002673 A JP2010002673 A JP 2010002673A
Authority
JP
Japan
Prior art keywords
light
receiving element
electro
light receiving
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008161379A
Other languages
Japanese (ja)
Inventor
Togo Morifuji
東吾 森藤
Toru Sakurai
徹 櫻井
Daisuke Washimi
大輔 鷲見
Masahiro Shikada
正弘 鹿田
Hiroshi Inamura
弘 稲村
Satoshi Ishida
聡 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2008161379A priority Critical patent/JP2010002673A/en
Publication of JP2010002673A publication Critical patent/JP2010002673A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electro-optical device capable of setting properly a brightness of a display image, and to provide electronic equipment. <P>SOLUTION: The electro-optical device has: a pair of substrates constituted of the first and second substrates; a pixel area formed on the first substrate 10; a photoreception element formed in a pixel area peripheral part; a light-shielding film formed in a position opposed to the pixel area peripheral part on the second substrate; a P-type semiconductor area 210p, an intrinsic area 210i and an N-type semiconductor area 210n formed in the photoreception element; and an opening part formed in a position opposed to the intrinsic area 210i of the light-shielding film, wherein a light-shielding metal film is not arranged in a portion with the opening part overlapped with the intrinsic area 210i on the first substrate 10, in top view. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電気光学装置及び電気光学装置の製造方法に関するものである。   The present invention relates to an electro-optical device and a method for manufacturing the electro-optical device.

従来、液晶表示装置等の電気光学装置が知られている。この電気光学装置は、例えば、液晶パネルと、この液晶パネルに光を供給するバックライトと、を備える。
液晶パネルは、後述するスイッチング素子としての薄膜トランジスタ(以降、TFT(Thin Film Transistor)と呼ぶ)がマトリクス状に配置されたTFTアレイ基板と、このTFTアレイ基板に対向配置された対向基板と、TFTアレイ基板及び対向基板の間に設けられた電気光学物質としての液晶と、を備える。
Conventionally, electro-optical devices such as liquid crystal display devices are known. The electro-optical device includes, for example, a liquid crystal panel and a backlight that supplies light to the liquid crystal panel.
The liquid crystal panel includes a TFT array substrate in which thin film transistors (hereinafter referred to as TFT (Thin Film Transistor)) serving as switching elements, which will be described later, are arranged in a matrix, a counter substrate disposed to face the TFT array substrate, a TFT array And a liquid crystal as an electro-optical material provided between the substrate and the counter substrate.

TFTアレイ基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に交差し所定間隔おきに設けられた複数のデータ線と、を備える。
各走査線と各データ線との交差部分には、画素が設けられている。画素は、上述のTFTと、画素電極と、を備える。この画素は、マトリクス状に複数配列されて表示領域を形成する。TFTのゲート電極には、走査線が接続され、TFTのソース電極には、データ線が接続され、TFTのドレイン電極には、画素電極が接続されている。
対向基板は、画素電極に対向して設けられた共通電極を備える。
The TFT array substrate includes a plurality of scanning lines provided at predetermined intervals, and a plurality of data lines that intersect the scanning lines and are provided at predetermined intervals.
Pixels are provided at intersections between the scanning lines and the data lines. The pixel includes the above-described TFT and a pixel electrode. A plurality of pixels are arranged in a matrix to form a display area. A scanning line is connected to the gate electrode of the TFT, a data line is connected to the source electrode of the TFT, and a pixel electrode is connected to the drain electrode of the TFT.
The counter substrate includes a common electrode provided to face the pixel electrode.

以上の電気光学装置は、以下のように動作する。即ち、走査線に選択電圧を線順次で供給することで、所定の走査線に係る画素を全て選択する。そして、この画素の選択に同期して、データ線に画像信号を供給する。これにより、選択電圧で選択した全ての画素に画像信号が供給されて、画像データが画素電極に書き込まれる。   The above electro-optical device operates as follows. That is, all the pixels related to a predetermined scanning line are selected by supplying the selection voltage to the scanning line in a line sequential manner. Then, an image signal is supplied to the data line in synchronization with the selection of the pixel. As a result, the image signal is supplied to all the pixels selected by the selection voltage, and the image data is written into the pixel electrode.

画素電極に画像データが書き込まれると、この画素電極と共通電極との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序が変化し、液晶を透過するバックライトからの光が変化して、階調表示が行われる。   When image data is written to the pixel electrode, a driving voltage is applied to the liquid crystal due to a potential difference between the pixel electrode and the common electrode. As a result, the alignment and order of the liquid crystal change, the light from the backlight that transmits the liquid crystal changes, and gradation display is performed.

ところで、電気光学装置の表示の視認性は、太陽光といった環境光による電気光学装置の周囲の明るさによって変化する。即ち、電気光学装置の周囲が明るくなるに従って、電気光学装置の表示領域の明るさと電気光学装置の周囲の明るさとの差分が小さくなるので、電気光学装置の表示の視認性が低下する。   By the way, the visibility of the display of the electro-optical device varies depending on the brightness around the electro-optical device due to ambient light such as sunlight. That is, as the surroundings of the electro-optical device become brighter, the difference between the brightness of the display area of the electro-optical device and the brightness of the surroundings of the electro-optical device becomes smaller, so the visibility of the display of the electro-optical device decreases.

そこで、環境光の光量を検出する光センサ(受光素子)を備えた電気光学装置が提案されている(例えば、特許文献1参照)。
この提案によれば、光センサにより環境光の光量を検出し、この検出した環境光の光量に応じてバックライトの出力を制御する。このため、電気光学装置の周囲の明るさに応じて、バックライトから液晶パネルに供給する光量を調整することで、電気光学装置の表示の視認性を向上できる。
Therefore, an electro-optical device including an optical sensor (light receiving element) that detects the amount of ambient light has been proposed (see, for example, Patent Document 1).
According to this proposal, the amount of ambient light is detected by the optical sensor, and the output of the backlight is controlled in accordance with the detected amount of ambient light. For this reason, the visibility of the display of the electro-optical device can be improved by adjusting the amount of light supplied from the backlight to the liquid crystal panel according to the brightness around the electro-optical device.

光センサは、ブラックマトリクス(BM)に開口部が設けられたセンサ部と、BMにより完全に遮光された暗基準出力(リファレンス)を行うリファレンス部とが配置され、それらに環境光が照射されることで検出されるリーク電流を基に、リファレンス部とセンサ部とで比較した結果により光センサをON/OFFさせる。光センサは表示領域周辺に配置され、光センサの検出精度を向上する目的としたバックライトから照射された光を防ぐ遮光膜をリファレンス部とセンサ部とに配置している。   In the optical sensor, a sensor unit in which an opening is provided in a black matrix (BM) and a reference unit that performs a dark reference output (reference) that is completely shielded from light by the BM are arranged and irradiated with ambient light. Based on the leakage current detected in this way, the optical sensor is turned on / off based on the result of comparison between the reference unit and the sensor unit. The light sensor is disposed around the display area, and a light shielding film for preventing light emitted from the backlight for the purpose of improving the detection accuracy of the light sensor is disposed in the reference portion and the sensor portion.

特開2005−352490号公報JP 2005-352490 A

しかし、近年は、高精度化及び狭額縁化が進み引き回し配線(信号線)等が密集する額縁部分は、光センサ等を配置するのに空きスペースがない状態である。更に設計上、配線のスペースをぬって遮光膜を配置することは困難であり、結果的に配線上に重なるように遮光膜が形成されることになり寄生容量を持ってしまうという問題がある。光センサは電流×容量=時定数で計算されるが、時定数が高くなると検知時間が長くなってしまい、検出レスポンスの低下=センサ感度が悪くなるという問題がある。又、容量を持たないように出来る限り遮光膜の面積を小さくする設計とするが、遮光膜の面積を小さくすることで、設計上では同面積で遮光部を設計しているが、実際に形成する場合、露光装置の露光量の微妙な相違や、装置の基板搬入等の蛇行移動により、部分的にセンサ部とリファレンス部に配置される遮光膜の面積が異なりバックライトから照射された光を防ぐ遮光膜の面積が異なる。そのため、受光量がそれぞれで異なってしまい光センサの検出精度が悪くなるという問題が発生した。   However, in recent years, the frame portion where the precision and narrowing of the frame have progressed and the routing wiring (signal lines) and the like are densely packed is in a state where there is no free space for arranging the optical sensor and the like. Furthermore, it is difficult to arrange the light shielding film with the wiring space away from the design. As a result, the light shielding film is formed so as to overlap the wiring, resulting in a parasitic capacitance. The optical sensor is calculated by current × capacitance = time constant. However, when the time constant is increased, there is a problem that the detection time becomes longer and the detection response is lowered = sensor sensitivity is deteriorated. Also, the area of the light-shielding film is designed to be as small as possible so as not to have a capacitance. However, by designing the area of the light-shielding film to be small, the light-shielding part is designed with the same area, but it is actually formed. In this case, due to subtle differences in exposure amount of the exposure apparatus and meandering movement such as carrying in the substrate of the apparatus, the area of the light-shielding film partially disposed on the sensor unit and the reference unit differs, and the light irradiated from the backlight The area of the light shielding film to be prevented is different. For this reason, the amount of received light varies, and the detection accuracy of the optical sensor is deteriorated.

本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。   SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]第1と第2基板で構成された一対の基板と、前記第1基板上に形成された画素領域と、前記画素領域周辺部に形成された受光素子と、前記第2基板上の前記画素領域周辺部に対向する位置に形成された遮光膜と、前記受光素子に形成されたP型半導体領域、イントリンシック領域及びN型半導体領域と、前記遮光膜の前記イントリンシック領域と対向する位置に形成された開口部と、を有し、平面的に見て、前記第1基板上で前記開口部と前記イントリンシック領域が重なる部分には、遮光性金属膜が配置されていないことを特徴とする電気光学装置。   Application Example 1 A pair of substrates formed of a first substrate and a second substrate, a pixel region formed on the first substrate, a light receiving element formed in the periphery of the pixel region, and the second substrate A light shielding film formed at a position facing the periphery of the pixel region on the upper side, a P-type semiconductor region, an intrinsic region and an N-type semiconductor region formed in the light-receiving element, and the intrinsic region of the light-shielding film; A light-shielding metal film is not disposed in a portion where the opening and the intrinsic region overlap each other on the first substrate in plan view. An electro-optical device.

これによれば、複数の画素部は、例えば石英基板等の基板上の画素領域にマトリクス状に配列されている。ここに、「画素領域」とは、個々の画素の領域を意味するのではなく、複数の画素が平面配列された領域全体を意味し、典型的には、「画像表示領域」或いは「表示領域」に相当する。   According to this, the plurality of pixel portions are arranged in a matrix in a pixel region on a substrate such as a quartz substrate. Here, the “pixel area” does not mean an area of individual pixels, but means an entire area in which a plurality of pixels are arranged in a plane, and is typically an “image display area” or “display area”. Is equivalent to.

画素部は、典型的には、基板上に相互に交差して配線された複数の走査線及び複数のデータ線の交差の夫々に対応して設けられると共に、走査線及びデータ線の各々に電気的に接続されている。画素部は、データ線により供給される、例えば画像信号を選択的に印加するための画素スイッチング用素子と、入力された画像信号を保持するための画素電極とを備えて構成されている。   The pixel portion is typically provided corresponding to each of a plurality of scan lines and a plurality of data lines intersecting with each other on the substrate, and each of the scan lines and the data lines is electrically connected. Connected. The pixel unit includes a pixel switching element that is supplied by a data line and selectively applies, for example, an image signal, and a pixel electrode that holds the input image signal.

例えば横型PINダイオード等である受光素子は、相互に平面的に重ならないP型半導体領域、イントリンシック領域及びN型半導体領域を含んでおり、画素領域の周辺に位置する周辺領域に配置されている。   For example, a light receiving element such as a lateral PIN diode includes a P-type semiconductor region, an intrinsic region, and an N-type semiconductor region that do not overlap each other in a planar manner, and is disposed in a peripheral region located around the pixel region. .

第2基板側の遮光膜領域には、イントリンシック領域の少なくとも一部に対応する開口部を有している。基板上で平面的に見て、開口部に位置する領域は、遮光性金属膜が配置されていない部分を有する。言い換えれば、基板上で平面的に見て、イントリンシック領域の少なくとも一部には、遮光性金属膜が配置されていない。   The light shielding film region on the second substrate side has an opening corresponding to at least a part of the intrinsic region. The region located in the opening as viewed in plan on the substrate has a portion where the light-shielding metal film is not disposed. In other words, the light-shielding metal film is not disposed in at least a part of the intrinsic region as viewed in plan on the substrate.

P型半導体領域とN型半導体領域との間にイントリンシック領域を形成することで空乏層が広がり、光電変換効率が向上するが、仮に、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていると、当該遮光性金属膜は、モリブデン等の光透過性の低い金属等の材料で形成されているため、当該電気光学装置に入射する光が遮光性金属膜によって妨げられ、受光素子の受光効率が大幅に低下される。この結果、受光素子の出力に応じて、画素領域を照明する、例えばバックライト等の明るさを設定する場合に、適切に明るさを設定することが困難となる可能性がある。   By forming an intrinsic region between the P-type semiconductor region and the N-type semiconductor region, the depletion layer spreads and the photoelectric conversion efficiency is improved. However, if viewed in plan on the substrate, the intrinsic region is shielded from light. When the light-shielding metal film is disposed, the light-shielding metal film is formed of a material such as molybdenum or the like with a low light transmittance, so that light incident on the electro-optical device is transmitted by the light-shielding metal film. The light receiving efficiency of the light receiving element is significantly reduced. As a result, it may be difficult to set the brightness appropriately when, for example, the brightness of a backlight or the like is set in accordance with the output of the light receiving element.

しかるに本発明では、上述の如く、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていない。このため、受光素子が、当該電気光学装置に入射する光を遮光性金属膜に妨げられることなく受光することができるので、受光効率を飛躍的に向上させることができる。従って、受光素子の出力に応じて、例えば光源の明るさを適切に設定することができ、画素領域に表示される表示画像の輝度を適切に設定することができる。   However, in the present invention, as described above, the light-shielding metal film is not disposed in the intrinsic region as viewed in plan on the substrate. For this reason, since the light receiving element can receive the light incident on the electro-optical device without being blocked by the light-shielding metal film, the light receiving efficiency can be drastically improved. Therefore, for example, the brightness of the light source can be appropriately set according to the output of the light receiving element, and the brightness of the display image displayed in the pixel area can be appropriately set.

又、当該電気光学装置の製造工程において、受光素子を、画素スイッチング用素子と同時に形成することができ、実用上非常に有利である。   In the manufacturing process of the electro-optical device, the light receiving element can be formed at the same time as the pixel switching element, which is very advantageous in practice.

又、画素領域の周辺に位置する周辺領域に受光素子を設けた。よって、画素の開口率を低下させることなく、受光素子に供給する環境光を確保できる。   In addition, a light receiving element is provided in a peripheral region located around the pixel region. Therefore, it is possible to secure the ambient light supplied to the light receiving element without reducing the aperture ratio of the pixel.

更に、受光素子(例えば低温ポリシリコンは光に対する劣化度は低いということから)は、受光素子の光が入射する側と反対側に光源の光を受けたとしても、PIN型ダイオードは光劣化に強いため、抵抗値が下がりリーク電流が発生することが少なく、半導体層の下側から入り込むバックライト光を遮光するための遮光層を形成する必要がない。そのため余分な遮光膜を形成して周辺領域に形成されている配線等と絶縁膜を介して重畳させることがなくなる。これにより、寄生容量等の発生を抑制でき、受光素子の検出精度が向上する。   Furthermore, even if the light receiving element (for example, low-temperature polysilicon has a low degree of deterioration with respect to light), even if the light from the light source is received on the opposite side of the light receiving element, the PIN diode is not deteriorated. Since it is strong, the resistance value is less likely to cause a leak current, and it is not necessary to form a light shielding layer for shielding backlight light entering from the lower side of the semiconductor layer. For this reason, an extra light shielding film is not formed and overlapped with the wiring formed in the peripheral region via the insulating film. Thereby, generation | occurrence | production of a parasitic capacitance etc. can be suppressed and the detection accuracy of a light receiving element improves.

又、基板上で平面的に見て、開口部にイントリンシック領域が配置されている。このため、基板上で平面的に見て、イントリンシック領域に遮光性金属膜が配置されていないので、受光素子の受光効率をより向上させることができ、実用上非常に有利である。   In addition, an intrinsic region is disposed in the opening as viewed in plan on the substrate. For this reason, the light-shielding metal film is not disposed in the intrinsic region as viewed in plan on the substrate, so that the light-receiving efficiency of the light-receiving element can be further improved, which is very advantageous in practice.

[適用例2]上記電気光学装置であって、前記開口部は、前記イントリンシック領域の面積より広い面積の開口を有していることを特徴とする電気光学装置。   Application Example 2 In the above electro-optical device, the opening has an opening having an area larger than that of the intrinsic region.

これによれば、イントリンシック領域に重なる遮光性金属膜がより少なくなるので、受光素子の受光効率をより向上させることができる。   According to this, since the light-shielding metal film overlapping the intrinsic region is reduced, the light receiving efficiency of the light receiving element can be further improved.

[適用例3]上記電気光学装置であって、前記イントリンシック領域の全面には、n+が添加されていることを特徴とする電気光学装置。   Application Example 3 The electro-optical device according to the above-described electro-optical device, wherein n + is added to the entire surface of the intrinsic region.

これによれば、真性半導体層を形成した後に、イントリンシック領域に不純物を全面に添加する。その後、ゲート絶縁膜を形成し、レジストをマスクとしてN型半導体領域にn型ドーパントを添加し、次いでゲート電極と遮光性金属膜を画素領域に成膜する。遮光性金属膜は、当該電気光学装置の製造工程において、P型半導体領域にp型ドーパントを添加する際のマスクとして利用される。特に、遮光性金属膜は、画素スイッチング用素子のゲート電極部と同層に同時形成されている場合は、ゲート電極部をマスクとするドーパントのドープ工程と同時に、受光素子のP型半導体領域の半導体領域にドーパントの添加ができるため、実用上非常に有利である。尚、ドーパントを添加する際に、イントリンシック領域の全面にn+を添加でき、受光素子の感度を向上させることとなる。   According to this, after the intrinsic semiconductor layer is formed, impurities are added to the intrinsic region over the entire surface. Thereafter, a gate insulating film is formed, an n-type dopant is added to the N-type semiconductor region using a resist as a mask, and then a gate electrode and a light-shielding metal film are formed in the pixel region. The light shielding metal film is used as a mask when a p-type dopant is added to the P-type semiconductor region in the manufacturing process of the electro-optical device. In particular, when the light-shielding metal film is simultaneously formed in the same layer as the gate electrode portion of the pixel switching element, simultaneously with the dopant doping process using the gate electrode portion as a mask, the P-type semiconductor region of the light-receiving element Since a dopant can be added to the semiconductor region, it is very advantageous in practice. In addition, when adding a dopant, n + can be added to the whole surface of an intrinsic area | region, and the sensitivity of a light receiving element will be improved.

[適用例4]上記電気光学装置であって、前記受光素子は、外部光が照射される第1受光素子と外部光が照射されない第2受光素子との少なくとも一対からなり、前記第1受光素子から発生する第1感知信号から、前記第2受光素子から発生する第2感知信号を引いた差分の出力信号に基づいて受光量を判断することを特徴とする電気光学装置。   Application Example 4 In the electro-optical device, the light receiving element includes at least a pair of a first light receiving element irradiated with external light and a second light receiving element not irradiated with external light, and the first light receiving element. An electro-optical device that determines an amount of received light based on a difference output signal obtained by subtracting the second sensing signal generated from the second light receiving element from the first sensing signal generated from the first sensing signal.

ここに、「第1受光素子」とは、受光素子の光が入射する側であり、光検知部として機能する。「第2受光素子」とは、遮光膜で覆われたリファレンス部分のことを示し、前述した第1受光素子と一対にして機能することで、受光した光を第2受光素子との差分の出力信号によって比較検知し、センシングを行う。遮光性金属膜は、受光素子の第2受光素子側に積層されていてもよい。   Here, the “first light receiving element” is a light incident side of the light receiving element and functions as a light detection unit. The “second light receiving element” refers to a reference portion covered with a light shielding film, and functions as a pair with the first light receiving element described above to output the difference between the received light and the second light receiving element. Detect and compare by signals. The light shielding metal film may be laminated on the second light receiving element side of the light receiving element.

これによれば、電気光学装置が外部光に依存する第1受光素子と、第2受光素子と、を含んで、これら受光素子の感知信号から外部光の強さを感知し、得られた第1感知信号から第2受光素子で得られた第2感知信号を引いた差分の出力信号で、ある一定の閾値と比較して受光量を判断することによって受光素子の光感知を正確にすることができ、光源の輝度を調整することができる。   According to this, the electro-optical device includes the first light receiving element that depends on the external light and the second light receiving element, and detects the intensity of the external light from the detection signal of these light receiving elements. The output signal of the difference obtained by subtracting the second sensing signal obtained by the second light receiving element from the one sensing signal is used to make the light sensing of the light receiving element accurate by judging the amount of received light compared with a certain threshold value. And the brightness of the light source can be adjusted.

[適用例5]上記電気光学装置であって、前記第2受光素子のイントリンシック領域に対向する位置には、遮光膜に開口部が形成されていないことを特徴とする電気光学装置。   Application Example 5 In the above electro-optical device, an opening portion is not formed in the light-shielding film at a position facing the intrinsic region of the second light receiving element.

これによれば、第2受光素子の半導体層に対向する位置の遮光膜に開口部を形成しないため、第1感知信号から第2感知信号を引いた差分により、第1受光素子に外部光が照射されて半導体層の抵抗値が下がった時の値のみを検出することが可能となり、より正確に光検知を行うことが可能となる。   According to this, since no opening is formed in the light shielding film at a position facing the semiconductor layer of the second light receiving element, external light is applied to the first light receiving element by the difference obtained by subtracting the second sensing signal from the first sensing signal. Only the value when the resistance value of the semiconductor layer is lowered after irradiation can be detected, and light detection can be performed more accurately.

[適用例6]上記電気光学装置であって、前記第1受光素子の出力側と前記第2受光素子の入力側とが電気的に接続され、前記第1受光素子の出力側と前記第2の受光素子の入力側との間から得られる信号を出力信号とすることを特徴とする電気光学装置。   Application Example 6 In the electro-optical device, the output side of the first light receiving element and the input side of the second light receiving element are electrically connected, and the output side of the first light receiving element and the second side A signal obtained from the input side of the light receiving element is used as an output signal.

これによれば、第1受光素子と第2受光素子とは直列になっており、第1受光素子から発生する第1感知信号と、第2受光素子から発生する第2感知信号(リファレンス)とを差し引いた値を出力信号として導き出すことで、ある一定の閾値信号より出力信号の値が大きいか小さいかによって光源の輝度調整を行うことが可能となる。   According to this, the first light receiving element and the second light receiving element are in series, the first sensing signal generated from the first light receiving element, and the second sensing signal (reference) generated from the second light receiving element. By deriving a value obtained by subtracting as an output signal, it is possible to adjust the luminance of the light source depending on whether the value of the output signal is larger or smaller than a certain threshold signal.

[適用例7]上記電気光学装置であって、前記画素領域に光を供給する光源と、前記出力信号が所定の閾値を超えたときに前記光源から前記画素領域に供給する光量を制御する制御回路と、を有することを特徴とする電気光学装置。   Application Example 7 In the electro-optical device, the light source that supplies light to the pixel region and the control that controls the amount of light supplied from the light source to the pixel region when the output signal exceeds a predetermined threshold value And an electro-optic device.

これによれば、電気光学装置の周囲の明るさに応じて、光源から供給する光量を制御できる。よって、電気光学装置の表示領域の明るさと電気光学装置の周囲の明るさとの差分を大きくすることで、周囲の明るさにかかわらず、電気光学装置の表示の視認性を向上できる。   According to this, the amount of light supplied from the light source can be controlled according to the brightness around the electro-optical device. Therefore, by increasing the difference between the brightness of the display area of the electro-optical device and the ambient brightness of the electro-optical device, the display visibility of the electro-optical device can be improved regardless of the ambient brightness.

[適用例8]スイッチング素子を有する画素領域と、前記画素領域周辺部に形成された受光素子とを備え、平面視で前記受光素子のイントリンシック領域と重なる部分に遮光性金属膜が形成されていない電気光学装置の製造方法であって、前記スイッチング素子のゲート電極を形成する際に前記受光素子の半導体層上に部分的に遮光性金属膜を残す工程と、前記遮光性金属膜をマスクにしてN型半導体領域又はP型半導体領域に不純物を添加する工程と、前記受光素子上の前記遮光性金属膜を除去する工程と、及び、前記受光素子上に絶縁膜を成膜する工程と、を有することを特徴とする電気光学装置の製造方法。   Application Example 8 A pixel region having a switching element and a light receiving element formed in the periphery of the pixel region are provided, and a light shielding metal film is formed in a portion overlapping the intrinsic region of the light receiving element in plan view A method of manufacturing an electro-optical device, the method comprising: leaving a light-shielding metal film partially on a semiconductor layer of the light-receiving element when forming a gate electrode of the switching element; and using the light-shielding metal film as a mask Adding an impurity to the N-type semiconductor region or the P-type semiconductor region, removing the light-shielding metal film on the light-receiving element, and forming an insulating film on the light-receiving element; A method for manufacturing an electro-optical device.

この製造方法によれば、受光素子部の遮光性金属膜を除去することで受光素子に入射する外部光を遮光することなく受光することが可能となり、センサ感度の向上となる。又、イントリンシック領域の全面に不純物を添加することが可能となるので、センサ感度の向上に繋がる。この際、イントリンシック領域に不純物を添加する工程においては、ユーザの判断により添加しなくてもセンサとして感度が良好な受光素子を得ることが可能である。   According to this manufacturing method, by removing the light-shielding metal film from the light-receiving element portion, it is possible to receive external light incident on the light-receiving element without shielding it, and sensor sensitivity is improved. In addition, since it is possible to add impurities to the entire surface of the intrinsic region, the sensor sensitivity is improved. At this time, in the step of adding impurities to the intrinsic region, it is possible to obtain a light receiving element having good sensitivity as a sensor without adding it according to the judgment of the user.

以下、図面を参照し、電気光学装置及び電子機器の各実施形態に基づいて説明する。尚、各実施形態で参照する図面においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせて表示している。又、以下の実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリックス駆動方式の液晶装置を挙げる。   Hereinafter, an electro-optical device and an electronic apparatus will be described with reference to the drawings. In the drawings referred to in each embodiment, each layer and each member are displayed in different scales so that each layer and each member have a size that can be recognized on the drawing. In the following embodiments, as an example of an electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is cited.

(第1の実施形態)
<液晶装置>
(液晶装置の構成)
先ず、液晶装置の構成について、図1及び図2を参照して説明する。
図1は、本実施形態に係る液晶装置100を、TFTアレイ基板(第1基板)10をその上に形成された各構成要素と共に対向基板(第2基板)20の側から見た平面図であり、図2は、図1のII−II'線断面図である。
(First embodiment)
<Liquid crystal device>
(Configuration of liquid crystal device)
First, the configuration of the liquid crystal device will be described with reference to FIGS.
FIG. 1 is a plan view of a liquid crystal device 100 according to the present embodiment as viewed from the counter substrate (second substrate) 20 side together with the components formed on the TFT array substrate (first substrate) 10. FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG.

図1及び図2において、液晶装置100では、TFTアレイ基板10及び対向基板20が対向配置されている。「基板」の一例としてのTFTアレイ基板10は、例えば、石英基板、ガラス基板、シリコン基板等の基板からなり、対向基板20は、例えば、石英基板、ガラス基板等の基板からなる。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、「画素領域」の一例としての画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device 100, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. The TFT array substrate 10 as an example of the “substrate” includes a substrate such as a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 includes a substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are sealed around an image display region 10a as an example of a “pixel region”. They are bonded to each other by a sealing material 52 provided in the region.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂や熱硬化樹脂、又は紫外線・熱併用型硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or an ultraviolet / heat combination type curable resin for bonding the two substrates, and is applied to the TFT array substrate 10 in the manufacturing process, and then irradiated with ultraviolet rays. And cured by heating or the like. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance (ie, gap) between the TFT array substrate 10 and the counter substrate 20 to a predetermined value is dispersed. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

図1において、シール材52が配置されたシール領域52aの内側に並行して、画像表示領域10aを規定する遮光性のある額縁遮光膜(遮光膜)53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   In FIG. 1, a frame light-shielding film (light-shielding film) 53 that defines the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area 52a where the seal material 52 is disposed. Yes. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域52aの外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域52aよりも内側にサンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域52aの内側の額縁領域に、額縁遮光膜53に覆われるようにして設けられている。   In the peripheral region, the data line driving circuit 101 and the external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region 52 a where the sealing material 52 is disposed. The sampling circuit 7 is provided so as to be covered with the frame light-shielding film 53 on the inner side of the seal region 52a along the one side. The scanning line driving circuit 104 is provided so as to be covered with the frame light shielding film 53 in the frame area inside the seal area 52a along two sides adjacent to the one side.

TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。更に、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、及び上下導通端子106等と、を電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. Further, a lead wiring 90 for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like is formed.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線及びデータ線等の配線が作り込まれた積層構造が形成される。複数の走査線及び複数のデータ線は、相互に交差して配線され、これら交差に対応して画素に対応する画素部がマトリクス状に設けられている。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO(Indium Tin Oxide)等の透明材料からなる画素電極9aが、画素毎に所定のパターンで島状に形成されている。   In FIG. 2, on the TFT array substrate 10, a laminated structure is formed in which pixel switching TFTs as drive elements and wiring such as scanning lines and data lines are formed. The plurality of scanning lines and the plurality of data lines are wired so as to intersect with each other, and pixel portions corresponding to the pixels are provided in a matrix corresponding to these intersections. Although the detailed configuration of this laminated structure is not shown in FIG. 2, pixel electrodes 9a made of a transparent material such as ITO (Indium Tin Oxide) are provided on the laminated structure with a predetermined pattern for each pixel. It is formed in an island shape.

画素電極9aは、後述する対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9a上には、配向膜16が画素電極9aを覆うように形成されている。   The pixel electrode 9a is formed in the image display region 10a on the TFT array substrate 10 so as to face a counter electrode 21 described later. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9a, an alignment film 16 is formed so as to cover the pixel electrode 9a.

ここで、画素部9について、図3を参照して説明を加える。
図3は、本実施形態に係る画素部9における各種素子、配線等の等価回路である。
Here, the pixel unit 9 will be described with reference to FIG.
FIG. 3 is an equivalent circuit of various elements, wirings, etc. in the pixel unit 9 according to this embodiment.

図3に示すように、複数の画素部9の各々に、画素電極9aと、画素電極9aをスイッチング制御するための、「画素スイッチング用素子」の一例としてのTFT30とが形成されている。TFT30は、相互に平面的に重ならないソース領域及びドレイン領域を含む半導体部、並びにゲート電極部を有する。画像信号を供給するためのデータ線6aがTFT30のソース領域に電気的に接続されている。又、TFT30のゲート電極部にゲート電極が電気的に接続されており、所定のタイミングで、走査線11a及びゲート電極に、パルス的に走査信号が印加されるように構成されている。   As shown in FIG. 3, a pixel electrode 9a and a TFT 30 as an example of a “pixel switching element” for switching control of the pixel electrode 9a are formed in each of the plurality of pixel portions 9. The TFT 30 includes a semiconductor portion including a source region and a drain region that do not overlap with each other in a plane, and a gate electrode portion. A data line 6 a for supplying an image signal is electrically connected to the source region of the TFT 30. Further, the gate electrode is electrically connected to the gate electrode portion of the TFT 30, and the scanning signal is applied in a pulsed manner to the scanning line 11a and the gate electrode at a predetermined timing.

画素電極9aは、TFT30のドレイン領域に電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される、画像信号を所定のタイミングで書き込む。   The pixel electrode 9a is electrically connected to the drain region of the TFT 30, and an image signal supplied from the data line 6a is written at a predetermined timing by closing the switch of the TFT 30 as a switching element for a certain period. .

画素電極9aを介して液晶に書き込まれた所定レベルの画像信号は、対向基板20(図2参照)に形成されると共に、共通電位LCCOMとされた対向電極21(図2参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素部9の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素部9単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置100からは画像信号に応じたコントラストをもつ光が射出する。   An image signal of a predetermined level written in the liquid crystal via the pixel electrode 9a is formed on the counter substrate 20 (see FIG. 2) and between the counter electrode 21 (see FIG. 2) having the common potential LCCOM. Hold for a certain period. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel unit 9, and in the normally black mode, the voltage applied in units of each pixel unit 9 is reduced. Accordingly, the transmittance for incident light is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device 100 as a whole.

ここで保持されたデータ信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70を付加する。蓄積容量70の一方の電極は、走査線11aに並んで設けられ、共通電位LCCOMとされた容量線300と電気的に接続されており、固定電位側容量電極として機能する。蓄積容量70の他方の電極は、画素電極9aと電気的に接続されており、画素電位側容量電極として機能する。   In order to prevent the data signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9 a and the counter electrode 21. One electrode of the storage capacitor 70 is provided side by side with the scanning line 11a, is electrically connected to the capacitor line 300 having the common potential LCCOM, and functions as a fixed potential side capacitor electrode. The other electrode of the storage capacitor 70 is electrically connected to the pixel electrode 9a and functions as a pixel potential side capacitor electrode.

再び、図1及び図2に戻り、対向基板20におけるTFTアレイ基板10との対向面上に、遮光層23が形成されている。遮光層23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光層23によって非開口領域が規定され、遮光層23によって区切られた領域が、例えば直視用のバックライトから射出された光を透過させる開口領域となる。尚、遮光層23をストライプ状又はデルタ状に形成し、遮光層23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   1 and 2 again, the light shielding layer 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding layer 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding layer 23, and an area partitioned by the light shielding layer 23 is an opening area through which light emitted from a backlight for direct viewing is transmitted, for example. The light shielding layer 23 may be formed in a stripe shape or a delta shape, and the non-opening region may be defined by the light shielding layer 23 and various components such as a data line provided on the TFT array substrate 10 side. .

遮光層23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向して形成されている。遮光層23上に、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルタが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   A counter electrode 21 made of a transparent material such as ITO is formed on the light shielding layer 23 so as to face the plurality of pixel electrodes 9a. In order to perform color display in the image display region 10a on the light shielding layer 23, a color filter (not shown in FIG. 2) may be formed in a region including a part of the opening region and the non-opening region. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上の周辺領域には、これらのデータ線駆動回路101、走査線駆動回路104、サンプリング回路7等に加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the data line driving circuit 101, the scanning line driving circuit 104, the sampling circuit 7 and the like, a predetermined voltage is applied to a plurality of data lines in the peripheral region on the TFT array substrate 10 shown in FIGS. A precharge circuit for supplying a level precharge signal in advance of an image signal, an inspection circuit for inspecting the quality, defects, etc. of the liquid crystal device during manufacture or at the time of shipment may be formed.

ここで、液晶装置100について、図4を参照して説明を加える。
図4は、本実施形態に係る液晶装置100の構成を示すブロック図である。液晶装置100は、液晶パネルAAと、この液晶パネルAAを駆動する外部駆動回路91と、光源としてのバックライト31と、を備える。この液晶装置100は、バックライト31からの光を利用して、透過型の表示を行う。
Here, the liquid crystal device 100 will be described with reference to FIG.
FIG. 4 is a block diagram illustrating a configuration of the liquid crystal device 100 according to the present embodiment. The liquid crystal device 100 includes a liquid crystal panel AA, an external drive circuit 91 that drives the liquid crystal panel AA, and a backlight 31 as a light source. The liquid crystal device 100 performs transmissive display using light from the backlight 31.

液晶パネルAAは、マトリクス上に複数の画素部9を配列して形成される画像表示領域10aを備える。画像表示領域10aの周辺領域には、外部光として供給された環境光を電気信号に変換して出力する光電変換回路81、画素部9を駆動する走査線駆動回路104、及びデータ線駆動回路101が設けられている。   The liquid crystal panel AA includes an image display area 10a formed by arranging a plurality of pixel portions 9 on a matrix. In the peripheral area of the image display area 10 a, a photoelectric conversion circuit 81 that converts ambient light supplied as external light into an electrical signal and outputs it, a scanning line drive circuit 104 that drives the pixel unit 9, and a data line drive circuit 101. Is provided.

即ち、光電変換回路81は、TFTアレイ基板10(図2参照)の画素電極9aが形成される領域を除いた領域、即ち液晶パネルAAのうち画像表示領域10aを除く領域に設けられる。データ線駆動回路101の近傍には、液晶パネルAAと外部駆動回路91とのインタフェースである実装部品32、及び、光電変換回路81から出力された電気信号が所定の閾値を超えると、光を検知したと判定する判定回路82が設けられている。   That is, the photoelectric conversion circuit 81 is provided in a region excluding the region where the pixel electrode 9a is formed on the TFT array substrate 10 (see FIG. 2), that is, a region excluding the image display region 10a in the liquid crystal panel AA. In the vicinity of the data line driving circuit 101, light is detected when the mounting component 32 that is an interface between the liquid crystal panel AA and the external driving circuit 91 and the electrical signal output from the photoelectric conversion circuit 81 exceed a predetermined threshold. A determination circuit 82 is provided for determining that the determination has been made.

バックライト31は、液晶パネルAAの裏面に設けられ、例えば、冷陰極蛍光管(CCFL)やLED(発光ダイオード)で構成されて、液晶パネルAAの画素部9に光を供給する。   The backlight 31 is provided on the back surface of the liquid crystal panel AA, and is composed of, for example, a cold cathode fluorescent tube (CCFL) or an LED (light emitting diode), and supplies light to the pixel unit 9 of the liquid crystal panel AA.

外部駆動回路91は、液晶パネルAAに電源を供給する電源回路92と、液晶パネルAAに画像信号を供給する画像処理回路93と、この画像処理回路93や液晶パネルAAにクロック信号やスタート信号を出力するタイミング発生回路94と、バックライト31から画素部9に供給する光量(受光量)を制御するバックライト制御回路95と、を備える。   The external drive circuit 91 includes a power supply circuit 92 that supplies power to the liquid crystal panel AA, an image processing circuit 93 that supplies image signals to the liquid crystal panel AA, and a clock signal and a start signal to the image processing circuit 93 and the liquid crystal panel AA. A timing generation circuit 94 for outputting, and a backlight control circuit 95 for controlling the amount of light (amount of received light) supplied from the backlight 31 to the pixel unit 9 are provided.

電源回路92は、駆動信号を液晶パネルAAに供給し、走査線駆動回路104やデータ線駆動回路101等を駆動する。   The power supply circuit 92 supplies a driving signal to the liquid crystal panel AA, and drives the scanning line driving circuit 104, the data line driving circuit 101, and the like.

画像処理回路93は、入力画像データに液晶パネルAAの光透過特性を考慮したγ補正を施した後、各色の画像データをD/A変換して画像信号を生成し、この画像信号を液晶パネルAAに供給する。   The image processing circuit 93 performs γ correction on the input image data in consideration of the light transmission characteristics of the liquid crystal panel AA, and then D / A converts the image data of each color to generate an image signal. Supply to AA.

タイミング発生回路94は、画像処理回路93に入力される入力画像データに同期して、クロック信号やスタート信号を生成し、液晶パネルAA上の走査線駆動回路104やデータ線駆動回路101に供給する。更に、タイミング発生回路94は、各種のタイミング信号を生成して、画像処理回路93に出力する。   The timing generation circuit 94 generates a clock signal and a start signal in synchronization with input image data input to the image processing circuit 93 and supplies the clock signal and the start signal to the scanning line driving circuit 104 and the data line driving circuit 101 on the liquid crystal panel AA. . Further, the timing generation circuit 94 generates various timing signals and outputs them to the image processing circuit 93.

図5は、本実施形態に係る液晶装置100の光電変換回路81及び判定回路82の構成を示す回路図である。光電変換回路81は、第1のPIN型ダイオード(第1受光素子)210と第2のPIN型ダイオード(第2受光素子)211とを備える。これらの受光素子は直列に接続されており、第1のPIN型ダイオード210の出力側と、第2のPIN型ダイオード211の入力側とが電気的に接続されている。そして、第1のPIN型ダイオード210の出力側と、第2のPIN型ダイオード211の入力側との間から得られる信号が出力信号となる。第1のPIN型ダイオード210には、液晶パネルAA(図4参照)に入射する環境光が、画像表示領域10aの周辺領域の開口部88を通して供給されている。開口部88は対向基板20(図2参照)側に形成されている。開口部88は、イントリンシック領域210i(図6参照)の面積より広い面積の開口を有していてもよい。これにより、イントリンシック領域210iに重なる遮光性導電膜がなくなるので、第1のPIN型ダイオード210の受光効率をより向上させることができる。開口部88は画像表示領域10a(図1参照)の周辺部の額縁遮光膜53(図1参照)と対向する位置に形成されている。又、第1のPIN型ダイオード210は、バックライト31(図4参照)の光も受けている。第1のPIN型ダイオード210は、供給された環境光とバックライト31の光とを電気信号(第1感知信号)に変換する。第2のPIN型ダイオード211には、環境光が供給されず遮断されている。第2のPIN型ダイオード211は、額縁遮光膜53に覆われている。第2のPIN型ダイオード211は、バックライト31の光を受けている。第2のPIN型ダイオード211は、バックライト31の光を電気信号(第2感知信号)に変換する。第2のPIN型ダイオード211のイントリンシック領域210iに対向する位置には額縁遮光膜53に開口部が形成されていない。これにより、第1のPIN型ダイオード210に外部光が照射されて半導体層の抵抗値が下がった時の値のみを検出することが可能となり、より正確に光検知を行うことが可能となる。光電変換回路81は、第1及び第2のPIN型ダイオード210,211に流れるリーク電流が光量に対し比例して増加する性質を利用している。画像表示領域10aの周辺領域は、ブラックマトリクス89で形成されている。これによれば、環境光が第2のPIN型ダイオード211に侵入することはない。   FIG. 5 is a circuit diagram showing a configuration of the photoelectric conversion circuit 81 and the determination circuit 82 of the liquid crystal device 100 according to the present embodiment. The photoelectric conversion circuit 81 includes a first PIN type diode (first light receiving element) 210 and a second PIN type diode (second light receiving element) 211. These light receiving elements are connected in series, and the output side of the first PIN diode 210 and the input side of the second PIN diode 211 are electrically connected. A signal obtained between the output side of the first PIN type diode 210 and the input side of the second PIN type diode 211 is an output signal. Ambient light incident on the liquid crystal panel AA (see FIG. 4) is supplied to the first PIN diode 210 through the opening 88 in the peripheral area of the image display area 10a. The opening 88 is formed on the counter substrate 20 (see FIG. 2) side. The opening 88 may have an opening having an area larger than the area of the intrinsic region 210i (see FIG. 6). Thereby, since the light-shielding conductive film overlapping the intrinsic region 210i is eliminated, the light receiving efficiency of the first PIN diode 210 can be further improved. The opening 88 is formed at a position facing the frame light shielding film 53 (see FIG. 1) in the periphery of the image display region 10a (see FIG. 1). The first PIN diode 210 also receives light from the backlight 31 (see FIG. 4). The first PIN diode 210 converts the supplied ambient light and the light of the backlight 31 into an electrical signal (first sensing signal). Ambient light is not supplied to the second PIN diode 211 and is blocked. The second PIN type diode 211 is covered with the frame light shielding film 53. The second PIN diode 211 receives light from the backlight 31. The second PIN diode 211 converts the light of the backlight 31 into an electrical signal (second sensing signal). No opening is formed in the frame light-shielding film 53 at a position facing the intrinsic region 210 i of the second PIN diode 211. Thereby, it is possible to detect only the value when the first PIN diode 210 is irradiated with external light and the resistance value of the semiconductor layer is lowered, and it is possible to detect light more accurately. The photoelectric conversion circuit 81 utilizes the property that the leakage current flowing through the first and second PIN diodes 210 and 211 increases in proportion to the amount of light. The peripheral area of the image display area 10 a is formed by a black matrix 89. According to this, ambient light does not enter the second PIN diode 211.

この光電変換回路81の出力電流は、第1のPIN型ダイオード210で発生した電流と第2のPIN型ダイオード211で発生した電流との差分(比較)となる。具体的には、第1のPIN型ダイオード210のカソード電極は、配線85を介して高電位電源VHHに接続され、第1のPIN型ダイオード210のアノード電極は、配線86を介して第2のPIN型ダイオード211のカソード電極に接続される。第2のPIN型ダイオード211のアノード電極は、配線87を介して低電位電源VLLに接続される。これにより、第1のPIN型ダイオード210及び第2のPIN型ダイオード211には、逆バイアス電圧が印加され、電気信号としての電流が発生する。   The output current of the photoelectric conversion circuit 81 is a difference (comparison) between the current generated in the first PIN diode 210 and the current generated in the second PIN diode 211. Specifically, the cathode electrode of the first PIN type diode 210 is connected to the high potential power supply VHH via the wiring 85, and the anode electrode of the first PIN type diode 210 is connected to the second potential via the wiring 86. It is connected to the cathode electrode of the PIN type diode 211. The anode electrode of the second PIN diode 211 is connected to the low potential power supply VLL through the wiring 87. Thereby, a reverse bias voltage is applied to the first PIN type diode 210 and the second PIN type diode 211, and a current as an electric signal is generated.

第1のPIN型ダイオード210で発生する電流は、環境光のほか、PIN型ダイオード自体の温度等の環境光以外の要因によっても変化する。一方、第2のPIN型ダイオード211で発生する電流は、環境光が遮断されているため、PIN型ダイオード自体の温度等の環境光以外の要因によって変化する。従って、光電変換回路81は、第1のPIN型ダイオード210で発生する電流と第2のPIN型ダイオード211で発生する電流との差分をとることで、PIN型ダイオードの温度等の環境光以外の要因による影響を相殺して、液晶パネルAAに入射する環境光にのみ基づいて電流を出力する。その際、電位差を設けて電流を流す必要性があるため、起電力として例えば6Vの電圧をかけて光リーク電流との電位差を設ける。これにより判定回路82へ電流が流れる。   The current generated in the first PIN diode 210 changes depending on factors other than ambient light, such as the temperature of the PIN diode itself, in addition to ambient light. On the other hand, the current generated in the second PIN diode 211 changes depending on factors other than the ambient light such as the temperature of the PIN diode itself because the ambient light is blocked. Therefore, the photoelectric conversion circuit 81 obtains a difference between the current generated in the first PIN diode 210 and the current generated in the second PIN diode 211, so that other than ambient light such as the temperature of the PIN diode. The current is output based only on the ambient light incident on the liquid crystal panel AA while offsetting the influence of the factors. At this time, since it is necessary to provide a potential difference to flow a current, for example, a voltage of 6 V is applied as an electromotive force to provide a potential difference from the light leakage current. As a result, a current flows to the determination circuit 82.

判定回路82は、光電変換回路81から出力された電流を電圧に変換し、電圧が所定の閾値を超えると、光を検知したと判定する。具体的には、判定回路82は、電流を電圧に変換して出力する電流電圧変換回路821と、後述する光検知信号を出力する光検知回路822と、を有する。   The determination circuit 82 converts the current output from the photoelectric conversion circuit 81 into a voltage, and determines that light is detected when the voltage exceeds a predetermined threshold. Specifically, the determination circuit 82 includes a current-voltage conversion circuit 821 that converts a current into a voltage and outputs the voltage, and a light detection circuit 822 that outputs a light detection signal described later.

電流電圧変換回路821は、光電変換回路81から出力された電流が入力される。この電流電圧変換回路821は、入力された電流を電圧に変換して出力する。   The current / voltage conversion circuit 821 receives the current output from the photoelectric conversion circuit 81. The current-voltage conversion circuit 821 converts the input current into a voltage and outputs the voltage.

光検知回路822は、電流電圧変換回路821から出力された電圧が入力される。電流電圧変換回路821によって規定電圧(例えば5V)の電圧が光検知回路822に出力される。光検知回路822は、この蓄電されるまでの時間によって、バックライト31の調光が行われる。例えば、蓄電する時間が長ければ、第1のPIN型ダイオード210に当たる環境光が弱いと判断され、外が暗いと判断される。それにより、バックライト31光の輝度を下げて環境に合わせた明るさに調光するという方法でセンシングが行われている。逆に、蓄電する時間が短ければ、第1のPIN型ダイオード210に当たる環境光が強いと判断され、外が明るいと判断される。   The light detection circuit 822 receives the voltage output from the current-voltage conversion circuit 821. A voltage of a specified voltage (for example, 5 V) is output to the light detection circuit 822 by the current-voltage conversion circuit 821. The light detection circuit 822 performs dimming of the backlight 31 according to the time until the power is stored. For example, if the storage time is long, it is determined that the ambient light hitting the first PIN diode 210 is weak and the outside is determined to be dark. As a result, sensing is performed by a method in which the brightness of the backlight 31 is lowered and the brightness is adjusted to the brightness according to the environment. On the other hand, if the storage time is short, it is determined that the ambient light hitting the first PIN diode 210 is strong and the outside is bright.

電流電圧変換回路821から出力された電圧は光検知回路822へ流れる。光検知回路822は、例えば30μsecより短い電圧のふらつき(チャタリング、ノイズ)は無視して、30μsec以上の時間単位を1ユニットとし、電流電圧変換回路821からの短い出力は拾わないようにしている。これにより、小さいノイズ等を拾わなくなるため、光検知回路822はフィルタの役目を果たしている。そして、ある一定の大きな区間で検出された電圧を平均化して、そのデータをバックライト制御回路95に出力している。尚、基本的に電流電圧変換回路821の電圧は小さいため、出力を大きくするために、光検知回路822に徐々に大きくなるようなインバータ素子を設け、出力電圧を大きくするようにしている。   The voltage output from the current-voltage conversion circuit 821 flows to the light detection circuit 822. For example, the light detection circuit 822 ignores fluctuations (chattering, noise) of a voltage shorter than 30 μsec, sets a unit of time of 30 μsec or more as one unit, and does not pick up a short output from the current-voltage conversion circuit 821. As a result, small noise and the like are not picked up, so that the light detection circuit 822 serves as a filter. Then, the voltages detected in a certain large section are averaged, and the data is output to the backlight control circuit 95. Since the voltage of the current-voltage conversion circuit 821 is basically small, an inverter element that gradually increases is provided in the light detection circuit 822 in order to increase the output so as to increase the output voltage.

リセット部99は、一定電圧(例えば2.5V)を流しており、規定した周期によりリセット周期が決定されている。リセットのスイッチが入ることにより、一定電圧に保たれ、一定電圧になってから閾値電圧(例えば3V)まで電圧が変化するまでの間、キャパシタ部で蓄電される。   The reset unit 99 supplies a constant voltage (for example, 2.5 V), and the reset period is determined based on a specified period. When the reset switch is turned on, the voltage is maintained at a constant voltage, and is stored in the capacitor unit until the voltage changes from the constant voltage to a threshold voltage (for example, 3 V).

その後、光検知回路822からバックライト制御回路95に出力された信号によりバックライト31が点灯する。尚、第1及び第2のPIN型ダイオード210,211は、直列に接続されている。これによれば、電気光学装置が外部光に依存する第1受光素子と、外部光から遮断されている第2受光素子と、を含んで、これら受光素子の感知信号から外部光の強さを判断することによって受光素子の光感知を正確にすることができ、光源の輝度を調整することができる。   Thereafter, the backlight 31 is turned on by a signal output from the light detection circuit 822 to the backlight control circuit 95. The first and second PIN diodes 210 and 211 are connected in series. According to this, the electro-optical device includes the first light receiving element that depends on the external light and the second light receiving element that is blocked from the external light, and the intensity of the external light is determined from the sensing signal of these light receiving elements. By judging, the light sensing of the light receiving element can be made accurate, and the luminance of the light source can be adjusted.

図4に戻って、バックライト制御回路95は、判定回路82から出力された光検知信号に基づいて、輝度を制御する信号をバックライト31に出力することで、バックライト31の光量を制御する。具体的には、バックライト制御回路95は、光検知信号がHレベルであれば、環境光の光量が多い、即ち周囲が明るいと判断して、バックライト31の光量を多くする。一方、光検知信号がLレベルであれば、環境光の光量が少ない、即ち周囲が暗いと判断して、バックライト31の光量を少なくする。これによれば、液晶装置100の周囲の明るさに応じて、バックライト31から供給する光量を制御できる。よって、液晶装置100の表示領域の明るさと液晶装置100の周囲の明るさとの差分を大きくすることで、周囲の明るさにかかわらず、液晶装置100の表示の視認性を向上できる。   Returning to FIG. 4, the backlight control circuit 95 controls the light amount of the backlight 31 by outputting a signal for controlling the luminance to the backlight 31 based on the light detection signal output from the determination circuit 82. . Specifically, if the light detection signal is at the H level, the backlight control circuit 95 determines that the amount of ambient light is large, that is, the surroundings are bright, and increases the amount of light of the backlight 31. On the other hand, if the light detection signal is at L level, it is determined that the amount of ambient light is small, that is, the surrounding is dark, and the amount of light of the backlight 31 is decreased. According to this, the amount of light supplied from the backlight 31 can be controlled in accordance with the brightness around the liquid crystal device 100. Therefore, by increasing the difference between the brightness of the display area of the liquid crystal device 100 and the ambient brightness of the liquid crystal device 100, the visibility of the display of the liquid crystal device 100 can be improved regardless of the ambient brightness.

以下、液晶パネルAAの構成について詳述する。
液晶パネルAAは、複数の走査線11a及び容量線300と、これら走査線11a及び容量線300に交差し所定間隔おきに設けられた複数のデータ線6aと、を備え、画素部9は、各走査線11a及び各容量線300と各データ線6aとの交差部に設けられる。
Hereinafter, the configuration of the liquid crystal panel AA will be described in detail.
The liquid crystal panel AA includes a plurality of scanning lines 11a and capacitance lines 300, and a plurality of data lines 6a that intersect the scanning lines 11a and capacitance lines 300 and are provided at predetermined intervals. It is provided at the intersection of the scanning line 11a and each capacitance line 300 and each data line 6a.

画素部9は、スイッチング素子としてのTFT30、画素電極9a、この画素電極9aに対向する対向電極21(図2参照)、及び一端が画素電極9aに接続され他端が容量線300に接続された蓄積容量70で構成される。   The pixel unit 9 includes a TFT 30 as a switching element, a pixel electrode 9a, a counter electrode 21 (see FIG. 2) facing the pixel electrode 9a, one end connected to the pixel electrode 9a, and the other end connected to the capacitor line 300. The storage capacity 70 is configured.

TFT30のゲート電極には、走査線11aが接続され、TFT30のソース電極には、データ線6aが接続され、TFT30のドレイン電極には、画素電極9a及び蓄積容量70が接続されている。画素電極9aと対向電極21との間には、液晶が挟持される。従って、このTFT30は、走査線11aから選択電圧が印加されると、データ線6aと画素電極9a及び蓄積容量70とを導通状態とする。   The scanning electrode 11 a is connected to the gate electrode of the TFT 30, the data line 6 a is connected to the source electrode of the TFT 30, and the pixel electrode 9 a and the storage capacitor 70 are connected to the drain electrode of the TFT 30. A liquid crystal is sandwiched between the pixel electrode 9 a and the counter electrode 21. Accordingly, when a selection voltage is applied from the scanning line 11a, the TFT 30 brings the data line 6a, the pixel electrode 9a, and the storage capacitor 70 into a conductive state.

走査線駆動回路104は、TFT30を導通状態にする選択電圧を各走査線11aに線順次で供給する。例えば、ある走査線11aに選択電圧が供給されると、この走査線11aに接続されたTFT30が全て導通状態になり、この走査線11aに係る画素部9が全て選択される。
データ線駆動回路101は、画像信号を各データ線6aに供給し、導通状態のTFT30を介して、画素部9の画素電極9aに画像データを順次書き込む。
The scanning line driving circuit 104 supplies a selection voltage for making the TFT 30 conductive to each scanning line 11a in a line sequential manner. For example, when a selection voltage is supplied to a certain scanning line 11a, all the TFTs 30 connected to the scanning line 11a are turned on, and all the pixel portions 9 related to the scanning line 11a are selected.
The data line driving circuit 101 supplies an image signal to each data line 6a, and sequentially writes image data to the pixel electrode 9a of the pixel portion 9 via the conductive TFT 30.

以上の液晶装置100は、以下のように動作する。
即ち、走査線駆動回路104から選択電圧を線順次で供給することで、ある走査線11aに係る画素部9を全て選択する。そして、これら画素部9の選択に同期して、データ線駆動回路101からデータ線6aに画像信号を供給する。これにより、走査線駆動回路104及びデータ線駆動回路101で選択した全ての画素部9に、データ線6aからTFT30を介して画像信号が供給されて、画像データが画素電極9aに書き込まれる。
The above liquid crystal device 100 operates as follows.
That is, all the pixel portions 9 related to a certain scanning line 11a are selected by supplying the selection voltage from the scanning line driving circuit 104 in a line sequential manner. Then, in synchronization with the selection of the pixel unit 9, an image signal is supplied from the data line driving circuit 101 to the data line 6a. As a result, an image signal is supplied from the data line 6a through the TFT 30 to all the pixel portions 9 selected by the scanning line driving circuit 104 and the data line driving circuit 101, and the image data is written into the pixel electrode 9a.

画素電極9aに画像データが書き込まれると、この画素電極9aと対向電極21との電位差により、液晶に駆動電圧が印加される。従って、画像信号の電圧を変化させることで、液晶の配向や秩序を変化させて、各画素部9の光変調による階調表示を行う。
尚、液晶に印加される駆動電圧は、蓄積容量70により、画像データが書き込まれる期間よりも3桁も長い期間に亘って保持される。
When image data is written in the pixel electrode 9a, a driving voltage is applied to the liquid crystal due to a potential difference between the pixel electrode 9a and the counter electrode 21. Accordingly, by changing the voltage of the image signal, the orientation and order of the liquid crystal are changed, and gradation display by light modulation of each pixel portion 9 is performed.
The driving voltage applied to the liquid crystal is held by the storage capacitor 70 for a period that is three orders of magnitude longer than the period during which image data is written.

次に、TFTアレイ基板10の周辺領域に配置された、「受光素子」の一例としての第1のPIN型ダイオード210(必要に応じPIN型ダイオード210と記載する)について、図6及び図7を参照して説明する。
図6は、本実施形態に係るPIN型ダイオード210の平面図であり、図7(A)は、図6のVII−VII'線断面図であり、図7(B)は、図6のVIII−VIII'線断面図である。尚、図7(A)及び(B)において、図中の上層側に、図2に示した液晶層50が封入されている。
Next, a first PIN type diode 210 (referred to as a PIN type diode 210 as necessary) disposed as an example of the “light receiving element” disposed in the peripheral region of the TFT array substrate 10 will be described with reference to FIGS. The description will be given with reference.
6 is a plan view of the PIN diode 210 according to the present embodiment, FIG. 7A is a cross-sectional view taken along the line VII-VII ′ of FIG. 6, and FIG. It is -VIII 'sectional view taken on the line. 7A and 7B, the liquid crystal layer 50 shown in FIG. 2 is sealed on the upper layer side in the figure.

図6及び図7に示すように、画像表示領域10a(図1参照)の周辺部に形成された受光素子において、PIN型ダイオード210は、相互に平面的に重ならないP型半導体領域210p、イントリンシック領域210i、及びN型半導体領域210nを含んで構成されており、TFTアレイ基板10上に積層されたバッファー絶縁膜41上に配置されている。画像表示領域10aはバッファー絶縁膜41上にマトリクス状に形成されている。P型半導体領域210p及びN型半導体領域210nの各々には、ゲート絶縁膜42及び層間絶縁膜43に設けられたコンタクトホール231を介して、配線230が電気的に接続されている。開口部88は画像表示領域10aの周辺部の額縁遮光膜53のイントリンシック領域210iと対向する位置に形成されている。平面的に見て、TFTアレイ基板10上で開口部88とイントリンシック領域210iが重なる部分には、遮光性金属膜が配置されていない。イントリンシック領域210iの全面には、n+が添加されていてもよい。これにより、第1のPIN型ダイオード210の感度を向上させることができる。   As shown in FIGS. 6 and 7, in the light receiving element formed in the peripheral portion of the image display area 10a (see FIG. 1), the PIN diode 210 includes a P-type semiconductor area 210p, an in The trinic region 210 i and the N-type semiconductor region 210 n are included, and are arranged on the buffer insulating film 41 stacked on the TFT array substrate 10. The image display area 10 a is formed in a matrix on the buffer insulating film 41. A wiring 230 is electrically connected to each of the P-type semiconductor region 210p and the N-type semiconductor region 210n through a contact hole 231 provided in the gate insulating film 42 and the interlayer insulating film 43. The opening 88 is formed at a position facing the intrinsic region 210i of the frame light shielding film 53 in the peripheral portion of the image display region 10a. As viewed in a plan view, no light-shielding metal film is disposed on the portion of the TFT array substrate 10 where the opening 88 and the intrinsic region 210i overlap. N + may be added to the entire surface of the intrinsic region 210i. Thereby, the sensitivity of the first PIN diode 210 can be improved.

PIN型ダイオード210の上層側であって、PIN型ダイオード210の光が入射する側には、表面を覆うようにゲート絶縁膜42及び層間絶縁膜43が積層されている。   A gate insulating film 42 and an interlayer insulating film 43 are stacked on the upper layer side of the PIN diode 210 and on the light incident side of the PIN diode 210 so as to cover the surface.

従って、液晶装置100では、画像表示領域10aのスイッチング素子部に形成されたゲート電極421,431(図9参照)が受光素子のPIN型ダイオード210には形成されていないため、PIN型ダイオード210に入射する光がゲート電極421,431に妨げられることなくイントリンシック領域210iに到達するので、受光効率を飛躍的に向上させることができる。これにより、PIN型ダイオード210の出力に応じて、バックライトの明るさを適切に設定することができ、画像表示領域10aに表示される表示画像の輝度を適切に設定することができる。   Therefore, in the liquid crystal device 100, the gate electrodes 421 and 431 (see FIG. 9) formed in the switching element portion of the image display region 10a are not formed in the PIN diode 210 of the light receiving element. Since incident light reaches the intrinsic region 210i without being blocked by the gate electrodes 421 and 431, the light receiving efficiency can be dramatically improved. Thereby, the brightness of the backlight can be appropriately set according to the output of the PIN diode 210, and the brightness of the display image displayed in the image display area 10a can be appropriately set.

又、PIN型ダイオード210は、PIN型ダイオード210の光が入射する側と反対側にバックライト31(図4参照)の光を受けたとしても、PIN型ダイオード210は光劣化に強いため、抵抗値が下がりリーク電流が発生することが少なく、半導体層の下側から入り込むバックライト光を遮光するための遮光層を形成する必要性がない。そのため余分な遮光膜を形成して周辺領域に形成されている配線等と絶縁膜を介して重畳させることがなくなる。これにより、寄生容量等の発生を抑制でき、受光素子の検出精度が向上する。   Further, even if the PIN diode 210 receives light from the backlight 31 (see FIG. 4) on the side opposite to the light incident side of the PIN diode 210, the PIN diode 210 is resistant to light deterioration. The value is less likely to cause a leakage current, and there is no need to form a light shielding layer for shielding backlight light entering from the lower side of the semiconductor layer. For this reason, an extra light shielding film is not formed and overlapped with the wiring formed in the peripheral region via the insulating film. Thereby, generation | occurrence | production of a parasitic capacitance etc. can be suppressed and the detection accuracy of a light receiving element improves.

(液晶装置の製造方法)
次に、本実施形態に係る液晶装置100の製造方法について、図8〜図10を参照して説明する。
図8〜図10は、本実施形態に係る液晶装置100の製造方法の工程の一部を示す工程断面図である。尚、以降の図は、図6のVII−VII'線に沿って切った断面図である。
(Manufacturing method of liquid crystal device)
Next, a method for manufacturing the liquid crystal device 100 according to the present embodiment will be described with reference to FIGS.
8-10 is process sectional drawing which shows a part of process of the manufacturing method of the liquid crystal device 100 which concerns on this embodiment. The subsequent drawings are cross-sectional views taken along the line VII-VII ′ of FIG.

先ず、TFTアレイ基板10上に、バッファー絶縁膜41が成膜される。成膜されたバッファー絶縁膜41の上に、アモルファスシリコン層が成膜され、成膜されたアモルファスシリコン層に対し、エキシマレーザアニールが施され、図8(A)に示すような、低温プロセス多結晶シリコン(polycrystalline Si:poly-Si)パターン410,420,430が形成される。   First, the buffer insulating film 41 is formed on the TFT array substrate 10. An amorphous silicon layer is formed on the formed buffer insulating film 41, and the formed amorphous silicon layer is subjected to excimer laser annealing, so that a low temperature process as shown in FIG. Crystalline silicon (poly-Si) patterns 410, 420, and 430 are formed.

ここで、poly−Siパターン410は、TFTアレイ基板10上の周辺領域に形成され、以降の工程を経ることにより、PIN型ダイオード210となるべきパターンである。又、poly−Siパターン420,430は、TFTアレイ基板10上の画像表示領域10aに形成され、夫々、Nch TFT及びPch TFTとなるべきパターンであり、例えば液晶装置100におけるTFT30(図3参照)等として用いられる。次いで、全面に不純物(ドーパント(dopant))を添加(ドープ(dope))し、イントリンシック領域210iの閾値を合わせ込む。尚、PIN型ダイオード210、Nch TFT及びPch TFTは、液晶装置100において、必ずしも同一の断面上に配置されないが、便宜上、同一の断面上に配置されているとして説明する。   Here, the poly-Si pattern 410 is a pattern to be formed in the peripheral region on the TFT array substrate 10 and to become the PIN diode 210 through the subsequent steps. Further, the poly-Si patterns 420 and 430 are formed in the image display region 10a on the TFT array substrate 10 and should be Nch TFTs and Pch TFTs, respectively. For example, the TFT 30 in the liquid crystal device 100 (see FIG. 3). Etc. Next, impurities (dopant) are added to the entire surface (dope), and the threshold value of the intrinsic region 210i is adjusted. The PIN diode 210, the Nch TFT, and the Pch TFT are not necessarily arranged on the same cross section in the liquid crystal device 100, but will be described as being arranged on the same cross section for convenience.

次に、図8(B)に示すように、poly−Siパターン410,420,430の上に、レジスト層が成膜され、該成膜されたレジスト層に対してパターニングが施され、レジストパターン501が形成される。続いて、形成されたレジストパターン501をマスクとして、高濃度のn型ドーパントがドープされ、N+高濃度不純物領域410n,420nが形成される。尚、図8(B)は、図8(A)の工程に続く工程を示す工程断面図である。   Next, as shown in FIG. 8B, a resist layer is formed on the poly-Si patterns 410, 420, and 430, and the formed resist layer is patterned to form a resist pattern. 501 is formed. Subsequently, using the formed resist pattern 501 as a mask, high-concentration n-type dopants are doped to form N + high-concentration impurity regions 410n and 420n. FIG. 8B is a process cross-sectional view showing a process following the process of FIG.

次に、図8(C)に示すように、レジストパターン501が剥離された後に、poly−Siパターン410,420,430の上に、ゲート絶縁膜42が成膜される。続いて、成膜されたゲート絶縁膜42の上に、例えばモリブデン等の光透過性のよくない金属製導電材料からなる導電層502が成膜される。尚、図8(C)は、図8(B)の工程に続く工程を示す工程断面図である。   Next, as illustrated in FIG. 8C, after the resist pattern 501 is peeled off, the gate insulating film 42 is formed on the poly-Si patterns 410, 420, and 430. Subsequently, a conductive layer 502 made of a metal conductive material with poor light transmissivity, such as molybdenum, is formed on the formed gate insulating film 42. FIG. 8C is a process cross-sectional view showing a process that follows the process of FIG.

次に、図9(A)に示すように、成膜された導電層502に対してパターニングが施される。この際に、poly−Siパターン430の上層側に、ゲート電極431が形成される。続いて、パターニングされた導電層502をマスクとして、高濃度のp型ドーパントが添加され、P+高濃度不純物領域410p,430pが形成される。尚、図9(A)は、図8(C)の工程に続く工程を示す工程断面図である。このように、P型半導体領域410p,430pにはアクセプター型不純物が第1のドーズ量だけ添加され、N型半導体領域410n,420nにはドナー型不純物が第2のドーズ量だけ添加される。例えば、製品によってはイントリンシック領域には不純物が添加されない場合もある。   Next, as shown in FIG. 9A, patterning is performed on the formed conductive layer 502. At this time, the gate electrode 431 is formed on the upper layer side of the poly-Si pattern 430. Subsequently, using the patterned conductive layer 502 as a mask, a high concentration p-type dopant is added to form P + high concentration impurity regions 410p and 430p. FIG. 9A is a process cross-sectional view showing a process following the process of FIG. In this manner, acceptor-type impurities are added to the P-type semiconductor regions 410p and 430p by the first dose amount, and donor-type impurities are added to the N-type semiconductor regions 410n and 420n by the second dose amount. For example, depending on the product, impurities may not be added to the intrinsic region.

次に、図9(B)に示すように、パターニングされた導電層502に対して、更にパターニングが施され、ゲート電極421が形成される。このとき、受光素子であるPIN型ダイオード210にはゲート電極は形成されずに、エッチングにより除去される。Nch TFTについてはオフセット構造となるようにゲート電極を形成する。続いて、低濃度のn型ドーパントが添加され、Nch TFTにはLDD(Lightly Doped Drain)領域が形成される。これにより、PIN型ダイオード210、Nch TFT及びPch TFTが形成される。尚、図9(B)は、図9(A)の工程に続く工程を示す工程断面図である。又、以降の図では、図6及び図7との整合性を保つために、図中において、poly−Siパターン410をPIN型ダイオード210と表記する。   Next, as shown in FIG. 9B, the patterned conductive layer 502 is further patterned to form a gate electrode 421. At this time, a gate electrode is not formed on the PIN diode 210 as a light receiving element, but is removed by etching. For the Nch TFT, a gate electrode is formed so as to have an offset structure. Subsequently, a low concentration n-type dopant is added, and an LDD (Lightly Doped Drain) region is formed in the Nch TFT. Thereby, the PIN diode 210, the Nch TFT, and the Pch TFT are formed. FIG. 9B is a process cross-sectional view showing a process following the process of FIG. Further, in the subsequent drawings, in order to maintain consistency with FIGS. 6 and 7, the poly-Si pattern 410 is expressed as a PIN diode 210 in the drawings.

次に、図9(C)に示すように、ゲート電極421及び431の上に、層間絶縁膜43を成膜する。続いて、成膜された層間絶縁膜43に対してパターニングが施され、コンタクトホール43b,43c,231が形成される。このとき、受光素子であるPIN型ダイオード210上にはゲート絶縁膜42及び層間絶縁膜43が形成されている。このため、ゲート電極が上から入り込む外光を遮光しないため、受光しやすくなり、PIN型ダイオード210の受光効率をより向上させることができ、実用上非常に有利である。尚、図9(C)は、図9(B)の工程に続く工程を示す工程断面図である。   Next, as illustrated in FIG. 9C, an interlayer insulating film 43 is formed over the gate electrodes 421 and 431. Subsequently, the formed interlayer insulating film 43 is patterned to form contact holes 43b, 43c, and 231. At this time, the gate insulating film 42 and the interlayer insulating film 43 are formed on the PIN diode 210 as the light receiving element. For this reason, since the gate electrode does not block external light entering from above, it is easy to receive light, and the light receiving efficiency of the PIN diode 210 can be further improved, which is very advantageous in practice. FIG. 9C is a process cross-sectional view showing a process that follows the process of FIG.

次に、図10(A)に示すように、パターニングが施された層間絶縁膜43の上に、導電材料を含んでなる導電膜503が成膜される。尚、図10(A)は、図9(C)の工程に続く工程を示す工程断面図である。   Next, as illustrated in FIG. 10A, a conductive film 503 including a conductive material is formed over the patterned interlayer insulating film 43. FIG. 10A is a process cross-sectional view illustrating a process following the process of FIG.

次に、図10(B)に示すように、成膜された導電膜503の上に、レジスト層504が成膜される。次に、パターニングされたレジスト層504をマスクとして、成膜された導電膜503がエッチングされ所定の配線パターン230,422,432が形成される。尚、図10(B)は、図10(A)の工程に続く工程を示す工程断面図である。   Next, as illustrated in FIG. 10B, a resist layer 504 is formed over the formed conductive film 503. Next, using the patterned resist layer 504 as a mask, the formed conductive film 503 is etched to form predetermined wiring patterns 230, 422, and 432. FIG. 10B is a process cross-sectional view showing a process following the process of FIG.

図10(B)の工程に続いて、レジスト層504が除去され、平坦化層が成膜され、更に、上層に画素電極や共通電極等、配向膜が形成され、TFTアレイ基板10が形成される。   Following the step of FIG. 10B, the resist layer 504 is removed, a planarization layer is formed, and an alignment film such as a pixel electrode or a common electrode is formed on the upper layer, and the TFT array substrate 10 is formed. The

これにより、液晶装置100の製造工程において、PIN型ダイオード210を、TFT30と同時に形成することができ、実用上非常に有利である。又、PIN型ダイオード210の遮光性金属膜を除去することでPIN型ダイオード210に入射する外部光を遮光することなく受光することが可能となり、センサ感度の向上となる。又、イントリンシック領域210iの全面に不純物を添加することが可能となるので、センサ感度の向上に繋がる。この際、イントリンシック領域210iに不純物を添加する工程においては、ユーザの判断により添加しなくてもセンサとして感度が良好なPIN型ダイオード210を得ることが可能である。   Thereby, in the manufacturing process of the liquid crystal device 100, the PIN diode 210 can be formed simultaneously with the TFT 30, which is very advantageous in practice. Further, by removing the light-shielding metal film of the PIN diode 210, it becomes possible to receive external light incident on the PIN diode 210 without shielding it, and sensor sensitivity is improved. In addition, since it is possible to add impurities to the entire surface of the intrinsic region 210i, the sensor sensitivity is improved. At this time, in the step of adding impurities to the intrinsic region 210i, it is possible to obtain the PIN diode 210 having a good sensitivity as a sensor without adding it according to the judgment of the user.

本実施形態によれば、以下のような効果がある。
(1)画素部9に光を供給するバックライト31と、第1のPIN型ダイオード210及び第2のPIN型ダイオード211を有する光電変換回路81から出力された電流を電圧に変換し、この変換した電圧が所定の基準電圧より高ければ、光を検知したと判定する判定回路82と、判定回路82による判定に基づいて、バックライト31から画素部9に供給する光量を制御するバックライト制御回路95と、を設けた。このため、液晶装置100の周囲の明るさに応じて、バックライト31から供給する光量を制御できる。よって、液晶装置100の画像表示領域10aの明るさと液晶装置100の周囲の明るさとの差分を大きくすることで、液晶装置100の周囲の明るさにかかわらず、液晶装置100の表示の視認性を向上できる。
According to this embodiment, there are the following effects.
(1) A current output from a photoelectric conversion circuit 81 having a backlight 31 for supplying light to the pixel unit 9 and a first PIN diode 210 and a second PIN diode 211 is converted into a voltage, and this conversion is performed. If the detected voltage is higher than a predetermined reference voltage, a determination circuit 82 that determines that light has been detected, and a backlight control circuit that controls the amount of light supplied from the backlight 31 to the pixel unit 9 based on the determination by the determination circuit 82 95. Therefore, the amount of light supplied from the backlight 31 can be controlled according to the brightness around the liquid crystal device 100. Therefore, by increasing the difference between the brightness of the image display area 10a of the liquid crystal device 100 and the brightness of the surroundings of the liquid crystal device 100, the display visibility of the liquid crystal device 100 is improved regardless of the brightness of the surroundings of the liquid crystal device 100. It can be improved.

(2)TFTアレイ基板10の画素電極9aが形成される領域を除いた領域に、第1のPIN型ダイオード210及び第2のPIN型ダイオード211を有する光電変換回路81を設けた。よって、画素部9の開口率を低下させることなく、第1のPIN型ダイオード210のイントリンシック領域210iに供給する環境光を確保できる。   (2) The photoelectric conversion circuit 81 having the first PIN type diode 210 and the second PIN type diode 211 is provided in a region excluding the region where the pixel electrode 9a is formed on the TFT array substrate 10. Therefore, the ambient light supplied to the intrinsic region 210 i of the first PIN diode 210 can be secured without reducing the aperture ratio of the pixel portion 9.

(第2の実施形態)
次に、第2の実施形態について図面を参照して説明する。
図11は、本実施形態に係る液晶装置100の光電変換回路81A及び判定回路82の構成を示す回路図である。
(Second Embodiment)
Next, a second embodiment will be described with reference to the drawings.
FIG. 11 is a circuit diagram showing configurations of the photoelectric conversion circuit 81A and the determination circuit 82 of the liquid crystal device 100 according to the present embodiment.

本実施形態では、図11に示すように、光電変換回路81Aの構成が、第1の実施形態と異なる。その他の構成は、第1の実施形態と同様である。   In the present embodiment, as shown in FIG. 11, the configuration of the photoelectric conversion circuit 81A is different from that of the first embodiment. Other configurations are the same as those of the first embodiment.

光電変換回路81Aは、第1のPIN型ダイオード210と第2のPIN型ダイオード211とを5対備える。これら5対の第1及び第2のPIN型ダイオード210,211は、5段直列に接続されて光電変換回路81Aを構成する。   The photoelectric conversion circuit 81A includes five pairs of a first PIN type diode 210 and a second PIN type diode 211. These five pairs of first and second PIN diodes 210 and 211 are connected in series in five stages to constitute a photoelectric conversion circuit 81A.

この光電変換回路81Aの出力電流は、5対の第1及び第2のPIN型ダイオード210,211のそれぞれで発生した電流の総和となる。   The output current of the photoelectric conversion circuit 81A is the sum of the currents generated by the five pairs of first and second PIN diodes 210 and 211, respectively.

本実施形態によれば、個々のセンサ自体に夫々ばらつきがあったとしても誤差が発生せず、より正確に周囲の明るさを判断できる。   According to this embodiment, even if there is a variation in each sensor itself, no error occurs and the ambient brightness can be determined more accurately.

<電子機器>
続いて、図12及び図13を参照しながら、上述の液晶装置100を具備してなる電子機器の例を説明する。
図12は、本実施形態に係る液晶装置100が適用されたモバイル型のパーソナルコンピュータ1200の斜視図である。図12において、コンピュータ1200は、キーボード1202を備えた本体部1204と、上述した液晶装置100を含んでなる液晶表示ユニット1206とから構成されている。液晶表示ユニット1206は、上述した液晶装置100と同様の構成を有する液晶装置1005の背面にバックライトを付加することにより構成されている。
<Electronic equipment>
Next, an example of an electronic apparatus including the liquid crystal device 100 described above will be described with reference to FIGS.
FIG. 12 is a perspective view of a mobile personal computer 1200 to which the liquid crystal device 100 according to this embodiment is applied. In FIG. 12, a computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display unit 1206 including the liquid crystal device 100 described above. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 having the same configuration as the liquid crystal device 100 described above.

次に、上述した液晶装置100を携帯電話1300に適用した例について説明する。
図13は、本実施形態に係る液晶装置100が適用された携帯電話1300の斜視図である。図13において、携帯電話1300は、複数の操作ボタン1302と共に、半透過反射型の表示形式を採用し、且つ上述した液晶装置100と同様の構成を有する液晶装置1005を備えている。
Next, an example in which the liquid crystal device 100 described above is applied to a mobile phone 1300 will be described.
FIG. 13 is a perspective view of a mobile phone 1300 to which the liquid crystal device 100 according to this embodiment is applied. In FIG. 13, a mobile phone 1300 includes a liquid crystal device 1005 that adopts a transflective display format and has the same configuration as the liquid crystal device 100 described above, together with a plurality of operation buttons 1302.

これらの電子機器においても、上述した液晶装置100と同様の構成を含んでいるため、上述した各種効果を好適に享受することができる。   Since these electronic apparatuses also include the same configuration as the liquid crystal device 100 described above, the various effects described above can be suitably enjoyed.

尚、図12及び図13を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた直視型の表示装置や、液晶プロジェクタ等の投射型の表示装置等が挙げられる。そして、これらの各種電子機器の表示部として、前述した液晶装置が適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 12 and 13, a liquid crystal television, a viewfinder type or a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation And a direct-view display device including a video phone, a POS terminal, and a touch panel, and a projection display device such as a liquid crystal projector. And it cannot be overemphasized that the liquid crystal device mentioned above is applicable as a display part of these various electronic devices.

以上、添付図面を参照しながら実施形態について説明したが、本実施形態は、係る例に限定されないことは言うまでもない。液晶装置100は、バックライト31からの光を利用する透過型の表示を行う構成としたが、これに限らず、上述の透過型の表示と、入射する環境光を利用する反射型の表示と、を併用する半透過反射型の表示を行う構成としてもよい。   As mentioned above, although embodiment was described referring an accompanying drawing, it cannot be overemphasized that this embodiment is not limited to the example which concerns. The liquid crystal device 100 is configured to perform a transmissive display using light from the backlight 31, but is not limited to this, and the above-described transmissive display and a reflective display using incident ambient light. , And may be configured to perform transflective display.

又、光電変換回路81Aに、第1のPIN型ダイオード210を5段直列に接続して設けたが、これに限らず、例えば第1のPIN型ダイオード210を10段直列に接続して設けてもよい。   In addition, the first PIN type diode 210 is connected to the photoelectric conversion circuit 81A in five stages in series. However, the present invention is not limited to this. For example, the first PIN type diode 210 is connected in series to ten stages. Also good.

又、判定回路82を液晶パネルAAに設けたが、これに限らず、例えば外部駆動回路91に設けてもよい。   Further, the determination circuit 82 is provided in the liquid crystal panel AA. However, the determination circuit 82 is not limited thereto.

又、電気光学物質として液晶を用いた液晶装置100に適用したが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、有機LED素子を用いた有機ELディスプレイ(OLED)パネル、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域毎に異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、或いは、ヘリウムやネオン等の高圧ガスを電気光学物質として用いたプラズマディスプレイパネル等各種の電気光学装置に対しても、同様に本実施形態が適用され得る。   In addition, the present invention is applied to the liquid crystal device 100 using liquid crystal as an electro-optical material, but is not limited thereto, and can be applied to an electro-optical device using an electro-optical material other than liquid crystal. For example, an organic EL display (OLED) panel using an organic LED element, an electrophoretic display panel using a microcapsule containing a colored liquid and white particles dispersed in the liquid as an electro-optical material, and a polarity difference Twisted ball display panel using twist balls painted in different colors for each area to be used as electro-optic material, toner display panel using black toner as electro-optic material, or electro-optic with high pressure gas such as helium or neon The present embodiment can be similarly applied to various electro-optical devices such as a plasma display panel used as a substance.

又、液晶としては、TN(Twisted Nematic)液晶や負の誘電率を用いた液晶を用いてもよい。又、液晶の表示モードとしては、IPS(In-Plane Switching)やFFS(Fringe-Field Switching)等でもよい。   As the liquid crystal, a TN (Twisted Nematic) liquid crystal or a liquid crystal using a negative dielectric constant may be used. The liquid crystal display mode may be IPS (In-Plane Switching), FFS (Fringe-Field Switching), or the like.

第1の実施形態に係る液晶装置を、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図。The top view which looked at the liquid crystal device concerning a 1st embodiment from the counter substrate side with each component which formed the TFT array substrate on it. 図1のII−II'線断面図。II-II 'sectional view taken on the line of FIG. 第1の実施形態に係る画素部における各種素子、配線等の等価回路。3 is an equivalent circuit of various elements and wirings in the pixel unit according to the first embodiment. 第1の実施形態に係る液晶装置の構成を示すブロック図。1 is a block diagram illustrating a configuration of a liquid crystal device according to a first embodiment. 第1の実施形態に係る液晶装置の光電変換回路及び判定回路の構成を示す回路図。FIG. 3 is a circuit diagram illustrating a configuration of a photoelectric conversion circuit and a determination circuit of the liquid crystal device according to the first embodiment. 第1の実施形態に係るPIN型ダイオードの平面図。The top view of the PIN type diode which concerns on 1st Embodiment. (A)は、図6のVII−VII'線断面図であり、(B)は、図6のVIII−VIII'線断面図。(A) is the VII-VII 'sectional view taken on the line of FIG. 6, (B) is the VIII-VIII' sectional view taken on the line of FIG. 第1の実施形態に係る液晶装置の製造方法の工程の一部を示す工程断面図。FIG. 6 is a process cross-sectional view illustrating a part of the process of the method for manufacturing the liquid crystal device according to the first embodiment. 図8の工程に続く工程を示す工程断面図。FIG. 9 is a process cross-sectional view illustrating a process that follows the process of FIG. 8. 図9の工程に続く工程を示す工程断面図。FIG. 10 is a process cross-sectional view illustrating a process that follows the process of FIG. 9. 第2の実施形態に係る液晶装置の光電変換回路及び判定回路の構成を示す回路図。The circuit diagram which shows the structure of the photoelectric conversion circuit and determination circuit of the liquid crystal device which concern on 2nd Embodiment. 本実施形態に係る液晶装置が適用されたモバイル型のパーソナルコンピュータの斜視図。1 is a perspective view of a mobile personal computer to which a liquid crystal device according to an embodiment is applied. 本実施形態に係る液晶装置が適用された携帯電話の斜視図。1 is a perspective view of a mobile phone to which a liquid crystal device according to an embodiment is applied.

符号の説明Explanation of symbols

6a…データ線 7…サンプリング回路 9…画素部 9a…画素電極 10…TFTアレイ基板(第1基板) 10a…画像表示領域 11a…走査線 16…配向膜 20…対向基板(第2基板) 21…対向電極 22…配向膜 23…遮光層 30…TFT 31…バックライト 32…実装部品 41…バッファー絶縁膜 42…ゲート絶縁膜 43…層間絶縁膜 43b,43c…コンタクトホール 50…液晶層 52…シール材 52a…シール領域 53…額縁遮光膜(遮光膜) 70…蓄積容量 81,81A…光電変換回路 82…判定回路 85,86,87…配線 88…開口部 89…ブラックマトリクス 90…引回配線 91…外部駆動回路 92…電源回路 93…画像処理回路 94…タイミング発生回路 95…バックライト制御回路 99…リセット部 100…液晶装置(電気光学装置) 101…データ線駆動回路 102…外部回路接続端子 104…走査線駆動回路 106…上下導通端子 107…上下導通材 210…第1のPIN型ダイオード(PIN型ダイオード)(受光素子)(第1受光素子) 210p…P型半導体領域 210i…イントリンシック領域 210n…N型半導体領域 211…第2のPIN型ダイオード(第2受光素子) 230…配線(配線パターン) 231…コンタクトホール 300…容量線 410,420,430…低温プロセス多結晶シリコンパターン(poly−Siパターン) 410n,420n…N+高濃度不純物領域(N型半導体領域) 410p,430p…P+高濃度不純物領域(P型半導体領域) 421…ゲート電極 422…配線パターン 431…ゲート電極 432…配線パターン 501…レジストパターン 502…導電層 503…導電膜 504…レジスト層 821…電流電圧変換回路 822…光検知回路 1005…液晶装置 1200…コンピュータ 1202…キーボード 1204…本体部 1206…液晶表示ユニット 1300…携帯電話 1302…操作ボタン。   6a ... Data line 7 ... Sampling circuit 9 ... Pixel part 9a ... Pixel electrode 10 ... TFT array substrate (first substrate) 10a ... Image display area 11a ... Scanning line 16 ... Alignment film 20 ... Counter substrate (second substrate) 21 ... Counter electrode 22 ... Alignment film 23 ... Light shielding layer 30 ... TFT 31 ... Backlight 32 ... Mounting component 41 ... Buffer insulation film 42 ... Gate insulation film 43 ... Interlayer insulation film 43b, 43c ... Contact hole 50 ... Liquid crystal layer 52 ... Sealing material 52a ... Sealing region 53 ... Frame light shielding film (light shielding film) 70 ... Storage capacitor 81, 81A ... Photoelectric conversion circuit 82 ... Determination circuit 85, 86, 87 ... Wiring 88 ... Opening 89 ... Black matrix 90 ... Routing wiring 91 ... External drive circuit 92 ... Power supply circuit 93 ... Image processing circuit 94 ... Timing generation circuit 95 ... Backlight Control circuit 99 ... Reset unit 100 ... Liquid crystal device (electro-optical device) 101 ... Data line driving circuit 102 ... External circuit connection terminal 104 ... Scan line driving circuit 106 ... Vertical conduction terminal 107 ... Vertical conduction material 210 ... First PIN type Diode (PIN type diode) (light receiving element) (first light receiving element) 210p ... P type semiconductor region 210i ... Intrinsic region 210n ... N type semiconductor region 211 ... Second PIN type diode (second light receiving element) 230 ... Wiring (Wiring pattern) 231 ... Contact hole 300 ... Capacitance line 410, 420, 430 ... Low-temperature process polycrystalline silicon pattern (poly-Si pattern) 410n, 420n ... N + high concentration impurity region (N-type semiconductor region) 410p, 430p ... P + High concentration impurity region (P-type semiconductor region) 4 DESCRIPTION OF SYMBOLS 1 ... Gate electrode 422 ... Wiring pattern 431 ... Gate electrode 432 ... Wiring pattern 501 ... Resist pattern 502 ... Conductive layer 503 ... Conductive film 504 ... Resist layer 821 ... Current-voltage conversion circuit 822 ... Photodetection circuit 1005 ... Liquid crystal device 1200 ... Computer 1202 ... Keyboard 1204 ... Main body 1206 ... Liquid crystal display unit 1300 ... Mobile phone 1302 ... Operation buttons.

Claims (8)

第1と第2基板で構成された一対の基板と、
前記第1基板上に形成された画素領域と、
前記画素領域周辺部に形成された受光素子と、
前記第2基板上の前記画素領域周辺部に対向する位置に形成された遮光膜と、
前記受光素子に形成されたP型半導体領域、イントリンシック領域及びN型半導体領域と、
前記遮光膜の前記イントリンシック領域と対向する位置に形成された開口部と、
を有し、
平面的に見て、前記第1基板上で前記開口部と前記イントリンシック領域が重なる部分には、遮光性金属膜が配置されていないことを特徴とする電気光学装置。
A pair of substrates composed of first and second substrates;
A pixel region formed on the first substrate;
A light receiving element formed around the pixel region;
A light-shielding film formed at a position facing the periphery of the pixel region on the second substrate;
A P-type semiconductor region, an intrinsic region and an N-type semiconductor region formed in the light receiving element;
An opening formed at a position facing the intrinsic region of the light shielding film;
Have
The electro-optical device is characterized in that a light-shielding metal film is not disposed in a portion where the opening and the intrinsic region overlap on the first substrate as viewed in a plan view.
請求項1に記載の電気光学装置において、
前記開口部は、前記イントリンシック領域の面積より広い面積の開口を有していることを特徴とする電気光学装置。
The electro-optical device according to claim 1.
The electro-optical device, wherein the opening has an opening having an area larger than an area of the intrinsic region.
請求項1に記載の電気光学装置において、
前記イントリンシック領域の全面には、n+が添加されていることを特徴とする電気光学装置。
The electro-optical device according to claim 1.
An electro-optical device, wherein n + is added to the entire surface of the intrinsic region.
請求項1〜3のいずれか一項に記載の電気光学装置において、
前記受光素子は、外部光が照射される第1受光素子と外部光が照射されない第2受光素子との少なくとも一対からなり、
前記第1受光素子から発生する第1感知信号から、前記第2受光素子から発生する第2感知信号を引いた差分の出力信号に基づいて受光量を判断することを特徴とする電気光学装置。
The electro-optical device according to any one of claims 1 to 3,
The light receiving element comprises at least a pair of a first light receiving element irradiated with external light and a second light receiving element not irradiated with external light,
An electro-optical device that determines a received light amount based on a difference output signal obtained by subtracting a second sensing signal generated from the second light receiving element from a first sensing signal generated from the first light receiving element.
請求項4に記載の電気光学装置において、
前記第2受光素子のイントリンシック領域に対向する位置には、遮光膜に開口部が形成されていないことを特徴とする電気光学装置。
The electro-optical device according to claim 4.
An electro-optical device, wherein an opening is not formed in the light shielding film at a position facing the intrinsic region of the second light receiving element.
請求項4に記載の電気光学装置において、
前記第1受光素子の出力側と前記第2受光素子の入力側とが電気的に接続され、前記第1受光素子の出力側と前記第2の受光素子の入力側との間から得られる信号を出力信号とすることを特徴とする電気光学装置。
The electro-optical device according to claim 4.
The signal obtained from the output side of the first light receiving element and the input side of the second light receiving element is electrically connected to the output side of the first light receiving element and the input side of the second light receiving element. Is an output signal.
請求項4に記載の電気光学装置において、
前記画素領域に光を供給する光源と、
前記出力信号が所定の閾値を超えたときに前記光源から前記画素領域に供給する光量を制御する制御回路と、
を有することを特徴とする電気光学装置。
The electro-optical device according to claim 4.
A light source for supplying light to the pixel region;
A control circuit that controls the amount of light supplied from the light source to the pixel region when the output signal exceeds a predetermined threshold;
An electro-optical device comprising:
スイッチング素子を有する画素領域と、前記画素領域周辺部に形成された受光素子とを備え、平面視で前記受光素子のイントリンシック領域と重なる部分に遮光性金属膜が形成されていない電気光学装置の製造方法であって、
前記スイッチング素子のゲート電極を形成する際に前記受光素子の半導体層上に部分的に遮光性金属膜を残す工程と、
前記遮光性金属膜をマスクにしてN型半導体領域又はP型半導体領域に不純物を添加する工程と、
前記受光素子上の前記遮光性金属膜を除去する工程と、及び、
前記受光素子上に絶縁膜を成膜する工程と、
を有することを特徴とする電気光学装置の製造方法。
An electro-optical device comprising: a pixel region having a switching element; and a light receiving element formed in a peripheral portion of the pixel region, wherein a light shielding metal film is not formed in a portion overlapping the intrinsic region of the light receiving element in plan view A manufacturing method comprising:
Leaving a light-shielding metal film partially on the semiconductor layer of the light receiving element when forming the gate electrode of the switching element;
Adding an impurity to the N-type semiconductor region or the P-type semiconductor region using the light-shielding metal film as a mask;
Removing the light shielding metal film on the light receiving element; and
Forming an insulating film on the light receiving element;
A method for manufacturing an electro-optical device.
JP2008161379A 2008-06-20 2008-06-20 Electro-optical device, and method for manufacturing electro-optical device Pending JP2010002673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161379A JP2010002673A (en) 2008-06-20 2008-06-20 Electro-optical device, and method for manufacturing electro-optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161379A JP2010002673A (en) 2008-06-20 2008-06-20 Electro-optical device, and method for manufacturing electro-optical device

Publications (1)

Publication Number Publication Date
JP2010002673A true JP2010002673A (en) 2010-01-07

Family

ID=41584455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161379A Pending JP2010002673A (en) 2008-06-20 2008-06-20 Electro-optical device, and method for manufacturing electro-optical device

Country Status (1)

Country Link
JP (1) JP2010002673A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113139421A (en) * 2020-01-16 2021-07-20 优显科技股份有限公司 Electronic device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342879A (en) * 1989-07-11 1991-02-25 Yamatake Honeywell Co Ltd Manufacture of photodetector
JP2005345286A (en) * 2004-06-03 2005-12-15 Seiko Epson Corp Optical sensor, optical sensor output processing method, display device, and electronic apparatus
JP2007094098A (en) * 2005-09-29 2007-04-12 Sanyo Epson Imaging Devices Corp Liquid crystal display device and electronic equipment
JP2007095878A (en) * 2005-09-28 2007-04-12 Sanyo Epson Imaging Devices Corp Optical sensor, electro-optical device and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0342879A (en) * 1989-07-11 1991-02-25 Yamatake Honeywell Co Ltd Manufacture of photodetector
JP2005345286A (en) * 2004-06-03 2005-12-15 Seiko Epson Corp Optical sensor, optical sensor output processing method, display device, and electronic apparatus
JP2007095878A (en) * 2005-09-28 2007-04-12 Sanyo Epson Imaging Devices Corp Optical sensor, electro-optical device and electronic device
JP2007094098A (en) * 2005-09-29 2007-04-12 Sanyo Epson Imaging Devices Corp Liquid crystal display device and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113139421A (en) * 2020-01-16 2021-07-20 优显科技股份有限公司 Electronic device

Similar Documents

Publication Publication Date Title
CN102103843B (en) Liquid crystal display device and method for automatically controlling brightness
JP5298461B2 (en) Liquid crystal device and electronic device
CN101675375B (en) Liquid crystal display device and method for driving the same
JP4007390B2 (en) Electro-optical device and electronic apparatus
US7619194B2 (en) Electro-optical device, semiconductor device, display device, and electronic apparatus having the display device
JP4353224B2 (en) Photodetection device, electro-optical device, and electronic apparatus
US7843028B2 (en) Electro-optical device, semiconductor device, display device, and electronic apparatus having the same
US20090289910A1 (en) Electro-optical device and electronic apparatus
CN108595041A (en) Touch control display panel
JP2007114315A (en) Display device
JP2007094098A (en) Liquid crystal display device and electronic equipment
JP4039440B2 (en) Liquid crystal device, electro-optical device and electronic apparatus
JP5106784B2 (en) Electro-optical device and electronic apparatus
JP2009294315A (en) Liquid crystal display
JP2005266529A (en) Display device manufacturing method and display device
JP4656082B2 (en) Electro-optical device and electronic apparatus
JP2007316243A (en) Display device and method for controlling the same
US20070229484A1 (en) Electro-optical device and electronic apparatus
JP2010002673A (en) Electro-optical device, and method for manufacturing electro-optical device
JP2009223218A (en) Electrooptical device and method of manufacturing the same, and electronic apparatus
JP2008185868A (en) Electro-optical device
JP2007310131A (en) Active matrix substrate and active matrix display device
CN112526779A (en) Substrate of display panel, driving method and non-portable display device
JP4623045B2 (en) Liquid crystal device, electro-optical device and electronic apparatus
JP2007095878A (en) Optical sensor, electro-optical device and electronic device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20100526

Free format text: JAPANESE INTERMEDIATE CODE: A711

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A621 Written request for application examination

Effective date: 20110420

Free format text: JAPANESE INTERMEDIATE CODE: A621

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A131 Notification of reasons for refusal

Effective date: 20121002

Free format text: JAPANESE INTERMEDIATE CODE: A131

A977 Report on retrieval

Effective date: 20121003

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A521 Written amendment

Effective date: 20121119

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625