[go: up one dir, main page]

JP2010098264A - Photovoltaic element and method of manufacturing the same - Google Patents

Photovoltaic element and method of manufacturing the same Download PDF

Info

Publication number
JP2010098264A
JP2010098264A JP2008270258A JP2008270258A JP2010098264A JP 2010098264 A JP2010098264 A JP 2010098264A JP 2008270258 A JP2008270258 A JP 2008270258A JP 2008270258 A JP2008270258 A JP 2008270258A JP 2010098264 A JP2010098264 A JP 2010098264A
Authority
JP
Japan
Prior art keywords
layer
transparent electrode
electrode layer
light absorption
photovoltaic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008270258A
Other languages
Japanese (ja)
Other versions
JP5530618B2 (en
Inventor
Akira Umigami
暁 海上
Masatsugu Oyama
正嗣 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2008270258A priority Critical patent/JP5530618B2/en
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to EP09822006.4A priority patent/EP2360733A4/en
Priority to US13/124,902 priority patent/US20110197967A1/en
Priority to KR1020117011455A priority patent/KR20110091683A/en
Priority to CN200980142325.0A priority patent/CN102187472B/en
Priority to PCT/JP2009/068012 priority patent/WO2010047309A1/en
Priority to TW098135433A priority patent/TW201034213A/en
Publication of JP2010098264A publication Critical patent/JP2010098264A/en
Application granted granted Critical
Publication of JP5530618B2 publication Critical patent/JP5530618B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/541CuInSe2 material PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

【課題】カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも良好に加工でき、歩留まりを向上できる光起電力素子を提供する。
【解決手段】ガラス基板110の一面に設けた対をなす裏面電極層120に亘ってカルコパイライト構造の化合物にて導電性を有するp型の光吸収層130に、光吸収層130とpn接合する透光性でn型のバッファ層140を積層形成する。バッファ層140に積層するとともに光吸収層130およびバッファ層140の一側から裏面電極層120の一方に亘って透光性の透明電極層160を設ける。透明電極層160を、酸化インジウムおよび酸化亜鉛を主要成分とし膜応力が±1×109Pa以下の非晶質薄膜に形成する。加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工でき、製造性が向上して歩留まりを向上できる。
【選択図】図1
Provided is a photovoltaic device which can be satisfactorily processed even in a light absorption layer formed of a compound having a chalcopyrite type crystal structure and can improve the yield.
A p-type light absorption layer having conductivity with a chalcopyrite structure compound is pn-junctioned with a compound having a chalcopyrite structure across a pair of back electrode layers provided on one surface of a glass substrate. A light-transmitting n-type buffer layer 140 is stacked. A light-transmitting transparent electrode layer 160 is provided over the buffer layer 140 and extends from one side of the light absorption layer 130 and the buffer layer 140 to one of the back electrode layers 120. The transparent electrode layer 160 is formed as an amorphous thin film containing indium oxide and zinc oxide as main components and having a film stress of ± 1 × 10 9 Pa or less. Even mechanical scribing, which is easy to process, can be processed satisfactorily without causing inconveniences such as cracks and missing parts, and the productivity can be improved and the yield can be improved.
[Selection] Figure 1

Description

本発明は、導電性を有するp型でカルコパイライト構造の化合物にて薄膜形成された光吸収層を有する光起電力素子、および、その製造方法に関する。   The present invention relates to a photovoltaic element having a light-absorbing layer formed into a thin film from a p-type chalcopyrite structure compound having conductivity, and a method for manufacturing the photovoltaic element.

太陽電池は、無尽蔵の太陽光をエネルギー源とするクリーンな発電素子であることから、種々の用途に広く利用されている。太陽電池は、シリコン、化合物半導体等を光電変換材料として用い、この光電変換材料に太陽光等の光が入射したときに当該光電変換材料に生じる光起電力を利用した素子を備えている。
そして、太陽電池は、幾つかに分類することができるが、単結晶シリコン太陽電池や多結晶シリコン太陽電池では、高価なシリコン基板を使用する。このことから、材料費の大幅な低減が期待される薄膜構造の太陽電池が利用されている。
Solar cells are widely used for various applications because they are clean power generation elements using inexhaustible sunlight as an energy source. A solar cell uses silicon, a compound semiconductor, or the like as a photoelectric conversion material, and includes an element that uses a photovoltaic force generated in the photoelectric conversion material when light such as sunlight enters the photoelectric conversion material.
And although a solar cell can be classified into some, a monocrystalline silicon solar cell and a polycrystalline silicon solar cell use an expensive silicon substrate. For this reason, a solar cell having a thin film structure, which is expected to greatly reduce the material cost, is used.

薄膜構造の太陽電池としては、光電変換材料として非シリコン系の半導体材料である、カルコパイライト型の結晶構造を有する化合物、なかでも、銅(Cu)、インジウム(In)、ガリウム(Ga)、セレン(Se)からなるCIGS系の化合物を用いたCIGS系太陽電池が注目されている。
CIGS系太陽電池の構成としては、例えば、ガラス基板上に形成された下部電極薄膜と、銅・インジウム・ガリウム・セレンを含むCIGS系化合物からなる光吸収層薄膜と、光吸収層薄膜の上にInS、ZnS、CdS、ZnO等で形成される高抵抗のバッファ層薄膜と、ZnOAl等で形成される上部電極薄膜とから構成されている(例えば、特許文献1参照)。
この特許文献1に記載のようなCIGS系太陽電池は、CIGS系半導体材料の光吸収率が高いこと、発電層を蒸着やスパッタリング等の方法で形成可能であることから、その厚さを数μmと薄くできる。そのため、小型化や材料コストを低く抑えることができ、太陽電池製造時の省エネルギー化も図ることができる。
Thin-film solar cells include non-silicon-based semiconductor materials as photoelectric conversion materials, compounds with chalcopyrite-type crystal structures, especially copper (Cu), indium (In), gallium (Ga), and selenium. A CIGS solar cell using a CIGS compound made of (Se) has attracted attention.
As a configuration of the CIGS solar cell, for example, a lower electrode thin film formed on a glass substrate, a light absorbing layer thin film made of a CIGS compound containing copper, indium, gallium, and selenium, and a light absorbing layer thin film It is composed of a high-resistance buffer layer thin film formed of InS, ZnS, CdS, ZnO or the like and an upper electrode thin film formed of ZnOAl or the like (for example, see Patent Document 1).
The CIGS solar cell as described in Patent Document 1 has a thickness of several μm because the CIGS semiconductor material has a high light absorption rate and a power generation layer can be formed by a method such as vapor deposition or sputtering. And can be thin. Therefore, downsizing and material cost can be kept low, and energy saving at the time of manufacturing a solar cell can be achieved.

ところで、上記特許文献1に記載のCIGS系太陽電池のような従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、良好に集電するために光起電力素子を直列接続する構成とされる。この薄膜構成における光電力素子の直列接続は、製膜を適宜スクライビングして分割することにより得られる。
一方、スクライビングの方法としては、レーザー光照射する方法やダイヤモンドを用いて切削するメカニカルスクライビングなど、各種方法が利用されるが、装置や加工容易性等の点でメカニカルスクライビングの利用が望まれる。しかしながら、メカニカルスクライビングの際、亀裂や欠けなどが生じて、良好な特性が得られなくなるおそれがある。このメカニカルスクライビングが容易となる構成として、メカニカルスクライビングする層が非晶質であると良好に加工できることが知られており、非晶質の構成として透明電極が非晶質の構成が知られている(例えば、特許文献2参照)。
By the way, in the solar cell which forms a light absorption layer with the compound which has the conventional chalcopyrite type crystal structure like the CIGS type | system | group solar cell of the said patent document 1, in order to collect electricity favorably, a photovoltaic element Are connected in series. The series connection of the photovoltaic elements in this thin film configuration can be obtained by scribing the film as appropriate and dividing it.
On the other hand, as a scribing method, various methods such as a laser beam irradiation method and a mechanical scribing method using diamond are used. However, mechanical scribing is desired from the viewpoint of apparatus and processability. However, during mechanical scribing, cracks and chips may occur, and good characteristics may not be obtained. As a structure that facilitates mechanical scribing, it is known that a mechanical scribing layer can be satisfactorily processed when it is amorphous, and a transparent electrode is known as an amorphous structure. (For example, refer to Patent Document 2).

特開2007−317885号公報JP 2007-317885 A 特開2005−64273号公報JP 2005-64273 A

しかしながら、従来のカルコパイライト型の結晶構造を有する化合物にて光吸収層を形成する太陽電池では、非晶質の透明電極層をメカニカルスクライビングで分割する際に、やはり亀裂や欠けなどを生じて良好に非晶質の透明電極をスクライビング加工することができなかった。
本発明は、このような点に鑑みて、カルコパイライト型の結晶構造を有する化合物にて形成された光吸収層でも良好に加工でき、歩留まりを向上できる光起電力素子、および、その製造方法を提供することを目的とする。
However, in a solar cell in which a light absorption layer is formed with a compound having a conventional chalcopyrite type crystal structure, cracks and chips are still generated when the amorphous transparent electrode layer is divided by mechanical scribing. In addition, scribing of an amorphous transparent electrode could not be performed.
In view of these points, the present invention provides a photovoltaic device that can be satisfactorily processed even in a light absorption layer formed of a compound having a chalcopyrite type crystal structure and can improve the yield, and a method for manufacturing the photovoltaic device. The purpose is to provide.

本発明に記載の光起電力素子は、ガラス基板と、このガラス基板の一面に設けられた対をなす裏面電極層と、カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するp型の光吸収層と、この光吸収層に積層形成されて前記光吸収層とpn接合する透光性でn型のバッファ層と、このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、前記透明電極層は、膜応力が±1×109Pa以下で形成されたことを特徴とする。 The photovoltaic device according to the present invention is laminated over a glass substrate, a pair of back electrode layers provided on one surface of the glass substrate, and a pair of back electrode layers made of a chalcopyrite structure compound. A formed p-type light absorption layer having conductivity, a light-transmitting n-type buffer layer laminated on the light absorption layer and pn-junction with the light absorption layer, and laminated on the buffer layer And a light-transmitting transparent electrode layer provided over one side of the back electrode from one side of the laminated light absorption layer and buffer layer, the film stress of the transparent electrode layer being ± 1 × 10 It is characterized by being formed at 9 Pa or less.

そして、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された構成とすることが好ましい。   In the present invention, the transparent electrode layer is preferably formed as an amorphous thin film containing indium oxide and zinc oxide as main components.

また、本発明では、前記透明電極層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。 In the present invention, the transparent electrode layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), and the oxygen partial pressure of the mixed gas is 1 × 10 −3 Pa or more and 5 ×. A structure in which at least one of a condition of 10 −2 Pa or less and a condition of a substrate temperature of 100 ° C. or more and 200 ° C. or less is set to form an amorphous thin film. Is preferred.

そして、本発明では、前記透明電極層は、組成In23/(In23+ZnO)が50質量%以上95質量%以下に形成された構成とすることが好ましい。 In the present invention, it is preferable that the transparent electrode layer has a composition In 2 O 3 / (In 2 O 3 + ZnO) of 50% by mass to 95% by mass.

また、本発明では、前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第3成分量は、20質量%以下である構成とすることが好ましい。   In the present invention, the transparent electrode layer preferably has a configuration in which the amount of the third component in the composition containing indium oxide and zinc oxide as main components is 20% by mass or less.

そして、本発明では、前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してn型となる透光性のn型半導体層を備えた構成とすることが好ましい。   And in this invention, it is preferable to set it as the structure provided with the translucent n-type semiconductor layer laminated | stacked on the said buffer layer and becoming n-type with respect to the said light absorption layer with higher resistance than the said buffer layer.

また、本発明では、前記n型半導体層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-2Pa以上0.2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された構成とすることが好ましい。 In the present invention, the n-type semiconductor layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), so that the oxygen partial pressure of the mixed gas is 1 × 10 −2 Pa or more and 0. A structure in which at least one of a condition of 2 Pa or less and a condition of a substrate temperature of 100 ° C. or higher and 200 ° C. or lower is set to form an amorphous thin film with high resistance. Is preferred.

さらに、本発明では、前記n型半導体層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。   Furthermore, in the present invention, the n-type semiconductor layer is preferably formed of the same constituent material as the transparent electrode layer.

そしてさらに、本発明では、前記n型半導体層は、膜応力が±1×109Pa以下で形成された構成とすることが好ましい。 In the present invention, it is preferable that the n-type semiconductor layer has a film stress of ± 1 × 10 9 Pa or less.

また、本発明では、前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた構成とすることが好ましい。   Moreover, in this invention, it is preferable to set it as the structure provided with the surface transparent electrode layer laminated | stacked on the said transparent electrode layer and having electroconductivity and translucency and a refractive index smaller than the said transparent electrode layer.

そして、本発明では、前記表面透明電極層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された構成とすることが好ましい。 In the present invention, the surface transparent electrode layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), and the oxygen partial pressure of the mixed gas is 1 × 10 −3 Pa or more 5 At least one of a condition of × 10 −2 Pa or less and a condition of a substrate temperature of 100 ° C. or more and 200 ° C. or less is set to form an amorphous thin film. It is preferable.

また、本発明では、前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された構成とすることが好ましい。   Moreover, in this invention, it is preferable that the said surface transparent electrode layer is set as the structure formed with the same structural material as the said transparent electrode layer.

さらに、本発明では、前記表面透明電極層は、膜応力が±1×109Pa以下で形成された構成とすることが好ましい。 Furthermore, in the present invention, it is preferable that the surface transparent electrode layer has a configuration in which film stress is formed at ± 1 × 10 9 Pa or less.

本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてp型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とpn接合するn型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記透明電極層形成工程は、膜応力が±1×109Pa以下に前記透明電極層を薄膜形成することを特徴とする。 The method for manufacturing a photovoltaic device according to the present invention includes a back electrode layer forming step of forming a back electrode layer on a glass substrate as a thin film, and a p-type light absorption with a chalcopyrite structure compound on the back electrode layer. A light absorption layer forming step of forming a thin film layer, a buffer layer forming step of forming an n-type buffer layer pn-junctioned with the light absorption layer on the light absorption layer, and a transparent electrode layer on the buffer layer. A transparent electrode layer forming step for forming a photovoltaic element, wherein the transparent electrode layer forming step forms a thin film of the transparent electrode layer at a film stress of ± 1 × 10 9 Pa or less. It is characterized by that.

本発明に記載の光起電力素子の製造方法は、ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、前記裏面電極層上にカルコパイライト構造の化合物にてp型の光吸収層を薄膜形成する光吸収層形成工程と、前記光吸収層上に前記光吸収層とpn接合するn型のバッファ層を薄膜形成するバッファ層形成工程と、前記バッファ層上に透明電極層を形成する透明電極層形成工程と、を実施する光起電力素子の製造方法であって、前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第1のスクライビング工程を実施し、前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第1のスクライビング工程により露出する前記裏面電極層に亘って形成し、前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第2のスクライビング工程を実施することを特徴とする。   The method for manufacturing a photovoltaic device according to the present invention includes a back electrode layer forming step of forming a back electrode layer on a glass substrate as a thin film, and a p-type light absorption with a chalcopyrite structure compound on the back electrode layer. A light absorption layer forming step of forming a thin film layer, a buffer layer forming step of forming an n-type buffer layer pn-junctioned with the light absorption layer on the light absorption layer, and a transparent electrode layer on the buffer layer. And forming the transparent electrode layer, and forming the buffer layer in the buffer layer forming step, and then laminating the light absorbing layer on the one back electrode layer And a first scribing step of scribing the buffer layer with a predetermined insulating distance to expose the back electrode, wherein the transparent electrode forming step includes forming the transparent layer on the buffer layer An indium oxide and zinc oxide are used as main constituent materials to form an electrode over the back electrode layer exposed by the first scribing process, and the transparent electrode layer is formed in the transparent electrode forming process. After the formation, a second scribing step of mechanically scribing the transparent electrode layer with a predetermined insulating distance to connect the photovoltaic elements in series is performed.

本発明によれば、ガラス基板の一面に設けられた対をなす裏面電極層に亘ってカルコパイライト構造の化合物にて導電性を有するp型の光吸収層に、光吸収層とpn接合する透光性でn型のバッファ層を積層形成し、バッファ層に積層するとともに光吸収層およびバッファ層の一側から裏面電極層の一方に亘って透光性の透明電極層を設けた光起電力素子における透明電極層を、膜応力が±1×109Pa以下で形成するので、pn接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。 According to the present invention, a p-type light absorption layer having conductivity with a compound having a chalcopyrite structure is formed over a pair of back electrode layers provided on one surface of a glass substrate, and the light absorption layer is pn-junctioned. Photovoltaic having an optical n-type buffer layer laminated, laminated on the buffer layer, and provided with a light-transmitting transparent electrode layer extending from one side of the light absorption layer and the buffer layer to one of the back electrode layers Since the transparent electrode layer of the element is formed with a film stress of ± 1 × 10 9 Pa or less, the transparent electrode that collects the electromotive force generated by the incidence of light at the pn junction can be cracked even with mechanical scribing that is easy to process. It can be processed satisfactorily without causing inconveniences such as or missing.

以下、本発明の光起電力素子に係る一実施の形態について、図面を参照して説明する。
図1は、本実施形態における太陽電池を構成する光起電力素子の概略構成を示す断面図である。
Hereinafter, an embodiment according to a photovoltaic device of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view showing a schematic configuration of a photovoltaic element constituting the solar cell in the present embodiment.

[光起電力素子の構成]
図1において、100は光起電力素子で、この光起電力素子100は、光の入射により起電力を発生する素子である。この光起電力素子100は例えば直列状に複数接続され、電気エネルギーとして取り出し可能な太陽電池に構成される。
そして、光起電力素子100は、ガラス基板110上に、裏面電極層120、光吸収層130、バッファ層140、n型半導体層150、透明電極層160、表面透明電極層170が、順次積層された層構造に構成されている。
ガラス基板110は、例えばソーダライムガラス等のアルカリガラスなどが用いられるが、この限りではない。
[Configuration of photovoltaic element]
In FIG. 1, reference numeral 100 denotes a photovoltaic element, and this photovoltaic element 100 is an element that generates an electromotive force upon incidence of light. A plurality of photovoltaic elements 100 are connected in series, for example, and configured as a solar cell that can be taken out as electric energy.
In the photovoltaic device 100, the back electrode layer 120, the light absorption layer 130, the buffer layer 140, the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 are sequentially laminated on the glass substrate 110. It has a layered structure.
The glass substrate 110 is made of alkali glass such as soda lime glass, but is not limited thereto.

(裏面電極層)
裏面電極層120は、導電性材料にてガラス基板110の一面に薄膜形成されている。この裏面電極層120は、平面領域が所定の広さとなる状態に絶縁距離を介して並列状に複数設けられている。この裏面電極層120は、例えばMo(モリブデン)をDCスパッタなどにて製膜した後に、レーザー光照射などによって絶縁距離の幅で分割されて形成される。この絶縁距離の幅の裏面電極層120間の溝を分割溝121として図1に示す。
なお、導電性材料としては、詳細は後述するが光吸収層130としてCIGS系を例示するのでMoを例示したが、これに限らず、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属または合金が挙げられる。特に、反射率の高い金属が好ましい。また、製膜方法としては、DCスパッタに限らず、蒸着法、各種スパッタ法、CVD法、スプレー法、スピンオン法、ディップ法などが例示できる。
そして、裏面電極層120は、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に形成されることが好ましい。ここで、0.01μmより薄くなると抵抗値が上昇するおそれがある。一方、1μmより厚くなると、剥離するおそれがある。このことにより、裏面電極層120の厚さ寸法は、0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に設定される。
さらに、裏面電極層120は、表面が平坦に限らず、表面に凹凸形状を形成して光を乱反射させる機能を付与してもよい。すなわち、積層される光吸収層130で吸収しきれなかった長波長光を散乱させて、光吸収層130内での光路長を延ばすことで、光起電力素子100の長波長感度が向上し、短絡電流が増大する。その結果、光電変換効率を向上できる。なお、光を散乱するための凹凸形状は、凹凸の山と谷の高低差がRmaxで、0.2μm以上2.0μm以下とすることが望ましい。ここで、Rmaxが2.0μmより大きくなると、カバレッジ性が低下し、膜厚斑ができ、抵抗値に斑を生じるおそれがあるので、凹凸形状を設ける場合にはRmaxで0.2μm以上2.0μm以下に設定することが好ましい。この凹凸形状の加工としては、ドライエッチング、ウェットエッチング、サンドブラスト、加熱などの各種方法を適用できる。
(Back electrode layer)
The back electrode layer 120 is formed as a thin film on one surface of the glass substrate 110 with a conductive material. A plurality of the back electrode layers 120 are provided in parallel with an insulating distance in a state where the planar region has a predetermined width. The back electrode layer 120 is formed by, for example, forming Mo (molybdenum) by DC sputtering or the like and then dividing the film by the width of the insulation distance by laser light irradiation or the like. A groove between the back electrode layers 120 having the width of the insulation distance is shown in FIG.
As the conductive material, Mo will be exemplified since the CIGS type is exemplified as the light absorption layer 130 as will be described in detail later. However, the conductive material is not limited to this, but gold, silver, copper, aluminum, nickel, iron, chromium, molybdenum , Tungsten, titanium, cobalt, tantalum, niobium, zirconium, and other metals or alloys. In particular, a metal with high reflectance is preferable. Further, the film forming method is not limited to DC sputtering, and examples thereof include a vapor deposition method, various sputtering methods, a CVD method, a spray method, a spin-on method, and a dip method.
The back electrode layer 120 is preferably formed with a thickness dimension of 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm. Here, if the thickness is less than 0.01 μm, the resistance value may increase. On the other hand, if it is thicker than 1 μm, there is a risk of peeling. Thus, the thickness dimension of the back electrode layer 120 is set to 0.01 μm or more and 1 μm or less, preferably 0.1 μm or more and 1 μm or less.
Further, the back electrode layer 120 is not limited to a flat surface, and may have a function of irregularly reflecting light by forming an uneven shape on the surface. That is, the long wavelength light that could not be absorbed by the laminated light absorption layer 130 is scattered to increase the optical path length in the light absorption layer 130, thereby improving the long wavelength sensitivity of the photovoltaic device 100, Short circuit current increases. As a result, the photoelectric conversion efficiency can be improved. Note that it is desirable that the uneven shape for scattering light has a difference in height between peaks and valleys of the unevenness of Rmax, which is 0.2 μm or more and 2.0 μm or less. Here, when Rmax is larger than 2.0 μm, the coverage property is lowered, film thickness unevenness may occur, and the resistance value may be uneven. Therefore, when an uneven shape is provided, Rmax is 0.2 μm or more. It is preferable to set it to 0 μm or less. Various methods such as dry etching, wet etching, sand blasting, and heating can be applied as the processing of the uneven shape.

(光吸収層)
光吸収層130は、p型の導電性を有するカルコパイライト構造の化合物であるカルコパイライト化合物にて、裏面電極層120の上面に隣接する裏面電極層120に亘って架橋する状態に薄膜形成されている。
具体的には、光吸収層130は、ZnSe、CdS、ZnOなどのII-VI族半導体、GaAs、InP、GaNなどのIII-V族半導体、SiC、SiGeなどのIV族化合物半導体、Cu(In,Ga)Se2やCu(In,Ga)(Se,S)2、あるいはCuInS2などのカルコパイライト系半導体(I-III-VI族半導体)を用いることができる。本実施形態では、Cu、In、Ga、Seをスパッタリングや蒸着などにて薄膜形成された、いわゆるCIGS系の光吸収層130が設けられる構成を例示する。すなわち、製膜状態でカルコパイライト構造の組成となるように、各種材料を用いて各種製膜方法で製膜される。
この製膜は、例えば分子線エピタキシー装置を用いた多元蒸着法で製造される。
そして、光吸収層130は、厚さ寸法が0.1μm以上10μm以下、好ましくは0.5μm以上5μm以下に形成されることが好ましい。ここで、0.1μmより薄くなると外光からの光の吸収量が低減するおそれがある。一方、10μmより厚くなると、生産性が低下したり、膜応力により剥離しやすくなるおそれがある。このことにより、光吸収層130の厚さ寸法は、0.1μm以上10μm以下、好ましくは0.5μm以上5μm以下に設定される。
なお、この光吸収層130は、裏面電極層120上に製膜後、後述するバッファ層140をさらに製膜した後に、例えばメカニカルスクライビングなどによって裏面電極層120が露出する状態に分割されて、隣接する裏面電極層120に亘って架橋する状態に形成される。光吸収層130は、これらの方法に限らず、例えばCu−In−Gaをアニーリングにてセレン化するなど、各種方法が利用できる。また、光吸収層130としては、Cu、In、Ga、Seに限られるものではない。
(Light absorption layer)
The light absorption layer 130 is a thin film formed in a state of being cross-linked across the back electrode layer 120 adjacent to the top surface of the back electrode layer 120 with a chalcopyrite compound which is a compound of a chalcopyrite structure having p-type conductivity. Yes.
Specifically, the light absorption layer 130 is made of a group II-VI semiconductor such as ZnSe, CdS, or ZnO, a group III-V semiconductor such as GaAs, InP, or GaN, a group IV compound semiconductor such as SiC or SiGe, Cu (In , Ga) Se 2 , Cu (In, Ga) (Se, S) 2 , or chalcopyrite semiconductors (I-III-VI group semiconductors) such as CuInS 2 can be used. In this embodiment, a configuration in which a so-called CIGS-based light absorption layer 130 in which Cu, In, Ga, and Se are formed into a thin film by sputtering or vapor deposition is illustrated. That is, the film is formed by various film forming methods using various materials so as to have a chalcopyrite structure composition in the film forming state.
This film formation is manufactured by, for example, a multi-source deposition method using a molecular beam epitaxy apparatus.
The light absorption layer 130 is preferably formed with a thickness dimension of 0.1 μm to 10 μm, preferably 0.5 μm to 5 μm. Here, if the thickness is less than 0.1 μm, the amount of light absorbed from outside light may be reduced. On the other hand, if it is thicker than 10 μm, the productivity may be reduced or the film may be easily peeled off due to film stress. Accordingly, the thickness dimension of the light absorption layer 130 is set to 0.1 μm to 10 μm, preferably 0.5 μm to 5 μm.
The light absorption layer 130 is formed on the back electrode layer 120, and after the buffer layer 140 described later is further formed, the light absorption layer 130 is divided into a state in which the back electrode layer 120 is exposed by, for example, mechanical scribing. The back electrode layer 120 is formed so as to be cross-linked. The light absorption layer 130 is not limited to these methods, and various methods such as selenization of Cu—In—Ga by annealing can be used. Further, the light absorption layer 130 is not limited to Cu, In, Ga, and Se.

(バッファ層)
バッファ層140は、光吸収層130の上面に薄膜状に積層形成されている。このバッファ層140は、光吸収層130に積層されてpn接合する透光性で比較的に低抵抗のn型の半導体層である。また、バッファ層140は、光吸収層130の表面に残存し、シャントパスとして機能するCu2Seのような半金属抵抗層に対して障壁としても機能する。
このバッファ層140は、例えばInSを溶液成長させて薄膜成形する。この製膜としては、例えばCBD(Chemical Bath Deposition)の製造条件で製造される。
そして、バッファ層140は、厚さ寸法が0.01μm以上0.5μm以下、好ましくは0.1μm以上0.5μm以下に形成されることが好ましい。ここで、0.01μmより薄くなるとpn接合斑が生じるおそれがある。一方、0.5μmより厚くなると、外光からの光が阻害され、光吸収層130の光吸収が低下するおそれがある。このことにより、バッファ層140の厚さ寸法は、0.01μm以上0.5μm以下、好ましくは0.1μm以上0.5μm以下に設定される。
なお、光吸収層130として、CIGS系を例示するのでInSを例示したが、これに限らず、光吸収層130と良好にpn接合される材料であれば、いずれのものが利用できる。
そして、このバッファ層140は、上述した光吸収層130のメカニカルスクライビングなどにて光吸収層130とともに分割されている。
(Buffer layer)
The buffer layer 140 is formed as a thin film on the upper surface of the light absorption layer 130. The buffer layer 140 is a light-transmitting and relatively low-resistance n-type semiconductor layer that is stacked on the light absorption layer 130 and forms a pn junction. Further, the buffer layer 140 remains on the surface of the light absorption layer 130 and also functions as a barrier against a semimetal resistance layer such as Cu 2 Se that functions as a shunt path.
The buffer layer 140 is formed into a thin film by growing an InS solution, for example. As this film formation, it manufactures, for example on the manufacturing conditions of CBD (Chemical Bath Deposition).
The buffer layer 140 is preferably formed to have a thickness dimension of 0.01 μm to 0.5 μm, preferably 0.1 μm to 0.5 μm. Here, if the thickness is less than 0.01 μm, pn junction spots may occur. On the other hand, when the thickness is greater than 0.5 μm, light from outside light is inhibited, and the light absorption of the light absorption layer 130 may be reduced. Accordingly, the thickness dimension of the buffer layer 140 is set to 0.01 μm or more and 0.5 μm or less, preferably 0.1 μm or more and 0.5 μm or less.
In addition, although CIS system is illustrated as the light absorption layer 130, InS is illustrated. However, the present invention is not limited to this, and any material can be used as long as it is a material that can be pn-bonded favorably with the light absorption layer 130.
The buffer layer 140 is divided together with the light absorption layer 130 by mechanical scribing or the like of the light absorption layer 130 described above.

(n型半導体層)
n型半導体層150は、バッファ層140の上面に薄膜状に積層形成された非晶質層である。このn型半導体層150は、透光性を有し光吸収層130に対してn型の比較的に高抵抗な半導体層、すなわち、正孔のキャリアとして機能する光吸収層130に対して、電子のキャリアとして機能する。さらに、n型半導体150は、開放端電圧の低下も防止する。
このn型半導体層150は、例えばIn、亜鉛(Zn)を適宜の酸素濃度雰囲気でDCスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてDCスパッタや蒸着などしたりして積層形成する。なお、このn型半導体層150の組成としては、(In23+ZnO)に限られるものではなく、SnOなどの他の導電性金属酸化物をさらに含む構成としてもよい。
そして、このn型半導体層150の製膜は、例えばアルゴン(Ar)と酸素(O2)との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧pO2を1×10-2Pa以上0.2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±1×109Pa以下の非晶質膜に製膜される。なお、基板温度は、バッファ層140まで薄膜形成されn型半導体層150を製膜させる基板の表面温度である。
ここで、酸素分圧pO2が1×10-2Paより低くなると低抵抗膜が形成されるおそれがある。一方、酸素分圧pO2が0.2Paより高くなると直流スパッタリング製膜法においてプラズマの放電が不安定になり、安定した製膜ができなくなるおそれがある。また、基板温度が100℃より低くなるとn型のバッファ層140の成分(硫黄(S)など)とn型半導体層150との界面反応が進行せず、n型半導体層150が高抵抗化しなくなるおそれがある。一方、基板温度が200℃より高くなるとn型のバッファ層140が劣化するおそれがある。
そして、n型半導体層150は、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に形成されることが好ましい。ここで、0.01μmより薄くなると光吸収層130で発生した正孔のブロッキング効果が低下するおそれがある。一方、1μmより厚くなると、透過率が低下し、光吸収層130における外光の吸収が阻害されるおそれがある。このことにより、n型半導体層150の厚さ寸法は、0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に設定される。
また、n型半導体層150は、上述したように、光吸収層130およびバッファ層140とともにメカニカルスクライビングなどにて分割されている。このメカニカルスクライビングなどにて形成され、光吸収層130、バッファ層140およびn型半導体層150間の裏面電極層120を露出させる溝を第1の加工溝131として図1に示す。
(N-type semiconductor layer)
The n-type semiconductor layer 150 is an amorphous layer formed in a thin film on the upper surface of the buffer layer 140. The n-type semiconductor layer 150 is light-transmitting and has an n-type relatively high resistance to the light absorption layer 130, that is, the light absorption layer 130 that functions as a hole carrier. Functions as an electronic carrier. Further, the n-type semiconductor 150 prevents a decrease in the open circuit voltage.
The n-type semiconductor layer 150 is formed by, for example, thinning In and zinc (Zn) in an appropriate oxygen concentration atmosphere by DC sputtering or vapor deposition, or using a composition containing indium oxide and zinc oxide as main components. Or by vapor deposition. Note that the composition of the n-type semiconductor layer 150 is not limited to (In 2 O 3 + ZnO), and may further include another conductive metal oxide such as SnO 2 .
The n-type semiconductor layer 150 is formed, for example, by sputtering using a mixed gas of argon (Ar) and oxygen (O 2 ), particularly in direct current sputtering, with an oxygen partial pressure pO 2 of 1 × 10 − At least one of a condition of 2 Pa to 0.2 Pa and a condition of the substrate temperature of 100 ° C. to 200 ° C. is set, and the film stress is ± 1 × 10 9 Pa or less An amorphous film is formed. The substrate temperature is the surface temperature of the substrate on which the n-type semiconductor layer 150 is formed by forming a thin film up to the buffer layer 140.
Here, if the oxygen partial pressure pO 2 is lower than 1 × 10 −2 Pa, a low resistance film may be formed. On the other hand, if the oxygen partial pressure pO 2 is higher than 0.2 Pa, the plasma discharge becomes unstable in the DC sputtering film forming method, and there is a possibility that stable film formation cannot be performed. Further, when the substrate temperature is lower than 100 ° C., the interface reaction between the n-type buffer layer 140 component (such as sulfur (S)) and the n-type semiconductor layer 150 does not proceed, and the n-type semiconductor layer 150 does not increase in resistance. There is a fear. On the other hand, when the substrate temperature is higher than 200 ° C., the n-type buffer layer 140 may be deteriorated.
The n-type semiconductor layer 150 is preferably formed with a thickness of 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm. Here, if the thickness is less than 0.01 μm, the blocking effect of holes generated in the light absorption layer 130 may be reduced. On the other hand, when the thickness is greater than 1 μm, the transmittance is lowered, and the absorption of external light in the light absorption layer 130 may be hindered. Thereby, the thickness dimension of the n-type semiconductor layer 150 is set to 0.01 μm or more and 1 μm or less, preferably 0.1 μm or more and 1 μm or less.
In addition, as described above, the n-type semiconductor layer 150 is divided together with the light absorption layer 130 and the buffer layer 140 by mechanical scribing or the like. A groove formed by mechanical scribing or the like and exposing the back electrode layer 120 between the light absorption layer 130, the buffer layer 140, and the n-type semiconductor layer 150 is shown as a first processed groove 131 in FIG.

(透明電極層)
透明電極層160は、n型半導体層150の上面から、スクライビングされた光吸収層130、バッファ層140およびn型半導体層150の一側から裏面電極層120に亘る第1の加工溝131内に薄膜状に積層形成されている。この透明電極層160は、n型半導体層150と同一の構成材料、すなわち主要組成が(In23+ZnO)に、DCスパッタや蒸着などにて非晶質に薄膜形成される。つまり、構成材料を同一とすることで、同一装置で製膜を可能としている。
この透明電極層160の製膜は、例えばArとO2との混合ガスを用いたスパッタ製膜、特にn型半導体層150の製膜方法と同一の直流スパッタリングにおいて、酸素分圧pO2を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±1×109Pa以下の非晶質膜に製膜される。なお、基板温度は、n型半導体層150まで薄膜形成され透明電極層160を製膜させる基板の表面温度である。
ここで、酸素分圧pO2が1×10-3Paより低くなると透過率が低下するおそれがある。一方、酸素分圧pO2が5×10-2Paより高くなると透明電極層160の抵抗が増加する不都合を生じるおそれがある。また、基板温度が100℃より低くなると透明電極層160の安定性が低下するおそれがある。一方、基板温度が200℃より高くなるとn型のバッファ層140が劣化するおそれがある。
そして、透明電極層160は、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に形成されることが好ましい。ここで、0.01μmより薄くなると所定の低抵抗膜が得られないおそれがある。一方、1μmより厚くなると、透過率が低下し、光吸収層130における光吸収効率が低減するおそれがある。このことにより、透明電極層160の厚さ寸法は、0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に設定される。
この透明電極層160は、後述する表面透明電極層170が成膜された後に、例えばメカニカルスクライビングなどによって光起電力素子100が直列接続される状態にn型半導体層150が露出する状態に分割される。
(Transparent electrode layer)
The transparent electrode layer 160 is formed in the first processed groove 131 extending from the upper surface of the n-type semiconductor layer 150 to the back electrode layer 120 from one side of the scribed light absorption layer 130, the buffer layer 140, and the n-type semiconductor layer 150. It is formed as a thin film. The transparent electrode layer 160 is formed into an amorphous thin film by DC sputtering, vapor deposition, or the like, using the same constituent material as that of the n-type semiconductor layer 150, that is, the main composition is (In 2 O 3 + ZnO). That is, by making the constituent materials the same, film formation is possible with the same apparatus.
The transparent electrode layer 160 is formed by sputtering using, for example, a mixed gas of Ar and O 2, and in particular by direct current sputtering that is the same as the film forming method of the n-type semiconductor layer 150, the oxygen partial pressure pO 2 is set to 1. At least one of a condition of × 10 −3 Pa to 5 × 10 −2 Pa and a substrate temperature of 100 ° C. to 200 ° C. is set, and the film stress is ± 1 It is formed into an amorphous film of × 10 9 Pa or less. The substrate temperature is the surface temperature of the substrate on which the thin film is formed up to the n-type semiconductor layer 150 and the transparent electrode layer 160 is formed.
Here, when the oxygen partial pressure pO 2 is lower than 1 × 10 −3 Pa, the transmittance may be lowered. On the other hand, when the oxygen partial pressure pO 2 is higher than 5 × 10 −2 Pa, there is a concern that the resistance of the transparent electrode layer 160 increases. Further, when the substrate temperature is lower than 100 ° C., the stability of the transparent electrode layer 160 may be lowered. On the other hand, when the substrate temperature is higher than 200 ° C., the n-type buffer layer 140 may be deteriorated.
The transparent electrode layer 160 is preferably formed with a thickness of 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm. Here, if the thickness is less than 0.01 μm, a predetermined low resistance film may not be obtained. On the other hand, if it is thicker than 1 μm, the transmittance is lowered, and the light absorption efficiency in the light absorption layer 130 may be reduced. Thus, the thickness dimension of the transparent electrode layer 160 is set to 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm.
The transparent electrode layer 160 is divided into a state in which the n-type semiconductor layer 150 is exposed to a state in which the photovoltaic elements 100 are connected in series by, for example, mechanical scribing after a surface transparent electrode layer 170 described later is formed. The

(表面透明電極層)
表面透明電極層170は、透明電極層160より屈折率が小さく、透明電極層160の上面に、同一の構成材料にて薄膜に積層形成、すなわち主要組成が(In23+ZnO)、膜応力が±1×109Pa以下の非晶質膜に製膜される。
この表面透明電極層170の製膜は、例えばArとO2との混合ガスを用いたスパッタ製膜、特にn型半導体層150および透明電極層160の製膜方法と同一の直流スパッタリングにおいて、酸素分圧pO2を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて非晶質に製造される。なお、基板温度は、透明電極層160まで薄膜形成され表面透明電極層170を製膜させる基板の表面温度である。
ここで、酸素分圧pO2が1×10-3Paより低くなると透過率が低下するおそれがある。一方、酸素分圧pO2が5×10-2Paより高くなると表面透明電極層170の抵抗が増加する不都合を生じるおそれがある。また、基板温度が100℃より低くなると表面透明電極層170の安定性が低下するという不都合を生じるおそれがある。一方、基板温度が200℃より高くなるとn型のバッファ層140が劣化するという不都合を生じるおそれがある。
そして、表面透明電極層170は、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に形成されることが好ましい。ここで、0.01μmより薄くなると反射防止効果が低減し、光吸収層130への外光からの光が阻害され、光吸収層130の光吸収が低下するおそれがある。一方、1μmより厚くなると、透過率が低下し、光吸収層130への外光からの光が阻害され、光吸収層130の光吸収が低下するおそれがある。このことにより、表面透明電極層170の厚さ寸法は、0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に設定される。
また、表面透明電極層170は、上述した透明電極層160のメカニカルスクライビングなどにて透明電極層160とともに分割されている。このメカニカルスクライビングなどにて形成され、透明電極層160および表面透明電極層170間のn型半導体層150を露出させる溝を第2の加工溝171として図1に示す。
(Surface transparent electrode layer)
The surface transparent electrode layer 170 has a refractive index smaller than that of the transparent electrode layer 160, and is formed as a thin film on the upper surface of the transparent electrode layer 160 with the same constituent material. That is, the main composition is (In 2 O 3 + ZnO), and the film stress Is formed into an amorphous film of ± 1 × 10 9 Pa or less.
The surface transparent electrode layer 170 is formed, for example, by sputtering using a mixed gas of Ar and O 2 , particularly in the same direct current sputtering as the method for forming the n-type semiconductor layer 150 and the transparent electrode layer 160, At least one of a condition for setting the partial pressure pO 2 to 1 × 10 −3 Pa to 5 × 10 −2 Pa and a condition for setting the substrate temperature to 100 ° C. to 200 ° C. is set. Made amorphous. The substrate temperature is the surface temperature of the substrate on which the thin transparent electrode layer 160 is formed and the surface transparent electrode layer 170 is formed.
Here, when the oxygen partial pressure pO 2 is lower than 1 × 10 −3 Pa, the transmittance may be lowered. On the other hand, when the oxygen partial pressure pO 2 is higher than 5 × 10 −2 Pa, there is a risk that the resistance of the surface transparent electrode layer 170 increases. Further, when the substrate temperature is lower than 100 ° C., there is a risk that the stability of the surface transparent electrode layer 170 is lowered. On the other hand, when the substrate temperature is higher than 200 ° C., the n-type buffer layer 140 may be deteriorated.
The surface transparent electrode layer 170 is preferably formed to have a thickness dimension of 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm. Here, when the thickness is less than 0.01 μm, the antireflection effect is reduced, light from outside light to the light absorption layer 130 is inhibited, and light absorption of the light absorption layer 130 may be reduced. On the other hand, when the thickness is greater than 1 μm, the transmittance decreases, light from outside light to the light absorption layer 130 is inhibited, and light absorption of the light absorption layer 130 may be decreased. Thereby, the thickness dimension of the surface transparent electrode layer 170 is set to 0.01 μm or more and 1 μm or less, preferably 0.1 μm or more and 1 μm or less.
The surface transparent electrode layer 170 is divided together with the transparent electrode layer 160 by mechanical scribing of the transparent electrode layer 160 described above. A groove formed by this mechanical scribing or the like and exposing the n-type semiconductor layer 150 between the transparent electrode layer 160 and the surface transparent electrode layer 170 is shown as a second processed groove 171 in FIG.

[光起電力素子の製造動作]
次に、上記光起電力素子100を製造する動作について説明する。
光起電力素子100の製造では、裏面電極層形成工程と、光吸収層形成工程と、バッファ層形成工程と、n型半導体層形成工程と、第1のスクライビング工程と、透明電極層形成工程と、表面透明電極形成工程と、第2のスクライビング工程と、を順次実施する。
[Manufacturing operation of photovoltaic element]
Next, an operation for manufacturing the photovoltaic element 100 will be described.
In the production of the photovoltaic device 100, a back electrode layer forming step, a light absorbing layer forming step, a buffer layer forming step, an n-type semiconductor layer forming step, a first scribing step, a transparent electrode layer forming step, The surface transparent electrode forming step and the second scribing step are sequentially performed.

(裏面電極層形成工程)
裏面電極層形成工程では、ガラス基板110上に裏面電極層120を薄膜形成する。
具体的には、Mo(モリブデン)などの電極材料を、DCスパッタなどの各種製膜方法により、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下に、ガラス基板110上に製膜する。
そして、製膜後に、レーザー光照射やメカニカルスクライビング、エッチング処理などにより、平面領域が所定の広さの裏面電極層120となる状態に幅寸法が絶縁距離となる分割溝121を形成して並列状に分割する。
(Back electrode layer forming process)
In the back electrode layer forming step, the back electrode layer 120 is formed as a thin film on the glass substrate 110.
Specifically, an electrode material such as Mo (molybdenum) is formed on the glass substrate 110 so as to have a thickness of 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm, by various film forming methods such as DC sputtering. To form a film.
Then, after the film formation, the dividing grooves 121 whose width dimension is the insulation distance are formed in parallel so that the planar region becomes the back electrode layer 120 having a predetermined width by laser light irradiation, mechanical scribing, etching processing, or the like. Divide into

(光吸収層形成工程)
光吸収層形成工程では、裏面電極層形成工程でガラス基板110上に形成された裏面電極層120上に、分割溝121に跨って架橋する状態に、光吸収層130を薄膜形成する。なお、本実施形態では、ガラス基板110の一面側のほぼ全面に製膜後に後述する第1のスクライビング工程にて分割して光吸収層130が形成されるが、説明の都合上、製膜した段階を光吸収層130の形成工程として説明する。
製膜に際しては、ZnSe、CdS、ZnOなどのII-VI族半導体、GaAs、InP、GaNなどのIII-V族半導体、SiC、SiGeなどのIV族化合物半導体、Cu(In,Ga)Se2やCu(In,Ga)(Se,S)2、あるいはCuInS2などのカルコパイライト系半導体(I-III-VI族半導体)などの半導体材料を用いる。これら半導体材料を、スパッタリングや蒸着などの各種製膜方法により、厚さ寸法が0.1μm以上10μm以下、好ましくは0.5μm以上5μm以下で、カルコパイライト構造の組成に製膜する。
(Light absorption layer forming process)
In the light absorbing layer forming step, the light absorbing layer 130 is formed in a thin film on the back electrode layer 120 formed on the glass substrate 110 in the back electrode layer forming step so as to be bridged across the dividing grooves 121. In the present embodiment, the light absorption layer 130 is formed on the substantially entire surface of the one surface side of the glass substrate 110 by the first scribing process described later after film formation. The stage will be described as a process for forming the light absorption layer 130.
In film formation, II-VI group semiconductors such as ZnSe, CdS and ZnO, III-V group semiconductors such as GaAs, InP and GaN, IV group compound semiconductors such as SiC and SiGe, Cu (In, Ga) Se 2 and the like A semiconductor material such as chalcopyrite semiconductor (I-III-VI group semiconductor) such as Cu (In, Ga) (Se, S) 2 or CuInS 2 is used. These semiconductor materials are formed into a chalcopyrite structure composition with a thickness of 0.1 μm to 10 μm, preferably 0.5 μm to 5 μm, by various film forming methods such as sputtering and vapor deposition.

(バッファ層形成工程)
バッファ層形成工程では、光吸収層形成工程で形成された光吸収層130上に、光吸収層130とpn接合する透光性でn型のバッファ層140を形成する。なお、本実施形態では、上述した光吸収層130と同様、ガラス基板100の一面側のほぼ全面に光吸収層130となる層を形成した後に製膜し、後述する第1のスクライビング工程にて分割して光吸収層130とともにバッファ層140が形成されるが、説明の都合上、製膜した段階をバッファ層140の形成工程として説明する。
製膜に際しては、例えばInSをCBD(Chemical Bath Deposition)の製造条件で溶液成長させ、厚さ寸法が0.01μm以上0.5μm以下、好ましくは0.1μm以上0.5μm以下で、薄膜形成する。
(Buffer layer forming process)
In the buffer layer forming step, a light-transmitting n-type buffer layer 140 that forms a pn junction with the light absorbing layer 130 is formed on the light absorbing layer 130 formed in the light absorbing layer forming step. In the present embodiment, similarly to the light absorption layer 130 described above, a film that forms the light absorption layer 130 is formed on almost the entire surface of the one surface side of the glass substrate 100, and then formed in a first scribing step described later. The buffer layer 140 is formed together with the light absorption layer 130 in a divided manner. For convenience of explanation, the step of forming the film will be described as a process for forming the buffer layer 140.
In film formation, for example, InS is grown as a solution under CBD (Chemical Bath Deposition) manufacturing conditions, and a thin film is formed with a thickness of 0.01 μm to 0.5 μm, preferably 0.1 μm to 0.5 μm. .

(n型半導体層形成工程)
n型半導体層形成工程では、バッファ層形成工程で形成されたバッファ層140上に、バッファ層140より高抵抗で光吸収層130に対してn型となる透光性で非晶質のn型半導体層150を薄膜形成する。なお、本実施形態では、上述した光吸収層130およびバッファ層140と同様に、ガラス基板110の一面側のほぼ全面にバッファ層140となる層を形成した後に製膜し、後述する第1のスクライビング工程にて分割して光吸収層130およびバッファ層140とともにn型半導体層150が形成されるが、説明の都合上、製膜した段階をn型半導体層150の形成工程として説明する。
このn型半導体層150の製膜に際しては、例えばIn、亜鉛(Zn)を適宜の条件で製膜する。具体的には、アルゴン(Ar)と酸素(O2)との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧pO2を1×10-2Pa以上0.2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件で、DCスパッタや蒸着などにて薄膜したり、酸化インジウムおよび酸化亜鉛を主要成分とする組成物を用いてDCスパッタや蒸着などしたりする。
このようにして、(In23+ZnO)を主要組成とし、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下、膜応力が±1×109Pa以下の非晶質膜に製膜される。
(N-type semiconductor layer forming step)
In the n-type semiconductor layer forming step, a light-transmitting and amorphous n-type is formed on the buffer layer 140 formed in the buffer layer forming step and has a higher resistance than the buffer layer 140 and becomes n-type with respect to the light absorption layer 130. The semiconductor layer 150 is formed as a thin film. In the present embodiment, similarly to the light absorption layer 130 and the buffer layer 140 described above, a film that forms the buffer layer 140 is formed on almost the entire surface of the one surface side of the glass substrate 110, and then a first layer to be described later is formed. The n-type semiconductor layer 150 is formed together with the light absorption layer 130 and the buffer layer 140 by being divided in a scribing process. For convenience of explanation, the stage of film formation will be described as a process for forming the n-type semiconductor layer 150.
In forming the n-type semiconductor layer 150, for example, In and zinc (Zn) are formed under appropriate conditions. Specifically, in sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), particularly in direct current sputtering, the oxygen partial pressure pO 2 is set to 1 × 10 −2 Pa or more and 0.2 Pa or less. A composition comprising, as a main component, indium oxide and zinc oxide, or a thin film by DC sputtering, vapor deposition, or the like, under at least one of the above conditions and the condition in which the substrate temperature is 100 ° C. or higher and 200 ° C. or lower. DC sputtering or vapor deposition is used.
In this way, (In 2 O 3 + ZnO) is the main composition, the thickness is 0.01 μm to 1 μm, preferably 0.1 μm to 1 μm, and the film stress is ± 1 × 10 9 Pa or less. It is formed into a membrane.

(第1のスクライビング工程)
第1のスクライビング工程では、バッファ層形成工程にて光吸収層130上にバッファ層140を形成した後、裏面電極120とバッファ層130との対向する有効面積で起電力を発生させる素子工程とするためのメカニカルスクライビング処理である。
例えば、248nmのエキシマレーザーを用いたレーザー照射方法により、積層するn型半導体層150、バッファ層140および光吸収層130をスクライビングし、第1の加工溝131を形成して分割し、裏面電極層120の表面を露出させる。
(First scribing process)
In the first scribing process, after forming the buffer layer 140 on the light absorption layer 130 in the buffer layer forming process, an element process is performed in which an electromotive force is generated in an effective area where the back electrode 120 and the buffer layer 130 face each other. For mechanical scribing.
For example, the n-type semiconductor layer 150, the buffer layer 140, and the light absorption layer 130 to be stacked are scribed by a laser irradiation method using a 248 nm excimer laser, the first processed groove 131 is formed and divided, and the back electrode layer 120 surfaces are exposed.

(透明電極層形成工程)
透明電極層形成工程では、第1のスクライビング工程で、第1の加工溝131が設けられて複数分割されたn型半導体層150の上面から、第1の加工溝131内に臨む裏面電極層120までの領域に、非晶質の透明電極層160を薄膜形成する。
この透明電極層160の製膜に際しては、n型半導体層150と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ArとO2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧pO2を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が(In23+ZnO)となる非晶質で、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下、膜応力が±1×109Pa以下の非晶質膜に製膜される。
(Transparent electrode layer forming process)
In the transparent electrode layer forming step, the back electrode layer 120 facing the first processed groove 131 from the upper surface of the n-type semiconductor layer 150 provided with the first processed groove 131 and divided in the first scribing step. The amorphous transparent electrode layer 160 is formed as a thin film in the region up to the above.
When the transparent electrode layer 160 is formed, the same constituent material as that of the n-type semiconductor layer 150 is used and the same apparatus is used. Specifically, in sputtering film formation using a mixed gas of Ar and O 2 , particularly in direct current sputtering, the oxygen partial pressure pO 2 is set to 1 × 10 −3 Pa to 5 × 10 −2 Pa, The film was formed under at least one of the conditions in which the substrate temperature was 100 ° C. or higher and 200 ° C. or lower.
In this way, the main composition is amorphous (In 2 O 3 + ZnO), the thickness dimension is 0.01 μm or more and 1 μm or less, preferably 0.1 μm or more and 1 μm or less, and the film stress is ± 1 × 10 9. It is formed into an amorphous film of Pa or less.

(表面透明電極層形成工程)
表面透明電極層形成工程では、透明電極層形成工程で形成された透明電極層160の上面に、n型半導体層150および透明電極層160と同一の構成材料を用いて同一の装置を用いて製膜する。具体的には、ArとO2との混合ガスを用いたスパッタ製膜、特に直流スパッタリングにおいて、酸素分圧pO2を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件で製膜した。
このようにして、主要組成が(In23+ZnO)となる非晶質で、厚さ寸法が0.01μm以上1μm以下、好ましくは0.1μm以上1μm以下、膜応力が±1×109Pa以下の非晶質膜に製膜される。
(Surface transparent electrode layer forming process)
In the surface transparent electrode layer formation step, the same constituent material as that of the n-type semiconductor layer 150 and the transparent electrode layer 160 is used on the upper surface of the transparent electrode layer 160 formed in the transparent electrode layer formation step. Film. Specifically, in sputtering film formation using a mixed gas of Ar and O 2 , particularly in direct current sputtering, the oxygen partial pressure pO 2 is set to 1 × 10 −3 Pa to 5 × 10 −2 Pa, The film was formed under at least one of the conditions in which the substrate temperature was 100 ° C. or higher and 200 ° C. or lower.
In this way, the main composition is amorphous (In 2 O 3 + ZnO), the thickness dimension is 0.01 μm or more and 1 μm or less, preferably 0.1 μm or more and 1 μm or less, and the film stress is ± 1 × 10 9. It is formed into an amorphous film of Pa or less.

(第2のスクライビング工程)
第2のスクライビング工程では、表面透明電極形成工程にて表面透明電極層170を形成した後、透明電極160および表面透明電極層170を分割して、素子構成として直列接続する構成とするためのメカニカルスクライビング処理である。
例えば、金属針を用いたメカニカルスクライビング方法で積層する透明電極160および表面透明電極層170をメカニカルスクライビングし、第2の加工溝171を形成して分割し、n型半導体層150の表面を露出させる。この工程により、ガラス基板110上の薄膜積層半導体構成である隣接する光起電力素子100が直列状に接続する構成となる。
(Second scribing process)
In the second scribing step, after the surface transparent electrode layer 170 is formed in the surface transparent electrode forming step, the transparent electrode 160 and the surface transparent electrode layer 170 are divided, and the mechanical structure is configured to be connected in series as an element configuration. A scribing process.
For example, the transparent electrode 160 and the surface transparent electrode layer 170 that are stacked by a mechanical scribing method using a metal needle are mechanically scribed, and the second processed groove 171 is formed and divided to expose the surface of the n-type semiconductor layer 150. . By this process, the adjacent photovoltaic elements 100 which are thin film laminated semiconductor structures on the glass substrate 110 are connected in series.

[光起電力素子の作用効果]
上述したように、上記実施の形態の光起電力素子100では、ガラス基板110の一面に設けられた対をなす裏面電極層120に亘ってカルコパイライト構造の化合物にて導電性を有するp型の光吸収層130を積層形成し、この光吸収層130とpn接合する透光性でn型のバッファ層140を光吸収層130に積層形成し、バッファ層140に積層するとともに光吸収層130およびバッファ層140の一側から裏面電極層120の一方に亘って透光性の透明電極層160を設けた光起電力素子100における透明電極層160を、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成している。
このため、pn接合にて光の入射により発生する起電力を集電する透明電極を、加工が簡単なメカニカルスクライビングでも亀裂や欠落などの不都合を生じずに良好に加工できる。よって、製造性が向上して歩留まりを向上でき、製造コストも低減できる。
さらに、酸化インジウムおよび酸化亜鉛を主要成分とした非晶質であることから、耐熱性および耐光性に優れ光学特性変化を生じない安定した特性に形成でき、長期間安定したエネルギー変換効率を提供できる。そしてさらに、接続する層間界面の表面積が増大して高い界面接続信頼性を提供できる。
[Function and effect of photovoltaic element]
As described above, in the photovoltaic device 100 of the above embodiment, the p-type having conductivity with a chalcopyrite structure compound across the pair of back electrode layers 120 provided on one surface of the glass substrate 110. A light absorbing layer 130 is stacked, and a light-transmitting n-type buffer layer 140 that is pn-junction with the light absorbing layer 130 is stacked on the light absorbing layer 130. The light absorbing layer 130 and the light absorbing layer 130 are stacked on the buffer layer 140. The transparent electrode layer 160 in the photovoltaic device 100 in which the transparent electrode layer 160 having translucency is provided from one side of the buffer layer 140 to one side of the back electrode layer 120 contains indium oxide and zinc oxide as main components. An amorphous thin film is formed.
For this reason, the transparent electrode that collects the electromotive force generated by the incidence of light at the pn junction can be satisfactorily processed without causing inconveniences such as cracks and missing even with mechanical scribing that is easy to process. Therefore, manufacturability is improved, yield can be improved, and manufacturing cost can be reduced.
Furthermore, since it is an amorphous material mainly composed of indium oxide and zinc oxide, it can be formed with stable characteristics that are excellent in heat resistance and light resistance and do not cause changes in optical characteristics, and can provide stable energy conversion efficiency over a long period of time. . Further, the surface area of the interlayer interface to be connected is increased, and high interface connection reliability can be provided.

そして、ArとO2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±1×109Pa以下の非晶質薄膜に透明電極層160を形成している。
このため、簡便な例えば金属針を用いたメカニカルスクライビング法で、精度よくパターン加工でき、製造性を向上できる。
Then, by sputtering film formation using a mixed gas of Ar and O 2 , the oxygen partial pressure of the mixed gas is set to 1 × 10 −3 Pa to 5 × 10 −2 Pa and the substrate temperature is set to 100 ° C. or more and 200 ° C. The transparent electrode layer 160 is formed on an amorphous thin film having a film stress of ± 1 × 10 9 Pa or less by setting at least one of the conditions set to be equal to or lower than the temperature.
For this reason, pattern processing can be performed with high accuracy by a simple mechanical scribing method using, for example, a metal needle, and productivity can be improved.

また、バッファ層140より高抵抗で光吸収層130に対してn型となる透光性のn型半導体層150を、バッファ層140に積層形成している。
このため、開放端電圧の低下を防止できる。
In addition, a light-transmitting n-type semiconductor layer 150 that has higher resistance than the buffer layer 140 and is n-type with respect to the light absorption layer 130 is stacked on the buffer layer 140.
For this reason, the fall of an open end voltage can be prevented.

そして、このn型半導体層150を所定の酸素濃度でスパッタリングにより高抵抗に形成、すなわちArとO2との混合ガスを用いるスパッタリング製膜により、混合ガスの酸素分圧を1×10-2Pa以上0.2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、膜応力が±1×109Pa以下の非晶質膜に製膜される。
このため、容易に開放端電圧の低下を防止できる層が得られる。
Then, the n-type semiconductor layer 150 is formed with high resistance by sputtering at a predetermined oxygen concentration, that is, the oxygen partial pressure of the mixed gas is set to 1 × 10 −2 Pa by sputtering film formation using a mixed gas of Ar and O 2. An amorphous state in which at least one of the conditions of 0.2 Pa or less and the substrate temperature of 100 ° C. or more and 200 ° C. or less is set and the film stress is ± 1 × 10 9 Pa or less It is formed into a membrane.
For this reason, the layer which can prevent the fall of an open end voltage easily is obtained.

さらに、n型半導体層150を透明電極層160と同一の構成材料にて形成している。
このため、n型半導体層150と透明電極層160とを同一の装置を用いて製膜でき、製造性の向上が得られる。よって、製造コストの低減が得られる。さらに、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して透明電極層160を形成でき、表面汚染による接合界面の性能低下を防止できる。
Further, the n-type semiconductor layer 150 is formed of the same constituent material as that of the transparent electrode layer 160.
For this reason, the n-type semiconductor layer 150 and the transparent electrode layer 160 can be formed using the same apparatus, and the productivity can be improved. Therefore, the manufacturing cost can be reduced. Furthermore, since it can be continuously produced by the sputtering apparatus of the same apparatus, the transparent electrode layer 160 can be continuously formed without being exposed to the atmosphere, and the performance deterioration of the bonding interface due to surface contamination can be prevented.

そして、n型半導体層150と透明電極層160との構成材料を、酸化インジウムおよび酸化亜鉛としている。
このため、非晶質で比較的に低温条件で良好な特性の導電性の薄膜を形成できるとともに、クラックなども生じにくく、裏面電極層120との密着性も高く、良好な歩留まりで製造できる。
The constituent materials of the n-type semiconductor layer 150 and the transparent electrode layer 160 are indium oxide and zinc oxide.
For this reason, it is possible to form a conductive thin film that is amorphous and has favorable characteristics under relatively low temperature conditions, is less prone to cracks, has high adhesion to the back electrode layer 120, and can be manufactured with a good yield.

また、透明電極層160と同一の構成材料にて、導電性および透光性を有し透明電極層160より屈折率が小さい表面透明電極層170を透明電極層に積層形成している。
このため、効率的な光の入射が得られ、効率的に光エネルギーを電気エネルギーに変換できる。さらには、上述したように、同一装置のスパッタ装置で連続して生産できるので、大気開放しなくても連続して表面透明電極層170を形成でき、表面汚染による接合界面の性能低下を防止できる。
Further, a surface transparent electrode layer 170 having conductivity and translucency and having a refractive index smaller than that of the transparent electrode layer 160 is laminated on the transparent electrode layer using the same constituent material as that of the transparent electrode layer 160.
Therefore, efficient light incidence can be obtained, and light energy can be efficiently converted into electrical energy. Furthermore, as described above, since it can be continuously produced by the same sputtering apparatus, the surface transparent electrode layer 170 can be continuously formed without opening to the atmosphere, and the performance degradation of the bonding interface due to surface contamination can be prevented. .

[実施形態の変形例]
なお、以上に説明した態様は、本発明の一態様を示すものであって、本発明は、上述した実施形態に限定されるものではなく、本発明の目的および効果を達成できる範囲内での変形や改良は、本発明の内容に含まれるものである。また、本発明を実施する際における具体的な構成および形状などは、本発明の目的および効果を達成できる範囲内において、他の構成や形状などとしても問題はない。
[Modification of Embodiment]
The aspect described above shows one aspect of the present invention, and the present invention is not limited to the above-described embodiment, and is within a range where the object and effect of the present invention can be achieved. Modifications and improvements are included in the content of the present invention. In addition, the specific configuration and shape in carrying out the present invention are not problematic as other configurations and shapes within the range in which the object and effect of the present invention can be achieved.

すなわち、本発明の光起電力素子として、光吸収層130をいわゆるCIGS系で形成したが、例えばCISなどのカルコパイライト構造の化合物にて形成した構成としてもよい。
そして、n型半導体層150を設けた構成を例示して説明したが、この層を設けなくてもよい。同様に、表面透明電極層170を設けなくともよい。
また、第1のスクライビング工程、および、第2のスクライビング工程などを実施し、分割溝121、第1の加工溝131、第2の加工溝171を形成する構成で説明したが、例えば印刷やマスクを用いる等にて、あらかじめ分割溝121、第1の加工溝131、第2の加工溝171で分割される状態に製膜するなどしてもよい。
そして、n型半導体層150、透明電極層160および表面透明電極層170を同一の構成材料にて形成したが、この限りではない。
また、屈折率は、n型半導体層150、透明電極層160および表面透明電極層170の製膜状況に応じて、適宜設定できる。なお、効率よく光を入射できるとともに層内に閉じ込めるように反射させる構成とすることが好ましい。
さらに、仕事関数についても、光吸収層130の設定されるエネルギーバンドに応じて適宜設定すればよい。
That is, as the photovoltaic element of the present invention, the light absorption layer 130 is formed of a so-called CIGS system, but may be formed of a chalcopyrite structure compound such as CIS.
The configuration in which the n-type semiconductor layer 150 is provided has been described as an example, but this layer may not be provided. Similarly, the surface transparent electrode layer 170 may not be provided.
In addition, the first scribing process, the second scribing process, and the like are performed to form the divided grooves 121, the first processed grooves 131, and the second processed grooves 171. However, for example, printing or a mask is used. For example, the film may be formed in a state of being divided by the dividing groove 121, the first processing groove 131, and the second processing groove 171 in advance.
And although the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 were formed with the same structural material, it is not this limitation.
Further, the refractive index can be appropriately set according to the film forming situation of the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170. Note that it is preferable that light be efficiently incident and reflected so as to be confined in the layer.
Furthermore, the work function may be set as appropriate according to the energy band set for the light absorption layer 130.

その他、本発明の実施における具体的な構成および形状などは、本発明の目的を達成できる範囲で他の構造などとしてもよい。   In addition, the specific configuration, shape, and the like in the implementation of the present invention may be other structures as long as the object of the present invention can be achieved.

次に、実施例を挙げて、本発明をより具体的に説明する。
なお、本発明は実施例などの内容に何ら限定されるものではない。
Next, an Example is given and this invention is demonstrated more concretely.
In addition, this invention is not limited to the content of an Example etc. at all.

(素子基板の作成)
縦寸法10cm、横寸法10cmのソーダライムガラス基板110上に、DCマグネトロンスパッタ装置を用い、Mo(モリブデン)を主成分とする裏面電極層120を室温で0.1μm膜厚で形成し、その上に、分子線エピタキシー装置を用いた共蒸着法で、CuS、InS、GaS、SeSを蒸着源に用いて、350℃でCIGSを主成分とする光吸収層130を1μm膜厚で形成し、更にその上に、CBD法によりInSを主成分とするバッファ層140を100℃で0.1μm膜厚で積層形成したものを素子基板に用いた。
(Creation of element substrate)
On a soda-lime glass substrate 110 having a vertical dimension of 10 cm and a horizontal dimension of 10 cm, a back electrode layer 120 mainly composed of Mo (molybdenum) is formed with a film thickness of 0.1 μm at room temperature using a DC magnetron sputtering apparatus. In addition, a light-absorbing layer 130 mainly composed of CIGS at 350 ° C. is formed with a film thickness of 1 μm at 350 ° C. by co-evaporation using a molecular beam epitaxy apparatus, using CuS, InS, GaS, and SeS as an evaporation source. On top of that, a buffer layer 140 containing InS as a main component by a CBD method and having a thickness of 0.1 μm formed at 100 ° C. was used as an element substrate.

(膜厚の測定)
上記素子基板及び下記実施例において素子基板上に設ける各層の膜厚は、各製膜工程毎に、素子基板の他に、膜厚測定用のマスクを形成したソーダライムガラスを設置し、各層の製膜後にマスクを除去することで段差部を形成し、触針法(使用機器:Sloan社製のDEKTAK3030)によって測定した。
(Measurement of film thickness)
The film thickness of each layer provided on the element substrate in the above-mentioned element substrate and the following examples is set for each film forming process, in addition to the element substrate, a soda lime glass in which a mask for measuring the film thickness is installed, A step was formed by removing the mask after film formation, and measurement was performed by a stylus method (device used: DEKTAK3030 manufactured by Sloan).

(膜応力の測定)
下記実施例におけるn型半導体層150、透明電極層160、表面透明電極層170の各層の膜応力は、各層製膜工程に膜応力測定用のスライドガラスを設置し、基板の一端を固定し、その自由端の変位δを測定するカンチレバー法により、製膜前後のスライドガラスの変位を測定することで、膜応力を測定した。
膜応力σ=ED2δ/(3(1−υ)L2d)
E:ヤング率
υ:基板のポアソン比
D:基板の厚み
d:薄膜の厚み
L:基板の長さ
(Measurement of membrane stress)
The film stress of each layer of the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 in the following examples is set up with a slide glass for film stress measurement in each layer forming process, and one end of the substrate is fixed. The membrane stress was measured by measuring the displacement of the slide glass before and after film formation by a cantilever method for measuring the displacement δ of the free end.
Film stress σ = ED 2 δ / (3 (1-υ) L 2 d)
E: Young's modulus υ: Poisson's ratio of substrate D: Substrate thickness d: Thin film thickness L: Substrate length

(スクライビング試験)
下記実施例におけるスクライビング試験は、マイクロスクラッチ試験機(使用機器:CSEM社製のMST)を用いて、スクラッチ針(径:200μm)を用いて、荷重2Nにてスクラッチさせ、パターン形成後の膜剥がれや亀裂発生状況を光学顕微鏡で評価した。
(Scribing test)
The scribing test in the following examples is performed by scratching with a load of 2 N using a scratch needle (diameter: 200 μm) using a micro scratch testing machine (equipment used: MST manufactured by CSEM) and peeling the film after pattern formation. And cracks were evaluated with an optical microscope.

[実施例1]
(n半導体層150の形成)
上記素子基板上にDCマグネトロンスパッタ装置、IZOターゲット(In23:ZnO=90[質量%]:10[質量%])を用い、スパッタ圧力0.5Pa、アルゴン(Ar)と酸素(O2)との混合ガスを酸素分圧が0.2Paになるように調整し、室温でn型半導体層150を0.1μm膜厚で形成した。
(透明電極層160の形成)
上記n半導体層150の上に、IZOターゲット(In23:ZnO=90[質量%]:10[質量%])を用い、スパッタ圧力0.5Pa、アルゴン(Ar)と酸素(O2)との混合ガスを酸素分圧が0.001Paになるように調整し、室温で透明電極層160を0.2μm膜厚で形成した。
(表面透明電極層170の形成)
上記透明電極層150の上に、IZOターゲット(In23:ZnO=90[質量%]:10[質量%])を用い、スパッタ圧力0.5Pa、アルゴン(Ar)と酸素(O2)との混合ガスを酸素分圧が0.001Paになるように調整し、200℃で表面透明電極層170を0.1μm膜厚で形成した。
[Example 1]
(Formation of n Semiconductor Layer 150)
A DC magnetron sputtering apparatus and an IZO target (In 2 O 3 : ZnO = 90 [mass%]: 10 [mass%]) were used on the element substrate, with a sputtering pressure of 0.5 Pa, argon (Ar) and oxygen (O 2 ) Was adjusted so that the partial pressure of oxygen was 0.2 Pa, and the n-type semiconductor layer 150 was formed to a thickness of 0.1 μm at room temperature.
(Formation of transparent electrode layer 160)
On the n semiconductor layer 150, an IZO target (In 2 O 3 : ZnO = 90 [mass%]: 10 [mass%]) is used, a sputtering pressure of 0.5 Pa, argon (Ar) and oxygen (O 2 ). The transparent electrode layer 160 was formed with a film thickness of 0.2 μm at room temperature.
(Formation of surface transparent electrode layer 170)
An IZO target (In 2 O 3 : ZnO = 90 [mass%]: 10 [mass%]) is used on the transparent electrode layer 150, a sputtering pressure of 0.5 Pa, argon (Ar), and oxygen (O 2 ). The surface transparent electrode layer 170 was formed to a thickness of 0.1 μm at 200 ° C.

(膜応力の測定)
上記n型半導体層150、透明電極層160、表面透明電極層170の膜応力をスライドガラスを用いたカンチレバー法により測定したところ、以下の表1に示すように、n型半導体層150が+0.2×109Pa、透明電極層160と表面透明電極層170は−0.1×109Paであった。
なお、表中、n層はn半導体層150、TCOは透明電極層160、S−TCOは表面透明電極層170を示す。
(スクライビング試験)
素子基板上にn型半導体層150、透明電極層160、表面透明電極層170を形成した上記基板を用いて、スクライビング試験により、透明電極層160と表面透明電極層170の積層膜の分割試験を実施したところ、膜剥がれおよび亀裂は全く認められなかった。
(Measurement of membrane stress)
When the film stress of the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 was measured by a cantilever method using a slide glass, as shown in Table 1 below, the n-type semiconductor layer 150 was +0. 2 × 10 9 Pa, the transparent electrode layer 160 and the surface transparent electrode layer 170 were −0.1 × 10 9 Pa.
In the table, n layer represents the n semiconductor layer 150, TCO represents the transparent electrode layer 160, and S-TCO represents the surface transparent electrode layer 170.
(Scribing test)
Using the above substrate in which the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 are formed on the element substrate, a division test of the laminated film of the transparent electrode layer 160 and the surface transparent electrode layer 170 is performed by a scribing test. When carried out, no film peeling or cracks were observed.

[実施例2〜48および比較例1〜24]
製膜条件、ターゲット組成、表面透明電極層170の有無以外は、実施例1と同様に素子基板上にn型半導体層150、透明電極層160、表面透明電極層170を適宜形成し、膜応力、スクライビング試験を実施した。結果を表1〜4に示す。
[Examples 2-48 and Comparative Examples 1-24]
Except for the film forming conditions, the target composition, and the presence or absence of the surface transparent electrode layer 170, the n-type semiconductor layer 150, the transparent electrode layer 160, and the surface transparent electrode layer 170 are appropriately formed on the element substrate as in Example 1, and the film stress A scribing test was conducted. The results are shown in Tables 1-4.

Figure 2010098264
Figure 2010098264

Figure 2010098264
Figure 2010098264

Figure 2010098264
Figure 2010098264

Figure 2010098264
Figure 2010098264

[結果]
上記表1から表4までに示す実験結果から、膜応力を低減することで、スクライビング試験後の電極剥離や亀裂の発生を抑えることができることが認められた。
[result]
From the experimental results shown in Table 1 to Table 4 above, it was confirmed that the electrode peeling and cracking after the scribing test can be suppressed by reducing the film stress.

本発明は、カルコパイライト構造の化合物にて薄膜形成された導電性を有するp型の光吸収層を有する光起電力素子として利用できる。   INDUSTRIAL APPLICABILITY The present invention can be used as a photovoltaic element having a conductive p-type light absorption layer formed into a thin film with a compound having a chalcopyrite structure.

本発明の一実施形態に係る光起電力素子の概略構成を示す断面図である。It is sectional drawing which shows schematic structure of the photovoltaic device which concerns on one Embodiment of this invention.

符号の説明Explanation of symbols

100…光起電力素子
110…ガラス基板
120…裏面電極層
121…分割溝
130…光吸収層
131…第1の加工溝
140…バッファ層
150…n型半導体層
160…透明電極層
170…表面透明電極層
171…第2の加工溝
DESCRIPTION OF SYMBOLS 100 ... Photovoltaic element 110 ... Glass substrate 120 ... Back surface electrode layer 121 ... Dividing groove 130 ... Light absorption layer 131 ... First processed groove 140 ... Buffer layer 150 ... N-type semiconductor layer 160 ... Transparent electrode layer 170 ... Surface transparent Electrode layer 171 ... second processed groove

Claims (15)

ガラス基板と、
このガラス基板の一面に設けられた対をなす裏面電極層と、
カルコパイライト構造の化合物にて前記対をなす裏面電極層に亘って積層形成された導電性を有するp型の光吸収層と、
この光吸収層に積層形成されて前記光吸収層とpn接合する透光性でn型のバッファ層と、
このバッファ層に積層されるとともに前記積層する光吸収層およびバッファ層の一側から前記裏面電極の一方に亘って設けられた透光性の透明電極層と、を備え、
前記透明電極層は、膜応力が±1×109Pa以下で形成された
ことを特徴とした光起電力素子。
A glass substrate;
A pair of back electrode layers provided on one surface of the glass substrate;
A p-type light absorption layer having conductivity, which is laminated over the pair of back electrode layers made of a chalcopyrite structure compound;
A light-transmitting n-type buffer layer laminated on the light absorption layer and pn-junction with the light absorption layer;
A light-transmitting transparent electrode layer provided on one side of the back electrode from one side of the light-absorbing layer and the buffer layer, which is laminated to the buffer layer,
The photovoltaic device, wherein the transparent electrode layer is formed with a film stress of ± 1 × 10 9 Pa or less.
請求項1に記載の光起電力素子であって、
前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分として含有する非晶質薄膜に形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 1, wherein
The photovoltaic element, wherein the transparent electrode layer is formed in an amorphous thin film containing indium oxide and zinc oxide as main components.
請求項1または請求項2に記載の光起電力素子であって、
前記透明電極層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 1 or 2, wherein
The transparent electrode layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), so that the oxygen partial pressure of the mixed gas is 1 × 10 −3 Pa or more and 5 × 10 −2 Pa or less. A photovoltaic element characterized in that it is formed into an amorphous thin film by setting at least one of the following conditions: a condition in which the substrate temperature is 100 ° C. or more and 200 ° C. or less.
請求項1から請求項3までのいずれか1項に記載の光起電力素子であって、
前記透明電極層は、組成In23/(In23+ZnO)が50質量%以上95質量%以下に形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 1 to 3, wherein
The photovoltaic device, wherein the transparent electrode layer has a composition In 2 O 3 / (In 2 O 3 + ZnO) of 50% by mass to 95% by mass.
請求項1から請求項4までのいずれか1項に記載の光起電力素子であって、
前記透明電極層は、酸化インジウムおよび酸化亜鉛を主要成分とする組成における第3成分量は、20質量%以下である
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 1 to 4, wherein:
The photovoltaic device, wherein the transparent electrode layer has a third component amount of 20 mass% or less in a composition mainly composed of indium oxide and zinc oxide.
請求項1から請求項5までのいずれか1項に記載の光起電力素子であって、
前記バッファ層に積層形成され前記バッファ層より高抵抗で前記光吸収層に対してn型となる透光性のn型半導体層を備えた
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 1 to 5, wherein
A photovoltaic device comprising: a light-transmitting n-type semiconductor layer that is laminated on the buffer layer and has a higher resistance than the buffer layer and becomes n-type with respect to the light absorption layer.
請求項6に記載の光起電力素子であって、
前記n型半導体層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-2Pa以上0.2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、高抵抗で非晶質薄膜に形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 6, wherein
The n-type semiconductor layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ) so that the oxygen partial pressure of the mixed gas is 1 × 10 −2 Pa or more and 0.2 Pa or less. And at least one of the conditions for setting the substrate temperature to 100 ° C. or higher and 200 ° C. or lower, and is formed into an amorphous thin film with high resistance.
請求項6または請求項7に記載の光起電力素子であって、
前記n型半導体層は、前記透明電極層と同一の構成材料にて形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 6 or 7, wherein
The n-type semiconductor layer is formed of the same constituent material as that of the transparent electrode layer.
請求項6から請求項8までのいずれか1項に記載の光起電力素子であって、
前記n型半導体層は、膜応力が±1×109Pa以下で形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 6 to 8, wherein
The n-type semiconductor layer is formed with a film stress of ± 1 × 10 9 Pa or less.
請求項1から請求項9までのいずれか1項に記載の光起電力素子であって、
前記透明電極層に積層形成され導電性および透光性を有し前記透明電極層より屈折率が小さい表面透明電極層を備えた
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 1 to 9, wherein
A photovoltaic element comprising a surface transparent electrode layer formed on the transparent electrode layer and having conductivity and translucency and having a refractive index smaller than that of the transparent electrode layer.
請求項10に記載の光起電力素子であって、
前記表面透明電極層は、アルゴン(Ar)と酸素(O2)との混合ガスを用いるスパッタリング製膜により、前記混合ガスの酸素分圧を1×10-3Pa以上5×10-2Pa以下とする条件と、基板温度を100℃以上200℃以下とする条件とのうちの少なくともいずれか一方の条件が設定されて、非晶質薄膜に製膜された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 10, wherein
The surface transparent electrode layer is formed by sputtering film formation using a mixed gas of argon (Ar) and oxygen (O 2 ), and an oxygen partial pressure of the mixed gas is 1 × 10 −3 Pa or more and 5 × 10 −2 Pa or less. And at least one of a condition for setting the substrate temperature to 100 ° C. or more and 200 ° C. or less, and is formed into an amorphous thin film. .
請求項10または請求項11に記載の光起電力素子であって、
前記表面透明電極層は、前記透明電極層と同一の構成材料にて形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to claim 10 or 11, wherein
The surface transparent electrode layer is formed of the same constituent material as the transparent electrode layer.
請求項10から請求項12までのいずれか1項に記載の光起電力素子であって、
前記表面透明電極層は、膜応力が±1×109Pa以下で形成された
ことを特徴とした光起電力素子。
The photovoltaic device according to any one of claims 10 to 12, wherein
The surface transparent electrode layer is formed with a film stress of ± 1 × 10 9 Pa or less.
ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてp型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に前記光吸収層とpn接合するn型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記透明電極層形成工程は、膜応力が±1×109Pa以下に前記透明電極層を薄膜形成する
ことを特徴とする光起電力素子の製造方法。
A back electrode layer forming step of forming a back electrode layer in a thin film on a glass substrate;
A light absorption layer forming step of forming a thin p-type light absorption layer with a chalcopyrite structure compound on the back electrode layer;
A buffer layer forming step of forming a thin n-type buffer layer that forms a pn junction with the light absorption layer on the light absorption layer;
A transparent electrode layer forming step of forming a transparent electrode layer on the buffer layer;
A method of manufacturing a photovoltaic device that implements
The method for producing a photovoltaic device, wherein the transparent electrode layer forming step forms the transparent electrode layer in a thin film so that the film stress is ± 1 × 10 9 Pa or less.
ガラス基板上に裏面電極層を薄膜形成する裏面電極層形成工程と、
前記裏面電極層上にカルコパイライト構造の化合物にてp型の光吸収層を薄膜形成する光吸収層形成工程と、
前記光吸収層上に前記光吸収層とpn接合するn型のバッファ層を薄膜形成するバッファ層形成工程と、
前記バッファ層上に透明電極層を形成する透明電極層形成工程と、
を実施する光起電力素子の製造方法であって、
前記バッファ層形成工程で前記バッファ層を形成した後に、前記一方の裏面電極層に積層する前記光吸収層および前記バッファ層を所定の絶縁距離でスクライビングして前記裏面電極を露出させる第1のスクライビング工程を実施し、
前記透明電極形成工程は、前記バッファ層上に積層形成する前記透明電極を酸化インジウムおよび酸化亜鉛を主要構成材料に用いて非晶質の薄膜で前記第1のスクライビング工程により露出する前記裏面電極層に亘って形成し、
前記透明電極形成工程で前記透明電極層を形成した後に、前記透明電極層を所定の絶縁距離でメカニカルスクライビングして前記光起電力素子を直列接続させる第2のスクライビング工程を実施する
ことを特徴とする光起電力素子の製造方法。
A back electrode layer forming step of forming a back electrode layer in a thin film on a glass substrate;
A light absorption layer forming step of forming a thin p-type light absorption layer with a chalcopyrite structure compound on the back electrode layer;
A buffer layer forming step of forming a thin n-type buffer layer that forms a pn junction with the light absorption layer on the light absorption layer;
A transparent electrode layer forming step of forming a transparent electrode layer on the buffer layer;
A method of manufacturing a photovoltaic device that implements
First scribing for exposing the back electrode by scribing the light absorption layer and the buffer layer stacked on the one back electrode layer at a predetermined insulation distance after forming the buffer layer in the buffer layer forming step. Carry out the process,
In the transparent electrode forming step, the back electrode layer is formed by forming an amorphous thin film using indium oxide and zinc oxide as a main constituent material and forming the transparent electrode formed on the buffer layer by the first scribing step. Formed over
After forming the transparent electrode layer in the transparent electrode forming step, the second scribing step of mechanically scribing the transparent electrode layer with a predetermined insulation distance to connect the photovoltaic elements in series is performed. A method for manufacturing a photovoltaic device.
JP2008270258A 2008-10-20 2008-10-20 Photovoltaic element and manufacturing method thereof Expired - Fee Related JP5530618B2 (en)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008270258A JP5530618B2 (en) 2008-10-20 2008-10-20 Photovoltaic element and manufacturing method thereof
US13/124,902 US20110197967A1 (en) 2008-10-20 2009-10-19 Photovoltaic element and method for manufacturing same
KR1020117011455A KR20110091683A (en) 2008-10-20 2009-10-19 Photovoltaic device and its manufacturing method
CN200980142325.0A CN102187472B (en) 2008-10-20 2009-10-19 Photovoltaic element and method for manufacturing the same
EP09822006.4A EP2360733A4 (en) 2008-10-20 2009-10-19 PHOTOVOLTAIC ELEMENT AND METHOD FOR MANUFACTURING THE SAME
PCT/JP2009/068012 WO2010047309A1 (en) 2008-10-20 2009-10-19 Photovoltaic element and method for manufacturing same
TW098135433A TW201034213A (en) 2008-10-20 2009-10-20 Photovoltaic element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008270258A JP5530618B2 (en) 2008-10-20 2008-10-20 Photovoltaic element and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2010098264A true JP2010098264A (en) 2010-04-30
JP5530618B2 JP5530618B2 (en) 2014-06-25

Family

ID=42259719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008270258A Expired - Fee Related JP5530618B2 (en) 2008-10-20 2008-10-20 Photovoltaic element and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP5530618B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060380A (en) * 2012-06-14 2014-04-03 Rohm Co Ltd Photoelectric conversion device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135037A (en) * 1995-11-10 1997-05-20 Canon Inc Photovoltaic element
JP2001257374A (en) * 2000-03-10 2001-09-21 Honda Motor Co Ltd Solar cell
JP2004158619A (en) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd Electronic device and manufacturing method thereof
JP2005126758A (en) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd Method for producing transparent conductive film
JP2006332440A (en) * 2005-05-27 2006-12-07 Showa Shell Sekiyu Kk High resistance buffer layer / window layer (transparent conductive film) continuous film forming method and film forming apparatus for CIS thin film solar cell
WO2007108932A2 (en) * 2006-03-13 2007-09-27 Solopower, Inc. Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135037A (en) * 1995-11-10 1997-05-20 Canon Inc Photovoltaic element
JP2001257374A (en) * 2000-03-10 2001-09-21 Honda Motor Co Ltd Solar cell
JP2004158619A (en) * 2002-11-06 2004-06-03 Matsushita Electric Ind Co Ltd Electronic device and manufacturing method thereof
JP2005126758A (en) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd Method for producing transparent conductive film
JP2006332440A (en) * 2005-05-27 2006-12-07 Showa Shell Sekiyu Kk High resistance buffer layer / window layer (transparent conductive film) continuous film forming method and film forming apparatus for CIS thin film solar cell
WO2007108932A2 (en) * 2006-03-13 2007-09-27 Solopower, Inc. Technique for preparing precursor films and compound layers for thin film solar cell fabrication and apparatus corresponding thereto

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JPN4001006695; T. Minami, et al.: 'Highly Transparent and Conductive Zn2InO5 Thin Films Prepared by RF Magnetron Sputtering' Japanese Journal of Applied Physics Vol.34, Part 2, No.8A, 19950801, p.L971-L974 *
JPN6010002322; T. Sasabayashi, et al.: Thin Solid Films Vol.445, 2003, p.219-223 *
JPN6010002325; E. Nishimura, et al.: Japanese Journal of Applied Physics Vol.46, No.12, 2007, p.7806-7811 *
JPN6010002327; 海上 暁: '特集/機能性コーティングの主役 新規性非晶質透明導電材料' コンバーテック , 199603, p.19-21 *
JPN6010002330; 海上 暁: '非晶質透明導電材料' 出光技報 第39巻第1号, 1996, p.40-45 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014060380A (en) * 2012-06-14 2014-04-03 Rohm Co Ltd Photoelectric conversion device
US8963272B2 (en) 2012-06-14 2015-02-24 Rohm Co., Ltd. Photoelectric converter having chalcopyrite compound semiconductor layer partitioned into pixels and shielding layer arranged around each pixel

Also Published As

Publication number Publication date
JP5530618B2 (en) 2014-06-25

Similar Documents

Publication Publication Date Title
CN102187472B (en) Photovoltaic element and method for manufacturing the same
KR101081294B1 (en) Solar cell and method of fabricating the same
KR101034150B1 (en) Solar cell and manufacturing method thereof
KR101283113B1 (en) Solar cell module and manufacturing method thereof
JP5465860B2 (en) Photovoltaic element and manufacturing method thereof
JP2012204617A (en) Photovoltaic element and method of manufacturing the same
CN104115283B (en) Solar cell module and manufacturing method thereof
KR101327126B1 (en) Solar cell and solar cell module unsing the same
JP5465859B2 (en) Photovoltaic element and manufacturing method thereof
KR101189415B1 (en) Solar cell apparatus and method of fabricating the same
JP5530618B2 (en) Photovoltaic element and manufacturing method thereof
KR101349484B1 (en) Solar cell module and method of fabricating the same
KR20110036173A (en) Solar cell and method of fabircating the same
KR101556465B1 (en) Manufacturing method for CIGS solar cells with a graphene back contact
JP5594949B2 (en) Photovoltaic element and manufacturing method thereof
KR101338782B1 (en) Solar cell and method of fabricating the same
KR101306529B1 (en) Solar cell and method of fabricating the same
KR101034146B1 (en) Solar cell and manufacturing method thereof
KR101765922B1 (en) Solar cell apparatus and method of fabricating the same
KR101814814B1 (en) Solar cell and method of fabricating the same
KR20150007401A (en) Photovoltaic decive
KR101210164B1 (en) Solar cell apparatus and method of fabricating the same
KR20130031020A (en) Solar cell
KR101273123B1 (en) Solar cell apparatus and method of fabricating the same
KR101543034B1 (en) Tip and manufacturing method of solar cell using the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

R150 Certificate of patent or registration of utility model

Ref document number: 5530618

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees