JP2010098070A - 端面発光型半導体レーザ素子及びその製造方法 - Google Patents
端面発光型半導体レーザ素子及びその製造方法 Download PDFInfo
- Publication number
- JP2010098070A JP2010098070A JP2008266728A JP2008266728A JP2010098070A JP 2010098070 A JP2010098070 A JP 2010098070A JP 2008266728 A JP2008266728 A JP 2008266728A JP 2008266728 A JP2008266728 A JP 2008266728A JP 2010098070 A JP2010098070 A JP 2010098070A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- type compound
- semiconductor layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】レーザ光におけるリップルの発生を確実に抑制し得る構成、構造を有する端面発光型半導体レーザ素子を提供する。
【解決手段】端面発光型半導体レーザ素子は、(A)In(インジウム)を含む化合物半導体層から成る下地層112、並びに、(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層112上に、順次、積層されて成る積層構造体から構成された発光部20を備えており、下地層112中にはInが偏析している。
【選択図】 図1
【解決手段】端面発光型半導体レーザ素子は、(A)In(インジウム)を含む化合物半導体層から成る下地層112、並びに、(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層112上に、順次、積層されて成る積層構造体から構成された発光部20を備えており、下地層112中にはInが偏析している。
【選択図】 図1
Description
本発明は、端面発光型半導体レーザ素子及びその製造方法に関する。
例えば、
(A)基板、
(B)基板上に形成された化合物半導体層から成る下地層、並びに、
(C)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えた端面発光型半導体レーザ素子が周知である。ところで、このような構造の端面発光型半導体レーザ素子にあっては、端面から出射されたレーザ光に、屡々、リップルが観察される。即ち、端面から出射されたレーザ光の光強度分布において、最大光強度ピークの近傍に小さなピークが屡々認められる。このようなレーザ光におけるリップルの発生は、活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面(鏡面の状態にある)に到達したレーザ光が、界面において反射され、あるいは、全反射され、n型化合物半導体層を経由して活性層に戻され、活性層において生成したレーザ光と干渉することに起因している。そして、このようなリップルの発生は、例えば、FFP(Far Field Pattern)特性に対して悪影響を及ぼす。
(A)基板、
(B)基板上に形成された化合物半導体層から成る下地層、並びに、
(C)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えた端面発光型半導体レーザ素子が周知である。ところで、このような構造の端面発光型半導体レーザ素子にあっては、端面から出射されたレーザ光に、屡々、リップルが観察される。即ち、端面から出射されたレーザ光の光強度分布において、最大光強度ピークの近傍に小さなピークが屡々認められる。このようなレーザ光におけるリップルの発生は、活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面(鏡面の状態にある)に到達したレーザ光が、界面において反射され、あるいは、全反射され、n型化合物半導体層を経由して活性層に戻され、活性層において生成したレーザ光と干渉することに起因している。そして、このようなリップルの発生は、例えば、FFP(Far Field Pattern)特性に対して悪影響を及ぼす。
このようなリップルの発生を抑制するための方策として、n型化合物半導体層の厚膜化や、n型化合物半導体層の低屈折率化が考えられる。しかしながら、これらの方策は、端面発光型半導体レーザ素子の設計自由度を低下させる。また、n型化合物半導体層において、クラックや転位等の結晶欠陥が発生し易くなるといった問題を有している。
下地層の表面に凹凸部を設ける技術が、例えば、特開2001−267245号公報、特開2002−280611号公報、特開2001−094216号公報から周知である。しかしながら、特開2001−267245号公報に開示された技術は、下地層の上に結晶成長されるn型化合物半導体層の結晶性の向上を専ら図るものである。また、特開−2002−280611号公報に開示された技術は、発光素子からの光取り出し効率を専ら図るものである。また、特開2001−094216号公報に開示された技術は、複数の結晶方位の中から適切な方位を選択して素子領域を配置することも目的としたものである。そして、いずれの特許公開公報に開示された技術も、リップル発生を抑制するための技術ではない。
従って、本発明の目的は、レーザ光におけるリップルの発生を確実に抑制し得る構成、構造を有する端面発光型半導体レーザ素子、及び、係る端面発光型半導体レーザ素子の製造方法を提供することにある。
上記の目的を達成するための本発明の第1の態様に係る端面発光型半導体レーザ素子は、
(A)In(インジウム)を含む化合物半導体層から成る下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層中にはIn(インジウム)が偏析している。
(A)In(インジウム)を含む化合物半導体層から成る下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層中にはIn(インジウム)が偏析している。
本発明の第1の態様に係る端面発光型半導体レーザ素子にあっては、活性層において生成され、n型化合物半導体層を経由して下地層に入射したレーザ光は、下地層において散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される形態とすることができる。
上記の目的を達成するための本発明の第2の態様に係る端面発光型半導体レーザ素子は、
(A)化合物半導体層から成り、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(A)化合物半導体層から成り、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
上記の目的を達成するための本発明の第3の態様に係る端面発光型半導体レーザ素子は、
(A)表面に、凹部、又は、凸部、又は、凹部と凸部の組合せが設けられた基板、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基板上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(A)表面に、凹部、又は、凸部、又は、凹部と凸部の組合せが設けられた基板、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基板上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
上記の目的を達成するための本発明の第4の態様に係る端面発光型半導体レーザ素子は、
(A)In(インジウム)を含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層内部には空洞が形成されており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(A)In(インジウム)を含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層内部には空洞が形成されており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
上記の目的を達成するための本発明の第1の態様に係る端面発光型半導体レーザ素子の製造方法は、本発明の第1の態様に係る端面発光型半導体レーザ素子を製造する方法であり、
(a)基板上に、In(インジウム)を含む化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備え、更に、
下地層にエネルギーを与えてIn(インジウム)を偏析させる工程を備えている。
(a)基板上に、In(インジウム)を含む化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備え、更に、
下地層にエネルギーを与えてIn(インジウム)を偏析させる工程を備えている。
本発明の第1の態様に係る端面発光型半導体レーザ素子の製造方法にあっては、前記工程(a)と工程(b)の間で、電子線を照射することによって下地層にエネルギーを与える形態とすることができるし、あるいは又、前記工程(a)と工程(b)の間で、下地層(あるいは全体)を加熱することによって下地層にエネルギーを与える形態とすることができるし、あるいは又、前記工程(b)の後、下地層(あるいは全体)を加熱することによって下地層にエネルギーを与える形態とすることができる。
上記の目的を達成するための本発明の第2の態様に係る端面発光型半導体レーザ素子の製造方法は、本発明の第2の態様に係る端面発光型半導体レーザ素子を製造する方法であり、
(a)基板上に、凹部、又は、凸部、又は、凹部と凸部の組合せを有する化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(a)基板上に、凹部、又は、凸部、又は、凹部と凸部の組合せを有する化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
本発明の第2の態様に係る端面発光型半導体レーザ素子の製造方法にあっては、前記工程(a)において、基板上に下地層を形成した後、下地層表面をエッチングすることによって、凹部、又は、凸部、又は、凹部と凸部の組合せ(以下、これらを総称して、『凹部及び/又は凸部』と呼ぶ場合がある)を有する下地層を得る形態とすることができる。あるいは又、前記工程(a)において、基板上に選択成長用マスク層を形成し、次いで、下地層を形成することによって、凹部及び/又は凸部を有する下地層(具体的には、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層)を得る形態とすることができる。場合によっては、基板上に下地層を結晶成長させるだけで、凸部を有する下地層を得ることもできる。あるいは又、前記工程(a)において、基板上に第1下地層を形成した後、第1下地層上に選択成長用マスク層を形成し、次いで、第2下地層を形成することで、第1下地層と第2下地層の2層構造を有し、凹部及び/又は凸部を有する下地層(具体的には、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層)を得る形態とすることができる。
上記の目的を達成するための本発明の第3の態様に係る端面発光型半導体レーザ素子の製造方法は、本発明の第3の態様に係る端面発光型半導体レーザ素子を製造する方法であり、
(a)基板の表面に、凹部、又は、凸部、又は、凹部と凸部の組合せを設けた後、
(b)基板上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(a)基板の表面に、凹部、又は、凸部、又は、凹部と凸部の組合せを設けた後、
(b)基板上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
本発明の第3の態様に係る端面発光型半導体レーザ素子の製造方法にあっては、前記工程(a)において、基板表面をエッチングすることによって、基板の表面に凹部及び/又は凸部を設ける形態(具体的には、凹部、又は、凸部、又は、凹部と凸部の組合せを設ける形態)とすることができる。
上記の目的を達成するための本発明の第4の態様に係る端面発光型半導体レーザ素子の製造方法は、本発明の第4の態様に係る端面発光型半導体レーザ素子を製造する方法であり、
(a)基板上に、In(インジウム)を含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層を形成した後、
(b)水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で加熱することで、下地層内部に空洞を形成し、次いで、
(c)基層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(a)基板上に、In(インジウム)を含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層を形成した後、
(b)水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で加熱することで、下地層内部に空洞を形成し、次いで、
(c)基層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
上記の好ましい形態を含む本発明の第1の態様に係る端面発光型半導体レーザ素子あるいはその製造方法、本発明の第2の態様に係る端面発光型半導体レーザ素子あるいはその製造方法、本発明の第3の態様に係る端面発光型半導体レーザ素子あるいはその製造方法、本発明の第4の態様に係る端面発光型半導体レーザ素子あるいはその製造方法において、端面から出射されるレーザ光の光強度分布における最大光強度ピーク(端面における光場の中心)は、n型化合物半導体層内に位置する構成とすることが望ましい。このような構成を実現するためには、例えば、n型化合物半導体層の厚さとp型化合物半導体層の厚さの最適化を図り(具体的には、p型化合物半導体層の厚さをn型化合物半導体層の厚さよりも薄くする)、あるいは又、n型化合物半導体層の組成とp型化合物半導体層の組成の最適化を図ればよい。一般に、光の損失は、n型化合物半導体層におけるよりもp型化合物半導体層における方が大きい。また、Inを含む活性層において大きい。従って、端面から出射されるレーザ光の光強度分布における最大光強度ピークをn型化合物半導体層の端面に位置する構成とすることで、活性層において生成したレーザ光の化合物半導体層における損失を少なくすることができるし、瞬時光学損傷(COD:Catastrophic Optical Damage)に対する耐性の向上を図ることができる。加えて、通常、p型化合物半導体層はn型化合物半導体層よりも高抵抗であるが故に、p型化合物半導体層の厚さをn型化合物半導体層の厚さよりも薄くすれば、p型化合物半導体層における発熱を抑制することができ、端面発光型半導体レーザ素子の低電圧駆動、低発熱化を達成することができる。以上の結果として、高出力端面発光型半導体レーザ素子を提供することが可能となる。また、例えば、n型化合物半導体層におけるAl(アルミニウム)の含有率の低減を図ることが可能となり、発光部全体の歪みを低減することができる結果、端面発光型半導体レーザ素子の長寿命化を達成することができる。
上記の好ましい形態を含む本発明の第1の態様に係る端面発光型半導体レーザ素子あるいはその製造方法を、以下、総称して、単に、『本発明の第1の態様』と呼ぶ場合がある。また、上記の好ましい形態を含む本発明の第2の態様に係る端面発光型半導体レーザ素子あるいはその製造方法を、以下、総称して、単に、『本発明の第2の態様』と呼ぶ場合がある。更には、上記の好ましい形態を含む本発明の第3の態様に係る端面発光型半導体レーザ素子あるいはその製造方法を、以下、総称して、単に、『本発明の第3の態様』と呼ぶ場合がある。また、上記の好ましい形態を含む本発明の第4の態様に係る端面発光型半導体レーザ素子あるいはその製造方法を、以下、総称して、単に、『本発明の第4の態様』と呼ぶ場合がある。更には、凹部と凸部の組合せを『凹凸部』と呼ぶ場合がある。
以上の好ましい形態、構成を含む本発明の第1の態様、本発明の第2の態様、本発明の第3の態様、あるいは、本発明の第4の態様(以下、これらを総称して、単に、『本発明』と呼ぶ)において、発光部や積層構造体の構成、構造は、周知の構成、構造とすることができ、特段の限定、制限は無い。
本発明において、端面発光型半導体レーザ素子は、先ず、基板上に設けられるが、端面発光型半導体レーザ素子の最終形態として、基板上に形成されている形態、及び、基板が除去されている形態を挙げることができる。端面発光型半導体レーザ素子は、ジャンクション・アップ方式で実装(マウント)してもよいし、ジャンクション・ダウン方式で実装(マウント)してもよい。基板の除去方法として、端面発光型半導体レーザ素子の発光部を適切な支持部材で支持した後、基板をエッチングすることで除去する方法、研磨することで除去する方法、エッチング及び研磨を併用することで除去する方法、基板に裏面からレーザ光を照射することで、レーザアブレージョンを生じさせて下地層を基板から剥離する方法を挙げることができる。
本発明の第1の態様、本発明の第2の態様あるいは本発明の第4の態様における基板として、GaAs基板、GaP基板、AlN基板、AlP基板、InN基板、InP基板、GaN基板、AlGaInN基板、AlGaN基板、AlInN基板、GaInN基板、AlGaInP基板、AlGaP基板、AlInP基板、GaInP基板、ZnS基板、サファイア基板、SiC基板、アルミナ基板、ZnO基板、LiMgO基板、LiGaO2基板、MgAl2O4基板、Si基板、Ge基板、これらの基板の表面(主面)にバッファ層が形成されたものを挙げることができる。
また、本発明の第3の態様において、基板として、GaAs基板、GaP基板、AlN基板、AlP基板、InN基板、InP基板、GaN基板、AlGaInN基板、AlGaN基板、AlInN基板、GaInN基板、AlGaInP基板、AlGaP基板、AlInP基板、GaInP基板、ZnS基板、サファイア基板、SiC基板、アルミナ基板、ZnO基板、LiMgO基板、LiGaO2基板、MgAl2O4基板、Si基板、Ge基板、これらの基板の表面(主面)にバッファ層が形成されたものを挙げることができる。
本発明において、n型化合物半導体層、活性層及びp型化合物半導体層を構成する化合物半導体として、BAlGaInN系化合物半導体(2元、3元、4元、5元混晶のいずれの組合せであってもよい)を例示することができる。化合物半導体層に添加されるn型不純物として、例えば、ケイ素(Si)やセレン(Se)、ゲルマニウム(Ge)、錫(Sn)、炭素(C)、チタン(Ti)、酸素(O)を挙げることができるし、p型不純物として、亜鉛(Zn)や、マグネシウム(Mg)、ベリリウム(Be)、カドミウム(Cd)、カルシウム(Ca)、バリウム(Ba)を挙げることができる。活性層は、単一の化合物半導体層から構成されていてもよいし、単一量子井戸構造[QW構造]あるいは多重量子井戸構造[MQW構造]を有していてもよい。下地層、活性層を含む各種化合物半導体層の形成方法(結晶成長方法、成膜方法)として、有機金属化学的気相成長法(MOCVD法、MOVPE法)や有機金属分子線エピタキシー法(MOMBE法)、分子線エピタキシー法(MBE法)、ハロゲンが輸送あるいは反応に寄与するハイドライド気相成長法(HVPE法)を挙げることができる。
下地層を構成する化合物半導体として、どのような化合物半導体を用いるかは、基板を構成する材料、n型化合物半導体層、活性層及びp型化合物半導体層を構成する化合物半導体に基づき、適宜、決定すればよい。具体的には、本発明の第1の態様において、下地層を構成するInを含む化合物半導体層として、例えば、BInN、BAlInN、BGaInN、BAlGaInN、AlInN、AlGaInN、GaInNを挙げることができる。また、本発明の第2の態様において、下地層を構成する化合物半導体層としてBN、BAlN、BGaN、BInN、BAlGaN、BAlInN、BGaInN、BAlGaInN、AlN、AlGaN、AlInN、AlGaInN、GaN、GaInN、InNを挙げることができる。更には、第1下地層を構成する化合物半導体層としてBN、BAlN、BGaN、BInN、BAlGaN、BAlInN、BGaInN、BAlGaInN、AlN、AlGaN、AlInN、AlGaInN、GaN、GaInN、InNを挙げることができるし、第2下地層を構成する化合物半導体層として、同様に、BN、BAlN、BGaN、BInN、BAlGaN、BAlInN、BGaInN、BAlGaInN、AlN、AlGaN、AlInN、AlGaInN、GaN、GaInN、InNを挙げることができる。更には、本発明の第4の態様において、下地層を構成するInを含む化合物半導体層として、BInN、BAlInN、BGaInN、BAlGaInN、AlInN、AlGaInN、GaInNを挙げることができる。
本発明の第1の態様において、下地層にエネルギーを与えてInを偏析させるが、例えば、1×105eV乃至4×105eVのエネルギーを有する電子線を、35A/cm2以上の照射量にて下地層に照射すればよい。あるいは又、例えば、1気圧の窒素ガス雰囲気中で、750゜C乃至1000゜Cにて、5分間乃至1時間、加熱すればよい。
本発明の第3の態様において、選択成長用マスク層を構成する材料として、SiO2、SiN、SiONといった半導体酸化物層あるいは半導体窒化物層、高融点金属層、高融点金属酸化物層、高融点金属窒化物層を例示することができる。また、選択成長用マスク層の形成方法として、スパッタリング法等の物理的気相成長法(PVD法)、化学的気相成長法(CVD法)と、リソグラフィ技術及びエッチング技術によるパターニングとの組合せを挙げることができる。選択成長用マスク層を残したままとしてもよいし、除去してもよい。選択成長用マスク層の除去は、選択成長用マスク層を構成する材料に依存して、ウエットエッチング法を採用してもよいし、ドライエッチング法を採用してもよい。
本発明の第4の態様において、下地層を加熱して空洞を形成するが、例えば、1気圧あるいはそれよりも低圧の水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で、750゜C乃至1200゜Cにて、5分間乃至1時間加熱すればよい。
本発明の第2の態様における下地層に設けられた凹部及び/又は凸部の形状、形態として、具体的には、下地層の表面から突出した凸部、下地層の表面から凹んだ凹部、下地層の表面に設けられた凹凸部を挙げることができる。ここで、凹凸部が設けられている場合、凹部と凸部とが連続していてもよいし、不連続であってもよい。下地層に垂直な仮想平面で下地層を切断したときの連続した凸部あるいは凹部の断面形状として、三角形;正方形、長方形、台形を含む任意の四角形;任意の多角形;円形等を含む任意の滑らかな曲線を例示することができる。あるいは又、不連続な凸部及び/又は凹部である構成とする場合、不連続な凸形状あるいは凹形状の形状として、角錐、円錐、切頭角錐、切頭円錐、円柱、三角柱や四角柱を含む多角柱、球の一部等の各種の滑らかな曲面を例示することができる。凹部及び/又は凸部の高さや深さ、ピッチ、形状を、一定としてもよいし、変化させてもよいが、凹部及び/又は凸部の配置、配列、深さ、ピッチ、形状等には規則性が無いことが、レーザ光の散乱といった観点から望ましい。また、凹部及び/又は凸部の深さ、ピッチ、形状等に本質的な制限はないが、レーザ光の散乱といった見地からは、レーザ光の波長をλとしたとき、凹部及び/又は凸部の深さ、ピッチあるいは形状は、λ/2以上であることが望ましい。
本発明の第3の態様における基板表面に設けられた凹部及び/又は凸部の形状、形態として、具体的には、基板表面から突出した凸部、基板表面から凹んだ凹部、基板表面に設けられた凹凸部を挙げることができる。ここで、凹凸部が設けられている場合、凹部と凸部とが連続していてもよいし、不連続であってもよい。基板に垂直な仮想平面で基板を切断したときの連続した凸部あるいは凹部の断面形状として、三角形;正方形、長方形、台形を含む任意の四角形;任意の多角形;円形等を含む任意の滑らかな曲線を例示することができる。あるいは又、不連続な凸部及び/又は凹部である構成とする場合、不連続な凸形状あるいは凹形状の形状として、角錐、円錐、切頭角錐、切頭円錐、円柱、三角柱や四角柱を含む多角柱、球の一部等の各種の滑らかな曲面を例示することができる。凹部及び/又は凸部の高さや深さ、ピッチ、形状を、一定としてもよいし、変化させてもよいが、凹部及び/又は凸部の配置、配列、深さ、ピッチ、形状等には規則性が無いことが、レーザ光の散乱といった観点から望ましい。また、凹部及び/又は凸部の深さ、ピッチ、形状等に本質的な制限はないが、レーザ光の散乱といった見地からは、凹部及び/又は凸部の深さ、ピッチあるいは形状は、λ/2以上であることが望ましい。
本発明にあっては、基板の主面側に発光部が設けられている。そして、主面とは反対側の基板の裏面に第1電極(n側電極)が設けられており、発光部の頂面に第2電極(p側電極)が設けられている構造とすることができる。あるいは又、n型化合物半導体層やn側コンタクト層の一部を露出させ、係るn型化合物半導体層やn側コンタクト層の露出部分に第1電極(n側電極)が設けられており、発光部の頂面に第2電極(p側電極)が設けられている構造とすることができる。
ここで、第2電極(p側電極)を構成する材料として、例えば、Pdを挙げることができるが、これに限定するものではない。また、第1電極(n側電極)として、例えば、Ti層/Pt層/Au層の積層構造を挙げることができる。Ti層、Pt層及びAu層の厚さは、例えば、それぞれ、15nm、50nm及び300nmであるが、これに限定するものではない。
また、第1電極や第2電極の延在部に対して、必要に応じて、例えば、Ti層/Pt層/Au層等といった[接着層(Ti層やCr層等)]/[バリアメタル層(Pt層、Ni層、TiW層やMo層等)]/[実装に対して融和性の良い金属層(例えばAu層)]のような積層構成とした多層メタル層から成るコンタクト部(パッド部)を設けてもよい。延在部を含む第1電極や、延在部を含む第2電極、コンタクト部(パッド部)は、例えば、真空蒸着法やスパッタリング法といった各種のPVD法、各種の化学的気相成長法(CVD法)、メッキ法によって形成することができる。
活性層で生成したレーザ光の殆どは、発光部の端面から外部に出射されるが、一部は、n型化合物半導体層を経由して下地層あるいは基板に入射する。本発明にあっては、下地層中においてInが偏析しており、あるいは又、下地層は凹部及び/又は凸部を有し、あるいは又、基板表面には凹部及び/又は凸部が設けられており、あるいは又、下地層内部には空洞が形成されている。従って、下地層あるいは基板に到達したレーザ光は、全反射させることがなく、Inが偏析した下地層中で散乱あるいは吸収され、あるいは又、凹部及び/又は凸部にて散乱(あるいは乱反射)され、あるいは又、下地層内部における空洞にて散乱され、進行方向がランダムになる。それ故、活性層に戻るレーザ光が少なくなり、端面から出射されるレーザ光との間の干渉が抑制される。そして、以上の結果として、FFPにおけるリップルの発生を確実に防止することができ、高性能の端面発光型半導体レーザ素子を提供することができる。また、端面発光型半導体レーザ素子の設計自由度が低下することもないし、n型化合物半導体層においてクラックや転位等の結晶欠陥が発生し易くなるといった問題が生じることもない。
ここで、本発明の第1の態様において、Inが偏析している下地層の部分は、他の部分と比べて吸収係数が高く、レーザ光を多く吸収する。それ故、活性層において生成され、n型化合物半導体層を経由して下地層に入射したレーザ光にあっては、Inが偏析している下地層の部分における反射状態と、他の部分における反射状態が異なるが故に、下地層中で散乱される。
また、本発明の第4の態様にあっては、下地層はInを含む化合物半導体層から成る。そして、下地層内部には空洞が形成されているが、係る空洞は、下地層を加熱することによってInを蒸発させることで、形成することができる。空洞の部分は、他の下地層の部分と比べて屈折率が低い。それ故、活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、他の部分よりも屈折率の低い空洞において散乱される。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例1は、本発明の第1の態様に係る端面発光型半導体レーザ素子(以下、『半導体レーザ素子』と略称する)、及び、本発明の第1の態様に係る半導体レーザ素子の製造方法に関する。実施例1の半導体レーザ素子の模式的な一部断面図を図1の(A)に図示する。
実施例1の半導体レーザ素子は、
(A)In(インジウム)を含む化合物半導体層から成る下地層112、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層112上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。
(A)In(インジウム)を含む化合物半導体層から成る下地層112、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層112上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。
実施例1にあっては、具体的には、基板110はn型GaN基板から成り、下地層112を構成するInを含む化合物半導体層はInxGa(1-x)Nから成り(但し、x≦1)、n型化合物半導体層21は、下から、n型クラッド層21A及びn型ガイド層21Bから成り、活性層23は多重量子井戸構造[MQW構造]を有し、p型化合物半導体層22は、下から、p型ガイド層22B及びp型クラッド層22Aから成る。尚、下地層112は、基板110の上に形成されている。
そして、下地層112中にはIn(インジウム)が、ランダムに偏析している。実施例1の半導体レーザ素子にあっては、活性層23において生成され、n型化合物半導体層21を経由して下地層112に入射したレーザ光は、下地層112においてランダムに散乱及び/又は吸収されるが故に、端面から出射されるレーザ光との間の干渉が抑制される。より具体的には、Inが偏析している下地層112の部分112A(図1の(A)においては、模式的に、点線の白抜きの楕円形で示す)は、下地層112の他の部分112Bと比べて屈折率が高い。それ故、活性層23において生成され、n型化合物半導体層21を経由して下地層112に入射したレーザ光にあっては、Inが偏析している下地層の部分112Aを通過したレーザ光の進行方向に変化を受ける。それ故、係るレーザ光は、下地層112においてランダムに散乱されることとなる。
以下、実施例1の半導体レーザ素子の製造方法を説明する。
尚、以下の実施例において、MOCVD法にて各種の化合物半導体層を結晶成長させるとき、例えば、窒素原料としてアンモニアガスを用い、ガリウム原料としてトリメチルガリウム(TMG)ガスあるいはトリエチルガリウム(TEG)ガスを用い、アルミニウム原料としてトリメチルアルミニウム(TMA)ガスを用い、In原料としてトリメチルインジウム(TMI)ガスを用い、シリコン原料としてモノシランガス(SiH4ガス)を用い、Mg源としてシクロペンタジエニルマグネシウムガスを用いればよい。
[工程−100]
基板110上に、Inを含む化合物半導体層から成る下地層112を形成する。具体的には、先ず、C面を主面とするn型GaN基板から成る基板110をMOCVD装置に搬入し、水素から成るキャリアガス中での基板クリーニングを行う。その後、基板温度を低下させて、MOCVD法に基づき、低温GaNから成るバッファ層111を基板110の上に結晶成長させる。次いで、厚さ0.2μm以上のアンドープあるいはn型のInxGa(1-x)N層から成る下地層112を、バッファ層111上に結晶成長させる。
基板110上に、Inを含む化合物半導体層から成る下地層112を形成する。具体的には、先ず、C面を主面とするn型GaN基板から成る基板110をMOCVD装置に搬入し、水素から成るキャリアガス中での基板クリーニングを行う。その後、基板温度を低下させて、MOCVD法に基づき、低温GaNから成るバッファ層111を基板110の上に結晶成長させる。次いで、厚さ0.2μm以上のアンドープあるいはn型のInxGa(1-x)N層から成る下地層112を、バッファ層111上に結晶成長させる。
[工程−110]
実施例1にあっては、その後、電子線を照射することによって下地層112にエネルギーを与え、Inを偏析させる。具体的には、基板110をMOCVD装置から搬出して、電子線照射装置に搬入する。そして、1×105eV以上のエネルギーを有する電子線を、35A/cm2以上の照射量にて下地層112に照射する。その結果、下地層112においては、In(インジウム)が偏析する。
実施例1にあっては、その後、電子線を照射することによって下地層112にエネルギーを与え、Inを偏析させる。具体的には、基板110をMOCVD装置から搬出して、電子線照射装置に搬入する。そして、1×105eV以上のエネルギーを有する電子線を、35A/cm2以上の照射量にて下地層112に照射する。その結果、下地層112においては、In(インジウム)が偏析する。
[工程−120]
その後、下地層112上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、基板を電子線照射装置から搬出して、再び、MOCVD装置に搬入する。そして、SiドープのGaN(GaN:Si)から成るn側コンタクト層24を結晶成長させ、続いて、n型AlGaN層から成るn型クラッド層21A、及び、n型不純物としてケイ素(Si)が添加されたn型GaN層から成るn型ガイド層21Bを、順次、結晶成長させることで、n型化合物半導体層21を得ることができる。その後、In0.2Ga0.8Nから成る井戸層、並びに、GaNから成る障壁層から構成された多重量子井戸構造を有する活性層23を、n型化合物半導体層21上に結晶成長させる。ここで、発光波長λは520nmである。その後、活性層23上に、p型不純物としてマグネシウム(Mg)が添加されたp型GaNから成るp型ガイド層22B、及び、p型不純物としてマグネシウム(Mg)が添加されたp型AlGaN層から成るp型クラッド層22Aを、順次、結晶成長させることでp型化合物半導体層22を得た後、p型不純物としてマグネシウム(Mg)が添加されたp型GaN層から成るp側コンタクト層25を結晶成長させる。
その後、下地層112上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、基板を電子線照射装置から搬出して、再び、MOCVD装置に搬入する。そして、SiドープのGaN(GaN:Si)から成るn側コンタクト層24を結晶成長させ、続いて、n型AlGaN層から成るn型クラッド層21A、及び、n型不純物としてケイ素(Si)が添加されたn型GaN層から成るn型ガイド層21Bを、順次、結晶成長させることで、n型化合物半導体層21を得ることができる。その後、In0.2Ga0.8Nから成る井戸層、並びに、GaNから成る障壁層から構成された多重量子井戸構造を有する活性層23を、n型化合物半導体層21上に結晶成長させる。ここで、発光波長λは520nmである。その後、活性層23上に、p型不純物としてマグネシウム(Mg)が添加されたp型GaNから成るp型ガイド層22B、及び、p型不純物としてマグネシウム(Mg)が添加されたp型AlGaN層から成るp型クラッド層22Aを、順次、結晶成長させることでp型化合物半導体層22を得た後、p型不純物としてマグネシウム(Mg)が添加されたp型GaN層から成るp側コンタクト層25を結晶成長させる。
[工程−130]
こうして結晶成長を完了した後、窒素ガス雰囲気中で800゜C、10分間程度のアニール処理を行ってp型不純物(p型ドーパント)の活性化を行う。その後、p型化合物半導体層22に対して電流を狭窄するための領域を形成するために、ホウ素イオンや水素イオンのイオン注入を施し、イオン注入された領域を高抵抗領域化あるいは絶縁領域化する。あるいは又、RIE法等のエッチング技術に基づきストライプ構造を形成することによって電流狭窄を行ってもよい。
こうして結晶成長を完了した後、窒素ガス雰囲気中で800゜C、10分間程度のアニール処理を行ってp型不純物(p型ドーパント)の活性化を行う。その後、p型化合物半導体層22に対して電流を狭窄するための領域を形成するために、ホウ素イオンや水素イオンのイオン注入を施し、イオン注入された領域を高抵抗領域化あるいは絶縁領域化する。あるいは又、RIE法等のエッチング技術に基づきストライプ構造を形成することによって電流狭窄を行ってもよい。
[工程−140]
次いで、通常の半導体レーザ素子のウェハプロセス、チップ化工程と同様に、保護膜(図示せず)の形成、フォトリソグラフィ工程やエッチング工程、金属蒸着による基板110の裏面における第1電極31の形成、第2化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)における第2電極32の形成を実行し、更に、劈開処理、ダイシングによりチップ化を行い、樹脂モールド、パッケージ化を行うことで、実施例1の半導体レーザ素子を作製することができる。
次いで、通常の半導体レーザ素子のウェハプロセス、チップ化工程と同様に、保護膜(図示せず)の形成、フォトリソグラフィ工程やエッチング工程、金属蒸着による基板110の裏面における第1電極31の形成、第2化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)における第2電極32の形成を実行し、更に、劈開処理、ダイシングによりチップ化を行い、樹脂モールド、パッケージ化を行うことで、実施例1の半導体レーザ素子を作製することができる。
尚、[工程−110]を実行する代わりに、基板をMOCVD装置から搬出して、加熱炉に搬入する。そして、1気圧の窒素ガス雰囲気中で、750゜C乃至1000゜Cにて、5分間乃至1時間の加熱処理を行う。これによっても、下地層112中において、Inを偏析させることができる。
あるいは又、[工程−110]の実行を省略し、[工程−110]の代わりに、[工程−130]と同様の工程において、1気圧の窒素ガス雰囲気中で、750゜C乃至1000゜Cにて、5分間乃至1時間の加熱処理を行う。これによっても、下地層112中において、Inを偏析させることができる。
また、場合によっては、メサ構造を有する半導体レーザ素子とすることもできる。具体的には、例えば、基板110’としてサファイア基板を使用し、[工程−140]において、p側コンタクト層25、p型化合物半導体層22、活性層23、及び、n型化合物半導体層21、並びに、n側コンタクト層24の一部をエッチングすることで、n側コンタクト層24の一部を露出させる。そして、露出したn側コンタクト層24の部分に第1電極31を形成し、p型化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)に第2電極32を形成する。こうして、図1の(B)に模式的な一部断面図を示す構造を有する半導体レーザ素子を得ることができる。
また、図2の(A)の概念図の右側に示すように、場合によっては、端面から出射されるレーザ光の光強度分布における最大光強度ピーク(光場の中心)は、n型化合物半導体層内に位置する構成とすることができる。具体的には、例えば、p型化合物半導体層22の厚さを、n型化合物半導体層21の厚さよりも薄くする(図2の(B)の半導体レーザ素子の模式的な一部断面図を参照)。尚、図2の(A)の概念図の左側には、端面から出射されるレーザ光の光強度分布における最大光強度ピークが活性層内に位置する、従来の半導体レーザ素子の発光状態を示す。一般に、光の損失は、n型化合物半導体層21におけるよりもp型化合物半導体層22における方が大きい。また、Inを含む活性層23において大きい。従って、端面から出射されるレーザ光の光強度分布における最大光強度ピークをn型化合物半導体層21の端面に位置させる構成とすることで、活性層23において生成したレーザ光の化合物半導体層における損失を少なくすることができるし、CODに対する耐性の向上を図ることができる。加えて、通常、p型化合物半導体層22はn型化合物半導体層21よりも高抵抗であるが故に、p型化合物半導体層22の厚さをn型化合物半導体層21の厚さよりも薄くすることで、p型化合物半導体層22における発熱を抑制することができ、半導体レーザ素子の低電圧駆動、低発熱化を達成することができる。そして、以上の結果として、半導体レーザ素子を提供することができる。また、n型化合物半導体層22におけるAl(アルミニウム)の含有率の低減を図ることが可能となり、発光部全体の歪みを低減することができる結果、端面発光型半導体レーザ素子の長寿命化を達成することができる。尚、このようなn型化合物半導体層21及びp型化合物半導体層22の構成、構造は、後述する実施例2〜実施例4の半導体レーザ素子にも適用することができる。
実施例2は、本発明の第2の態様に係る半導体レーザ素子、及び、本発明の第2の態様に係る半導体レーザ素子の製造方法に関する。実施例2の半導体レーザ素子の模式的な一部断面図を図3の(A)に図示する。
実施例2の半導体レーザ素子は、
(A)化合物半導体層から成り、凹部及び/又は凸部212Aを有する下地層212、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層212上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、活性層23において生成され、n型化合物半導体層21を経由してn型化合物半導体層21と下地層212との界面に到達したレーザ光は、下地層212の凹部及び/又は凸部212Aにおいて散乱及び/又は吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(A)化合物半導体層から成り、凹部及び/又は凸部212Aを有する下地層212、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、下地層212上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、活性層23において生成され、n型化合物半導体層21を経由してn型化合物半導体層21と下地層212との界面に到達したレーザ光は、下地層212の凹部及び/又は凸部212Aにおいて散乱及び/又は吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
より具体的には、実施例2にあっては、凹部及び/又は凸部212Aは、下地層212の表面から突出した不連続な凸部(具体的には、切頭四角錐)である。即ち、図4の(A)に模式的な部分的斜視図を示すように、実施例2にあっては、切頭四角錐の形状を有する島状の凸部が、下地層212の表面から突出している。尚、下地層212は、基板210の上に形成されている。尚、凹部及び/又は凸部212Aは、図面においては規則性を有するように描かれているが、1つの半導体レーザ素子内においては、ランダムに配置、配列されるように形成することが望ましい。
以下、実施例2の半導体レーザ素子の製造方法を説明する。
[工程−200]
基板210上に、凹部及び/又は凸部212Aを有する化合物半導体層から成る下地層212を形成する。具体的には、先ず、実施例1の[工程−100]と同様にして、基板210のクリーニング及びバッファ層211を基板210の上に結晶成長させる。次いで、BAlGaInNで構成される結晶から成る下地層212を結晶成長させる。
基板210上に、凹部及び/又は凸部212Aを有する化合物半導体層から成る下地層212を形成する。具体的には、先ず、実施例1の[工程−100]と同様にして、基板210のクリーニング及びバッファ層211を基板210の上に結晶成長させる。次いで、BAlGaInNで構成される結晶から成る下地層212を結晶成長させる。
[工程−210]
その後、下地層212の表面をエッチングすることによって、島状の凸部(切頭四角錐)から成る凹部及び/又は凸部212Aを下地層212に形成する(図4の(A)参照)。具体的には、スパッタリング法及びリソグラフィ技術に基づき図示しないエッチング用マスクを形成し、下地層212をエッチングした後、エッチング用マスクを除去することで、下地層212の表面が島状の凸状にエッチングされる。
その後、下地層212の表面をエッチングすることによって、島状の凸部(切頭四角錐)から成る凹部及び/又は凸部212Aを下地層212に形成する(図4の(A)参照)。具体的には、スパッタリング法及びリソグラフィ技術に基づき図示しないエッチング用マスクを形成し、下地層212をエッチングした後、エッチング用マスクを除去することで、下地層212の表面が島状の凸状にエッチングされる。
[工程−220]
その後、下地層212上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、BAlGaInNで構成される結晶から成るキャップ層(図示せず)を下地層212上に結晶成長させ、次いで、実施例1の[工程−120]と同様にして、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
その後、下地層212上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、BAlGaInNで構成される結晶から成るキャップ層(図示せず)を下地層212上に結晶成長させ、次いで、実施例1の[工程−120]と同様にして、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
[工程−230]
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例2の半導体レーザ素子を得ることができる。
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例2の半導体レーザ素子を得ることができる。
尚、[工程−210]において、図4の(B)に模式的な部分的斜視図を示すように、下地層212の表面から凹んだ不連続な凹部(具体的には、切頭四角錐が反転されたような凹部)を形成してもよいし、図5の(A)に模式的な部分的斜視図を示すように、四角錐(ピラミッド形状)が連続した凹凸部を形成することもできる。
場合によっては、実施例2においても、実施例1と同様に、メサ構造を有する半導体レーザ素子とすることもできる。具体的には、例えば、基板210’としてサファイア基板を使用し、[工程−140]と同様の工程において、p側コンタクト層25、p型化合物半導体層22、活性層23、及び、n型化合物半導体層21、並びに、n側コンタクト層24の一部をエッチングすることで、n側コンタクト層24の一部を露出させる。そして、露出したn側コンタクト層24の部分に第1電極31を形成し、p型化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)に第2電極32を形成する。こうして、図3の(B)に模式的な一部断面図を示す構造を有する半導体レーザ素子を得ることができる。
あるいは又、[工程−200]において、図6の(A)に模式的な一部断面図を示すように、基板210上に(より具体的には、バッファ層211上に)、底部に基板210の表面が露出した開口部を有し、SiO2から成る選択成長用マスク層230を周知のスパッタリング技術、リソグラフィ技術及びエッチング技術に基づき形成し、次いで、露出した基板210上に(より具体的には、バッファ層211上に)、下地層212を形成する(選択成長させる)ことで、凹部及び/又は凸部212Aを有する下地層212を得ることもできる(図6の(B)参照)。
あるいは又、[工程−200]において、図7の(A)に模式的な一部断面図を示すように、基板210上に(より具体的には、バッファ層211上に)第1下地層213を形成した後、第1下地層213上に、底部に第1下地層213の表面が露出した開口部を有する選択成長用マスク層231を周知のスパッタリング技術、リソグラフィ技術及びエッチング技術に基づき形成し、次いで、露出した第1下地層213上に第2下地層214を形成する(選択成長させる)ことで、第1下地層213と第2下地層214の2層構造を有し、凹部及び/又は凸部212Aを有する下地層を得ることもできる(図7の(B)参照)。
場合によっては、[工程−200]において、基板210上に(より具体的には、バッファ層211上に)下地層を結晶成長させるだけで、凸部を有する下地層を得ることもできる。
実施例3は、本発明の第3の態様に係る半導体レーザ素子、及び、本発明の第3の態様に係る半導体レーザ素子の製造方法に関する。実施例3の半導体レーザ素子の模式的な一部断面図を図8の(A)に図示する。
実施例3の半導体レーザ素子は、
(A)表面に、凹部及び/又は凸部310Aが設けられた基板310、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、基板310上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、活性層23において生成され、n型化合物半導体層21を経由して基板310の表面に到達したレーザ光は、基板310の表面の凹部及び/又は凸部310Aにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
(A)表面に、凹部及び/又は凸部310Aが設けられた基板310、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、基板310上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、活性層23において生成され、n型化合物半導体層21を経由して基板310の表面に到達したレーザ光は、基板310の表面の凹部及び/又は凸部310Aにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。
より具体的には、実施例3にあっては、凹部及び/又は凸部310Aは、基板310の表面から突出した不連続な凸部(具体的には、切頭六角錐)である。即ち、図5の(B)に模式的な部分的斜視図を示すように、実施例3にあっては、切頭六角錐の形状を有する島状の凸部が、基板310の表面から突出している。凹部及び/又は凸部310Aは、図面においては規則性を有するように描かれているが、1つの半導体レーザ素子内においては、ランダムに配置、配列されるように形成することが望ましい。
以下、実施例3の半導体レーザ素子の製造方法を説明する。
[工程−300]
先ず、n型GaNから成る基板310の表面をエッチングすることによって、島状の凸部から成る凹部及び/又は凸部310Aを基板310の表面に形成する。具体的には、スパッタリング法及びリソグラフィ技術に基づき図示しないエッチング用マスクを形成し、基板310をエッチングした後、エッチング用マスクを除去することで、基板310の表面が島状の凸状にエッチングされる。
先ず、n型GaNから成る基板310の表面をエッチングすることによって、島状の凸部から成る凹部及び/又は凸部310Aを基板310の表面に形成する。具体的には、スパッタリング法及びリソグラフィ技術に基づき図示しないエッチング用マスクを形成し、基板310をエッチングした後、エッチング用マスクを除去することで、基板310の表面が島状の凸状にエッチングされる。
[工程−310]
その後、基板310上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、GaNから成るバッファ層311を基板310上に結晶成長させ、次いで、実施例2の[工程−220]と同様にして、バッファ層311上にキャップ層(図示せず)を結晶成長させ、次いで、実施例1の[工程−120]と同様にして、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
その後、基板310上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、GaNから成るバッファ層311を基板310上に結晶成長させ、次いで、実施例2の[工程−220]と同様にして、バッファ層311上にキャップ層(図示せず)を結晶成長させ、次いで、実施例1の[工程−120]と同様にして、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
[工程−320]
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例3の半導体レーザ素子を得ることができる。
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例3の半導体レーザ素子を得ることができる。
場合によっては、実施例3においても、実施例1と同様に、メサ構造を有する半導体レーザ素子とすることもできる。具体的には、例えば、基板310’としてサファイア基板を使用し、[工程−140]と同様の工程において、p側コンタクト層25、p型化合物半導体層22、活性層23、及び、n型化合物半導体層21、並びに、n側コンタクト層24の一部をエッチングすることで、n側コンタクト層24の一部を露出させる。そして、露出したn側コンタクト層24の部分に第1電極31を形成し、p型化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)に第2電極32を形成する。こうして、図8の(B)に模式的な一部断面図を示す構造を有する半導体レーザ素子を得ることができる。
実施例4は、本発明の第4の態様に係る半導体レーザ素子、及び、本発明の第4の態様に係る半導体レーザ素子の製造方法に関する。実施例4の半導体レーザ素子の模式的な一部断面図を図9の(A)に図示する。
実施例4の半導体レーザ素子は、
(A)In(インジウム)を含む化合物半導体層から成る下地層412、及び、n型化合物半導体層から成る基層(具体的には、キャップ層414)、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、基層(キャップ層414)上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、下地層412の内部には空洞413が形成されており、活性層23において生成され、n型化合物半導体層21及び基層(キャップ層414)を経由して下地層412に入射したレーザ光は、下地層412の内部の空洞413において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。尚、下地層412は、基板410の上に形成されている。
(A)In(インジウム)を含む化合物半導体層から成る下地層412、及び、n型化合物半導体層から成る基層(具体的には、キャップ層414)、並びに、
(B)n型化合物半導体層21、活性層23及びp型化合物半導体層22が、基層(キャップ層414)上に、順次、積層されて成る積層構造体から構成された発光部20、
を備えている。そして、下地層412の内部には空洞413が形成されており、活性層23において生成され、n型化合物半導体層21及び基層(キャップ層414)を経由して下地層412に入射したレーザ光は、下地層412の内部の空洞413において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される。尚、下地層412は、基板410の上に形成されている。
以下、実施例4の半導体レーザ素子の製造方法を説明する。
[工程−400]
先ず、基板410上に、Inを含む化合物半導体層から成る下地層412を形成する。具体的には、先ず、実施例1の[工程−100]と同様にして、n型GaN基板から成る基板410をMOCVD装置に搬入し、水素から成るキャリアガス中での基板クリーニングを行う。その後、n型GaNから成る厚さ1μm程度のバッファ層411を基板410の上に結晶成長させる。次いで、厚さ0.2μm以上のアンドープあるいはn型のInxGa(1-x)N層から成る下地層412(但し、x>0)を結晶成長させ、続いて、BAlGaInNで構成される結晶から成るキャップ層(基層)414を結晶成長させる。
先ず、基板410上に、Inを含む化合物半導体層から成る下地層412を形成する。具体的には、先ず、実施例1の[工程−100]と同様にして、n型GaN基板から成る基板410をMOCVD装置に搬入し、水素から成るキャリアガス中での基板クリーニングを行う。その後、n型GaNから成る厚さ1μm程度のバッファ層411を基板410の上に結晶成長させる。次いで、厚さ0.2μm以上のアンドープあるいはn型のInxGa(1-x)N層から成る下地層412(但し、x>0)を結晶成長させ、続いて、BAlGaInNで構成される結晶から成るキャップ層(基層)414を結晶成長させる。
[工程−410]
その後、水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で加熱することで、下地層412の内部に空洞413を形成する。具体的には、1気圧あるいはそれよりも低圧の水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で、750゜C乃至1200゜Cにて、5分間乃至1時間加熱すればよい。その結果、下地層412においては、In(インジウム)がキャップ層(基層)414を介して蒸発し、下地層412の内部に空洞413が形成される。
その後、水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で加熱することで、下地層412の内部に空洞413を形成する。具体的には、1気圧あるいはそれよりも低圧の水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で、750゜C乃至1200゜Cにて、5分間乃至1時間加熱すればよい。その結果、下地層412においては、In(インジウム)がキャップ層(基層)414を介して蒸発し、下地層412の内部に空洞413が形成される。
[工程−420]
次いで、キャップ層(基層)414上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、実施例1の[工程−120]と同様にして、キャップ層414上に、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
次いで、キャップ層(基層)414上に、n型化合物半導体層21、活性層23及びp型化合物半導体層22を、順次、積層して、積層構造体から構成された発光部20を得る。具体的には、実施例1の[工程−120]と同様にして、キャップ層414上に、n側コンタクト層24、n型クラッド層21A及びn型ガイド層21Bから成る第1化合物半導体層21、活性層23、p型ガイド層22B及びp型クラッド層22Aから成る第2化合物半導体層22、p側コンタクト層25を、順次、結晶成長させる。
[工程−430]
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例3の半導体レーザ素子を得ることができる。
次いで、実施例1の[工程−130]及び[工程−140]と同様の工程を実行することで、実施例3の半導体レーザ素子を得ることができる。
場合によっては、実施例4においても、実施例1と同様に、メサ構造を有する半導体レーザ素子とすることもできる。具体的には、例えば、基板410’としてサファイア基板を使用し、[工程−140]と同様の工程において、p側コンタクト層25、p型化合物半導体層22、活性層23、及び、n型化合物半導体層21、並びに、n側コンタクト層24の一部をエッチングすることで、n側コンタクト層24の一部を露出させる。そして、露出したn側コンタクト層24の部分に第1電極31を形成し、p型化合物半導体層22の頂面上(具体的には、p側コンタクト層25上)に第2電極32を形成する。こうして、図9の(B)に模式的な一部断面図を示す構造を有する半導体レーザ素子を得ることができる。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した端面発光型半導体レーザ素子の構成、構造、発光部の構成、構造、端面発光型半導体レーザ素子を構成する材料、端面発光型半導体レーザ素子の製造条件等は例示であり、適宜変更することができる。例えば、実施例において説明した端面発光型半導体レーザ素子においては、端面発光型半導体レーザ素子の最終形態として基板上に形成されている形態を挙げたが、代替的に、基板を研磨やエッチングすることで除去し、露出した下地層等に第1電極31を形成する構造とすることもできる。
110,110’,210,210’,310,310’,410,410’・・・基板、111,211,311,411・・・バッファ層、112,212,312,412・・・下地層、112A・・・Inが偏析している下地層の部分、112B・・・下地層の他の部分、20・・・発光部、21・・・n型化合物半導体層、21A・・・n型クラッド層、21B・・・n型ガイド層、22・・・p型化合物半導体層、22A・・・p型クラッド層、22B・・・p型ガイド層、23・・・活性層、24・・・n側コンタクト層、25・・・p側コンタクト層、31・・・第1電極(n側電極)、32・・・第2電極(p側電極)、212A,310A・・・凹部及び/又は凸部、213・・・第1下地層、214・・・第2下地層、230・・・選択成長用マスク層、413・・・空洞、414・・・基層(キャップ層)
Claims (20)
- (A)Inを含む化合物半導体層から成る下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層中にはInが偏析している端面発光型半導体レーザ素子。 - 活性層において生成され、n型化合物半導体層を経由して下地層に入射したレーザ光は、下地層において散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される請求項1に記載の端面発光型半導体レーザ素子。
- 端面から出射されるレーザ光の光強度分布における最大光強度ピークは、n型化合物半導体層内に位置する請求項1に記載の端面発光型半導体レーザ素子。
- (A)化合物半導体層から成り、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、下地層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子。 - 端面から出射されるレーザ光の光強度分布における最大光強度ピークは、n型化合物半導体層内に位置する請求項4に記載の端面発光型半導体レーザ素子。
- (A)表面に、凹部、又は、凸部、又は、凹部と凸部の組合せが設けられた基板、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基板上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子。 - 端面から出射されるレーザ光の光強度分布における最大光強度ピークは、n型化合物半導体層内に位置する請求項6に記載の端面発光型半導体レーザ素子。
- (A)Inを含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層、並びに、
(B)n型化合物半導体層、活性層及びp型化合物半導体層が、基層上に、順次、積層されて成る積層構造体から構成された発光部、
を備えており、
下地層内部には空洞が形成されており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子。 - 端面から出射されるレーザ光の光強度分布における最大光強度ピークは、n型化合物半導体層内に位置する請求項8に記載の端面発光型半導体レーザ素子。
- (a)基板上に、Inを含む化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備え、更に、
下地層にエネルギーを与えてInを偏析させる工程を備えている端面発光型半導体レーザ素子の製造方法。 - 前記工程(a)と工程(b)の間で、電子線を照射することによって下地層にエネルギーを与える請求項10に記載の端面発光型半導体レーザ素子の製造方法。
- 前記工程(a)と工程(b)の間で、下地層を加熱することによって下地層にエネルギーを与える請求項10に記載の端面発光型半導体レーザ素子の製造方法。
- 前記工程(b)の後、下地層を加熱することによって下地層にエネルギーを与える請求項10に記載の端面発光型半導体レーザ素子の製造方法。
- (a)基板上に、凹部、又は、凸部、又は、凹部と凸部の組合せを有する化合物半導体層から成る下地層を形成し、次いで、
(b)下地層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由してn型化合物半導体層と下地層との界面に到達したレーザ光は、下地層の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、又は、吸収され、又は、散乱及び吸収され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子の製造方法。 - 前記工程(a)においては、基板上に下地層を形成した後、下地層表面をエッチングすることによって、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層を得る請求項14に記載の端面発光型半導体レーザ素子の製造方法。
- 前記工程(a)においては、基板上に選択成長用マスク層を形成し、次いで、下地層を形成することによって、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層を得る請求項14に記載の端面発光型半導体レーザ素子の製造方法。
- 前記工程(a)においては、基板上に第1下地層を形成した後、第1下地層上に選択成長用マスク層を形成し、次いで、第2下地層を形成することで、第1下地層と第2下地層の2層構造を有し、凹部、又は、凸部、又は、凹部と凸部の組合せを有する下地層を得る請求項14に記載の端面発光型半導体レーザ素子の製造方法。
- (a)基板の表面に、凹部、又は、凸部、又は、凹部と凸部の組合せを設けた後、
(b)基板上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層を経由して基板表面に到達したレーザ光は、基板表面の凹部、又は、凸部、又は、凹部と凸部の組合せにおいて散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子の製造方法。 - 前記工程(a)においては、基板表面をエッチングすることによって、基板の表面に凹部、又は、凸部、又は、凹部と凸部の組合せを設ける請求項18に記載の端面発光型半導体レーザ素子の製造方法。
- (a)基板上に、Inを含む化合物半導体層から成る下地層、及び、n型化合物半導体層から成る基層を形成した後、
(b)水素ガス雰囲気下、又は、アンモニアガス雰囲気下、又は、水素ガス及びアンモニアガス雰囲気下で加熱することで、下地層内部に空洞を形成し、次いで、
(c)基層上に、n型化合物半導体層、活性層及びp型化合物半導体層を、順次、積層して、積層構造体から構成された発光部を得る、
各工程を備えており、
活性層において生成され、n型化合物半導体層及び基層を経由して下地層に入射したレーザ光は、下地層内部の空洞において散乱され、以て、端面から出射されるレーザ光との間の干渉が抑制される端面発光型半導体レーザ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008266728A JP2010098070A (ja) | 2008-10-15 | 2008-10-15 | 端面発光型半導体レーザ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008266728A JP2010098070A (ja) | 2008-10-15 | 2008-10-15 | 端面発光型半導体レーザ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010098070A true JP2010098070A (ja) | 2010-04-30 |
Family
ID=42259558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008266728A Pending JP2010098070A (ja) | 2008-10-15 | 2008-10-15 | 端面発光型半導体レーザ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010098070A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016526281A (ja) * | 2013-05-01 | 2016-09-01 | センサー エレクトロニック テクノロジー インコーポレイテッド | 応力を解放する半導体層 |
| US9653313B2 (en) | 2013-05-01 | 2017-05-16 | Sensor Electronic Technology, Inc. | Stress relieving semiconductor layer |
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| US10460952B2 (en) | 2013-05-01 | 2019-10-29 | Sensor Electronic Technology, Inc. | Stress relieving semiconductor layer |
| WO2022260190A1 (ko) * | 2021-06-07 | 2022-12-15 | 엘지전자 주식회사 | 적색 발광 반도체 발광 소자 및 그 제조 방법 |
| US20220416120A1 (en) * | 2021-06-25 | 2022-12-29 | Samsung Electronics Co, Ltd. | Light emitting device, display apparatus including the same, and method of manufacturing the same |
-
2008
- 2008-10-15 JP JP2008266728A patent/JP2010098070A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10032956B2 (en) | 2011-09-06 | 2018-07-24 | Sensor Electronic Technology, Inc. | Patterned substrate design for layer growth |
| JP2016526281A (ja) * | 2013-05-01 | 2016-09-01 | センサー エレクトロニック テクノロジー インコーポレイテッド | 応力を解放する半導体層 |
| US9653313B2 (en) | 2013-05-01 | 2017-05-16 | Sensor Electronic Technology, Inc. | Stress relieving semiconductor layer |
| KR101909919B1 (ko) * | 2013-05-01 | 2018-10-19 | 센서 일렉트로닉 테크놀로지, 인크 | 응력 완화 반도체 층 |
| US10297460B2 (en) | 2013-05-01 | 2019-05-21 | Sensor Electronic Technology, Inc. | Stress relieving semiconductor layer |
| US10460952B2 (en) | 2013-05-01 | 2019-10-29 | Sensor Electronic Technology, Inc. | Stress relieving semiconductor layer |
| WO2022260190A1 (ko) * | 2021-06-07 | 2022-12-15 | 엘지전자 주식회사 | 적색 발광 반도체 발광 소자 및 그 제조 방법 |
| KR20240005814A (ko) * | 2021-06-07 | 2024-01-12 | 엘지전자 주식회사 | 적색 발광 반도체 발광 소자 및 그 제조 방법 |
| KR102892380B1 (ko) | 2021-06-07 | 2025-12-01 | 엘지전자 주식회사 | 적색 발광 반도체 발광 소자 및 그 제조 방법 |
| US20220416120A1 (en) * | 2021-06-25 | 2022-12-29 | Samsung Electronics Co, Ltd. | Light emitting device, display apparatus including the same, and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100411265C (zh) | 氮化物半导体发光元件 | |
| JP5162016B1 (ja) | 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法 | |
| JP4986714B2 (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| CN1277339C (zh) | 半导体发光元件的制造方法 | |
| JP2010098070A (ja) | 端面発光型半導体レーザ素子及びその製造方法 | |
| JP4626306B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
| JP4162560B2 (ja) | 窒化物系半導体発光素子 | |
| JP2002151786A (ja) | 半導体レーザ素子 | |
| JP4190297B2 (ja) | 窒化物系半導体レーザ素子およびその製造方法 | |
| JP4960777B2 (ja) | 端面発光型半導体レーザチップ | |
| JP2010238954A (ja) | 半導体発光素子、光ピックアップ装置、光源装置および半導体発光素子の製造方法 | |
| JP4146881B2 (ja) | 窒化物半導体発光素子およびエピウエハとその製造方法 | |
| JP4426980B2 (ja) | 半導体発光素子の製造方法 | |
| JP2010003882A (ja) | 端面発光型半導体レーザ素子 | |
| JPH1117277A (ja) | 窒化物系半導体レーザ装置およびその製造方法 | |
| JP2011124253A (ja) | 半導体レーザの製造方法、半導体レーザ、光ディスク装置、半導体装置の製造方法および半導体装置 | |
| JP3644446B2 (ja) | 窒化物半導体素子 | |
| JP2003218458A (ja) | 半導体発光装置 | |
| JP7718880B2 (ja) | 半導体発光素子、車両用灯具、および半導体発光素子の製造方法 | |
| WO2006106928A1 (ja) | 窒化ガリウム系化合物半導体レーザ素子の製造方法及び窒化ガリウム系化合物半導体レーザ素子 | |
| WO2023233541A1 (en) | Surface emitting laser, method for fabricating surface emitting laser | |
| JP5787851B2 (ja) | 半導体素子、ウェーハ、半導体素子の製造方法及びウェーハの製造方法 | |
| JP3849876B2 (ja) | 半導体レーザ素子及びその製造方法 | |
| JP2011142147A (ja) | 端面発光型半導体発光素子、端面発光型半導体発光素子の製造方法、画像表示装置、情報記録再生装置 | |
| JP5074863B2 (ja) | 窒化物半導体発光素子およびエピウエハとその製造方法 |