[go: up one dir, main page]

JP2010093018A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2010093018A
JP2010093018A JP2008260552A JP2008260552A JP2010093018A JP 2010093018 A JP2010093018 A JP 2010093018A JP 2008260552 A JP2008260552 A JP 2008260552A JP 2008260552 A JP2008260552 A JP 2008260552A JP 2010093018 A JP2010093018 A JP 2010093018A
Authority
JP
Japan
Prior art keywords
wiring
layer
wiring board
resistance value
wirings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008260552A
Other languages
English (en)
Inventor
Hiroshi Yamaguchi
博司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008260552A priority Critical patent/JP2010093018A/ja
Publication of JP2010093018A publication Critical patent/JP2010093018A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】複数層の配線層を有する配線基板において、抵抗値及びインダクタンス値を増大させることなく、配線の電気的特性を調整できるようにする。
【解決手段】複数の配線層を備えた配線基板は、複数の配線層のうちの第1の配線層61に形成された第1の配線1aと、複数の配線層のうちの第2の配線層62に形成された第2の配線1bと、導体からなる接続部材であるビア5とを有している。ビア5は、第1の配線1aと第2の配線1bとを接続する第1のビア5aと第2のビア5bとから構成されている。
【選択図】図1

Description

本発明は、配線基板に関し、特に一の層の配線と他の層の配線とが導体により接続されてなる信号配線を有する配線基板に関する。
近年、電子機器の性能が急速に進化し、それに用いる半導体素子が高速化、多機能化及び多ピン化してきている。これに伴い、半導体素子を集積化した半導体チップを実装する半導体パッケージ基板及び該半導体パッケージ基板を実装するマザーボードに要求される性能も高まってきている。
特に、半導体素子の動作の高速化により、高速信号を伝達する信号配線の電気的特性(以下、配線特性と称す。)が、半導体装置全体の電気的特性に大きく左右されるようになってきている。このため、半導体パッケージ基板及びマザーボード等の配線基板においては、配線特性の調整が必須となってきている。高速信号を伝達する配線に対しては、差動信号を使用し、且つその配線長をできるだけ等長にする等の、特に慎重な配線設計を行っている。
従来の配線特性の調整方法は、主に配線幅や配線長を変更することにより行っている。シングル配線(単線)に対しては、抵抗値及びインダクタンス値を減らすために、配線長を短くしたり、配線幅を太くしたりして配線特性の調整を行っている。特に、差動信号を伝達するための差動ペア配線に対しては、基本的に配線長を極力等しくするように調整を行っている(いわゆる等長配線)。
以下、従来の差動ペア配線の配線特性の調整方法について図6を参照しながら説明する。図6に示すように、配線基板100には、第1の配線101a及び第2の配線101bからなる差動ペア配線が設けられている。第1の配線101a及び第2の配線101bにおいて、各始点102a、102bから各終点103a、103bまでを配線する際には、第1の配線101a及び第2の配線101bの配線長を等長とするため、配線長がより短い第1の配線101aを終点103aの近傍で延長することによって、第2の配線101bの配線長と等しくしている。
このように、差動ペア配線同士の配線長が等しく設定されることにより、互いの配線の配線特性が等しくなるため、ペア配線内を伝達される信号の遅延時間が等しくなるので、差動信号の特性劣化を極力抑制することが可能となる。
特開平11−67970号公報
しかしながら、前記従来の配線基板によると、第1の配線101aの配線長をそれよりも長い第2の配線101bの配線長に合わせている。すなわち、配線長が短い第1の配線101aの配線長を長くする必要から、配線長が長くなる分、それだけ配線の抵抗値及びインダクタンス値が増大してしまうという問題がある。
また、図6から分かるように、第1の配線101aの配線長を長くする際に、迂回する分だけ該配線に複数の屈折部が生じてしまう。配線に屈折部が増えると、配線の抵抗値が増大するため、配線特性が劣化するという問題も生じる。
本発明は、前記従来の問題に鑑み、複数層の配線層を有する配線基板において、抵抗値及びインダクタンス値を増大させることなく、配線特性を調整できるようにすることを目的とする。
前記の目的を達成するため、本発明は、配線基板を、異なる配線層に形成された配線同士を電気的に接続する接続部を1本の配線の少なくとも2箇所に設ける構成とする。
具体的に、本発明に係る配線基板は、複数の配線層を備えた配線基板を対象とし、複数の配線層のうちの第1の配線層に形成された第1の配線と、複数の配線層のうちの第2の配線層に形成された第2の配線と、第1の配線と第2の配線とを少なくとも2箇所で接続する導体からなる第1の接続部材とを備えていることを特徴とする。
本発明の配線基板によると、第1の配線と第2の配線とを少なくとも2箇所で接続する導体からなる第1の接続部材を備えているため、少なくとも2箇所で接続される配線の抵抗値及びインダクタンス値は減少する。これにより、配線特性を調整する際に、抵抗値及びインダクタンス値の増大を防ぐことができる。
本発明の配線基板において、第1の配線及び第2の配線はシングル配線を構成していてもよい。
本発明の配線基板は、第1の配線層に形成された第3の配線と、第2の配線層に形成された第4の配線と、第3の配線と第4の配線とを少なくとも1箇所で接続する導体からなる第2の接続部材とをさらに備え、第1の配線及び第2の配線と第3の配線及び第4の配線とは、差動ペア配線を構成していることが好ましい。
この場合に、第1の配線及び第2の配線は、差動ペア配線のうち長さが長い方の配線であってもよい。
また、この場合に、第1の配線及び第2の配線は、差動ペア配線のうち長さが短い方の配線であってもよい。
また、差動ペア配線を構成している場合に、第2の接続部材は、第3の配線と第4の配線とに対して少なくとも2箇所に設けられていることが好ましい。
また、本発明の配線基板は、第3の配線層に形成された第5の配線と、第4の配線層に形成された第6の配線と、第5の配線と第5の配線とを少なくとも2箇所で接続する導体からなる第3の接続部材とをさらに備えていてもよい。
本発明の配線基板において、導体はそれぞれビアを構成していてもよい。
また、本発明の配線基板において、導体はそれぞれソルダボールを構成していてもよい。
また、本発明の配線基板において、導体はそれぞれバンプを構成していてもよい。
また、本発明の配線基板において、導体はそれぞれスルーホールを構成していてもよい。
本発明に係る配線基板によると、抵抗値及びインダクタンス値を増大させることなく、配線特性を調整することができる。その上、通常の製造プロセスで実現できるため、製造コストが増大することもない。
本発明の実施形態に係る配線基板について説明する。なお、本発明は下記の各実施形態には限定されず、本発明の技術的思想の範囲内において種々の変更が可能であることはいうまでもない。
(第1の実施形態)
本発明の第1の実施形態について図面を参照しながら説明する。
図1は本発明の第1の実施形態に係る配線基板を模式的に示している。図1に示す配線基板10において、第1の配線層61に形成された第1の配線1aと第2の配線層62に形成された第2の配線1bとが、導体からなる接続部材としての第1のビア5a及び第2のビア5bからなるビア5により接続されている。なお、図示はしていないが、第1の配線層61と第2の配線層62との間には少なくとも1層の絶縁膜(層間絶縁膜)が形成されている。ここで、ビア5a、5bを構成する導体には、例えばタングステン(W)を用いることができ、すなわち、公知の半導体製造プロセスにおいて用いることができる導体であればよい。
第1の実施形態に係る配線基板10によると、第1の配線1aと第2の配線1bとを接続する複数のビア、ここでは第1のビア5aと第2のビア5bとを配置する際に、第1のビア5a及び第2のビア5bの配置位置及びその間隔により配線特性を調整することができる。
このように、ビア5を第1のビア5aと第2のビア5bとの2つのビアにより構成した場合の配線特性(抵抗値、インダクタンス値及びキャパシタンス値)は、ビア5を1つのビアで構成する場合と比べて、抵抗値及びインダクタンス値は減少し、キャパシタンス値は増大する。すなわち、第1のビア5aと第2のビア5bとの間隔を大きくする程、抵抗値及びインダクタンス値は減少し、逆にキャパシタンス値は増大する。
第1の配線1a及び第2の配線1bにおける第1のビア5aから第2のビア5bまでの間の配線幅及び配線長が等しいとした場合に、第1のビア5aから第2のビア5bまでの間の第1の配線1aに生じるインダクタンス値をLa、抵抗値をRaとし、第1のビア5aから第2のビア5bまでの間の第2の配線1bに生じるインダクタンス値をLb(=La)、抵抗値をRb(=Ra)とし、各ビア5a、ビア5bに生じるそれぞれのインダクタンス値をLvとし、抵抗値をRvとすると、第1のビア5aの始点(第1の配線1a側)から第2のビア5bの終点(第2の配線1b側)までの経路に生じるインダクタンス値L及び抵抗値Rは、以下の式(1)及び式(2)のようになる。
L=(La+Lv)/2 …(1)
R=(Ra+Rv)/2 …(2)
なお、キャパシタンス値は、ビアを複数個設けたことにより、配線の面積が大きくなるため、微量ではあるが増大する。また、式(1)及び式(2)は、配線の周囲の状況(例えば、接地電位(GND)の配置位置及び他の配線等)による影響や、第1の配線1a及び第2の配線1b同士の間の干渉、ビア5a、5b同士の間の干渉の影響により値は若干異なるが、配線特性の調整が可能であることに変わりはない。
また、抵抗値、インダクタンス値及びキャパシタンス値の増減量は、配線基板10自体の構成及び組成等により様々であるため、汎用の電磁界解析ツール等を用いて配線特性を調整してもよい。これらにより、第1のビア5a及び第2のビア5bの配置位置及びその間隔によって、所望の配線特性を実現することが可能となる。
なお、ビア5の構成要素であるビア5a等の個数を増やすと、式(1)及び式(2)が成り立たなくなることはいうまでもないが、構成要素を増やすと、インダクタンス値及び抵抗値の減少量は大きくなり、キャパシタンス値の増加量も大きくなる。
また、第1の配線1a及び第2の配線1bのインピーダンス値を調整したい場合は、インダクタンス値Lとキャパシタンス値Cとをビア5a等の個数及び間隔によって調整することにより、所望のインピーダンス値を得ることができる。
なお、第1の実施形態においては、2つの配線層61、62の間を接続するためのビアを例に説明したが、図2に示す配線基板20のように、第1の配線層61、第2の配線層62及び第3の配線層63にわたって第1の配線1a、第2の配線及び第3の配線1cを接続する複数のビア5、6のそれぞれに第1のビア5a及び第2のビア5bと、第3のビア6a及び第4のビア6bとを設ける構成としてもよい。
また、第1の実施形態においては、第1の配線1aと第1の配線1bとを電気的に接続する導体からなる接続部材として、ビアを用いたが、ビアに限られない。例えば、ソルダボール、バンプ又はコンタクトホールの少なくとも壁面上に導体を設けたスルーホールであってもよい。なお、接続部材がソルダボール及びバンプの場合は、接続される2つの配線は、互いに異なる配線基板の配線であることはいうまでもない。
(第2の実施形態)
以下、本発明の第2の実施形態について図面を参照しながら説明する。
図3は本発明の第2の実施形態に係る配線基板を模式的に示している。図3に示すように、第2の実施形態に係る配線基板30は、第1の配線層61に形成された第1の配線1aと第2の配線層62に形成された第2の配線1bとが、導体からなる接続部材としての第1のビア5a及び第2のビア5bからなるビア5により接続されている。これにより、第1の配線1aと第2の配線1bとは、第1の層間接続配線1を構成している。
同様に、第1の配線層61に第1の配線1aと並行して形成された第3の配線2aと、第2の配線層62に第2の配線1bと並行して形成された第4の配線2bとが、導体からなる接続部材としての第3のビア7により接続されている。これにより、第3の配線2aと第4の配線2bとは、第2の層間接続配線2を構成している。なお、図示はしていないが、第1の配線層61と第2の配線層62との間には少なくとも1層の絶縁膜(層間絶縁膜)が形成されている。
このように、第2の実施形態においては、配線基板30における第1の層間接続配線1及び第2の層間接続配線2により、差動ペア配線を構成している。
第2の実施形態に係る配線基板30においても、第1の配線1aと第2の配線1bとを接続する複数のビア、ここでは第1のビア5aと第2のビア5bとを配置する際に、第1のビア5a及び第2のビア5bの配置位置及びその間隔により配線特性を調整することができる。
前述したように、ビア5を第1のビア5aと第2のビア5bとの2つのビアにより構成した場合の配線特性(抵抗値、インダクタンス値及びキャパシタンス値)は、ビア5を1つのビアで構成する場合と比べて、抵抗値及びインダクタンス値は減少し、キャパシタンス値は増大する。すなわち、第1のビア5aと第2のビア5bとの間隔を大きくする程、抵抗値及びインダクタンス値は減少し、逆にキャパシタンス値は増大する。
ここで、第1の配線1a及び第2の配線1bにおける第1のビア5aから第2のビア5bまでの間の配線幅及び配線長が等しいとした場合に、第1のビア5aから第2のビア5bまでの間の第1の配線1aに生じるインダクタンス値をLa、抵抗値をRaとし、第1のビア5aから第2のビア5bまでの間の第2の配線1bに生じるインダクタンス値をLb(=La)、抵抗値をRb(=Ra)とし、各ビア5a、ビア5bに生じるそれぞれのインダクタンス値をLvとし、抵抗値をRvとすると、第1のビア5aの始点(第1の配線1a側)から第2のビア5bの終点(第2の配線1b側)までの経路に生じるインダクタンス値L及び抵抗値Rは、第1の実施形態で示した式(1)及び式(2)のようになる。
なお、キャパシタンス値は、ビアを複数個設けたことにより、各層間接続配線1、2の面積が大きくなるため、微量ではあるが増大する。また、式(1)及び式(2)は、配線の周囲の状況(例えば、接地電位(GND)の配置位置及び他の配線等)による影響や、第1の配線1a及び第2の配線1b同士の間の干渉、ビア5a、5b同士の間の干渉の影響により値は若干異なるが、配線特性の調整が可能であることに変わりはない。
また、第1の層間接続配線1における抵抗値、インダクタンス値及びキャパシタンス値の増減量は、配線基板30自体の構成及び組成等により様々であるが、第1のビア5a及び第2のビア5bの配置位置及びその間隔により、所望の配線特性を実現することができる。
次に、差動ペア配線における配線特性の調整方法について説明する。差動ペア配線は、隣接する配線同士の配線長が等長になることが望ましい。しかしながら、事実上、差動ペア配線を配線基板に配置する場合、互いの配線長を等しくすることは困難である。このため、従来は、ペア配線のうち配線長が短くなる方の配線に対してその配線長を延長し、なるべく等長になるように調整を行っている。
第2の実施形態においては、配線長が長い方の第1の層間接続配線1に複数のビア(ここでは2つ)を設け、該第1の層間接続配線1におけるインダクタンス値及び抵抗値が減少するように配線特性の調整を行う。
図4に差動ペア配線における2つの配線の配線長を調整する前の配線基板40を示す。図4に示すように、調整前の配線基板40は、第1の配線1d及び第2の配線1eからなる第1の層間接続配線1Aと、第3の配線2a及び第4の配線2bからなる第2の層間接続配線2とを有している。第1の層間接続配線1Aの配線長は、第2の層間接続配線2の配線長よりもΔαだけ長い。
まず、Δα分のインダクタンス値Lαを計算する。インダクタンス値Lαの計算はファラデーの法則である式(3)を元に有限要素法等を用いた汎用解析ツールにより計算することができる。
V=−Lα(dI/dt) …(3)
ここで、Vは誘導起電力を表し、Iは電流を表し、tは時間を表す。なお、インダクタンス値を求める近似式は配線基板の構造によっては、他の文献又は論文等でも紹介されているため、配線基板の構造に合った近似式を用いてもよい。
次に、図3に示した、第1の層間接続配線1を構成する第1のビア5a及び第2のビア5b同士の間の配線のインダクタンス値Lは、前述した式(1)及び式(2)により求めることができる。ここで、第2の層間接続配線2を構成する第3のビア7におけるインダクタンス値をLv2とすると、以下に示す式(4)の関係が成り立つ。
Lv2−{(La+Lv)/2}=Lα …(4)
また、抵抗値に関しても、式(4)のLをRに置き換えることにより、以下に示す式(5)の関係が成り立つ。
Rv2−{(Ra+Rv)/2}=Rα …(5)
ここで、Rv2は第2の層間接続配線2における第3のビア7の抵抗値を表し、Raは第1の配線1a又は第2の配線1bにおける第1のビア5aと第2のビア5bとの間の抵抗値を表し、Rvは第1のビア5a又は第2のビア5bの抵抗値を表し、RαはΔα分の抵抗値を表す。なお、抵抗値Rαは、以下に示す式(6)により算出することができる。
Rα=ρ×Δα/S …(6)
ここで、ρは配線の抵抗率(Ω・m)を表し、Sは配線の断面積(m)を表す。
以上説明したように、図4に示す第1の層間接続配線1Aにおける配線特性を、図3に示す第1のビア5a及び第2のビア5bの間隔を調整することにより、所望の配線特性を付与することができる。もちろん、式(1)及び式(2)は、配線の周囲の状況(例えば、接地電位(GND)の配置位置及び他の配線等)による影響や、第1の配線1a及び第2の配線1b同士の間の干渉、ビア5a、5b同士の間の干渉の影響により値は若干異なるが、配線特性の調整が可能であることに変わりはない。
また、抵抗値、インダクタンス値及びキャパシタンス値の増減量は、配線基板30自体の構成及び組成等により様々であるため、汎用の電磁界解析ツール等を用いて配線特性を調整してもよい。いずれにおいても、第1の層間接続配線1に設ける第1のビア5a及び第2のビア5bの配置位置及びその間隔によって、第1の層間接続配線1及び第2の層間接続配線2からなる作動ペア配線に対して所望の配線特性を実現することができる。
なお、第2の実施形態においては、第1の層間接続配線1及び第2の層間接続配線2のうち、配線長が長い第1の層間接続配線1に対して、そのインダクタンス値L及び抵抗値Rを調整する方法を述べたが、作動ペア配線におけるキャパシタンス値Cを調整することも可能である。この場合は、差動ペア配線のうちの配線長が短い方の配線、ここでは第2の層間接続配線2に複数のビアを設けて、複数のビアの個数及び間隔を調整することにより、作動ペア配線に所望の配線特性を得ることが可能となる。
また、第2の実施形態においては、差動ペア配線のうちの第1の層間接続配線1に対して 複数のビアを設けることにより配線特性を調整したが、図5に示した配線基板50のように、第1の層間接続配線1だけでなく、第2の層間接続配線2に対しても複数のビア、例えば第3のビア7a及び第4のビア7bを設けることにより、差動ペア配線の配線特性を調整してもよい。
また、差動ペア配線のインピーダンス値を調整したい場合は、インダクタンス値Lとキャパシタンス値Cとの両方をビア5a等の個数及び間隔によって調整することにより、所望のインピーダンスを得ることができる。
また、第2の実施形態においても、第1の配線1aと第1の配線1bとの電気的な接続及び第3の配線2aと第4の配線2bとの電気的な接続部材として、導体からなるビアを用いたが、ビアに限られない。例えば、ソルダボール、バンプ又はコンタクトホールの少なくとも壁面上に導体を設けたスルーホールであってもよい。なお、接続部材がソルダボール及びバンプの場合は、接続される2つの配線は、互いに異なる配線基板の配線となる。
本発明に係る配線基板は、抵抗値及びインダクタンス値を増大させることなく、配線特性を調整することができ、一の層の配線と他の層の配線とが導体(ビア、ソルダボール、バンプ及びスルーホール等)により接続される信号配線を有する配線基板(LSI、マザーボード及びパッケージ基板等)に有用である。
本発明の第1の実施形態に係る配線基板を示す模式的な斜視図である。 本発明の第1の実施形態に係る配線基板の他の例を示す模式的な斜視図である。 本発明の第2の実施形態に係る配線基板を示す模式的な斜視図である。 本発明の第2の実施形態に係る調整前の配線基板を示す模式的な斜視図である。 本発明の第2の実施形態に係る配線基板の他の例を示す模式的な斜視図である。 従来の配線基板の作動ぺア配線を示す平面図である。
符号の説明
1 第1の層間接続配線
1a 第1の配線
1b 第2の配線
1c 第3の配線
1A 第1の層間接続配線
1d 第1の配線
1e 第2の配線
2 第2の層間接続配線
2a 第3の配線
2b 第4の配線
5 ビア
5a 第1のビア
5b 第2のビア
6 ビア
6a 第3のビア
6b 第4のビア
7 ビア
7a 第3のビア
7b 第4のビア
10 配線基板
20 配線基板
30 配線基板
40 調整前の配線基板
50 配線基板
61 第1の配線層
62 第2の配線層
63 第3の配線層

Claims (11)

  1. 複数の配線層を備えた配線基板であって、
    前記複数の配線層のうちの第1の配線層に形成された第1の配線と、
    前記複数の配線層のうちの第2の配線層に形成された第2の配線と、
    前記第1の配線と前記第2の配線とを少なくとも2箇所で接続する導体からなる第1の接続部材とを備えていることを特徴とする配線基板。
  2. 前記第1の配線及び第2の配線は、シングル配線を構成していることを特徴とする請求項1に記載の配線基板。
  3. 前記第1の配線層に形成された第3の配線と、
    前記第2の配線層に形成された第4の配線と、
    前記第3の配線と前記第4の配線とを少なくとも1箇所で接続する導体からなる第2の接続部材とをさらに備え、
    前記第1の配線及び第2の配線と前記第3の配線及び第4の配線とは、差動ペア配線を構成していることを特徴とする請求項1に記載の配線基板。
  4. 前記第1の配線及び第2の配線は、前記差動ペア配線のうち長さが長い方の配線であることを特徴とする請求項3に記載の配線基板。
  5. 前記第1の配線及び第2の配線は、前記差動ペア配線のうち長さが短い方の配線であることを特徴とする請求項3に記載の配線基板。
  6. 前記第2の接続部材は、前記第3の配線と前記第4の配線とに対して少なくとも2箇所に設けられていることを特徴とする請求項3〜5のいずれか1項に記載の配線基板。
  7. 前記第3の配線層に形成された第5の配線と、
    前記第4の配線層に形成された第6の配線と、
    前記第5の配線と前記第5の配線とを少なくとも2箇所で接続する導体からなる第3の接続部材とをさらに備えていることを特徴とする請求項1〜6のいずれか1項に記載の配線基板。
  8. 前記導体は、それぞれビアを構成することを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
  9. 前記導体は、それぞれソルダボールを構成することを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
  10. 前記導体は、それぞれバンプを構成することを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
  11. 前記導体は、それぞれスルーホールを構成することを特徴とする請求項1〜7のいずれか1項に記載の配線基板。
JP2008260552A 2008-10-07 2008-10-07 配線基板 Pending JP2010093018A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008260552A JP2010093018A (ja) 2008-10-07 2008-10-07 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008260552A JP2010093018A (ja) 2008-10-07 2008-10-07 配線基板

Publications (1)

Publication Number Publication Date
JP2010093018A true JP2010093018A (ja) 2010-04-22

Family

ID=42255474

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008260552A Pending JP2010093018A (ja) 2008-10-07 2008-10-07 配線基板

Country Status (1)

Country Link
JP (1) JP2010093018A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014143231A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd 配線基板及びその設計方法
JP2014225640A (ja) * 2013-04-15 2014-12-04 キヤノン株式会社 プリント配線板及びプリント回路板
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
JP2017524245A (ja) * 2014-05-21 2017-08-24 クアルコム,インコーポレイテッド 埋込型パッケージ基板コンデンサ
JP6465264B1 (ja) * 2017-08-01 2019-02-06 株式会社村田製作所 多層基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
JP2014143231A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd 配線基板及びその設計方法
JP2014225640A (ja) * 2013-04-15 2014-12-04 キヤノン株式会社 プリント配線板及びプリント回路板
JP2017524245A (ja) * 2014-05-21 2017-08-24 クアルコム,インコーポレイテッド 埋込型パッケージ基板コンデンサ
JP6465264B1 (ja) * 2017-08-01 2019-02-06 株式会社村田製作所 多層基板
WO2019026657A1 (ja) * 2017-08-01 2019-02-07 株式会社村田製作所 多層基板
US10709014B2 (en) 2017-08-01 2020-07-07 Murata Manufacturing Co., Ltd. Multilayer substrate

Similar Documents

Publication Publication Date Title
US8120927B2 (en) Printed circuit board
EP2654387B1 (en) Printed circuit board
US20130220690A1 (en) Printed circuit board for mobile platforms
KR20170073512A (ko) 반도체 장치
JP2013080628A (ja) 配線板、コネクタおよび電子装置
JP2012039073A (ja) 半導体装置
JP2010093018A (ja) 配線基板
KR100858075B1 (ko) 인터포저
TWI572256B (zh) 線路板及電子總成
CN100505178C (zh) 贯通基板、内插器以及贯通基板的制造方法
US9681554B2 (en) Printed circuit board
CN103889145B (zh) 线路板及电子总成
JP4848490B2 (ja) 伝送線路及びこれを有する配線基板並びに半導体装置
JP2008294795A (ja) 差動伝送回路
JP4916300B2 (ja) 多層配線基板
JP2009224617A (ja) 配線基板
CN106068056B (zh) 印刷布线衬底
JP6733911B2 (ja) プリント配線基板、電子部品付きプリント配線基板
US6842344B1 (en) Multi-layer printed circuit board and signal routing therein
JP2005327903A (ja) 半導体装置
JP2008124072A (ja) 半導体装置
JP5133776B2 (ja) 電子部品の接続構造
CN102369636B (zh) 差动路径转换部件、印制基板以及电子装置
JP5296963B2 (ja) 多層配線半導体集積回路、半導体装置
JP2004207609A (ja) グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板