JP2010092574A - Flash file system error correction function - Google Patents
Flash file system error correction function Download PDFInfo
- Publication number
- JP2010092574A JP2010092574A JP2008264701A JP2008264701A JP2010092574A JP 2010092574 A JP2010092574 A JP 2010092574A JP 2008264701 A JP2008264701 A JP 2008264701A JP 2008264701 A JP2008264701 A JP 2008264701A JP 2010092574 A JP2010092574 A JP 2010092574A
- Authority
- JP
- Japan
- Prior art keywords
- error correction
- error
- flash memory
- file system
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
Description
本発明は、フラッシュファイルシステムの誤り訂正機能であって、誤り検出を行った後、誤り訂正を行ったり、フラッシュメモリ上のプログラムの種類により誤り訂正機能の能力を変えることに関するものである。 The present invention relates to an error correction function of a flash file system, which relates to performing error correction after error detection, or changing the ability of the error correction function depending on the type of program on a flash memory.
昨今、外部記憶装置の容量は指数関数的に大きくなり、転送時間も大きくなってきた。その為、転送スピードを速くし対応を取ってきた。しかし、転送スピードを上げるとデータの転送誤りが増加し、誤り訂正システムが必要不可欠となってきた。このような背景の元に誤り訂正システムも多くの種類のものが提案され、何bitの誤りを検出でき何bitの誤りを訂正できるか、その為には何bitの誤り訂正ビットを付加するかなど、誤り検出の数、誤り訂正の数により適切な誤り訂正のアルゴリズムが存在する。 Recently, the capacity of external storage devices has increased exponentially and the transfer time has also increased. Therefore, we have taken measures by increasing the transfer speed. However, when the transfer speed is increased, data transfer errors increase, and an error correction system has become indispensable. Against this background, many types of error correction systems have been proposed, how many bits of error can be detected and how many bits of error can be corrected, and how many error correction bits can be added for that purpose. There are appropriate error correction algorithms depending on the number of error detections and the number of error corrections.
NAND型フラッシュメモリを使用するフラッシュファイルシステムにおいて、メモリの容量の増加や読み書き時間の短縮に伴い、誤り訂正は必要不可欠となった。また、昨今、NAND型フラッシュメモリは多値を持つNAND型フラッシュメモリも増加し、データの誤り率も多くなり、誤り訂正手段はさらに重要な要素となった。一方誤り訂正手段はハミング距離が3であるハミングの誤り訂正を使用していたが、誤り検出と誤り訂正の数が増えるとBCH誤り訂正が必要となってきた。BCH誤り訂正は情報ビットと生成多項式により誤り訂正ビットをつくり、情報ビットに付加してフラッシュメモリに書き込み、フラッシュメモリから読み出すときは、読み出した後、シンドロームの計算を行い、誤りの存否を判断し、誤りがある場合は再度計算やルックアップテーブルにより誤りを訂正した。 In flash file systems using NAND flash memory, error correction has become indispensable as memory capacity increases and read / write time decreases. In recent years, NAND flash memory has increased in NAND flash memory with multiple values, the data error rate has increased, and error correction means has become an even more important factor. On the other hand, the error correction means uses Hamming error correction with a Hamming distance of 3, but BCH error correction has become necessary as the number of error detection and error correction increases. BCH error correction creates an error correction bit using information bits and a generator polynomial, adds it to the information bit, writes it to the flash memory, and when reading from the flash memory, calculates the syndrome after reading it to determine whether there is an error If there is an error, the error was corrected again by calculation or a lookup table.
具体的には図4のように、I(x):情報bitをG(x):生成多項式で割り算をして、h(x):商とR(x):余りを求める。R(x):余りが誤り訂正bitとなり、I(x):情報bitの後ろにつけて、I(x)+R(x)で誤り訂正付きのデータとなる。この形でフラッシュメモリに書き込み、読み出した後は、α*4+α+1=0の1つの解をI(x)+R(x)のxに代入してS(α)なるシンドロームを求める。S(α):シンドロームが全て0であれば誤りは無い。しかし、S(α)が0で無いならば誤りが発生しているので、誤り訂正の計算かルックアップテーブルを用いて誤りを訂正する。 Specifically, as shown in FIG. 4, I (x): information bit is divided by G (x): generator polynomial to obtain h (x): quotient and R (x): remainder. R (x): the remainder is an error correction bit, I (x): data after error correction with I (x) + R (x) after the information bit. After writing to and reading from the flash memory in this form, one syndrome of α * 4 + α + 1 = 0 is substituted into x of I (x) + R (x) to obtain a syndrome of S (α). S (α): If the syndrome is all zero, there is no error. However, if S (α) is not 0, an error has occurred. Therefore, the error is corrected using an error correction calculation or a lookup table.
フラッシュファイルシステムの誤り訂正機能に関する文献は無いが、ファイルシステムの誤り訂正に関するものは以下のとおりである。
上記で示すように、誤り訂正の処理は生成多項式による計算など多大な時間を消費しシンドロームから誤りを訂正する過程も多大な時間を消費する。即ち、読み書きごとの誤り訂正作業はフラッシュファイルシステムにとっては重い処理であった。つまり、誤り訂正の数と誤り検出の数を多くすることで処理時間が長くなることが課題であった。 As described above, the error correction process consumes a great amount of time such as calculation by a generator polynomial, and the process of correcting an error from the syndrome also consumes a lot of time. That is, the error correction work for each reading and writing is a heavy process for the flash file system. That is, increasing the number of error corrections and error detections increases the processing time.
そこで、所定の数の誤り検出と誤り訂正が可能な誤り訂正ビットを生成多項式により演算し情報ビットに付加してフラッシュメモリに書き込み、読み出すときは、先ず誤り検出数を最大として誤り検出のみ行い、検出した誤りの数に基づき、再度誤り訂正をしたり、フラッシュメモリ上のプログラムやデータの種類により、当該フラッシュメモリ上のプログラムやデータを読み書きする誤り訂正手段の誤り検出数と誤り訂正数を変え、または、フラッシュメモリ上のプログラムやデータの格納場所により、当該フラッシュメモリ上のプログラムやデータを読み書きする誤り訂正手段の誤り検出数と誤り訂正数を変え、または、フラッシュメモリ上のプログラムやデータに付加したフラグにより、当該フラッシュメモリ上のプログラムやデータを読み書きする誤り訂正手段の誤り検出数と誤り訂正数を変えた。 Therefore, when calculating a predetermined number of error correction bits capable of error detection and error correction using a generator polynomial, adding them to information bits and writing them to the flash memory, first, only error detection is performed with the maximum number of error detections, Based on the number of detected errors, correct the error again, or change the error detection number and error correction number of the error correction means that reads and writes the program and data on the flash memory according to the type of program and data on the flash memory. Or, depending on the storage location of the program or data on the flash memory, change the error detection number and error correction number of the error correction means for reading and writing the program or data on the flash memory, or change the program or data on the flash memory to Depending on the added flag, the program or data on the flash memory It changed the error count and the error correction number of the error correction means to read and write.
一般に誤り訂正手段の処理時間が多くかかる中で、誤りがあるかないかを先に検出したり、プログラムの重要度に応じて誤り検出機能を下げるなど、誤り訂正処理の時間を短くすることにより、システムは非常に効率的となった。 In general, it takes a lot of processing time for error correction means.By shortening the time of error correction processing, such as detecting whether there is an error first or reducing the error detection function according to the importance of the program, The system has become very efficient.
最小距離が6以上の誤り訂正機能を持った誤り訂正検出手段を例に挙げると、誤り訂正処理をしない場合は5bitの誤り検出ができる。またシンドロームから1bitの誤り訂正を行う場合は4bitの誤り検出ができる。また、2つのシンドロームから2bitの誤り訂正を行う場合は3bitの誤り検出ができる。この事から、先ず5bitの誤り検出を行い、どれくらいの誤り数があるかを判断した後適正な誤り訂正を行う。これにより先ずは最大数の誤り検出機能で誤り検出の不能を避け、次いで、確定した誤り検出数を得て、適切な誤り訂正を行うことが可能となる。 Taking an example of error correction detection means having an error correction function with a minimum distance of 6 or more, 5-bit error detection can be performed when error correction processing is not performed. When 1-bit error correction is performed from the syndrome, 4-bit error detection can be performed. When 2-bit error correction is performed from two syndromes, 3-bit error detection can be performed. From this, first, 5-bit error detection is performed, and after determining the number of errors, appropriate error correction is performed. As a result, the maximum number of error detection functions can be used to avoid error detection, and then a fixed number of error detections can be obtained and appropriate error correction can be performed.
図1において、1はフラッシュメモリ空間である。2のブートコード格納領域には例えば誤り3bit訂正、4bit検出をできる誤り訂正機能を付けて格納する。3のOS格納領域には例えば誤り2bit訂正、3bit検出をできる誤り訂正機能を付けて格納する。4のユーザデータ格納領域には例えば誤り1it訂正、2bit検出をできる誤り訂正機能を付けて格納する。
In FIG. 1, 1 is a flash memory space. In the boot code storage area 2, for example, an error correction function capable of performing error 3 bit correction and 4 bit detection is added and stored. In the OS storage area 3, for example, an error correction function capable of performing error 2-bit correction and 3-bit detection is added and stored. The user
このようなプログラムの種類により誤り訂正機能の能力を変えることにより、もっとも誤り訂正能力の高い誤り訂正機能をブートコードに付けて、その次に誤り訂正能力の高い誤り訂正機能をOSに付けて、最後に、最も誤り訂正能力の低い誤り訂正機能をユーザデータに取り付けた。このようにすることにより、誤りがあってはならないものには、たとえ処理時間がかかっても誤り訂正機能の高いものを付加し、そうでないものには、処理時間を優先する方法を取った。 By changing the capability of the error correction function depending on the type of program, the error correction function with the highest error correction capability is attached to the boot code, and then the error correction function with the highest error correction capability is attached to the OS. Finally, an error correction function with the lowest error correction capability was attached to user data. In this way, a method having a high error correction function is added to those that should not have an error even if processing time is required, and a method in which processing time is given priority to those that do not.
図2において、1はフラッシュメモリ空間である。2のブートコードには例えば誤り3bit訂正、4bit検出をできる誤り訂正機能を付けてフラッシュメモリの先頭ブロックに格納する。フラッシュメモリの先頭ブロックは先天性の不良ブロックがないため連続して格納することが可能となる。3のOSには例えば誤り2bit訂正、3bit検出をできる誤り訂正機能を付けて予め決めておいたブロックに格納する。4のユーザデータには例えば誤り1it訂正、2bit検出をできる誤り訂正機能を付けて予め決めておいた格納する。
In FIG. 2, 1 is a flash memory space. The boot code of No. 2 is stored in the first block of the flash memory with an error correction function that can detect, for example, 3-bit correction and 4-bit detection. The first block of the flash memory can be stored continuously because there is no congenital defective block. For example, the OS of 3 is provided with an error correction function capable of performing error 2-bit correction and 3-bit detection, and stored in a predetermined block. For example, the
このように、プログラムの種類を予め決めておいたブロックに格納し、各ブロック毎に誤り訂正機能の能力を変えることにより、もっとも誤り訂正能力の高い誤り訂正機能をブートコードが格納されているブロックに割り付けて、その次に誤り訂正能力の高い誤り訂正機能をOSが格納されているブロックに割り付けて、最後に、最も誤り訂正能力の低い誤り訂正機能をユーザデータが格納されているブロックに割り付けた。このようにすることにより、誤りがあってはならないものには、たとえ処理時間がかかっても誤り訂正機能の高いものを付加し特定のブロックに割付し、そうでないものには、処理時間を優先するために特定のブロックに割り付けた。よってブロックの種類により、プログラムの種類が特定でき、自由な誤り訂正能力を有する誤り訂正機能を付けることができる。 In this way, the type of program is stored in a predetermined block, and the error correction function with the highest error correction capability is changed for each block. Next, the error correction function with the highest error correction capability is assigned to the block in which the OS is stored, and finally the error correction function with the lowest error correction capability is assigned to the block in which the user data is stored. It was. By doing this, even if processing time is required for those that should not have errors, those with high error correction function are added and assigned to specific blocks, and for those that do not, processing time has priority. Assigned to a specific block to do. Therefore, the type of program can be specified by the type of block, and an error correction function having free error correction capability can be added.
図3において、1はフラッシュメモリ空間である。2のブートコードには例えば誤り3bit訂正、4bit検出をできる誤り訂正機能を付けて、またブートコードであることがわかるフラグ1をつけてフラッシュメモリに格納する。3のOSには例えば誤り2bit訂正、3bit検出をできる誤り訂正機能を付けて、またOSであることがわかるフラグ2を付けてフラッシュメモリに格納する。4のユーザデータには例えば誤り1it訂正、2bit検出をできる誤り訂正機能を付けて、またユーザデータであることがわかるフラグ3を付けてフラッシュメモリに格納する。
In FIG. 3, 1 is a flash memory space. The boot code of No. 2 is provided with an error correction function that can detect, for example, error 3 bit correction and 4 bit detection, and a
このように、プログラムの種類を予め決めておいたフラグで認識できるようにし、各プログラムの種類毎に誤り訂正機能の能力を変えることにより、もっとも誤り訂正能力の高い誤り訂正機能をブートコードに付けフラグ1とともにフラッシュメモリに格納し、その次に誤り訂正能力の高い誤り訂正機能をOSに付け、フラグ2とともにフラッシュメモリに格納し、最後に、最も誤り訂正能力の低い誤り訂正機能をユーザデータに付け、フラグ3とともにフラッシュメモリに格納する。このようにすることにより、誤りがあってはならないものには、たとえ処理時間がかかっても誤り訂正機能の高い誤り訂正を付加し、その存在をフラグで認識する。また、そうでないものには、処理時間を優先する方法を取るために特定のフラグをつけることによりプログラムの種類が特定でき、自由な誤り訂正能力を有する誤り訂正機能を付けることができる。
In this way, the type of program can be recognized with a predetermined flag, and the error correction function with the highest error correction capability is attached to the boot code by changing the error correction function for each program type. It is stored in the flash memory together with the
一般に誤り訂正手段の処理時間が多くかかる中で、誤りがあるかないかを先に検出したり、プログラムの重要度に応じて誤り検出機能を下げるなど、誤り訂正処理の時間を短くすることにより、フラッシュファイルシステムの産業上の利用可能性は非常に高くなった。 In general, it takes a lot of processing time for error correction means.By shortening the time of error correction processing, such as detecting whether there is an error first or reducing the error detection function according to the importance of the program, The industrial availability of the flash file system has become very high.
1 フラッシュメモリ空間
2 ブートコード格納領域
3 OS格納領域
4 ユーザデータ格納領域
5 ブートコード
6 OS
7 ユーザデータ
1 Flash memory space 2 Boot code storage area 3
7 User data
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008264701A JP2010092574A (en) | 2008-10-12 | 2008-10-12 | Flash file system error correction function |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008264701A JP2010092574A (en) | 2008-10-12 | 2008-10-12 | Flash file system error correction function |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010092574A true JP2010092574A (en) | 2010-04-22 |
Family
ID=42255129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008264701A Pending JP2010092574A (en) | 2008-10-12 | 2008-10-12 | Flash file system error correction function |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010092574A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515784A (en) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | Encoding and / or decoding memory device and method |
| JP2013542533A (en) * | 2010-10-27 | 2013-11-21 | エルエスアイ コーポレーション | Adaptive ECC technology for flash memory based data storage |
| US9190160B2 (en) | 2012-08-07 | 2015-11-17 | Samsung Electronics Co., Ltd. | Memory device having variable read voltage and related methods of operation |
| CN107273316A (en) * | 2017-06-08 | 2017-10-20 | 迈普通信技术股份有限公司 | Parallel FLASH accesses system and method |
| US11586848B2 (en) | 2018-07-24 | 2023-02-21 | Samsung Electronics Co., Ltd. | Object recognition devices, electronic devices and methods of recognizing objects |
Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181162A (en) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | Information storage method |
| JPS61338U (en) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | decoding device |
| JPS613374A (en) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | error correction method |
| JPS6356879A (en) * | 1986-08-28 | 1988-03-11 | Canon Inc | Information recording and reproducing device |
| JPS6458127A (en) * | 1987-08-28 | 1989-03-06 | Matsushita Electric Industrial Co Ltd | Code error correction method |
| JPH01273154A (en) * | 1988-04-25 | 1989-11-01 | Mitsubishi Electric Corp | Storage device with ecc circuit |
| JPH02131625A (en) * | 1988-11-11 | 1990-05-21 | Matsushita Electric Ind Co Ltd | error correction device |
| JPH06161906A (en) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | Semiconductor memory circuit |
| JPH10229343A (en) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | Error correction processing method |
| WO2001054123A1 (en) * | 2000-01-21 | 2001-07-26 | Sony Corporation | Optical disk discriminating method and optical disk reproducing method and optical disk device |
| JP2002091831A (en) * | 2000-09-12 | 2002-03-29 | Hitachi Ltd | Data processing system and data processing method |
| JP2004503891A (en) * | 2000-06-13 | 2004-02-05 | エスティーマイクロエレクトロニクス | Secure EEPROM memory with error correction circuit |
| JP2005011386A (en) * | 2003-06-16 | 2005-01-13 | Renesas Technology Corp | Error correction apparatus |
| JP2006260619A (en) * | 2005-03-15 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Error correction apparatus, error correction method, and digital data recording / reproducing apparatus |
| JP2007104708A (en) * | 2006-11-27 | 2007-04-19 | Renesas Technology Corp | Data processing method |
| JP2007299249A (en) * | 2006-05-01 | 2007-11-15 | Hagiwara Sys-Com:Kk | Nand-type flash memory device and starting method for computing system using it |
| JP2008508632A (en) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Data storage and playback device |
-
2008
- 2008-10-12 JP JP2008264701A patent/JP2010092574A/en active Pending
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58181162A (en) * | 1982-04-16 | 1983-10-22 | Hitachi Ltd | Information storage method |
| JPS61338U (en) * | 1984-06-06 | 1986-01-06 | クラリオン株式会社 | decoding device |
| JPS613374A (en) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | error correction method |
| JPS6356879A (en) * | 1986-08-28 | 1988-03-11 | Canon Inc | Information recording and reproducing device |
| JPS6458127A (en) * | 1987-08-28 | 1989-03-06 | Matsushita Electric Industrial Co Ltd | Code error correction method |
| JPH01273154A (en) * | 1988-04-25 | 1989-11-01 | Mitsubishi Electric Corp | Storage device with ecc circuit |
| JPH02131625A (en) * | 1988-11-11 | 1990-05-21 | Matsushita Electric Ind Co Ltd | error correction device |
| JPH06161906A (en) * | 1992-11-19 | 1994-06-10 | Toshiba Corp | Semiconductor memory circuit |
| JPH10229343A (en) * | 1997-02-14 | 1998-08-25 | Hitachi Ltd | Error correction processing method |
| WO2001054123A1 (en) * | 2000-01-21 | 2001-07-26 | Sony Corporation | Optical disk discriminating method and optical disk reproducing method and optical disk device |
| JP2004503891A (en) * | 2000-06-13 | 2004-02-05 | エスティーマイクロエレクトロニクス | Secure EEPROM memory with error correction circuit |
| JP2002091831A (en) * | 2000-09-12 | 2002-03-29 | Hitachi Ltd | Data processing system and data processing method |
| JP2005011386A (en) * | 2003-06-16 | 2005-01-13 | Renesas Technology Corp | Error correction apparatus |
| JP2008508632A (en) * | 2004-08-02 | 2008-03-21 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Data storage and playback device |
| JP2006260619A (en) * | 2005-03-15 | 2006-09-28 | Matsushita Electric Ind Co Ltd | Error correction apparatus, error correction method, and digital data recording / reproducing apparatus |
| JP2007299249A (en) * | 2006-05-01 | 2007-11-15 | Hagiwara Sys-Com:Kk | Nand-type flash memory device and starting method for computing system using it |
| JP2007104708A (en) * | 2006-11-27 | 2007-04-19 | Renesas Technology Corp | Data processing method |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011515784A (en) * | 2008-03-18 | 2011-05-19 | サムスン エレクトロニクス カンパニー リミテッド | Encoding and / or decoding memory device and method |
| JP2013542533A (en) * | 2010-10-27 | 2013-11-21 | エルエスアイ コーポレーション | Adaptive ECC technology for flash memory based data storage |
| US9190160B2 (en) | 2012-08-07 | 2015-11-17 | Samsung Electronics Co., Ltd. | Memory device having variable read voltage and related methods of operation |
| CN107273316A (en) * | 2017-06-08 | 2017-10-20 | 迈普通信技术股份有限公司 | Parallel FLASH accesses system and method |
| US11586848B2 (en) | 2018-07-24 | 2023-02-21 | Samsung Electronics Co., Ltd. | Object recognition devices, electronic devices and methods of recognizing objects |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102828487B1 (en) | Memory module, memory system including the same and error correcting method thereof | |
| US9195551B2 (en) | Enhanced storage of metadata utilizing improved error detection and correction in computer memory | |
| US9075742B2 (en) | Memory device | |
| US8069389B2 (en) | Error correction circuit and method, and semiconductor memory device including the circuit | |
| US10795763B2 (en) | Memory system and error correcting method thereof | |
| US20150089310A1 (en) | Use of error correction pointers to handle errors in memory | |
| US8332727B2 (en) | Error correction circuit, flash memory system including the error correction circuit, and operating method of the error correction circuit | |
| JP6540703B2 (en) | Memory controller and control method of memory controller | |
| CN101473308A (en) | Non-volatile memory error correction system and method | |
| US20160124803A1 (en) | Storage Device Data Access Method and Storage Device | |
| JP2010237822A (en) | Memory controller and semiconductor memory device | |
| US11372720B2 (en) | Systems and methods for encoding metadata | |
| JP2010092574A (en) | Flash file system error correction function | |
| US8429485B2 (en) | Method and apparatus for detecting free page and a method and apparatus for decoding error correction code using the method and apparatus for detecting free page | |
| US20130227368A1 (en) | Hierarchical error correction | |
| US10804935B2 (en) | Techniques for reducing latency in the detection of uncorrectable codewords | |
| US10901842B2 (en) | Memory system and operating method thereof | |
| US10025652B2 (en) | Error location pointers for non volatile memory | |
| US20190354436A1 (en) | Memory system and operating method thereof | |
| JP2017156940A (en) | Error detection device, storage device, and error correction method | |
| US20150019932A1 (en) | Storage device, crc generation device, and crc generation method | |
| US20190042360A1 (en) | Error correction circuit and memory system including the same | |
| CN115454707A (en) | Error-correcting code system with enhanced detection features | |
| JP2005011386A (en) | Error correction apparatus | |
| JP2011029857A (en) | Error detection correction function of flash file system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111018 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120313 |