JP2010088186A - モータ制御回路 - Google Patents

Abstract

【課題】シリアル通信を用いて、外部から設定された設定値を基に、モータを制御する場合、モータの駆動時に大電流が流れることで、グランドラインが変動し、ノイズが発生し、この間のシリアル通信されたデータは、信頼性が低く、誤動作することがある。
【解決手段】本発明は、信頼性が低いデータをフィルタすることで、信頼性の高いデータのみを有効とし、モータの誤動作が少ないモータ制御を実現するモータ制御回路に関する。
【選択図】 図９

Description

本発明は、モータ制御回路に関し、特にシリアル通信を用いて、外部から制御を行うモータ制御回路に関する。

例えば、特許文献１には、大量のデータ転送をサーボモータとコンピュータの間で行う場合の転送の技術についての開示がある。特許文献１では、サーボモータの状態データをサンプリングする測定装置があり、測定装置で測定した測定結果を記憶する記憶装置があり、その記憶装置に記憶されている内容をマイコンとシリアル変換装置を使って、ＣＰＵに出力するものである。

特許文献２には、サーボモータ装置において、コントローラへシリアル伝送するシリアルインターフェイス回路を備えたサーボモータ装置の開示がある。特許文献２では、モータのＩＤ情報を分割し、その分割したモータのＩＤ情報をボールセンサからの磁極情報に重畳させてコントローラへシリアル伝送するものである。

どちらも、サーボモータと通信する技術の開示があるが、モータの制御とは、直接、関係の無いデータをシリアル通信により、マイコンが通信する手法である。

従来のモータ制御において、ドライバはモータの数に応じて必要であり、複数個のモータを制御する為には、同じたけ複数個ドライバが必要である。近年、複数個のドライバの機能を内蔵するＩＣが販売されている。複数個のドライバを内蔵する構成では、例えば、特許文献３には、複数のモータを駆動する多チャンネル負荷駆動装置が提案されている。
特開平９−９６７８号公報 特開平４−２２９０８８号公報 特開２００７−３０６６３７

しかしながら、ドライバＩＣを外部のマイコンから、信号線を使って制御する場合、ちょうど、モータの大電流変化動作時に、ぶつかる事がある。その時、モータには駆動時の瞬間、大電流が流れ、ドライバＩＣのグランドラインに、ノイズが乗ることがある。

その信号線に、マイコンから新しい設定値が設定されたとすると、上記のノイズの影響を受け、その新しい設定値が誤設定される可能性がある。この誤設定による誤動作により、モータが破損するといった問題があった。

本発明は、クロック端子とデータ端子の２端子で通信するシリアル通信を用いて、前記シリアル通信を通じて設定された設定値を基にモータの駆動を制御するモータ制御回路において、前記モータに供給する電流を制御するトランジスタの制御信号を受け、無効期間を示す無効期間信号を出力する無効期間検出回路と、前記無効期間信号が無効期間を示す期間、前記クロック端子から印加されるクロックをゲートするゲート回路と、を備えることを特徴とするモータ制御回路を提供する。

或いは、更にクロック端子とデータ端子の２端子で通信するシリアル通信を用いて、前記シリアル通信を通じて設定された設定値を基にモータの駆動を制御するモータ制御回路において、前記モータに供給する電流を制御するトランジスタの制御信号を受け、無効期間を示す無効期間信号を出力する無効期間検出回路と、前記無効期間信号が無効期間を示す期間、前記クロック端子から印加されるクロックをゲートするゲート回路と、を備えることを特徴とするモータ制御回路を提供する。

本発明の外部からモータの制御する際、設定値の誤りによる誤動作を防止することが出来る。

図１は、本発明に係るモータ制御回路のモータ制御回路１を示すブロック図である。モータ制御回路１はマイコン２と接続されており、マイコン２によって制御される。マイコン２は、シリアルポートを持ち、このシリアルポートを使って、他のＩＣを制御することが出来る。パラレルポートでも良いが、パラレルポートは通信に多数の外部端子が必要になり、現実的は不向きである。

シリアルポートはクロック端子と当該クロック端子に同期するデータ端子との２端子で構成されるものが一般的であり、その中でも、Ｉ^２Ｃバスは、特に一般的で、数多くのＩＣで用いられており、汎用性が高い。今回は一例として、Ｉ^２Ｃバスを用いたケースで紹介する。Ｉ^２Ｃバスでは、複数のスレーブＩＣを接続する事が出来、マスタＩＣは個別に決められたスレーブＩＣのアドレスを指定し、スレーブＩＣと通信することで、そのスレーブＩＣを自由自在に制御することが出来る。

Ｉ^２Ｃバスの詳細仕様に関しては、一般的な事項であり、詳細はフィリプス社のホームページ等に開示されており、ここでは省略する。Ｉ^２Ｃバスで用いられる２本の信号線は、シリアルクロック（ＳＣＫ）とシリアルデータ（ＳＤＡ）であり、ＳＣＫは端子１０４、ＳＤＡは端子１０５から、それぞれ印加される。通信を始めるには、マスタＩＣが通信により選択されるスレーブＩＣのアドレスを指定する必要がある。マスタＩＣはマイコン２に相当し、スレーブＩＣはモータ制御回路１に相当する。

モータ制御回路１の内部には、第１モータ３と第２モータ４をドライブする第１ドライバ回路７と第２ドライバ回路８の２つのドライバ回路が内蔵されている。但し、１つのＩ^２Ｃバスで、２つのドライバ回路を個別に制御するために、それぞれのモータドライバ回路に固有のアドレスを２つ用意する必要は無く、１つの固有のアドレスを用意すれば良い。

ここで、固有のアドレスを設定するために、本実施例ではアドレス端子を設けている。端子１０６、端子１０７、端子１０８の３端子がそれに相当し、一般的なＩ^２Ｃバスで設定されるスレーブＩＣに割り振られた固有のアドレス値７ビットのうち、下位３ビットを端子の状態により、外部から設定できる様にしている。これは、下位の３ビットを変えることで、最大で８個のＩＣを同一のＩ^２Ｃバスに接続できる構成としている。また、１個しか接続しない場合や、外部端子を設けられない場合には、内部のＲＯＭを用いて、ＲＯＭのデータと照合しても良い。

図２に示す様に、マイコン２から、Ｉ^２Ｃバスで通信するためのスタートコンディションが送られた後に、クロックに同期して、スレーブＩＣに割り振られた固有のアドレス値（７ビット）が出力される。インターフェイス回路１１の内にあるＩ^２Ｃバスコントローラ回路１２は、スタートコンディション後に送られたデータ（アドレス）を、受信データバッファ回路１３に送る。受信データバッファ回路１３は、保持したデータ（アドレス）を、アドレス一致検出回路１４に送る。

アドレス一致検出回路１４では、予め、内部にアドレス値を保持している。もし、送られて来たデータ（アドレス値）が、第１モータ３、第２モータ４を示すアドレス値であることを確認出来ると、マイコン２からのデータが順次、送信が許可され、当モータ制御回路と通信可能状態となる。

アドレス一致検出回路１４は、第１モータ３のアドレス値と、第２モータ４のアドレス値、それぞれ、２つのアドレス値を持って、第１モータ３と第２モータ４、それぞれに個別に設定しても良いが、アドレスが１つでも、その１つのアドレスが示すメモリのうち、最初の半分の２４ビットが第１モータ３の設定で、後の半分の２４ビットが第２モータ４の設定と分けておけば、敢えて、２つのアドレスを必要としない。

これにより、それぞれのモータドライバ回路に固有のアドレスを設定する必要は無く、ＩＣとしての単一アドレスを設定することが出来る。これにより複数のドライバ回路を有する場合でも、Ｉ^２Ｃバスのアドレスを１つ用意すれば良く、ＩＣ識別としてアドレス数に制限を受けても有効に使うことが出来る。

従来は、モータドライバを２個搭載する場合には、ＩＣは別々となるので、当然、個別に設定する必要があり、２つのアドレスを必要としたが、内蔵するモータドライバの個数が増えても、レジスタの容量を増やすだけで対応することが出来、１つのＩ^２Ｃバスのアドレス端子のみを用いて、複数のモータとの通信が可能となる。例えば、モータドドライバ４個入りＩＣが８個あっても、３２個分のアドレスは必要なく、ＩＣの個数と同じ、８個あれば良い。

本実施例では、モータドライバの２個分の設定値の通信が終了すると、マイコン２はモータ制御回路１にデータ転送終了のストップコンディションを送信し、第１モータ３と第２モータ４への設定が終了する。データ転送の間、受信バッファ回路１３では、受け取ったデータを８ビット単位で、受信データ格納レジスタ１５に書き込んで行く。

受信データバッファ回路１３と受信データ格納レジスタ１５は、フリップフロップで構成されたレジスタ（記憶装置）が利用される。ＳＲＡＭやＤＲＡＭの様なメモリで構成しても良いが、アドレス管理が必要になり、返って、ＩＣのチップ面積が拡大し、システム設計も複雑になってしまう。レジスタだと 決まった順序で記憶するだけで、アドレス管理は必要なく、必要な情報を効率よく記憶出来る。

一般的に、モータは動作中にモータの動作環境が大きく変更されると、モータ自体の故障の原因になることがあるので、受信データ格納レジスタ１５に書き込まれた最新の設定値は、直ぐに第１モータ３の動作環境には反映されない。

モータの最新の設定値の反映は、Ｉ^２Ｃバスを通じて、ストップコンディションによりデータ転送が終了した後、Ｉ^２Ｃバスのクロック端子（ＳＣＫ）とは、別途、設けられたモータの駆動用パルス（ＣＬＫ１）端子１００を用いて、その駆動パルスの変化を検出し、その変化のタイミングによって、最新の設定がモータ動作環境に反映される。端子１００から印加されたモータの駆動パルス（ＣＬＫ１）は、第１整形ノイズ除去回路２０によって、ヒゲの様なノイズを除去し、第１立上り検出回路２４と第１遅延回路２８の双方に印加される。

第１立上り検出回路２４では、停止状態から、駆動パルス（ＣＬＫ１）の変化を検知する。第１立上り検出回路２４の構成は、内部にコンパレータとカウンタを持ち、一定の期間、変化が無いと停止状態と判断し、その後、入力信号である駆動パルスの状態の変化を検知すると、その変化を第１モータモード設定保持回路１６に知らせる。第１モータモード設定保持回路１６は、第１立上り検出回路２４からの信号に応じて、受信データ格納レジスタ回路１５に保持されているデータがそのまま転送されてくる。

第１遅延回路２８は、駆動パルス（ＣＬＫ１）を遅延させる。第１遅延回路２８は、１サイクル程の大きな遅れは必要ないので、バッファを数段組み合わせた基本的な遅延回路で構成する。十分に時間を取りたい場合には、シフトレジスタを用いて、遅延させても良い。この第１遅延回路２８で遅延されている間に、第１モータモード設定保持回路１６の設定値は、実際にモータを制御する第１ドライバ回路７内に設けられたモータ動作環境に反映されることになる。

図３は、上記のＩ^２Ｃバスを通じたストップコンディションの後のモータ駆動パルス（ＣＬＫ１）の立上り変化によって、最新の設定値が反映される詳細タイミング図を示す。先ず、受信データ格納レジスタ回路１５に最新のモータ設定値が保持される。次に、モータ駆動パルス（ＣＬＫ１）及びモータ駆動パルス（ＣＬＫ２）の立上り変化を検知し、そのタイミングで受信データ格納レジスタ回路１５に保持されている最新の設定値を、第１モータモード設定保持回路１６及び第２モータモード設定保持回路１７に書き込む。

この時、ストップコンディションの後、受信データ格納レジスタ回路１５に、最新のデータが格納されても、直ちに、最新の設定値を反映した動作を行わない。シリアルポートを使った通信では、シリアルでデータを送信して行くため、短い時間で、最新の設定値が完成する分けでは無い。時間がかかるので、いつも決まったタイミングで更新できないという問題がある。

そこで、最新の設定値を反映するタイミングを確定するため、駆動パルス（ＣＬＫ１）を利用する。駆動パルス（ＣＬＫ１）を一定の期間、Ｌレベル（停止状態）とし、次に、動作を開始するタイミング（再始動タイミング）で、最新のモータ設定値を反映する。

この処理により、第１モータ３に最新の設定値を反映させるタイミングを明確にすることが出来る。しかし、駆動パルス（ＣＬＫ１）は、モータの回転に直接、関係しているので、第１モータモード設定保持回路１６の内容が切り換わり、直ちに、回転を制御することは難しい。そこで、若干の時間差が必要になる。この若干の時間差を作成するために、第１遅延回路２８が必要になる。

この動作のポイントは、比較的に時間の掛かるシリアルポートを用いて、最新の設定値を受信データレジスタ回路１５に格納させておき、一定期間の駆動パルスの停止期間を利用し、最新の設定値に更新するタイミングを確定するために構成とする。

上記の手順により、マイコン２から、第１モータ３の最新の設定値に更新するタイミングを自由自在に操作することが可能となる。モータは必ずしも、停止状態からの回転状態になるとは限らない。モータの回転中に、設定値を変更することはよくあることで、動作中に、カウンタの設定値を変更すると、誤動作を引き越す可能性があり、連続したモータ動作が出来ない不都合が生じる。そこで、駆動パルスを一定期間、停止状態とし、次の動作開始のタイミングで設定値を更新することは、モータに取っては、最も安全なタイミングでもある。

受信データ格納レジスタ回路１５の容量は、モータを制御するのに必要なビット数分だけ、記憶容量が必要であり、４８ビット程度あると、第１モータ３、第２モータ４を制御するのに、必要なビット数となる。受信データバッファ回路１３は、８ビットとすると、６回、受信データ格納レジスタ回路１５に送信すると、データは一杯になる。つまり、Ｉ^２Ｃバスを通じて、６回分、データを送信した後に、ストップコンディションを送り、データを完成させる必要がある。

更に、受信データ格納レジスタ回路１５は、第１モータモード設定保持回路１６と第２モータモード設定保持回路１７を合わせたビット数と同じであると、都合が良い。同じビット数であると、アドレスデコーダなどの介在は必要とせず、そのまま、同じビットの位置に、転送するだけ済み、シンプルな構成が可能となる。

図４は、第１ドライバ回路７の内部のブロック図を示す。第１ドライバ回路７の内部には、モータを制御するクロックの立上り／立下り検出回路７１、モータの各励磁モードを設定する励磁モード設定回路７２、基準電圧を生成しモータの電流を決定する基準電圧生成回路７３、立上り／立下り検出回路７１からの検出結果と励磁モード設定回路７２からの設定信号に応じて、動作する進相カウンタ７４と、実際に第１モータ３を制御するトランジスタ５０、５１、５２、５３のスイッチング制御を行う相励磁信号生成回路７５、基準電圧生成回路７３と進相カウンタ７４からの信号を受け、擬似的な正弦波を生成する擬似正弦波生成回路７６、擬似正弦波生成回路７６からの正弦波を受け、その正弦波に応じたＰＷＭ波形を生成するＰＷＭ制御回路７７を備えている。

第１モータモード設定保持回路１６では、順番に、最初の４ビット（１ビット目〜４ビット目まで）が立上り／立下り検出回路７１の設定に利用され、次の４ビット（５ビット目〜８ビット目まで）が励磁モード設定回路７２の設定に利用され、次の４ビット（９ビット目〜１２ビット目まで）が進相カウンタ７４の設定に利用され、次の４ビット（１３ビット目〜１６ビット目まで）が相励磁信号生成回路７５の設定に利用され、次の４ビット（１７ビット目〜２０ビット目まで）が基準電圧生成回路７３の設定に利用される。各ビットの順序は、第１ドライバ回路の動作環境に合わせれば良い。
相励磁信号生成回路７５では、進相カウンタ７４からカウント値を用いて、その励磁モードに必要な信号を作成する。これら一連の設定により、モータ制御回路１は、第１モータ３に対し、２相の駆動端子φ１（Ａ）、φ２（ＡＢ）、φ３（Ｂ）、φ４（ＢＢ）を出力する。

具体的な出力例として、図５に２相励磁モードのタイミングチャートを示し、図６に１−２相励磁モードのタイミングチャートを示す。相励磁信号生成回路７５からの進相カウンタ値によって、多岐に渡るモータ励磁モードを自在に設定することが出来る。

また、上記の実施例では、２相のステッピングモータを用いた場合を説明したが、３相モータ、５相モータでも、制御トランジスタが増加するだけ、基本的な回路構成には大きな変更は無い。
＜＜詳細の説明＞＞
モータ制御回路１は、Ｉ^２Ｃバスの信号線を使ってマイコン２から、設定値を受ける瞬間、ちょうど、第１モータ３、第２モータ４の大電流変化動作時に、ぶつかる事がある。その際、モータには駆動時の瞬間、大電流が流れ、モータ制御回路１のＧＮＤラインに、ノイズが乗ることがあり、ＩＣ全体の動作に影響を与える場合がある。

すると、Ｉ^２Ｃバスの信号線にも、影響を与えることがあり、マイコン２からの新しい設定値が、上記のノイズの影響を受け、誤設定される可能性がある。誤設定でモータが誤動作し、モータやＩＣが破損することがある。

図８は上記の動作を示す。第１モータ３、第２モータ４の駆動を制御するトランジスタ５０〜５７がオンオフするトランジスタ駆動信号（φ１〜φ４）が変化するタイミングで、１００ｎｓの間でＧＮＤノイズが出ることがある。ＩＣ内部にも影響を与え、出力信号波形に示す様に、信号波形にもＧＮＤノイズの影響を及ぼす。当然、このＧＮＤノイズの期間に、Ｉ^２Ｃバスの信号線を通じて、マイコン２からの設定された信号は、信頼性が低くなる。

そこで、ＧＮＤノイズが出る期間、マイコン２からの設定された信号を取り込まない様に、トランジスタ駆動信号（φ１〜φ４）が立ち上がるタイミングから、少しの期間、無効期間信号を作成する。この無効期間信号は、無効期間検出回路９３で作成する。無効期間検出回路９３は、第１ドライバ回路７、第２ドライバ回路８にある相励磁信号生成回路からの信号が立上りを検知し、ＧＮＤノイズが出る一定期間、アクティブになる信号を作成する。この一定期間を作成するのは、カウンタを用いても、ディレイ回路を用いても良い。

図９は、モータの制御に用いられるＣＬＫ１を基に生成されるモータ定電流制御用トランジスタ駆動信号（ゲート駆動波形）と、Ｉ^２ＣバスのＳＣＫ（シリアルクロック）と、無効期間信号と、システムクロックと、ゲート回路９４からの出力を示す。無効期間信号により、システムクロックを止めて、サンプリングを止めても、ゲート回路９４からの出力は、図９に示す通り、ノイズのみを除去することが出来る。これは、サンプリングクロックがある程度、高速で、無効期間信号がそれ程、長い期間で無いという条件があるが、ＧＮＤノイズの影響を無視することが出来、Ｉ^２Ｃバスの信号線を通じて、マイコン２からの設定された信号は、格段に信頼性を向上させることが出来る。

図１０は、ゲート回路９４の内部の詳細を示す。ここでは４段の立上り検出回路の一例として示している。ゲート回路９４は、特に影響を与えるＩ^２Ｃバスのうち、クロック端子（ＳＣＫ）の側に設ける。

先ず、クロックジェネレータ９２からの出力は、水晶発振子９０からの信号を受け、矩形波を生成するクロック発振回路９１を通じ、クロック発振回路９１からの信号をプログラマブルに分周比を変える分周回路（クロックジェネレータ９２）からの出力となる。クロックジェネレータ９２から出力されるクロックは、モータ制御回路１の内部で、ラッチ、フリップフロップ等のタイミングに使用されるシステムクロックとして、ＩＣ内部で幅広く使用される。

ゲート回路９４の入力信号は３つある。Ｉ^２Ｃバスのバスクロック信号（ＳＣＫ）と、クロックジェネレータ９２からのシステムクロックと、無効期間検出回路からの無効期間信号の３つである。ＳＣＫは、直列に４段、接続されたフリップフロップのデータ端子に印加され、フリップフロップのクロック端子には、システムクロックを無効期間信号でゲートしたゲートクロックを使用する。

上記の構成により、ＳＣＫにＧＮＤノイズが載ったとしても、４段のフリップフロップと、ＧＮＤノイズの期間を避けたゲートクロックを用いることで、ＧＮＤノイズの影響を受けない構成が出来る。ＧＮＤノイズによって、ある期間のシステムクロックを出さない様にしても、システムの影響は無い。

その理由としては、システムクロックは、一般的に１０ＭＨｚ程度以上を予定している。水晶発振子９０は、２０ＭＨｚ程度以上の発振子を用いており、それを２分周して、システムクロックとしている。Ｉ^２Ｃバスのクロック信号（ＳＣＫ）は、高速仕様もあるが、一般的には、１ＭＨｚ程度を用いることが多く、ＧＮＤノイズが出る期間、１サイクル程度、ＳＣＫをサンプリングしなくても、ＧＮＤノイズが無くなってからのタイミングで、ＳＣＫを変化させても、システムクロックが高速なので、次の処理で問題が起こることは無い。

また、図１０では、４段、直列接続したフリップフロップによる立上り検出回路としたが、１段でも、２段でも効果がある。ただし、ここで問題としているノイズの原因はＳＣＫを送り出す外部回路のＧＮＤラインと本ＩＣの入力回路ブロックのＧＮＤライン間の瞬間的なレベル変動によるものであるため、信号の入り口に当たる入力回路の初段に挿入されていないと効果はない。そうしていないと、一度ＩＣ内に取り込まれてしまった場合、後段の処理回路で誤動作を招かないよう、さらに二重三重の特別な対策を施す必要が出てくる。

以上発明を実施するための最良の形態について説明したが、上記実施の形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明はその趣旨を逸脱することなく変更、改良され得ると共に、本発明にはその等価物も含まれる。

例えば、図１に示したモータドライバ回路は、２個を内蔵したケースとしたが、モータドライバを３個、４個を内蔵した場合でも、同様に利用することが出来る。図７に、モータドライバ回路を４個、内蔵した場合を示す。モータドライバ回路を４個、内蔵した場合でも、アドレス一致検出回路内には、固有のアドレス値を１つ、予め用意しておけば良い。
以上の様に、モータドライバ回路が増えてもレジスタの容量を増やせばよく、新たに外部端子を設ける必要がなく、効率的にモータの制御を実現できる。

本実施形態に係るモータ制御回路の構成を示すブロック図である。 本実施形態に係るシリアル通信処理の概要を示すタイミング図である。 本実施形態に係るモータの設定値更新におけるタイミング図である。 本実施形態に係る第１ドライバ回路７の構成を示すブロック図である。 本実施形態に係る２相励磁モードの場合を示すタイミング図である。 本実施形態に係る１−２相励磁モードの場合を示すタイミング図である。 本実施形態に係るモータ制御回路の構成を示すブロック図である。 本実施形態に係るＧＮＤノイズを示すタイミング図である。 本実施形態に係る無効期間信号と他の信号との関係を示すタイミング図である。 本実施形態に係るゲート回路の詳細を示すブロック図である。

符号の説明

１ モータ制御回路
２ マイコン
３ 第１モータ
４ 第２モータ
５ 第３モータ
６ 第４モータ
７ 第１ドライバ回路
８ 第２ドライバ回路
１１ インターフェイス回路
１２ Ｉ^２Ｃバスコントローラ回路
１３ 受信バッファ回路
１４ アドレス一致検出回路
１５ 受信データ格納レジスタ回路
１６ 第１モータモード設定保持回路
１７ 第２モータモード設定保持回路
２０ 第１整形ノイズ除去回路
２１ 第２整形ノイズ除去回路
２４ 第１立上り検出回路
２５ 第２立上り検出回路
２８ 第１遅延回路
２９ 第２遅延回路

Claims (3)

1. クロック端子とデータ端子の２端子で通信するシリアル通信を用いて、前記シリアル通信を通じて設定された設定値を基にモータの駆動を制御するモータ制御回路において、
   前記モータに供給する電流を制御するトランジスタの制御信号を受け、無効期間を示す無効期間信号を出力する無効期間検出回路と、
   前記無効期間信号が無効期間を示す期間、前記クロック端子から印加されるクロックをゲートするゲート回路と、を備えることを特徴とするモータ制御回路。
2. 請求項１記載のモータ制御回路において、
   クロック発振回路を備え、
   前記ゲート回路は、ロジック回路と、フリップフロップと、を有し、前記ロジック回路は、前記クロック発振回路からの信号を前記無効期間信号でゲートしたゲートクロックを作成し、前記ゲートクロックを前記フリップフロップに印加することを特徴とする請求項１記載のモータ制御回路。
3. 前記ゲート回路は、直列に接続した複数個のフリップフロップと、を備え、
   前記複数個のフリップフロップの初段のデータ端子に前記クロックを印加し、前記複数個のフリップフロップのクロック端子に前記ゲートクロックを印加することを特徴とする請求項２記載のモータ制御回路。

Images