[go: up one dir, main page]

JP2010084228A - リードフレーム材、それを用いた半導体装置 - Google Patents

リードフレーム材、それを用いた半導体装置 Download PDF

Info

Publication number
JP2010084228A
JP2010084228A JP2008278843A JP2008278843A JP2010084228A JP 2010084228 A JP2010084228 A JP 2010084228A JP 2008278843 A JP2008278843 A JP 2008278843A JP 2008278843 A JP2008278843 A JP 2008278843A JP 2010084228 A JP2010084228 A JP 2010084228A
Authority
JP
Japan
Prior art keywords
plating layer
plating
thickness
alloy
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008278843A
Other languages
English (en)
Inventor
Kinya Sugie
欣也 杉江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Kanzacc Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Kyowa Electric Wire Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd, Kyowa Electric Wire Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2008278843A priority Critical patent/JP2010084228A/ja
Publication of JP2010084228A publication Critical patent/JP2010084228A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 環境に悪影響を及ぼさず、半田付け性が向上、またリフロー処理時の偏肉も小さいリードフレーム材を提供する。
【解決手段】
導電性基体の表面に、Sn単体、またはSnとAg、Bi、Cuの群から選ばれる少なくとも1種とからなる合金から成る第1めっき層と、Inから成る第2めっき層とがこの順序で積層された二層構造のめっき層を設け、第1めっき層のSnまたはSn合金の厚さtが2〜5μm、第2めっき層Inの厚さtが0.05〜1μmで、前記第1めっき層の厚さtと前記第2めっき層の厚さtの比が、0.025≦t/t≦0.2であることを特徴とする、リードフレーム材。
【選択図】なし

Description

本発明はリードフレーム材、それを用いた半導体装置に関し、更に詳しくは、導電性基体の表面をPbを含まないSn系めっき層で被覆したリードフレーム材であって、Pbを含まないので環境を害することがなく、はんだ付け性(半田濡れ性)が優れ、はんだとの接合強度が高く、またリフロー処理時にも偏肉を生ずることのないリードフレーム材に関する。
Cu単体またはCu合金等のような導電性基体の表面を、Sn単体またはSn合金のめっき層で被覆したリード材は、前記Cu単体またはCu合金等が備えている優れた導電性と機械的強度を有し、かつ、Sn単体またはSn合金が備えている耐食性と良好なはんだ付け性をも併有する高性能導体であって、各種の端子,コネクタ,リードのような電気・電子機器分野や電力ケーブルの分野などで多用されている。
また、半導体を回路基板に搭載する場合には、半導体のリードフレームからなるアウターリード部に溶融めっきや電気めっきを行うことにより、当該アウターリード部のはんだ付け性を向上せしめることが行われている。ところで、上記したアウターリード部において、導電性基体を被覆するめっき層がSn単体から成る場合には次のような問題がある。
まず、形成されたSnめっき層にはSnのウイスカ(針状単結晶)が発生し、これが短絡事故の原因になることがあるということである。このような問題は、Snめっき層にリフロー処理を行うことにより解消することができる。しかしながら、Sn単体の融点は、232℃と比較的高温であり、またSnめっき層が例えば、半田組み立て工程で加わる熱などで酸化されやすいため、Snめっき層はその半田付け性が低下するという問題がある。
一方、めっき層をSn合金で形成すれば、Sn単体のめっき層の場合のようなウイスカは発生しにくい。このようなSn合金の代表例ははんだ(Sn−Pb合金)であり、従来から広く用いられている。
しかしながら、はんだに含まれているPbは人体に悪影響を与えることがあるとのことから、最近では、その優れた性質を備えているにもかかわらず使用が規制されている。
そして、Pbを含有しないSn合金、具体的には、Sn−Ag系,Sn−Bi系,Sn−In系,Sn−Zn系のものに代替されつつある。しかしながら、これらのSn合金でめっき層を形成したリードフレーム、特にそのアウターリード部には次のような問題がある。
まず、Sn−Ag系,Sn−Bi系,Sn−In系,Sn−Zn系合金の融点はSnより低温となるが、Snとの配合比がばらつき易く、その結果、はんだ部分の融点がねらい通りにならず、融点の変動のため、組み立て工程の熱で、めっき表面が溶融し凹凸を生じてはんだ付け性を低下させたり、逆にSn単体の融点に近づいて効果をSn合金を用いた効果が認められないことが起こる。
さらに、Pbを含まないSn合金として例示した前記した合金のうち、Sn−Ag系,Sn−In系のものは上記の問題に加えて高価であるという問題がある。またSn−Bi系のものは、耐熱性が劣り導電性基体の熱拡散が起こりやすく、曲げ加工性に劣るのでめっき層にクラックが発生しやすく、更には、はんだ付け後に形成された接合部ではその接合強度が経時的に劣化するという問題がある。そして、Sn−Zn系のものは、耐熱性に劣っている。
かかる問題を解決するために一つの新たな技術として、導電性基体の表面に、特定の厚みの範囲を有するSn単体から成る第1めっき層と、特定の厚みの範囲を有するAg,Bi,Cu,In,Znの群から選ばれる少なくとも1種を含有するSn合金から成る第2めっき層とがこの順序で積層されているリードフレーム材が開示されている(例えば特許文献1参照)。
導電性基体の表面に形成される表面層が、SnまたはSn合金の電気めっき層が、SnまたはSn合金の電気めっき層と更に、その上を被覆するAg,Bi,In,Znの群から選ばれる少なくとも1種の金属の電気めっき層に対してリフロー処理を施して形成されたリフロー処理層を有するリフロー処理であるリフロー処理Sn合金めっきが開示されている。(例えば特許文献2参照)。
また、特許文献1の第2層のめっきはSn合金を用いるため、In量を多くするにはSn−In合金のめっき厚さをある程度厚くする必要があり、その結果、コスト高になったり、Inの効果が十分に発揮できずに、はんだぬれ性が低下したりや耐ウィスカ性が不十分であったり、さらに薄いめっきが必要とする製品には使えないという制限があるなど問題点があった。
特許文献2のSnまたはSn合金のめっき層の厚さは0.3〜2μmとやや薄いため、耐熱性に問題があり、自然放置や加熱時に下地金属が表面側に拡散し、はんだぬれの低下をまねくことがある。
特開2000−138334号公報 特開2002−317295号公報
本発明は上記説明した問題点を解決し、Pbの悪影響が排除されていることは勿論のこと、ウイスカ発生を抑制し、半田付け性を向上させてめっき厚さを薄くした新規なリードフレーム材と、それを用いた半導体装置の提供を目的とする。
本発明者等は上記問題点に鑑み鋭意研究した結果、意外にも、導電性基体の表面に、Sn単体またはSn合金から成る第1めっき層と、Inから成る第2めっき層とがこの順序で積層された二層構造とし、かつIn濃度が前記めっき構造の表面において高く、基体側に向かい濃度が低くなるというInの濃度勾配を設けることを採用することにより、かかる問題点を解決できることを見いだし本発明を完成した。
すなわち本発明の1は、導電性基体の表面に、第1めっき層としてSn単体、またはSnとAg、Bi、Cuの群から選ばれる少なくとも1種とからなる合金から成る第1めっき層と、Inから成る第2めっき層とがこの順序で積層された二層構造のめっき層を設け、かつ、第1めっき層の厚さが2〜5μmの範囲であり、第2めっき層の厚さが0.05〜1μmの範囲であり、前記第1めっき層の厚さtと前記第2めっき層の厚さtの比の関係が、0.025≦t/t≦0.2 であることを特徴とする、リードフレーム材に関する。
また本発明の2は導電性基と第1めっき層の間にNiまたはNi合金、あるいはCuまたはCu合金からなる下地めっき層が介荘されていることを特徴とする、本発明1記載のリードフレーム材に関する。
また本発明の3は、前記導電性基体がCu系合金、Fe系合金、Ni系合金、Al系合金からなる群から選ばれる少なくとも1種からなることを特徴とする本発明1又は2記載のリードフレーム材に関する。
また本発明の4は、上で説明した本発明1から3のリードフレーム材を用いた半導体装置に関する。
本発明のめっき層がPbを含まないSn系めっき系の二層構造のめっき層を設けたリードフレーム材は、第1めっき層のSnまたはSn合金の厚さtが2〜5μm、第2めっき層のInの厚さtが0.05〜1μmであり、前記第1めっき層の厚さtと前記第2めっき層の厚さtの比が、0.025≦t/t≦0.2であるので、環境を害することがなく、リフロー後の表面が平滑であり、はんだぬれ性に優れ、ウィスカの発生を抑えることができる。すなわち、本発明のリードフレーム材のアウターリード部は上で説明した構成により、環境に悪影響を及ぼさず、半田付け性が向上や溶接時の溶接強度が優れており、またリフロー処理時の偏肉も小さいという優れた効果を奏する。
以下本発明を実施するための態様を説明する。
(導電性基体)
本発明で使用可能な導電性基体についての材料、形状については特に制限されるものではなく、通常公知の半導体装置に用いられる材料、形状であればよい。具体的には少なくともその表面が導電性を有する材料であれば何であってもよく、例えば、Cu系,Fe系,Ni系、Al系などをあげることができ、アウターリード部の目的用途に応じて適宜に選定される。それらのうち、少なくとも表面の構成材料はCu単体やCu合金,ステンレス,鉄系合金などであるものが好適である。
また、導電性基体の形状は限定されるものではなく、板状やスタンピングされた条,線など、いずれであってもよい。
(第1めっき層、第2めっき層)
本発明で使用可能な第1めっき層は、Sn単体又はSnとAg,Bi,Cuの群から選ばれる合金である。ここでSn単体の融点は231.9℃である。また本発明で使用可能な合金についてはSnに対してAg,Bi,Cuの量は特に制限されるものではないが、合金の融点が、Snの融点よりも少なくとも低いことが好ましく、それぞれのSn合金の融点は、Sn−3Agは220℃、Sn−5Biは227℃、Sn−0.7Cuは227℃である。 すなわちSn−Ag系の場合はAg含有量の上限値を4重量%、Sn−Bi系の場合はBi含有量の上限値を5重量%であり、Sn−Cu系の場合はCuの含有量の上限値を1重量%であることが好ましい。これらの合金において、上記上限値を超えると、いずれの場合も、クラックの発生やはんだぬれ異常が発生してしまい好ましくない。また、第1めっき層を上記合金濃度の範囲で用いる場合は、特に問題はない。なぜなら、第1めっき層がSn合金の場合でも、第2めっき層を構成するInの融点が低く、さらに膜厚を細かく制御できることから、第2めっき層によって、第1めっき層のばらつきの影響を、打ち消すことができる。
また本発明の第1めっき層の厚さは、使用目的に応じて適宜選択する必要があり、本発明における半導体装置に使用される場合、具体的には第1めっき層の厚みtは、2〜5μmの範囲に選択する必要がある。
本発明で使用可能な第2めっき層は、In単体(融点156℃)である。
また本発明の第2めっき層の厚さは特に限定されるものではなく、使用目的に応じて適宜選択することが可能である。半導体装置に使用される場合、具体的には第2めっき層の厚みtは、0.05〜1μmの範囲が選択可能である。
Sn−Inはリフローした際、第1めっき層のSnめっきの厚さが5μmを超えると、第1めっき皮膜中に含まれる有機ガスの絶対量が増し、リフロー後のめっき表面の平滑性が失われやすくなったり、InがSn層の厚さ方向への拡散が大きくなり表面付近のIn濃度が低くなることで、ぬれ性が低下し、こぶ状突起のウィスカが発生しやすい。一方、Snメッキ層の厚さが2μmより薄くなると下地めっきや基材金属の皮膜中への拡散により表面側に金属間化合物が露出してはんだぬれ性が悪くなる。従って、第1めっき層の厚さは、2〜5μmである必要がある。また、下地金属の拡散を防止するためには、第1めっき層の厚さを2.5μmとすることが好ましい。
同様にIn厚さが0.05μmより小さくなると表面のIn濃度が低下し、ウィスカが発生しやすくなり、逆に1μmを超えると耐熱性が低下し、リフロー時に表面が凹凸となりやすくなる。従って、第2のめっき層の厚さは、0.05〜1μmが望ましい。
Inのリフロー後の表面濃度やはんだ耐熱性を考慮すると、前述の第1のめっき層の厚さと第2のめっき層の厚さの範囲のみでなく、第1層の厚さと第2層の厚さの比率t/tも考慮する必要がある。第1層の厚さと第2層の厚さの比率t/tは0.025〜0.2の範囲とする必要がある。例えば、Snめっきが2μmの場合、t/tが0.025〜0.2に相当するInめっき厚さは0.05〜0.4μmの範囲で、Snめっき厚さが5μmの場合のt/tは0.025〜0.2に相当する、Inめっき厚さは0.125〜1.0μmとなる。第1層の厚さと第2層の厚さの比率が上記0.025〜0.2の範囲の下限値を下回ると表面のIn濃度が低く、ウィスカが発生しやすくなり、上限を上回るとIn濃度が高くなるとはんだ耐熱性が低下して、リフローの外観が悪くなる。従って、t/tは0.025〜0.2が望ましい。
(リードフレーム材のめっき方法およびリフロー処理)
本発明のアウターリード部は、通常公知のめっき手段を用いることで製造可能である。具体的には導電性基体の表面に例えば電気めっきや溶融めっきを第1のめっき及び第2のめっきと順次行って製造することができる。第1のめっき及び第2のめっきの条件は、通常公知の文献を参照して選択することが可能である(例えば実用電気めっき(日刊工業新聞社)を参照)。
またSnやSn合金のめっきに先立ち、導電性基体の表面に予めNiまたはNi合金を下地めっきしておくと、これらの下地めっき層が導電性基体のCuなどの熱拡散を抑制するためのバリアとして有効に機能し、この上に形成された2層構造のめっき層の耐熱性が向上し、あるいはCuまたはCu合金を下地めっきしておくと導電性を付与することができ、好適である。
本発明のリードフレーム材は、上で説明した二層構造のめっき層が設けられている。これを第1めっき層は融解しないが、第2めっき層のInと第1めっき層に拡散した部分のみが融解する温度でリフロー処理することを特徴とする。係るリフロー処理により融解したInが第1めっき層中に拡散される。この拡散の結果、Inの濃度がめっき層表面から基体に向かって高−低の連続的な濃度勾配を有することになる。
リフローの条件は、板状材料(形状)の場合、厚さと幅によるが,炉内雰囲気温度は約600℃、試料温度240〜300℃ 2〜5秒である。230℃未満、2秒未満では拡散が十分進まず、表面側にInの含有量が多すぎ耐熱性が十分でない。300℃、5秒より大きいと拡散が進みすぎ、表面側のInの量が少なすぎ、ぬれ性やウィスカ感受性は不十分である。
以上のめっきとリフロー処理をまとめると本発明の製造方法の好ましい態様のひとつとして、基体を、(1)浸漬脱脂工程、(2)水洗、(3)+電解脱脂工程、(4)水洗、(5)−電解脱脂、(6)水洗、(7)酸洗浄、(8)水洗、(9)ニッケルめっき、(10)水洗、(11)すずめっき、(12)水洗、(13)インジウムめっき、(14)水洗、(15)乾燥、(16)リフロー処理となる。ここで(1)は市販の浸漬脱脂液を濃度2〜4%の範囲で、温度50℃、約20秒間で行うことが可能である。(3)、(4)もそれぞれ市販の電解脱脂液を濃度5%程度で、室温付近で、電流密度2〜4A/dm、約20秒間で行うことが可能である。(7)は好ましくは濃度5%硫酸で、室温、20秒間で行うことが可能である。(9)はスルファミン酸Ni浴を用いて約55℃で、電流密度5A/dm、30秒間で行うことが可能である。(11)は酸性すずめっき浴を用いて約30℃で、電流密度5A/dm、40秒間で行うことが可能である。(13)はインジウムめっき浴を用いて約30℃で、電流密度0.5A/dm、120秒間で行うことが可能である。これによりSnおよびInのめっきがそれぞれ1.5、0.2μmとなる。また(16)は、雰囲気温度600℃、5秒で行うことが可能である。
以下実施例に則して本発明をさらに詳しく説明する。
(実施例1〜22、比較例1〜14)
実施例1で用いた基体は、22mm×100mm×0.64mm(銅合金,スタンピング済み)を、脱脂液(ヘンケルジャパン製)で脱脂・洗浄した後、これをさらにSnめっき槽(酸性Snめっき液、電流密度5A/dm)で2μmのすずめっきを行い、さらにInめっき槽(酸性Inめっき液、電流密度0.5A/dm)にて第2のめっき層を0.05μmを設けた。
実施例2〜15、比較例1〜12は同様に調整した基体に、同じめっきを行い、めっきの厚さは、めっき時間で調整した。
実施例16〜18、比較例13、14は同様に調整した基体に、Sn−Agめっき槽(酸性Sn−Agめっき液、電流密度5A/dm)で第1のめっき層Sn−Agめっきを行い、めっきの厚さは、めっき時間で調整した。第2のめっき層の厚さもめっき時間で調整した。
実施例19は同様に調整した基体に、Sn−Biめっき槽(酸性Sn−Biめっき液、電流密度5A/dm)で第1のめっき層Sn−Biめっきを行い、めっきの厚さは、めっき時間で調整した。第2のめっき層の厚さもめっき時間で調整した。
実施例20は同様に調整した基体に、Sn−Cuめっき槽(酸性Sn−Cuめっき液、電流密度5A/dm)で第1のめっき層Sn−Cuめっきを行い、めっきの厚さは、めっき時間で調整した。第2のめっき層の厚さもめっき時間で調整した。
実施例21で用いた基体は、22mm×100mm×0.64mm(銅合金,スタンピング済み)を、脱脂液(ヘンケルジャパン製)で脱脂・洗浄した後、Niめっき槽(スルファミン酸ニッケルめっき液、電流密度5A/dm)にて0.5μmのNiめっきを施したものを用いた。それ以外は実施例7と同様に処理した。
実施例22で用いた基体は、22mm×100mm×0.64mm(SUS304)を、脱脂液(ヘンケルジャパン製)で脱脂・洗浄した後、Niめっき槽(スルファミン酸ニッケルめっき液、電流密度5A/dm)にて0.5μmのNiめっきを施したものを用いた。それ以外は実施例7と同様に処理した。
上記で得られたアウターリード部を大気中でホットプレート上255℃で2秒処理してリフローさせた。リフローは目視で確認した。
リフロー処理後の外観、リフロー処理後のはんだぬれ性、ウイスカ感受性をそれぞれ以下の通りに評価した。
・リフロー後の外観:
リフロー後の外観を目視で確認し、平滑性がある場合を◎とした。
・はんだぬれ性:
溶融したはんだ(Snー3Agー0.5Cu、フラックス マイルドロジンNA200)に、上で得たリードフレーム材はんだ温度245℃で2秒間浸漬して取り出し、そのはんだのぬれ性をゼロクロス時間として測定した。ゼロクロス時間が1.5秒以下の場合、はんだぬれ性を◎とした。
・ウイスカ感受性:
常温2000時間放置後のSEM表面観察により調べた。このときは,実施例1と実施例2で得られた試料を用い,同様の基体を用いて作製したSnめっき試料と比較した。ウイスカが発生した場合が×、しない場合を◎とした。
以上の条件で試作評価した、実施例1〜15の第1めっき層tにSnめっき2〜5μm、第2めっき層tにIn0.05〜1μm、t/tが0.025〜0.2の範囲を満足するものは、リフロー後の外観は平滑であり、はんだぬれ性に優れ、ウィスカは発生しなかった。
これに対し、Snが下限範囲を外れる比較例1ははんだぬれ性が悪く、上限を外れる比較例2はリフロー後の外観が平滑でなかった。また、In範囲が下限を外れる比較例3ははんだぬれ性が悪く、ウィスカが発生し、上限を外れる比較例4はリフロー後の外観が平滑でなかった。また、t/tが上限を外れる比較例5〜8はリフローの外観が平滑でなく、下限を外れる比較例9〜12はウィスカが発生した。
同様にtがSn−Ag、BiあるいはCu合金でめっき厚さ範囲、t/t範囲をを満足するものは、リフロー後の外観は平滑であり、はんだぬれ性に優れ、ウィスカは発生しなかった。これに対して、t/tが下限範囲を外れた比較例13はリフロー後の外観が平滑でなく、ウィスカが発生し、tの上限値が外れた比較例14はリフロー後の外観が平滑でなかった。
さらに、基体とSnめっきの間にNiが介装した実施例21、基体がSUS304の実施例22ともリフロー後の外観は平滑であり、はんだぬれ性に優れ、ウィスカは発生しなかった。
Figure 2010084228
Figure 2010084228
Figure 2010084228
以上の説明から明らかなように、本発明のめっき層がPbを含まないSn系めっき系の二層構造のめっき層を設けたリードフレーム材は、第1めっき層のSnまたはSn合金の厚さtが2〜5μm、第2めっき層のInの厚さtが0.05〜1μmであり、前記第1めっき層の厚さtと前記第2めっき層の厚さtの比が、0.025≦t/t≦0.2である場合、環境を害することがなく、リフロー後の表面が平滑であり、はんだぬれ性に優れ、ウィスカの発生を抑えることができることが分かる。

Claims (4)

  1. 導電性基体の表面に、第1めっき層としてSn単体、またはSnとAg、Bi、Cuの群から選ばれる少なくとも1種とからなる合金から成る第1めっき層と、Inから成る第2めっき層とがこの順序で積層された二層構造のめっき層であって、かつ、該第1めっき層の厚さtが2〜5μmの範囲であり、該第2めっき層の厚さtが0.05〜1μmであり、前記第1めっき層の厚さtと前記第2めっき層の厚さtの比の関係が、0.025≦t/t≦0.2 であることを特徴とする、リードフレーム材。
  2. 前記導電性基体と第1めっき層の間にNiまたはNi合金、あるいはCuまたはCu合金からなる下地めっき層が介装されていることを特徴とする、請求項1記載のリードフレーム材。
  3. 前記導電性基体がCu系合金、Fe系合金、Ni系合金、Al系合金からなる群から選ばれる少なくとも1種からなることを特徴とする請求項1又は2記載のリードフレーム材。
  4. 請求項1〜3のいずれか1項に記載のリードフレーム材を用いた半導体装置。
JP2008278843A 2008-10-02 2008-10-02 リードフレーム材、それを用いた半導体装置 Pending JP2010084228A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008278843A JP2010084228A (ja) 2008-10-02 2008-10-02 リードフレーム材、それを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008278843A JP2010084228A (ja) 2008-10-02 2008-10-02 リードフレーム材、それを用いた半導体装置

Publications (1)

Publication Number Publication Date
JP2010084228A true JP2010084228A (ja) 2010-04-15

Family

ID=42248473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008278843A Pending JP2010084228A (ja) 2008-10-02 2008-10-02 リードフレーム材、それを用いた半導体装置

Country Status (1)

Country Link
JP (1) JP2010084228A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010265540A (ja) * 2009-05-18 2010-11-25 Kyowa Densen Kk リードフレーム及びこの製造方法、これを用いた電子部品及び電子デバイス、並びにこれに用いられるめっき材
JP2010280955A (ja) * 2009-06-04 2010-12-16 Kyowa Densen Kk めっき被膜接続端子部材、これを用いた接続端子、これに用いられるめっき被膜材及び多層めっき材料、並びにめっき被膜接続端子部材の製造方法
JP2012140678A (ja) * 2010-12-28 2012-07-26 Kyowa Densen Kk 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品
US20150253668A1 (en) * 2014-03-10 2015-09-10 Nikon Corporation Increasing and controlling sensitivity of non-linear metallic thin-film resists
JP2020200536A (ja) * 2019-06-10 2020-12-17 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC ホイスカーの抑制を改良したプレスフィット端子
WO2022054953A1 (ja) * 2020-09-14 2022-03-17 Jx金属株式会社 めっき材料及び電子部品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187655A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPS63187654A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPH0945136A (ja) * 1995-07-26 1997-02-14 Kyowa Densen Kk 多層メッキのリード線とリードフレーム
JP2001107290A (ja) * 1999-10-12 2001-04-17 Kyowa Densen Kk 電子部品用錫系めっき条材とその製造法
JP2007100148A (ja) * 2005-10-03 2007-04-19 C Uyemura & Co Ltd ウィスカ抑制表面処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63187655A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPS63187654A (ja) * 1987-01-30 1988-08-03 Furukawa Electric Co Ltd:The 電子部品用リ−ドフレ−ム
JPH0945136A (ja) * 1995-07-26 1997-02-14 Kyowa Densen Kk 多層メッキのリード線とリードフレーム
JP2001107290A (ja) * 1999-10-12 2001-04-17 Kyowa Densen Kk 電子部品用錫系めっき条材とその製造法
JP2007100148A (ja) * 2005-10-03 2007-04-19 C Uyemura & Co Ltd ウィスカ抑制表面処理方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010265540A (ja) * 2009-05-18 2010-11-25 Kyowa Densen Kk リードフレーム及びこの製造方法、これを用いた電子部品及び電子デバイス、並びにこれに用いられるめっき材
JP2010280955A (ja) * 2009-06-04 2010-12-16 Kyowa Densen Kk めっき被膜接続端子部材、これを用いた接続端子、これに用いられるめっき被膜材及び多層めっき材料、並びにめっき被膜接続端子部材の製造方法
JP2012140678A (ja) * 2010-12-28 2012-07-26 Kyowa Densen Kk 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2012253292A (ja) * 2011-06-07 2012-12-20 Murata Mfg Co Ltd 電子部品
US20150253668A1 (en) * 2014-03-10 2015-09-10 Nikon Corporation Increasing and controlling sensitivity of non-linear metallic thin-film resists
US9690198B2 (en) * 2014-03-10 2017-06-27 Nikon Corporation Increasing and controlling sensitivity of non-linear metallic thin-film resists
JP2020200536A (ja) * 2019-06-10 2020-12-17 ローム アンド ハース エレクトロニック マテリアルズ エルエルシーRohm and Haas Electronic Materials LLC ホイスカーの抑制を改良したプレスフィット端子
JP2022088463A (ja) * 2019-06-10 2022-06-14 ローム アンド ハース エレクトロニック マテリアルズ エルエルシー ホイスカーの抑制を改良したプレスフィット端子
JP7270091B2 (ja) 2019-06-10 2023-05-09 ローム アンド ハース エレクトロニック マテリアルズ エルエルシー ホイスカーの抑制を改良したプレスフィット端子
WO2022054953A1 (ja) * 2020-09-14 2022-03-17 Jx金属株式会社 めっき材料及び電子部品
JP2022048003A (ja) * 2020-09-14 2022-03-25 Jx金属株式会社 電子部品用めっき材料及び電子部品
JP7080942B2 (ja) 2020-09-14 2022-06-06 Jx金属株式会社 電子部品用めっき材料及び電子部品

Similar Documents

Publication Publication Date Title
JP5667152B2 (ja) 表面処理めっき材およびその製造方法、並びに電子部品
JP2003293187A (ja) めっきを施した銅または銅合金およびその製造方法
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
CN101283119B (zh) 用于抑制晶须的表面处理方法
JP2010084228A (ja) リードフレーム材、それを用いた半導体装置
JP4086949B2 (ja) 金属被覆部材
JPH11350189A (ja) 電気・電子部品用材料とその製造方法、その材料を用いた電気・電子部品
JP4368931B2 (ja) オス端子及びその製造方法
JP5373598B2 (ja) プリント基板端子
KR101058763B1 (ko) 휘스커가 억제된 Cu-Zn 합금 내열 Sn도금 스트립
JPH11222659A (ja) 金属複合帯板を製造する方法
JP2006009039A (ja) ウィスカー成長が抑制されたスズ系めっき皮膜及びその形成方法
CN102666938B (zh) 回焊镀Sn构件
JP2001107290A (ja) 電子部品用錫系めっき条材とその製造法
JP2008248332A (ja) Snめっき条及びその製造方法
JP2007519261A (ja) 電子部品のスズ表面における半田付け性の保存及びウイスカ成長の阻止
JP2005314749A (ja) 電子部品及びその表面処理方法
JP2005105307A (ja) リフローSnめっき部材、前記部材の製造方法、および前記部材が用いられた電気電子機器用部品
CN115298334A (zh) Cu-Ni-Si系铜合金板、带镀膜的Cu-Ni-Si系铜合金板及它们的制造方法
JP2012140678A (ja) 曲げ加工部のウィスカ発生を防止するめっき被膜部材、これを用いた電気電子部品、並びにめっき被膜部材の製造方法とめっき皮膜部材のウィスカ発生防止方法
JP2010168666A (ja) ウィスカーが抑制されたCu−Zn合金耐熱Snめっき条
JP2942476B2 (ja) 多層メッキのリード線とリードフレーム
JP4888992B2 (ja) 表面処理Al板の製造方法
JPH02145794A (ja) 耐熱剥離性に優れたリフロー錫またははんだめっき銅または銅合金材料
JP2001200323A (ja) 電子部品用リード材料および前記リード材料を用いた電子部品

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100820

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120924

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121102

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130313