JP2010074085A - 電子回路基板の設計支援システム - Google Patents
電子回路基板の設計支援システム Download PDFInfo
- Publication number
- JP2010074085A JP2010074085A JP2008242917A JP2008242917A JP2010074085A JP 2010074085 A JP2010074085 A JP 2010074085A JP 2008242917 A JP2008242917 A JP 2008242917A JP 2008242917 A JP2008242917 A JP 2008242917A JP 2010074085 A JP2010074085 A JP 2010074085A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- circuit board
- information
- electronic
- transition state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【解決手段】基板上に電子部品が実装された電子回路基板の設計支援システム1において、初期状態情報が記憶された初期状態データベース11、遷移状態情報が記憶された遷移状態データベース12、電気特性情報が記憶された電気特性データベース13を設ける。初期状態情報は、基板、電子部品、製造条件について、電子回路基板の製造を開始する前に決定される事項に関する情報であり、遷移状態情報は、中間工程における外観評価の結果を表す情報であり、電気特性情報は、完成した電子回路基板の電気的特性を示す情報である。そして、遷移状態情報及び電気特性情報に基づいて、初期状態情報のうち検討が必要な項目により電子部品を分類する演算手段14を設ける。
【選択図】図1
Description
先ず、本実施形態に係る電子回路基板の設計支援システムを概略的に説明する。
本実施形態に係る設計支援システムは、電子回路基板の設計を支援するものである。電子回路基板とは、プリント基板等の基板上にはんだを介してLSI(Large Scale Integrated circuit:大規模集積回路)チップ等の電子部品が実装されたものである。このような電子回路基板は、プリント基板にはんだを印刷し、この印刷されたはんだに電子部品の電極が接触するように電子部品をプリント基板上にマウントし、印刷されたはんだを溶融させて再凝固させることにより電子部品をプリント基板に接合することによって製造される。
図1は、本実施形態に係る電子回路基板の設計支援システムを例示するブロック図であり、
図2は、初期状態データベースに記憶された情報を例示する図であり、
図3は、遷移状態データベースに記憶された情報を例示する図であり、
図4は、電気特性データベースに記憶された情報を例示する図であり、
図5は、電子部品の分類方法を例示する図であり、
図6は、電子部品の分類結果と初期状態情報のうち検討が必要な項目及び検討方法との対応関係を例示する図である。
先ず、初期状態データベース11、遷移状態データベース12、及び電気特性データベース13に対して、それぞれ、初期状態情報、遷移状態情報及び電気特性情報を蓄積する方法について説明する。
図1に示すように、各種の電子回路基板は、製品設計段階101、工程設計段階102、製造段階103及び市場投入段階104を経て、市場に供給されていく。
図7は、本実施形態に係る設計支援方法を例示するフローチャート図である。
先ず、図7のステップS1に示すように、電子回路基板の設計者が、検討対象となる電子部品(以下、「検討部品」ともいう)を設定する。検討部品とは、設計しようとする電子回路基板に搭載する予定の電子部品のうちの1つである。
具体的には、演算手段14は、検討部品に紐付けされた電気特性情報に基づいて、検討部品が既存の電子回路基板に実装された場合に、電気特性の改善の必要性が下記(1−1)、(1−2)、(1−3)のいずれの状態にあるかによって、検討部品を3種類に分類する。
(1−2)一部の種類の電子回路基板については電気特性を改善する必要がないが、残りの種類の電子回路基板については電気特性を改善する必要がある(一部OK)。
(1−3)全ての種類の電子回路基板について、電気特性を改善する必要がある(全てNG)。
(2−2)一部の種類の電子回路基板については遷移状態を改善する必要がないが、残りの種類の電子回路基板については遷移状態を改善する必要がある(一部OK)。
(2−3)全ての種類の電子回路基板について、遷移状態を改善する必要がある(全てNG)。
以下、図5及び図6を参照して、この絞り込みの方法について詳細に説明する。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−1)全ての種類の電子回路基板について電気特性を改善する必要がなく、且つ、(2−1)全ての種類の電子回路基板について遷移状態を改善する必要がない場合には、この検討部品はカテゴリー「Z」に分類される。そして、図6に示すように、検討部品がカテゴリー「Z」に分類された場合は、この検討部品については何も問題がないと判断できるため、検討すべき項目はない。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−1)全ての種類の電子回路基板について電気特性を改善する必要がなく、且つ、(2−2)一部の種類の電子回路基板については遷移状態を改善する必要がないが、残りの種類の電子回路基板については遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「A」に分類される。
図8(a)は基板に対する電子部品の搭載方向を例示する平面図であり、(b)は(a)に示す領域Rを例示する一部拡大平面図であり、(c)は横軸に電子部品の搭載方向をとり、縦軸に短絡欠陥の発生率をとって、電子部品の搭載方向が短絡欠陥の発生率に及ぼす影響を例示するグラフ図であり、
図9(a)は、横軸にはんだの印刷回数をとり、縦軸に短絡欠陥の発生率をとって、はんだの印刷回数が短絡欠陥の発生率に及ぼす影響を例示するグラフ図であり、(b)は、横軸にはんだの印刷回数をとり、縦軸に断線欠陥の発生率をとって、はんだの印刷回数が断線欠陥の発生率に及ぼす影響を例示するグラフ図であり、
なお、図8(c)並びに図9(a)及び(b)において、各プロットは月ごとの不良率を表しており、プロットの種類の違いは電子回路基板の種類の違いを表している。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−1)全ての種類の電子回路基板について電気特性を改善する必要がなく、且つ、(2−3)全ての種類の電子回路基板について遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「B」に分類される。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−2)一部の種類の電子回路基板については電気特性を改善する必要がないが、残りの種類の電子回路基板については電気特性を改善する必要があり、且つ、(2−1)全ての種類の電子回路基板について遷移状態を改善する必要がない場合には、この検討部品はカテゴリー「C」に分類される。
図10は、横軸に電子部品のベンダーをとり、縦軸に電子回路基板の不良率をとって、電子部品のベンダーと電子回路基板の不良率との相関関係を例示するグラフ図である。
図10において、各プロットは月ごとの不良率を表しており、プロットの種類の違いは電子回路基板の種類の違いを表している。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−2)一部の種類の電子回路基板については電気特性を改善する必要がないが、残りの種類の電子回路基板については電気特性を改善する必要があり、且つ、(2−2)一部の種類の電子回路基板については遷移状態を改善する必要がないが、残りの種類の電子回路基板については遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「D」に分類される。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−2)一部の種類の電子回路基板については電気特性を改善する必要がないが、残りの種類の電子回路基板については電気特性を改善する必要があり、且つ、(2−3)全ての種類の電子回路基板について遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「E」に分類される。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−3)全ての種類の電子回路基板について電気特性を改善する必要があり、且つ、(2−1)全ての種類の電子回路基板について遷移状態を改善する必要がない場合には、この検討部品はカテゴリー「F」に分類される。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−3)全ての種類の電子回路基板について電気特性を改善する必要があり、且つ、(2−2)一部の種類の電子回路基板については遷移状態を改善する必要がないが、残りの種類の電子回路基板については遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「G」に分類される。
図5に示すように、検討部品を実装した既存の電子回路基板について、(1−3)全ての種類の電子回路基板について電気特性を改善する必要があり、且つ、(2−3)全ての種類の電子回路基板について遷移状態を改善する必要がある場合には、この検討部品はカテゴリー「H」に分類される。
このようにして、演算手段14は、検討部品をカテゴリー「Z」、「A」〜「H]の9つのカテゴリーに分類する。
本実施形態に係る設計支援システム1は、電子回路基板の設計に際して、電気特性情報及び遷移状態情報に基づいて、設計対象である電子回路基板に搭載する予定の各電子部品について、初期状態情報のうち検討すべき項目及び検討する方法を出力することができる。これにより、電子回路基板の設計に際して設計者に検討項目及び検討方法を絞り込ませることができる。この結果、絞り込みに要する時間を省略でき、また、検討不要な項目を検討することによる無駄な時間を省くと共に、検討すべき項目を検討しないことによる製造段階から設計段階への後戻りを防止することができる。これにより、電子回路基板の設計の効率化を図ることが可能となる。
Claims (6)
- 基板上に電子部品が実装された電子回路基板の設計支援システムであって、
前記基板、前記電子部品、前記電子回路基板の製造条件について、電子回路基板の製造を開始する前に決定される事項に関する初期状態情報が記憶された初期状態データベースと、
前記電子回路基板の製造の中間工程における外観評価の結果を表す遷移状態情報が記憶された遷移状態データベースと、
前記電子部品が実装された電子回路基板の電気的特性を示す電気特性情報が記憶された電気特性データベースと、
前記遷移状態情報及び前記電気特性情報に基づいて、前記初期状態情報のうち検討が必要な項目により前記電子部品を分類する演算手段と、
を備えたことを特徴とする電子回路基板の設計支援システム。 - 前記遷移状態情報には、
基板にはんだを印刷したときの印刷状態を示す印刷出来栄え情報と、
前記はんだが印刷された基板上に前記電子部品をマウントしたときのマウント状態を示すマウント出来栄え情報と、
前記はんだを加熱して前記電子部品を前記基板にはんだ付けしたときの外観状態を示すリフロー後の外観情報と、
が含まれることを特徴とする請求項1記載の電子回路基板の設計支援システム。 - 前記初期状態情報、前記遷移状態情報及び前記電気特性情報は、設計支援の対象となっている前記電子回路基板以外の他の種類の電子回路基板に前記電子部品が実装された場合の情報も含むことを特徴とする請求項1または2に記載の電子回路基板の設計支援システム。
- 前記演算手段は、
前記電気特性情報に基づいて、検討対象となっている前記電子部品が前記他の種類の電子回路基板に実装された場合に、
全ての種類の電子回路基板について改善の必要がないか、
一部の種類の電子回路基板については改善の必要がないが残りの種類の電子回路基板については改善の必要があるか、又は、
全ての種類の電子回路基板について改善の必要があるか、
の3種類に分類し、
前記遷移状態情報に基づいて、検討対象となっている前記電子部品が前記他の種類の電子回路基板に実装された場合に、
全ての種類の電子回路基板について改善の必要がないか、
一部の種類の電子回路基板については改善の必要がないが残りの種類の電子回路基板については改善の必要があるか、又は、
全ての種類の電子回路基板について改善の必要があるか、
の3種類に分類する
ことを特徴とする請求項3記載の電子回路基板の設計支援システム。 - 前記分類の結果と前記初期状態情報のうち検討が必要な項目との対応関係が記憶された記憶手段をさらに備え、
前記演算手段は、前記分類の結果及び前記対応関係に基づいて、検討対象となっている前記電子部品について、検討が必要な項目を出力することを特徴とする請求項1〜4のいずれか1つに記載の電子回路基板の設計支援システム。 - 前記記憶手段には、前記検討が必要な項目の検討方法も記載されており、
前記演算手段は、前記検討方法も併せて出力することを特徴とする請求項5記載の電子回路基板の設計支援システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242917A JP4987827B2 (ja) | 2008-09-22 | 2008-09-22 | 電子回路基板の設計支援システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242917A JP4987827B2 (ja) | 2008-09-22 | 2008-09-22 | 電子回路基板の設計支援システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010074085A true JP2010074085A (ja) | 2010-04-02 |
| JP4987827B2 JP4987827B2 (ja) | 2012-07-25 |
Family
ID=42205572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008242917A Active JP4987827B2 (ja) | 2008-09-22 | 2008-09-22 | 電子回路基板の設計支援システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4987827B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014203331A1 (ja) * | 2013-06-18 | 2014-12-24 | 富士機械製造株式会社 | 実装管理装置、実装処理装置、実装システム、実装管理方法及び実装処理方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242946A (ja) * | 1990-02-21 | 1991-10-29 | Toshiba Corp | 混成機能回路用配線基板 |
| JP2007005358A (ja) * | 2005-06-21 | 2007-01-11 | Zuken Inc | 基板検査結果の分析支援方法、およびこの方法を用いた基板検査結果の分析支援装置ならびにプログラム |
-
2008
- 2008-09-22 JP JP2008242917A patent/JP4987827B2/ja active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03242946A (ja) * | 1990-02-21 | 1991-10-29 | Toshiba Corp | 混成機能回路用配線基板 |
| JP2007005358A (ja) * | 2005-06-21 | 2007-01-11 | Zuken Inc | 基板検査結果の分析支援方法、およびこの方法を用いた基板検査結果の分析支援装置ならびにプログラム |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014203331A1 (ja) * | 2013-06-18 | 2014-12-24 | 富士機械製造株式会社 | 実装管理装置、実装処理装置、実装システム、実装管理方法及び実装処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4987827B2 (ja) | 2012-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11599803B2 (en) | Soldering process parameter suggestion method and system thereof | |
| CN100587507C (zh) | 测试制造后的集成电路器件的方法和系统 | |
| US20080281541A1 (en) | System and method for estimating reliability of components for testing and quality optimization | |
| JP7035857B2 (ja) | 検査方法、検査システム及びプログラム | |
| TW201903422A (zh) | 檢查系統、晶圓圖顯示器、晶圓圖顯示方法及電腦程式 | |
| CN118647950A (zh) | 生产管理系统、生产管理方法以及程序 | |
| JP2007235108A (ja) | 半導体検査装置、半導体検査方法 | |
| JP2012018012A (ja) | 故障診断方法、装置及びプログラム | |
| US7134599B2 (en) | Circuit board inspection apparatus | |
| JP4987827B2 (ja) | 電子回路基板の設計支援システム | |
| JP4480947B2 (ja) | 製品検査内容設定方法、製品検査内容変更方法、製品検査内容設定システム及び製品検査内容変更システム | |
| JPH10275168A (ja) | 設計支援方法および設計支援システム | |
| CN103678746A (zh) | 印刷电路板的电路设计模拟系统及其电路设计方法 | |
| JPH11175577A (ja) | 仮想製造支援設計方法及び仮想製造支援設計システム | |
| CN114254583B (zh) | 一种检查器件引脚连接的方法、装置、设备、存储介质 | |
| CN119647398A (zh) | 一种基于随机森林的焊点仿真寿命预测方法和系统 | |
| JP2002368056A (ja) | 歩留まり条件の提供方法、製造条件の決定方法、半導体装置の製造方法、および記録媒体 | |
| CN112100973B (zh) | 一种基于allegro软件的镜像过孔检查替换方法 | |
| JP2007264914A (ja) | データ解析方法 | |
| JP5181484B2 (ja) | 歩留まり監視システム及び歩留まり監視方法 | |
| O’Dougherty et al. | A study of semiconductor defects within automotive manufacturing using predictive analytics | |
| TWI855579B (zh) | 檢查系統以及人工智慧模型資料的管理方法 | |
| JP2009134518A (ja) | 試験プログラムの検証方法及びその検証システム | |
| Ciplickas et al. | A new paradigm for evaluating IC yield loss | |
| JP7035856B2 (ja) | 検査方法、検査システム及びプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100925 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120119 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120314 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120402 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120425 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4987827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |