[go: up one dir, main page]

JP2010069750A - Inkjet type recording head and its manufacturing method, inkjet type recording apparatus - Google Patents

Inkjet type recording head and its manufacturing method, inkjet type recording apparatus Download PDF

Info

Publication number
JP2010069750A
JP2010069750A JP2008240391A JP2008240391A JP2010069750A JP 2010069750 A JP2010069750 A JP 2010069750A JP 2008240391 A JP2008240391 A JP 2008240391A JP 2008240391 A JP2008240391 A JP 2008240391A JP 2010069750 A JP2010069750 A JP 2010069750A
Authority
JP
Japan
Prior art keywords
substrate
piezoelectric element
film
recording head
ink jet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008240391A
Other languages
Japanese (ja)
Inventor
Hiroshi Kanemoto
啓 金本
Narikazu Takagi
成和 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008240391A priority Critical patent/JP2010069750A/en
Publication of JP2010069750A publication Critical patent/JP2010069750A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2/14201Structure of print heads with piezoelectric elements
    • B41J2/14233Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B41J2002/14241Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm having a cover around the piezoelectric thin film element
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01Ink jet
    • B41J2/135Nozzles
    • B41J2/14Structure thereof only for on-demand ink jet heads
    • B41J2002/14491Electrical connection

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置を提供する。
【解決手段】基板1と、基板1に形成された圧力発生室10と、基板1の表面側に形成されて圧力発生室10を覆う振動膜20と、基板1の表面側であって振動膜20を挟んで圧力発生室10と対向する領域に形成された圧電素子30と、基板1の表面側に形成されて圧電素子30に接続する配線34、35と、IC素子50(基板51と、基板51の表面に形成されたドライバ回路52と、基板51の表面側に形成されてドライバ回路52に接続するバンプ電極53と、を含む。)と、凹部41aを有する封止板40と、を備える。バンプ電極53は配線34、35に接合され、封止板40は、IC素子50と圧電素子30とを凹部41aの内側に収納した状態で、基板1の表面側に取り付けられている。
【選択図】図1
An ink jet recording head, a method of manufacturing the ink jet recording head, and an ink jet recording apparatus that can reduce the cost of the ink jet recording head are provided.
A substrate, a pressure generation chamber formed on the substrate, a vibration film formed on the surface side of the substrate to cover the pressure generation chamber, and a vibration film on the surface side of the substrate are formed. 20, a piezoelectric element 30 formed in a region facing the pressure generation chamber 10 across the substrate 20, wirings 34 and 35 formed on the surface side of the substrate 1 and connected to the piezoelectric element 30, and an IC element 50 (substrate 51, A driver circuit 52 formed on the surface of the substrate 51, a bump electrode 53 formed on the surface of the substrate 51 and connected to the driver circuit 52), and a sealing plate 40 having a recess 41a. Prepare. The bump electrode 53 is bonded to the wirings 34 and 35, and the sealing plate 40 is attached to the front surface side of the substrate 1 in a state where the IC element 50 and the piezoelectric element 30 are housed inside the recess 41a.
[Selection] Figure 1

Description

本発明は、インクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置に関する。   The present invention relates to an ink jet recording head, a manufacturing method thereof, and an ink jet recording apparatus.

この種の従来技術としては、例えば特許文献1に開示されたものがある。即ち、この特許文献1には、インクジェット式記録ヘッドにおいて、圧電素子を駆動するための回路(ドライバ回路、又は、駆動回路ともいう。)がIC素子として別基板に製造され、この別基板に製造されたIC素子が記録ヘッドに装着され、各圧電素子とIC素子との接続がワイヤーボンディングにより行われた構造が開示されている。
しかしながら、インク液を吐出するノズル開口部は高密度化が進んでおり、ワイヤーボンディングによる上記の接続は限界に近づきつつある。このような課題に対し、ドライバ回路を別基板に形成するのではなく、例えば特許文献2の実施形態1等に開示されているように、記録ヘッドを構成する流路形成基板に直接形成することを行えば、ワイヤーボンディングに依らずにドライバ回路と圧電素子とを電気的に接続することが可能となるので、ノズル開口部の高密度化に対応することが可能となる。
特開2002−254639号公報 特開2001−205815号公報
As this type of prior art, for example, there is one disclosed in Patent Document 1. That is, in Patent Document 1, a circuit (also referred to as a driver circuit or a drive circuit) for driving a piezoelectric element in an ink jet recording head is manufactured as an IC element on a separate substrate, and manufactured on this separate substrate. A structure is disclosed in which an IC element is mounted on a recording head, and each piezoelectric element and the IC element are connected by wire bonding.
However, the density of nozzle openings for discharging ink liquid is increasing, and the above-described connection by wire bonding is approaching the limit. To solve such a problem, the driver circuit is not formed on a separate substrate, but is directly formed on the flow path forming substrate constituting the recording head, as disclosed in, for example, Embodiment 1 of Patent Document 2. If this is performed, the driver circuit and the piezoelectric element can be electrically connected without relying on wire bonding, so that it is possible to cope with a higher density of nozzle openings.
JP 2002-254639 A JP 2001-205815 A

ところで、IC素子は、1枚の基板にできるだけ多くの個数を敷き詰めて(即ち、できるだけ密に配置して)製造することにより、その低コスト化が図られている。これは、IC素子の一般的な製造方法である。しかしながら、特許文献2では、流路形成基板にIC素子の他、圧力発生室やリザーバ等を形成しているため、IC素子を密に配置することができない。このため、一般的な製造方法と比べて、基板1枚当たりのIC素子の収量は少なく、IC素子1個当たりの製造コストは高くなりがちであった。   By the way, the cost of the IC element is reduced by manufacturing as many as possible on one substrate (that is, as closely as possible). This is a general method for manufacturing an IC element. However, in Patent Document 2, since the pressure generation chamber, the reservoir, and the like are formed on the flow path forming substrate in addition to the IC elements, the IC elements cannot be densely arranged. For this reason, compared with a general manufacturing method, the yield of IC elements per substrate is small, and the manufacturing cost per IC element tends to be high.

また、この流路形成基板には、IC素子が形成された後で、圧力発生室と圧電アクチュエータ及びリザーバが形成される。このため、流路形成基板に最初に形成されたIC素子が正常に動作する良品であったとしても、その後に形成されるアクチュエータが正常に動作しない不良品であった場合には、流路形成基板は不良品として扱われる。つまり、流路形成基板の歩留りは、IC素子の歩留りだけでなくアクチュエータの歩留りにも依存する。流路形成基板は、IC素子とアクチュエータが正常に動作し、且つ、圧力発生室とリザーバが規格通りの形に作られて初めて、良品として認められる。それゆえ、特に、製造工程(即ち、IC素子と、圧力発生室と、圧電アクチュエータ及びリザーバの各形成工程を含む)の後半で不良品が多発した場合には、その不良品に対して施された製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。   Further, on the flow path forming substrate, after the IC element is formed, a pressure generating chamber, a piezoelectric actuator, and a reservoir are formed. For this reason, even if the first IC element formed on the flow path forming substrate is a non-defective product that operates normally, if the actuator formed thereafter is a defective product that does not operate normally, the flow path formation The substrate is treated as a defective product. That is, the yield of the flow path forming substrate depends not only on the yield of the IC element but also on the yield of the actuator. The flow path forming substrate is recognized as a non-defective product only when the IC element and the actuator operate normally, and the pressure generation chamber and the reservoir are formed in conformity with the standard. Therefore, in particular, when defective products occur frequently in the second half of the manufacturing process (that is, including the steps of forming the IC element, the pressure generating chamber, the piezoelectric actuator, and the reservoir), the defective products are applied to the defective product. The first half of the manufacturing process is wasted, and the manufacturing cost of the flow path forming substrate may be significantly increased.

このように、特許文献2では、IC素子を密に配置することができないため、IC素子の製造コストは高くなりがちであった。また、このIC素子と、圧電アクチュエータ及び圧力発生室等を同一基板に形成しているため、特に製造工程の後半で不良品が多発した場合には、製造工程の前半が無駄となり、流路形成基板の製造コストが著しく上昇してしまう可能性があった。このため、インクジェット式記録ヘッドの低コスト化は困難である、という課題があった。
そこで、本発明はこのような課題に着目してなされたものであって、インクジェット式記録ヘッドの低コスト化を可能としたインクジェット式記録ヘッド及びその製造方法、インクジェット式記録装置の提供を目的とする。
As described above, in Patent Document 2, since the IC elements cannot be densely arranged, the manufacturing cost of the IC elements tends to be high. In addition, since this IC element, piezoelectric actuator, pressure generation chamber, etc. are formed on the same substrate, especially when defective products occur frequently in the second half of the manufacturing process, the first half of the manufacturing process is wasted and the flow path is formed. There was a possibility that the manufacturing cost of the substrate would increase significantly. Therefore, there is a problem that it is difficult to reduce the cost of the ink jet recording head.
Accordingly, the present invention has been made paying attention to such problems, and an object thereof is to provide an ink jet recording head, a method for manufacturing the ink jet recording head, and an ink jet recording apparatus that can reduce the cost of the ink jet recording head. To do.

〔発明1〕 発明1のインクジェット式記録ヘッドは、第1基板と、前記第1基板に形成された圧力発生室と、前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、第2基板と、前記第2基板の一方の面に形成された集積回路と、前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、凹部を有する第3基板と、を備え、前記バンプ電極は前記配線層に接合され、前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするものである。ここで、本発明の「集積回路」は、例えば、インクジェット式記録ヘッドを駆動するためのドライバ回路である。   [Invention 1] An ink jet recording head of Invention 1 includes a first substrate, a pressure generation chamber formed in the first substrate, and one surface side of the first substrate to cover the pressure generation chamber. A vibration film; a piezoelectric element formed on one surface side of the first substrate and facing the pressure generating chamber across the vibration film; and formed on one surface side of the first substrate. A wiring layer connected to the piezoelectric element, a second substrate, an integrated circuit formed on one surface of the second substrate, and formed on one surface side of the second substrate and connected to the integrated circuit And a third substrate having a recess, the bump electrode is bonded to the wiring layer, and the third substrate includes the integrated circuit and the second substrate on which the bump electrode is formed and the third substrate. With the piezoelectric element housed inside the recess, the first base And it is characterized in that mounted on one side of the. Here, the “integrated circuit” of the present invention is a driver circuit for driving an ink jet recording head, for example.

このような構成であれば、バンプ電極を介して集積回路と圧電素子とが電気的に接続されるので、上記の接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部の高密度化が可能である。
また、集積回路と圧力発生室とを別基板に形成されているので、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて(即ち、できるだけ密に配置して)製造することができる。これにより、基板1枚当たりの集積回路の収量を多くすることができ、集積回路の低コスト化を図ることができる。
With such a configuration, since the integrated circuit and the piezoelectric element are electrically connected via the bump electrode, the nozzle openings can be densified compared to the case where the above connection is made by wire bonding. It is.
Further, since the integrated circuit and the pressure generating chamber are formed on different substrates, when manufacturing the integrated circuit, as many integrated circuits as possible are spread on one surface of the second substrate (that is, arranged as densely as possible). Can be manufactured). Thereby, the yield of the integrated circuit per substrate can be increased, and the cost of the integrated circuit can be reduced.

さらに、第1基板に圧力発生室と圧電素子とを形成し、第2基板に集積回路を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を第1基板側と第2基板側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。   Further, since the pressure generating chamber and the piezoelectric element are formed on the first substrate and the integrated circuit is formed on the second substrate, the first step of generating defective products is compared with the case where these are formed on the same substrate. The substrate can be dispersed on the substrate side and the second substrate side, and defective products can be screened as early as possible in the manufacturing process. Thereby, since an inkjet recording head can be manufactured by combining only good products, the cost of the inkjet recording head can be reduced.

〔発明2〕 発明2のインクジェット式記録ヘッドは、発明1のインクジェット式記録ヘッドにおいて、前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とするものである。ここで、「他方の面」とは、一方の面とは反対側を向く面のことである。
このような構成であれば、第1基板の他方の面に向けてインク液を吐出することができる。
〔発明3〕 発明3のインクジェット式記録ヘッドは、発明1又は発明2のインクジェット式記録ヘッドにおいて、前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とするものである。
このような構成であれば、リザーバから圧力発生室にインク液を供給することができる。
[Invention 2] The inkjet recording head of Invention 2 is the inkjet recording head of Invention 1, further comprising a fourth substrate attached to the other surface side of the first substrate. A nozzle opening communicating with the pressure generating chamber is formed. Here, “the other surface” is a surface facing the opposite side to the one surface.
With such a configuration, the ink liquid can be discharged toward the other surface of the first substrate.
[Invention 3] The inkjet recording head of Invention 3 is the inkjet recording head of Invention 1 or Invention 2, further comprising a reservoir formed on the third substrate and communicating with the pressure generating chamber. Is.
With such a configuration, the ink liquid can be supplied from the reservoir to the pressure generating chamber.

〔発明4〕 発明4のインクジェット式記録ヘッドは、発明1から発明3の何れか一のインクジェット式記録ヘッドにおいて、前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とするものである。
このような構成であれば、第2基板を用いて圧電素子を保護することができると共に、第2基板と圧電素子との間に、圧電素子が伸長、縮小するためのスペースを確保することができる。
〔発明5〕 発明5のインクジェット式記録装置は、発明1から発明4の何れか一のインクジェット式記録ヘッドを具備したことを特徴とするものである。
このような構成であれば、発明1から発明4のインクジェット式記録ヘッドが応用されるので、インクジェット式記録装置の小型化と低コスト化が可能である。
[Invention 4] The ink jet recording head of Invention 4 is the ink jet recording head according to any one of Inventions 1 to 3, wherein the second substrate is disposed above the piezoelectric element, and the piezoelectric element and A gap is provided between the second substrate and the second substrate.
With such a configuration, the piezoelectric element can be protected using the second substrate, and a space for expanding and contracting the piezoelectric element can be secured between the second substrate and the piezoelectric element. it can.
[Invention 5] An ink jet recording apparatus according to Invention 5 includes the ink jet recording head according to any one of Inventions 1 to 4.
With such a configuration, since the ink jet recording heads of the inventions 1 to 4 are applied, the ink jet recording apparatus can be reduced in size and cost.

〔発明6〕 発明6のインクジェット式記録ヘッドの製造方法は、第1基板に圧力発生室を形成する工程と、前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、第2基板の一方の面に集積回路を形成する工程と、前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするものである。   [Invention 6] In the ink jet recording head manufacturing method of Invention 6, a step of forming a pressure generation chamber on a first substrate and a vibration film covering the pressure generation chamber on one surface side of the first substrate are formed. A step of forming a piezoelectric element in a region facing one side of the first substrate and the pressure generating chamber across the vibration film, and one side of the first substrate, Forming a wiring layer connected to the piezoelectric element; forming an integrated circuit on one surface of the second substrate; and bump electrodes connected to the integrated circuit on one surface side of the second substrate. Forming the integrated circuit and the bump electrode, forming the bump electrode on the wiring layer with one surface of the second substrate facing the one surface of the first substrate, and forming the integrated circuit and the bump electrode. The third substrate has the second substrate and the piezoelectric element. While housed inside parts and is characterized in that it comprises a step of attaching the third substrate on one surface side of the first substrate.

このような製造方法であれば、発明1のインクジェット式記録ヘッドを製造することができるため、ノズル開口部の高密度化が可能である。また、集積回路を製造する際に、できるだけ多くの集積回路を第2基板の一方の面に敷き詰めて製造することができるので、集積回路の低コスト化を図ることができる。さらに、不良品を製造工程のできるだけ早い段階でスクリーニングすることができ、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができる。これにより、インクジェット式記録ヘッドの低コスト化が可能となる。   With such a manufacturing method, the ink jet recording head of the invention 1 can be manufactured, so that the density of the nozzle openings can be increased. Further, when manufacturing an integrated circuit, as many integrated circuits as possible can be laid on one surface of the second substrate, so that the cost of the integrated circuit can be reduced. Furthermore, defective products can be screened as early as possible in the manufacturing process, and an ink jet recording head can be manufactured by combining only good products. Thereby, the cost of the ink jet recording head can be reduced.

以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下に説明する各図において、同一の構成を有する部分には同一の符号を付し、その重複する説明は省略する。
(1)第1実施形態
図1は、本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す断面図である。図1に示すように、このインクジェット式記録ヘッド100は、例えば基板1と、振動膜20と、圧電素子(即ち、ピエゾ素子)30と、圧電素子30と対向する領域に凹部41aを有する封止板40と、IC素子50と、ノズルプレート60と、を備える。これらの中で、基板1は、例えば面方位(100)のバルクシリコン基板である。この基板1は、例えば50μm〜500μmの厚さを有する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. Note that, in each drawing described below, parts having the same configuration are denoted by the same reference numerals, and redundant description thereof is omitted.
(1) First Embodiment FIG. 1 is a cross-sectional view showing a configuration example of an ink jet recording head 100 according to an embodiment of the present invention. As shown in FIG. 1, the ink jet recording head 100 includes a substrate 1, a vibration film 20, a piezoelectric element (that is, a piezo element) 30, and a sealed portion having a recess 41 a in a region facing the piezoelectric element 30. A plate 40, an IC element 50, and a nozzle plate 60 are provided. Among these, the substrate 1 is, for example, a bulk silicon substrate having a plane orientation (100). The substrate 1 has a thickness of 50 μm to 500 μm, for example.

図2は、基板1の構成例を示す平面図である。図2に示すように、この基板1は、個々に区画された複数本のインク流路5が形成されている。ここで、インク流路とは、インク液が流れる経路のことである。一つのインク流路5には、導入部8と、狭窄部9と、圧力発生室10とがそれぞれ含まれる。導入部8は、後述のリザーバからインク液の供給を受ける空間部である。また、狭窄部9は、窄まって狭く形成された空間部である。この狭窄部9が導入部8と圧力発生室10との間にあることによって、圧力発生室10で生じた圧力の導入部8側への漏れが抑制される。なお、図1に示した基板1の断面は、図2をX2−X´2線で切断したときの断面に対応している。   FIG. 2 is a plan view showing a configuration example of the substrate 1. As shown in FIG. 2, the substrate 1 is formed with a plurality of individually divided ink flow paths 5. Here, the ink flow path is a path through which ink liquid flows. One ink flow path 5 includes an introduction portion 8, a constriction portion 9, and a pressure generation chamber 10. The introduction portion 8 is a space portion that receives supply of ink liquid from a reservoir described later. The narrowed portion 9 is a space portion narrowed and narrowed. Since the constricted portion 9 is between the introduction portion 8 and the pressure generation chamber 10, leakage of the pressure generated in the pressure generation chamber 10 to the introduction portion 8 side is suppressed. The cross section of the substrate 1 shown in FIG. 1 corresponds to the cross section when FIG. 2 is cut along the line X2-X′2.

また、図1に示すように、基板1の裏面にはノズルプレート60が接合されている。このノズルプレート60は、例えば面方位(100)のバルクシリコン基板からなり、その表面から裏面にかけて貫通孔が設けられている。この貫通孔がノズル開口部62である。ノズル開口部62は圧力発生室10に連通している。なお、インク液に圧力を与える圧力発生室10の容積とノズル開口部62の大きさは、インク液の吐出量とその吐出スピード、吐出周波数などに応じて最適化されている。   Further, as shown in FIG. 1, a nozzle plate 60 is bonded to the back surface of the substrate 1. The nozzle plate 60 is made of, for example, a bulk silicon substrate having a plane orientation (100), and through holes are provided from the front surface to the back surface. This through hole is the nozzle opening 62. The nozzle opening 62 communicates with the pressure generation chamber 10. The volume of the pressure generating chamber 10 that applies pressure to the ink liquid and the size of the nozzle opening 62 are optimized according to the discharge amount of the ink liquid, its discharge speed, discharge frequency, and the like.

振動膜20は弾性膜であり、基板1の表面上に形成されて圧力発生室10を覆っている。また、圧電素子30は、振動膜20を介して圧力発生室10の真上に形成されている。この圧電素子30は、下部電極31と、下部電極31上に形成された圧電体32と、圧電体32上に形成された上部電極33とを有する。ここで、下部電極31は、例えば複数個の圧電素子30にわたる共通の電極である。また、圧電体32は、電圧を加えると伸長、収縮する、又は、歪みが生じるような誘電体であり、例えば、チタン酸ジルコン酸鉛(PZT)である。さらに、上部電極33は、下部電極31とは異なり共通の電極ではなく、個々の圧電体と1:1で対応した個別の電極である。このような構成の圧電素子30は、個々の圧力発生室10の真上にそれぞれ設けられている。また、圧電素子30に繋がる配線34、35が基板1の表面上に形成されている。配線34は下部電極31を引き出すための配線であり、配線35は上部電極33を引き出すための配線である。   The vibration film 20 is an elastic film and is formed on the surface of the substrate 1 to cover the pressure generation chamber 10. The piezoelectric element 30 is formed directly above the pressure generating chamber 10 with the vibration film 20 interposed therebetween. The piezoelectric element 30 includes a lower electrode 31, a piezoelectric body 32 formed on the lower electrode 31, and an upper electrode 33 formed on the piezoelectric body 32. Here, the lower electrode 31 is, for example, a common electrode across a plurality of piezoelectric elements 30. The piezoelectric body 32 is a dielectric that expands, contracts, or is distorted when a voltage is applied, and is, for example, lead zirconate titanate (PZT). Further, unlike the lower electrode 31, the upper electrode 33 is not a common electrode but an individual electrode corresponding to each piezoelectric body in a 1: 1 ratio. The piezoelectric element 30 having such a configuration is provided directly above each pressure generation chamber 10. In addition, wirings 34 and 35 connected to the piezoelectric element 30 are formed on the surface of the substrate 1. The wiring 34 is a wiring for drawing out the lower electrode 31, and the wiring 35 is a wiring for drawing out the upper electrode 33.

一方、封止板40は例えばバルクシリコン基板からなる。この封止板40の表面であって圧電素子30と対向する領域には、圧電素子30とIC素子50とを封止(即ち、密封)するための凹部41aと、凹部41aを囲む凸部41bとが設けられている。図1に示すように、封止板40の凸部41bは基板1の表面に接着剤等を介して接合されている。また、封止板40の凹部41aには、その内側の面(即ち、側面及び底面)とIC素子50とが接触しないように、十分な広さが確保されている。
さらに、この封止板40には、その表面から裏面にかけて形成された貫通穴が形成されている。この貫通穴が、外部からインク液の供給を受けるリザーバ45である。リザーバ45は、前述の全ての圧力発生室10の容積よりも十分に大きい容積を持つように、大きく形成されている。
On the other hand, the sealing plate 40 is made of, for example, a bulk silicon substrate. In the surface of the sealing plate 40 facing the piezoelectric element 30, there are a concave portion 41a for sealing (that is, sealing) the piezoelectric element 30 and the IC element 50, and a convex portion 41b surrounding the concave portion 41a. And are provided. As shown in FIG. 1, the convex part 41b of the sealing plate 40 is joined to the surface of the substrate 1 via an adhesive or the like. In addition, the recess 41a of the sealing plate 40 has a sufficient width so that the inner surface (that is, the side surface and the bottom surface) and the IC element 50 do not come into contact with each other.
Further, the sealing plate 40 is formed with a through hole formed from the front surface to the back surface. This through hole is a reservoir 45 that receives the supply of ink liquid from the outside. The reservoir 45 is formed large so as to have a volume sufficiently larger than the volumes of all the pressure generation chambers 10 described above.

IC素子50は、基板51と、基板51の表面に形成されたドライバ回路52と、複数個のバンプ電極53とを備える。ここで、基板51は、例えばバルクシリコン基板、又は、SOI基板である。SOI基板とは、支持基板上に絶縁層を介して単結晶シリコンが形成された基板のことである。支持基板は、例えばバルクシリコン基板である。
ドライバ回路52は、圧電素子30を駆動するための回路である。バンプ電極53は、ドライバ回路52に対して外部から電源や信号を授受するための端子である。これらのバンプ電極53は、配線34、35にそれぞれ電気的に接続されている。図1に示すように、IC素子50は圧電素子30を覆うように基板1の表面上に取り付けられている。そして、バンプ電極53が有する厚みによって、ドライバ回路52の表面と圧電素子30との間には一定の隙間が確保されている。
The IC element 50 includes a substrate 51, a driver circuit 52 formed on the surface of the substrate 51, and a plurality of bump electrodes 53. Here, the substrate 51 is, for example, a bulk silicon substrate or an SOI substrate. An SOI substrate is a substrate in which single crystal silicon is formed over a supporting substrate with an insulating layer interposed therebetween. The support substrate is, for example, a bulk silicon substrate.
The driver circuit 52 is a circuit for driving the piezoelectric element 30. The bump electrode 53 is a terminal for exchanging power and signals from the outside to the driver circuit 52. These bump electrodes 53 are electrically connected to the wirings 34 and 35, respectively. As shown in FIG. 1, the IC element 50 is attached on the surface of the substrate 1 so as to cover the piezoelectric element 30. A certain gap is secured between the surface of the driver circuit 52 and the piezoelectric element 30 depending on the thickness of the bump electrode 53.

図3は、バンプ電極53の構成例を示す断面図である。図3に示すように、ドライバ回路52の表面には、アルミニウム(Al)などで構成されたパッド電極81が形成され、その周りにはシリコン窒化膜(SiN)などの絶縁材料で構成されるパッシベーション膜83が形成されている。すなわち、パッシベーション膜83は、パッド電極を露出させた状態でドライバ回路52の表面を覆っている。   FIG. 3 is a cross-sectional view illustrating a configuration example of the bump electrode 53. As shown in FIG. 3, a pad electrode 81 made of aluminum (Al) or the like is formed on the surface of the driver circuit 52, and a passivation made of an insulating material such as a silicon nitride film (SiN) is formed around the pad electrode 81. A film 83 is formed. That is, the passivation film 83 covers the surface of the driver circuit 52 with the pad electrode exposed.

上記のパッシベーション膜83上におけるパッド電極81から離れた位置には弾性を有する内部樹脂(バンプコア)53aが突出するように形成されている。この内部樹脂53aは、例えばパッシベーション膜83の表面に弾性樹脂膜をコーティングし、その後エッチングなどのパターニング処理を行うことにより形成されている。また、内部樹脂53aの表面には導電膜53bが形成されており、この導電膜53bはパッド電極81に電気的に接続されている。この導電膜53bは、Au、Cu、Ni等の導電膜を蒸着やスパッタリングなどによって成膜し、パターニング処理を行うことにより形成されている。また、銅(Cu)、ニッケル(Ni)、Alなどで構成された下地の導電膜の表面をさらにAuメッキ等で覆うことにより、導電膜53bの導電接触性が高められていても良い。このような内部樹脂53aと導電膜53bとによって、バンプ電極53が構成されている。
なお、バンプ電極53の構成は上記に限定されるものではない。例えば、図1又は図3に示す半球状のバンプ電極53全体が、Au、Cu、Ni等の導電膜だけで構成されていても良い。
An elastic internal resin (bump core) 53 a is formed so as to protrude at a position away from the pad electrode 81 on the passivation film 83. The internal resin 53a is formed, for example, by coating the surface of the passivation film 83 with an elastic resin film and then performing a patterning process such as etching. A conductive film 53 b is formed on the surface of the internal resin 53 a, and the conductive film 53 b is electrically connected to the pad electrode 81. The conductive film 53b is formed by depositing a conductive film such as Au, Cu, or Ni by vapor deposition or sputtering and performing a patterning process. Further, the conductive contact property of the conductive film 53b may be enhanced by covering the surface of the underlying conductive film made of copper (Cu), nickel (Ni), Al, or the like with Au plating or the like. The bump resin 53 is constituted by the internal resin 53a and the conductive film 53b.
The configuration of the bump electrode 53 is not limited to the above. For example, the entire hemispherical bump electrode 53 shown in FIG. 1 or 3 may be composed only of a conductive film such as Au, Cu, or Ni.

図4は、圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図である。この図4は、図1において振動膜20よりも上側の部分を、その下側から見上げた図に対応している。図4に示すように、圧電素子30は平面視で一方向(例えば、横方向)に細長く形成されており、これらが一方向と平面視で直交する他方向(例えば、縦方向)に一定の間隔で多数配置されている。また、これら圧電素子30と平面視で重なるように複数個のIC素子50が配置されおり、1つのIC素子50が複数個の圧電素子30を個々に駆動するようになっている。   FIG. 4 is a diagram illustrating an example of the positional relationship between the piezoelectric element 30, the sealing plate 40, and the IC element 50. FIG. 4 corresponds to a view in which the portion above the vibrating membrane 20 in FIG. 1 is viewed from below. As shown in FIG. 4, the piezoelectric element 30 is elongated in one direction (for example, the horizontal direction) in a plan view, and these are constant in another direction (for example, the vertical direction) orthogonal to the one direction in the plan view. Many are arranged at intervals. A plurality of IC elements 50 are arranged so as to overlap with these piezoelectric elements 30 in plan view, and one IC element 50 individually drives the plurality of piezoelectric elements 30.

このような構成のインクジェット式記録ヘッド100は、図示しない外部インク供給手段からリザーバ45にインク液を取り込み、図中の矢印で示すように、リザーバ45からノズル開口部62に至るまでの間をインク液で満たしておく。そして、IC素子50からの記録信号に従い、圧電素子30の上部電極33と下部電極31との間に電圧を印加して圧電体32を伸長、収縮させ、又は、歪みを生じさせる。これにより、振動膜20が変形して圧力発生室10内の圧力が高まり、ノズル開口部62からインク液が吐出される。   The ink jet recording head 100 having such a configuration takes ink liquid from an external ink supply means (not shown) into the reservoir 45 and, as indicated by an arrow in the figure, the ink extends from the reservoir 45 to the nozzle opening 62. Fill with liquid. Then, according to the recording signal from the IC element 50, a voltage is applied between the upper electrode 33 and the lower electrode 31 of the piezoelectric element 30 to expand and contract the piezoelectric body 32, or cause distortion. Accordingly, the vibration film 20 is deformed to increase the pressure in the pressure generating chamber 10, and the ink liquid is ejected from the nozzle opening 62.

次に、上記のインクジェット式記録ヘッド100の製造方法について説明する。図5〜図9は、本発明の第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図5(a)に示すように、まず始めに、例えばバルクシリコンからなる基板1を用意する。次に、フォトリソグラフィー及びエッチング技術により、基板1の表面側を部分的にエッチングして、インク流路となる領域に溝部61を形成する。次に、図5(b)に示すように、基板1の表面全体に犠牲膜63を形成して溝部61を埋め込む。犠牲膜63の厚さは、例えば、基板1の表面からの溝部61の底面までの深さと略同一の厚さ、又はそれ以上の厚さとする。次に、例えばCMP(Chemical Mechanical Polish)により、犠牲膜63に平坦化処理を施して、溝部61以外の領域から犠牲膜63を除去する。これにより、図5(c)に示すように、溝部61内にのみ犠牲膜63を残すことができる。
Next, a method for manufacturing the ink jet recording head 100 will be described. 5 to 9 are cross-sectional views illustrating a method of manufacturing the ink jet recording head 100 according to the first embodiment of the present invention.
As shown in FIG. 5A, first, a substrate 1 made of, for example, bulk silicon is prepared. Next, the surface side of the substrate 1 is partially etched by photolithography and etching techniques to form a groove 61 in a region that becomes an ink flow path. Next, as shown in FIG. 5B, a sacrificial film 63 is formed on the entire surface of the substrate 1 to fill the groove 61. The thickness of the sacrificial film 63 is, for example, substantially the same as or deeper than the depth from the surface of the substrate 1 to the bottom surface of the groove 61. Next, the sacrificial film 63 is planarized by, for example, CMP (Chemical Mechanical Polish), and the sacrificial film 63 is removed from the region other than the groove 61. As a result, the sacrificial film 63 can be left only in the groove 61 as shown in FIG.

なお、犠牲膜63は、後の工程で除去される。このため、犠牲膜63には、基板1に対してエッチングの選択性が高い膜(即ち、所定のエッチング条件において基板1よりもエッチングされ易い膜)を用いることが好ましい。例えば、基板1がSiからなる場合は、犠牲膜63にSiO2膜又はSiGe膜を用いることができる。犠牲膜63としてのSiO2膜は、エッチングレートが比較的速いPSG膜でも良い。
また、溝部61内への犠牲膜63の形成方法は上記の方法(即ち、CVDによる成膜工程と、CMPによる平坦化工程の組み合わせ)に限定されない。例えば、1μm以下の超微粒子をヘリウム(He)等のガスの圧力によって高速で基板1に衝突させることにより成膜するいわゆるガスデポジション法或いはジェットモールディング法と呼ばれる方法を用いて、犠牲膜63を形成しても良い。このような方法によれば、CMPによる平坦化工程を経なくても、溝部61内に犠牲膜63を埋め込むように形成する(即ち、充填する)ことができる。
The sacrificial film 63 is removed in a later process. Therefore, it is preferable to use a film having high etching selectivity with respect to the substrate 1 (that is, a film that is more easily etched than the substrate 1 under predetermined etching conditions) as the sacrificial film 63. For example, when the substrate 1 is made of Si, a SiO 2 film or a SiGe film can be used as the sacrificial film 63. The SiO 2 film as the sacrificial film 63 may be a PSG film having a relatively high etching rate.
Further, the method for forming the sacrificial film 63 in the groove 61 is not limited to the above-described method (that is, a combination of a film formation process by CVD and a planarization process by CMP). For example, the sacrificial film 63 is formed by using a so-called gas deposition method or jet molding method in which ultra fine particles of 1 μm or less collide with the substrate 1 at a high speed by a gas pressure such as helium (He). It may be formed. According to such a method, it is possible to form (that is, fill) the sacrificial film 63 in the groove portion 61 without performing a planarization step by CMP.

次に、図6(a)に示すように、基板1の表面上及び犠牲膜63上に振動膜20を形成する。振動膜20は上述したように弾性膜であり、例えばSiO2膜又は酸化ジルコニウム(ZrO2)、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。振動膜20にZrO2を用いる場合は、例えば、O2を含んだプラズマでジルコニウム(Zr)をスパッタ成膜(反応性スパッタ成膜)することにより、ZrO2を形成する。或いは、基板1の表面上及び犠牲膜63上にZrを形成し、その後、Zrを500〜1200℃の拡散炉で熱酸化することにより、ZrO2を形成すれば良い。なお、振動膜20の材料は上記の種類に限定されないが、犠牲膜63を除去する工程でエッチングされない若しくはエッチングされにくい材料を用いることが好ましい。 Next, as shown in FIG. 6A, the vibration film 20 is formed on the surface of the substrate 1 and the sacrificial film 63. The vibration film 20 is an elastic film as described above, and is made of, for example, a SiO 2 film, zirconium oxide (ZrO 2 ), or a film in which these are laminated, and has a thickness of, for example, 1 to 2 μm. When ZrO 2 is used for the vibration film 20, for example, ZrO 2 is formed by sputtering (reactive sputtering film formation) of zirconium (Zr) with plasma containing O 2 . Alternatively, ZrO 2 may be formed by forming Zr on the surface of the substrate 1 and the sacrificial film 63 and then thermally oxidizing Zr in a diffusion furnace at 500 to 1200 ° C. The material of the vibration film 20 is not limited to the above type, but it is preferable to use a material that is not etched or hardly etched in the step of removing the sacrificial film 63.

次に、図6(b)に示すように、個々の圧力発生室10に対応して振動膜20上に圧電素子30を形成する。ここでは、例えば、スパッタリング法により振動膜20上に下部電極膜を形成する。この下部電極膜の材料としては、白金(Pt)、イリジウム(Ir)等が好適である。その理由は、スパッタリング法やゾル−ゲル法で成膜する後述の圧電体膜は、成膜後に大気雰囲気下又は酸素雰囲気下で600〜1000℃程度の温度で焼成して結晶化させる必要があるからである。下部電極膜の材料には、このような高温、酸化雰囲気下で導電性を保持することができるような材料を選択して用いる必要がある。特に、圧電体膜としてチタン酸ジルコン酸鉛(PZT)を用いる場合には、酸化鉛の拡散による導電性の変化が少ないような材料を選択して用いることが望ましい。このような条件を満たす材料として、Pt、Ir等が好適である。次に、フォトリソグラフィー及びエッチング技術により、下部電極膜を部分的にエッチングして、共通電極としての形状を有した下部電極31を形成する。   Next, as shown in FIG. 6B, piezoelectric elements 30 are formed on the vibration film 20 corresponding to the individual pressure generation chambers 10. Here, the lower electrode film is formed on the vibration film 20 by sputtering, for example. As a material for the lower electrode film, platinum (Pt), iridium (Ir), or the like is suitable. The reason is that a piezoelectric film described later formed by sputtering or sol-gel method needs to be crystallized by baking at a temperature of about 600 to 1000 ° C. in an air atmosphere or an oxygen atmosphere after the film formation. Because. For the material of the lower electrode film, it is necessary to select and use a material that can maintain conductivity under such high temperature and oxidizing atmosphere. In particular, when lead zirconate titanate (PZT) is used as the piezoelectric film, it is desirable to select and use a material that exhibits little change in conductivity due to diffusion of lead oxide. Pt, Ir, etc. are suitable as materials that satisfy such conditions. Next, the lower electrode film is partially etched by photolithography and etching techniques to form the lower electrode 31 having a shape as a common electrode.

そして、圧電体膜を成膜する。ここでは、例えば、金属有機物を触媒に溶解・分散したいわゆるゾルを塗布し乾燥してゲル化し、さらに高温で焼結すること(即ち、ゾルーゲル法)で圧電体膜を形成する。圧電体膜の材料としては、PZT系の材料が好適であり、その場合の焼結温度は例えば700℃程度である。なお、この圧電体膜の成膜方法は、ゾルーゲル法に限定されず、例えば、スパッタリング法、又は、MOD法(有機金属熱塗布分解法)などのスピンコート法により成膜しても良い。或いは、ゾルーゲル法又はスパッタリング法若しくはMOD法等によりPZTの前駆体膜を形成後、アルカリ水溶液中での高圧処理法にて低温で結晶成長させる方法により成膜しても良い。このような方法により形成される圧電体膜の厚さは、例えば0.2〜5μmである。   Then, a piezoelectric film is formed. Here, for example, a so-called sol in which a metal organic substance is dissolved and dispersed in a catalyst is applied, dried and gelled, and further sintered at a high temperature (that is, a sol-gel method) to form a piezoelectric film. As the material of the piezoelectric film, a PZT material is suitable, and the sintering temperature in that case is about 700 ° C., for example. The method for forming the piezoelectric film is not limited to the sol-gel method, and for example, the film may be formed by a spin coating method such as a sputtering method or a MOD method (organic metal thermal coating decomposition method). Alternatively, a PZT precursor film may be formed by a sol-gel method, a sputtering method, a MOD method, or the like, and then formed by a method of crystal growth at a low temperature by a high-pressure treatment method in an alkaline aqueous solution. The thickness of the piezoelectric film formed by such a method is, for example, 0.2 to 5 μm.

次に、上部電極膜を成膜する。上部電極膜は、導電性の高い材料であれば良く、Al、金(Au)、ニッケル(Ni)、Pt等の金属膜や、導電性酸化物等を使用することができる。次に、フォトリソグラフィー及びエッチング技術により、上部電極膜及び圧電体膜を順次、部分的にエッチングして、所定形状の上部電極33と圧電体32とを形成する。これにより、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30が完成する。なお、本実施形態では、下部電極31を圧電素子30の共通電極とし、上部電極33を圧電素子30の個別電極とする場合について説明したが、ドライバ回路52や配線の都合でこれを逆にしても良い。つまり、下部電極31を個別電極とし、上部電極33を共通電極としても良い。   Next, an upper electrode film is formed. The upper electrode film only needs to be a highly conductive material, and a metal film such as Al, gold (Au), nickel (Ni), or Pt, or a conductive oxide can be used. Next, the upper electrode film and the piezoelectric film are sequentially partially etched by photolithography and etching techniques to form the upper electrode 33 and the piezoelectric body 32 having a predetermined shape. Thereby, the piezoelectric element 30 including the lower electrode 31, the piezoelectric body 32, and the upper electrode 33 is completed on the vibration film 20. In the present embodiment, the case where the lower electrode 31 is the common electrode of the piezoelectric element 30 and the upper electrode 33 is the individual electrode of the piezoelectric element 30 has been described, but this is reversed for the convenience of the driver circuit 52 and wiring. Also good. That is, the lower electrode 31 may be an individual electrode and the upper electrode 33 may be a common electrode.

次に、基板1の表面全体に導電膜を形成する。この導電膜には、例えば、Al、Au、Ni、Pt等の金属膜を使用することができる。そして、フォトリソグラフィー及びエッチング技術により、導電膜を部分的にエッチングする。これにより、図6(c)に示すように、共通の電極である下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。   Next, a conductive film is formed on the entire surface of the substrate 1. For example, a metal film such as Al, Au, Ni, or Pt can be used for the conductive film. Then, the conductive film is partially etched by photolithography and etching techniques. As a result, as shown in FIG. 6C, the wiring 34 for drawing out the lower electrode 31 that is a common electrode to the surface of the substrate 1 and the wiring 35 for drawing the upper electrode 33 of each piezoelectric element 30 to the surface of the substrate 1. And form.

なお、本実施形態では、図示しないが、配線34、35を形成する前に、圧電素子30を覆うように保護膜を形成しても良い。保護膜は例えばアルミナ(Al23)であり、その形成は例えばスパッタリング法、ALD(Atomic Layer Deposition)、又は、MOCVD(Metal Organic CVD)で行うことができる。このように、圧電素子30を覆う保護膜を形成する場合は、フォトリソグラフィー及びエッチング技術により、保護膜を部分的にエッチングして下部電極31上及び上部電極33上にそれぞれコンタクトホールを形成し、このコンタクトホールを埋め込むように配線34、35を形成すれば良い。 In this embodiment, although not shown, a protective film may be formed so as to cover the piezoelectric element 30 before the wirings 34 and 35 are formed. The protective film is, for example, alumina (Al 2 O 3 ), and can be formed, for example, by sputtering, ALD (Atomic Layer Deposition), or MOCVD (Metal Organic CVD). Thus, when forming a protective film covering the piezoelectric element 30, the protective film is partially etched by photolithography and etching techniques to form contact holes on the lower electrode 31 and the upper electrode 33, respectively. Wirings 34 and 35 may be formed so as to fill the contact holes.

次に、IC素子50の製造工程について説明する。
図7(a)に示すように、まず、基板51の表面に圧電素子30を駆動するためのドライバ回路52を形成する。ここでは、例えば図10に示すように、半導体プロセス(即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程など)を用いて、半導体基板(以下、ウエーハともいう。)51の表面に複数個のドライバ回路52を敷き詰めて製造する。次に、図7(b)に示すように、このドライバ回路52の表面にバンプ電極53を形成する。バンプ電極53は例えば内部樹脂53aと導電膜53bとにより構成され、その形成方法は上述した通りである。その後、図10に示すように、ウエーハ51をダイシングラインに沿ってダイシング(即ち、切断)し、複数個のIC素子50をそれぞれ個片化する。このようなIC素子50の製造工程は、基板1や封止板40の製造工程と前後して、或いは並行して行うことができる。
Next, the manufacturing process of the IC element 50 will be described.
As shown in FIG. 7A, first, a driver circuit 52 for driving the piezoelectric element 30 is formed on the surface of the substrate 51. Here, for example, as shown in FIG. 10, a plurality of drivers are formed on the surface of a semiconductor substrate (hereinafter also referred to as a wafer) 51 by using a semiconductor process (that is, a film forming process, a photolithography process, an etching process, etc.). The circuit 52 is spread and manufactured. Next, as shown in FIG. 7B, bump electrodes 53 are formed on the surface of the driver circuit 52. The bump electrode 53 is composed of, for example, an internal resin 53a and a conductive film 53b, and the formation method thereof is as described above. Thereafter, as shown in FIG. 10, the wafer 51 is diced (that is, cut) along the dicing line, and the plurality of IC elements 50 are separated into pieces. Such a manufacturing process of the IC element 50 can be performed before or after the manufacturing process of the substrate 1 or the sealing plate 40 or in parallel.

次に、封止板40の製造工程について説明する。
図8(a)に示すように、まず、封止板40として、例えばバルクシリコン基板を用意する。次に、フォトリソグラフィー及びエッチング技術により、封止板40の表面を部分的にエッチングして、圧電素子とIC素子とを封止するための凹部41aを形成する。ここでは、例えば、図4に示したように、凹部41aの広さが(封止の対象とする)圧電素子30やIC素子50の占有面積よりも大きく、しかも、その深さが圧電素子30やIC素子50の厚さよりも大きくなるように、凹部41aを形成する。これにより、圧電素子30やIC素子50をまとめて封止可能な凹部41aを形成することができる。
Next, the manufacturing process of the sealing plate 40 will be described.
As shown in FIG. 8A, first, for example, a bulk silicon substrate is prepared as the sealing plate 40. Next, the surface of the sealing plate 40 is partially etched by photolithography and etching techniques to form a recess 41a for sealing the piezoelectric element and the IC element. Here, for example, as shown in FIG. 4, the width of the recess 41 a is larger than the occupied area of the piezoelectric element 30 and the IC element 50 (to be sealed), and the depth is the piezoelectric element 30. The recess 41 a is formed so as to be larger than the thickness of the IC element 50. Thereby, the recessed part 41a which can seal the piezoelectric element 30 and the IC element 50 collectively can be formed.

次に、図8(b)に示すように、フォトリソグラフィー及びエッチング技術により、封止板40を部分的にエッチングして貫通させ、貫通穴からなるリザーバ45を形成する。ここでは、例えば、水酸化カリウム(KOH)水溶液を用いたウェットエッチング、又は、ドライエッチングにより、リザーバ45を形成する。
次に、図6(c)に示した基板1と、図7(b)に示したIC素子50と、図8(b)に示した封止板40等を組み合わせる工程について説明する。
Next, as shown in FIG. 8B, the sealing plate 40 is partially etched and penetrated by photolithography and etching techniques to form a reservoir 45 including a through hole. Here, for example, the reservoir 45 is formed by wet etching using a potassium hydroxide (KOH) aqueous solution or dry etching.
Next, a process of combining the substrate 1 shown in FIG. 6C, the IC element 50 shown in FIG. 7B, the sealing plate 40 shown in FIG. 8B, and the like will be described.

図9に示すように、まず、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。ここでは、IC素子50の表面を基板1の表面に向け、この状態で複数個のバンプ電極53が配線34、35とそれぞれ正しく重なるように、IC素子50と基板1とを位置合わせする。そして、このように位置合わせした状態で、バンプ電極53を配線34、35に接合する。次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。ここでは、圧電素子30及びIC素子50が凹部41aの内側に正しく収納されるように、封止板40と基板1とを位置合わせする。そして、このように位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。   As shown in FIG. 9, first, the separated IC element 50 is attached (that is, mounted) to the surface side of the substrate 1. Here, the IC element 50 and the substrate 1 are aligned so that the surface of the IC element 50 faces the surface of the substrate 1 and the plurality of bump electrodes 53 correctly overlap the wirings 34 and 35 in this state. Then, the bump electrode 53 is bonded to the wirings 34 and 35 in such a state of alignment. Next, the sealing plate 40 on which the reservoir 45 is formed is attached to the surface side of the substrate 1 via an adhesive or the like. Here, the sealing plate 40 and the substrate 1 are aligned so that the piezoelectric element 30 and the IC element 50 are correctly accommodated inside the recess 41a. And the surface of the sealing board 40 is joined to the surface of the board | substrate 1 in the state aligned in this way. Thereby, the piezoelectric element 30 and the IC element 50 are sealed by the sealing plate 40. In addition, the reservoir 45 is disposed to face the region where the introduction portion 8 is formed.

次に、基板1の裏面を研削して溝部61(例えば、図5参照。)の底面を開口させる。この研削により、基板1の裏面から犠牲膜63(例えば、図5参照。)が露出することとなる。また、この研削と前後して、封止板40をマスクに振動膜20をエッチングして除去し、リザーバ45の底面に犠牲膜63の一部を露出させる。そして、リザーバ45と、基板1の裏面に開口した溝部61の底面とを介して、犠牲膜63をエッチングする。これにより、犠牲膜63が完全に取り除かれ、導入部8と狭窄部9及び圧力発生室10を含むインク流路5が形成される。犠牲膜63のエッチングはドライエッチング又はウェットエッチングのどちらで行っても良いが、ここでは、基板1のエッチング速度よりも犠牲膜63のエッチング速度の方が大きいエッチングガス、又はエッチング液を用いて犠牲膜63をエッチングする。例えば、基板1と封止板40がSiで、犠牲膜63がSiO2膜の場合には、上記の条件を満たすエッチングガスの一例として四フッ化炭素(CF4)を使用することができ、又、同条件を満たすエッチング液の一例としてフッ化水素溶液(HF)を使用することができる。 Next, the back surface of the substrate 1 is ground to open the bottom surface of the groove 61 (for example, see FIG. 5). By this grinding, the sacrificial film 63 (see, for example, FIG. 5) is exposed from the back surface of the substrate 1. Before and after this grinding, the vibration film 20 is removed by etching using the sealing plate 40 as a mask, and a part of the sacrificial film 63 is exposed on the bottom surface of the reservoir 45. Then, the sacrificial film 63 is etched through the reservoir 45 and the bottom surface of the groove 61 opened on the back surface of the substrate 1. As a result, the sacrificial film 63 is completely removed, and the ink flow path 5 including the introduction portion 8, the narrowed portion 9 and the pressure generation chamber 10 is formed. Etching of the sacrificial film 63 may be performed by either dry etching or wet etching. Here, the sacrificial film 63 is etched by using an etching gas or an etching solution in which the etching speed of the sacrificial film 63 is higher than that of the substrate 1. The film 63 is etched. For example, when the substrate 1 and the sealing plate 40 are Si and the sacrificial film 63 is a SiO 2 film, carbon tetrafluoride (CF 4 ) can be used as an example of an etching gas that satisfies the above conditions. A hydrogen fluoride solution (HF) can be used as an example of an etching solution that satisfies the same conditions.

その後、図9に示すように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。以上のような工程を経て、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第1実施形態によれば、バンプ電極53を介してドライバ回路52と圧電素子30とが電気的に接続されるので、このような接続をワイヤーボンディングにより行う場合と比べて、ノズル開口部62の高密度化が可能である。
また、IC素子50とインク流路5(導入部8と狭窄部9及び圧力発生室10を含む)とを別基板に形成しているので、IC素子50を製造する際に、できるだけ多くのIC素子50を半導体基板(ウエーハ)51の表面に敷き詰めて製造することができる。これにより、基板1枚当たりのIC素子50の収量を多くすることができ、IC素子50の低コスト化を図ることができる。
Thereafter, as shown in FIG. 9, the nozzle plate 60 in which the nozzle openings 62 are formed is bonded to the back surface of the substrate 1 with an adhesive or the like. Through the steps as described above, the ink jet recording head 100 shown in FIG. 1 is completed.
As described above, according to the first embodiment of the present invention, the driver circuit 52 and the piezoelectric element 30 are electrically connected via the bump electrode 53, so that this connection is compared with the case where such connection is performed by wire bonding. Thus, the density of the nozzle openings 62 can be increased.
Further, since the IC element 50 and the ink flow path 5 (including the introduction part 8, the constriction part 9, and the pressure generation chamber 10) are formed on different substrates, as many ICs as possible are produced when the IC element 50 is manufactured. The element 50 can be manufactured by being spread on the surface of a semiconductor substrate (wafer) 51. As a result, the yield of the IC elements 50 per substrate can be increased, and the cost of the IC elements 50 can be reduced.

さらに、基板1にインク流路5と圧電素子30を形成し、基板51にドライバ回路52を形成しているので、これらを同一基板に形成する場合と比べて、不良品の発生工程を基板1側と基板51側とに分散させることができ、不良品を製造工程のできるだけ早い段階でスクリーニングすることができる。これにより、良品のみを組み合わせてインクジェット式記録ヘッドを製造することができるので、インクジェット式記録ヘッドの低コスト化が可能となる。
また、上記のインクジェット式記録ヘッド100を具備したインクジェット式記録装置によれば、インクジェット式記録装置の低コスト化が可能である。
Further, since the ink flow path 5 and the piezoelectric element 30 are formed on the substrate 1 and the driver circuit 52 is formed on the substrate 51, the generation process of defective products can be performed in comparison with the case where these are formed on the same substrate. And the substrate 51 can be dispersed, and defective products can be screened at the earliest possible stage of the manufacturing process. Thereby, since an inkjet recording head can be manufactured by combining only good products, the cost of the inkjet recording head can be reduced.
Further, according to the ink jet recording apparatus including the ink jet recording head 100, the cost of the ink jet recording apparatus can be reduced.

(2)第2実施形態
上述の第1実施形態では、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を基板1に形成する際に、基板1に溝部61を形成し、そこに犠牲膜63を埋め込む場合について説明した(例えば、図5参照。)。しかしながら、本発明では、犠牲膜63を用いなくてもインク流路5を形成することが可能である。この第2実施形態では、犠牲膜を必要としない、インク流路5の形成方法について説明する。
(2) Second Embodiment In the first embodiment described above, when the ink flow path 5 including the introduction portion 8, the narrowing portion 9 and the pressure generation chamber 10 is formed on the substrate 1, the groove portion 61 is formed on the substrate 1. The case where the sacrificial film 63 is embedded therein has been described (for example, see FIG. 5). However, in the present invention, the ink flow path 5 can be formed without using the sacrificial film 63. In the second embodiment, a method of forming the ink flow path 5 that does not require a sacrificial film will be described.

図11及び図12は、本発明の第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す断面図である。
図11(a)に示すように、まず始めに、基板1を用意する。基板1には、面方位が(110)のバルクシリコン基板を用いることが好ましい。次に、基板1の表面上に振動膜20を形成する。上述したように、振動膜20は弾性膜であり、例えばSiO2膜又はZrO2、若しくはこれらを積層した膜からなり、その厚さは例えば1〜2μmである。
11 and 12 are cross-sectional views illustrating a method for manufacturing the ink jet recording head 100 according to the second embodiment of the present invention.
As shown in FIG. 11A, first, a substrate 1 is prepared. The substrate 1 is preferably a bulk silicon substrate having a plane orientation of (110). Next, the vibration film 20 is formed on the surface of the substrate 1. As described above, the vibration film 20 is an elastic film, and is made of, for example, a SiO 2 film, ZrO 2 , or a film in which these are laminated, and has a thickness of, for example, 1 to 2 μm.

次に、図11(b)に示すように、振動膜20上に、下部電極31と圧電体32と上部電極33とからなる圧電素子30を形成する。圧電素子30の形成方法は第1実施形態と同じである。即ち、振動膜20上に下部電極膜をまず成膜し、成膜された下部電極膜をパターニングして下部電極31を形成する。次に、下部電極31を覆うように圧電体膜をゾルーゲル法などで成膜し、さらに、圧電体膜上に上部電極膜を成膜する。そして、上部電極膜と圧電体膜をパターニングして、上部電極33と圧電体32を形成する。これにより、圧電素子30が完成する。   Next, as shown in FIG. 11B, the piezoelectric element 30 including the lower electrode 31, the piezoelectric body 32, and the upper electrode 33 is formed on the vibration film 20. The method for forming the piezoelectric element 30 is the same as in the first embodiment. That is, a lower electrode film is first formed on the vibration film 20, and the formed lower electrode film is patterned to form the lower electrode 31. Next, a piezoelectric film is formed by a sol-gel method or the like so as to cover the lower electrode 31, and further, an upper electrode film is formed on the piezoelectric film. Then, the upper electrode film and the piezoelectric film are patterned to form the upper electrode 33 and the piezoelectric body 32. Thereby, the piezoelectric element 30 is completed.

次に、図11(b)において、圧電素子30を覆うように保護膜(図示せず)を形成する。保護膜は例えばAl23である。そして、この保護膜を部分的にエッチングして、上部電極33に至る開口部(図示せず)と、下部電極31に至る開口部(図示せず)をそれぞれ形成する。次に、これら開口部を埋め込むように基板1の表面全体に導電膜を形成する。そして、この導電膜を部分的にエッチングする。これにより、図11(c)に示すように、下部電極31を基板1の表面に引き出す配線34と、個々の圧電素子30の上部電極33を基板1の表面に引き出す配線35とを形成する。 Next, in FIG. 11B, a protective film (not shown) is formed so as to cover the piezoelectric element 30. The protective film is, for example, Al 2 O 3 . Then, the protective film is partially etched to form an opening (not shown) reaching the upper electrode 33 and an opening (not shown) reaching the lower electrode 31. Next, a conductive film is formed on the entire surface of the substrate 1 so as to fill these openings. Then, this conductive film is partially etched. As a result, as shown in FIG. 11C, a wiring 34 for leading the lower electrode 31 to the surface of the substrate 1 and a wiring 35 for leading the upper electrode 33 of each piezoelectric element 30 to the surface of the substrate 1 are formed.

次に、図12(a)に示すように、個片化されたIC素子50を基板1の表面側に取り付ける(即ち、実装する)。IC素子50の形成方法は第1実施形態と同様であり、例えば図7(a)及び(b)と図10を参照しながら説明した通りである。また、IC素子の取り付け方法も第1実施形態と同様であり、IC素子50と基板1とを正しく位置合わせした状態で、複数個のバンプ電極53を配線34、35にそれぞれ接合する。
次に、リザーバ45が形成された封止板40を、接着剤等を介して基板1の表面側に取り付ける。封止板40の形成方法は第1実施形態と同様であり、例えば図11(a)及び(b)を参照しながら説明した通りである。また、封止板40の取り付け方法も第1実施形態と同様であり、封止板40と基板1とを正しく位置合わせした状態で、封止板40の表面を基板1の表面に接合する。これにより、圧電素子30とIC素子50は封止板40によって封止される。また、リザーバ45は、導入部8が形成される領域と対向して配置される。
Next, as shown in FIG. 12A, the separated IC element 50 is attached (that is, mounted) to the surface side of the substrate 1. The formation method of the IC element 50 is the same as that of the first embodiment, and is as described with reference to FIGS. 7A and 7B and FIG. The IC element is attached in the same manner as in the first embodiment, and a plurality of bump electrodes 53 are joined to the wirings 34 and 35 in a state where the IC element 50 and the substrate 1 are correctly aligned.
Next, the sealing plate 40 on which the reservoir 45 is formed is attached to the surface side of the substrate 1 via an adhesive or the like. The formation method of the sealing plate 40 is the same as that of the first embodiment, and is as described with reference to FIGS. 11A and 11B, for example. Further, the mounting method of the sealing plate 40 is the same as that of the first embodiment, and the surface of the sealing plate 40 is bonded to the surface of the substrate 1 in a state where the sealing plate 40 and the substrate 1 are correctly aligned. Thereby, the piezoelectric element 30 and the IC element 50 are sealed by the sealing plate 40. In addition, the reservoir 45 is disposed to face the region where the introduction portion 8 is formed.

次に、図12(b)に示すように、基板1の裏面を所望の厚さまで研削する。例えば、厚さが650μm程度の基板1を、その厚さが50μm程度となるまで研削する。なお、このような研削を、封止板40を接合する前に行うと、基板1があたかも紙のように薄くて破れやすくなり、ハンドリングが極めて困難となる。従って、この研削は、封止板40を接合した後で行うことが好ましい。これにより、封止板40は基板1を支持する支持基板としても機能し、基板1を安定的にハンドリングすることができる。
次に、図12(c)に示すように、例えばフォトリソグラフィー及びエッチング技術により、基板1の裏面を部分的にエッチングして、導入部8と狭窄部9及び圧力発生室10を含むインク流路5を形成する。このエッチング処理は、ウェットエッチング、ドライエッチングのどちらで行うことも可能であるが、基板1が面方位(110)のバルクシリコン基板の場合は、KOH水溶液で異方的にエッチングすることができ、インク流路5の内側の側面を基板1の表裏面に対して垂直に形成することができる。
Next, as shown in FIG. 12B, the back surface of the substrate 1 is ground to a desired thickness. For example, the substrate 1 having a thickness of about 650 μm is ground until the thickness reaches about 50 μm. If such grinding is performed before the sealing plate 40 is joined, the substrate 1 is as thin as paper and easily broken, and handling becomes extremely difficult. Therefore, this grinding is preferably performed after the sealing plate 40 is joined. Thereby, the sealing board 40 functions also as a support substrate which supports the board | substrate 1, and can handle the board | substrate 1 stably.
Next, as shown in FIG. 12C, the back surface of the substrate 1 is partially etched by, for example, photolithography and etching techniques, and the ink flow path including the introduction portion 8, the narrowed portion 9, and the pressure generation chamber 10 is obtained. 5 is formed. This etching process can be performed by either wet etching or dry etching, but when the substrate 1 is a bulk silicon substrate having a plane orientation (110), it can be anisotropically etched with a KOH aqueous solution. The inner side surface of the ink flow path 5 can be formed perpendicular to the front and back surfaces of the substrate 1.

これ以降の工程は、上記の第1実施形態と同じである。即ち、図9に示したように、ノズル開口部62が形成されたノズルプレート60を、接着剤等を介して基板1の裏面に接合する。これにより、図1に示したインクジェット式記録ヘッド100が完成する。
このように、本発明の第2実施形態によれば、インク流路5を形成する際に、犠牲膜63の形成を必要としないので、第1実施形態と比べて、工程数を減らすことができ、製造コストの削減に寄与することができる。
上記の第1、第2実施形態では、基板1が本発明の「第1基板」に対応し、基板51が本発明の「第2基板」に対応し、封止板40が本発明の「第3基板」に対応し、ノズルプレート60が本発明の「第4基板」に対応している。また、ドライバ回路52が本発明の「集積回路」に対応し、配線34、35が本発明の「配線層」に対応している。
The subsequent steps are the same as those in the first embodiment. That is, as shown in FIG. 9, the nozzle plate 60 in which the nozzle openings 62 are formed is bonded to the back surface of the substrate 1 via an adhesive or the like. Thereby, the ink jet recording head 100 shown in FIG. 1 is completed.
As described above, according to the second embodiment of the present invention, the formation of the sacrificial film 63 is not required when forming the ink flow path 5. Therefore, the number of steps can be reduced as compared with the first embodiment. Can contribute to the reduction of the manufacturing cost.
In the first and second embodiments described above, the substrate 1 corresponds to the “first substrate” of the present invention, the substrate 51 corresponds to the “second substrate” of the present invention, and the sealing plate 40 corresponds to the “first substrate” of the present invention. Corresponding to the “third substrate”, the nozzle plate 60 corresponds to the “fourth substrate” of the present invention. The driver circuit 52 corresponds to the “integrated circuit” of the invention, and the wirings 34 and 35 correspond to the “wiring layer” of the invention.

本発明の実施形態に係るインクジェット式記録ヘッド100の構成例を示す図。1 is a diagram illustrating a configuration example of an ink jet recording head 100 according to an embodiment of the present invention. 基板1の構成例を示す図。FIG. 3 is a diagram illustrating a configuration example of a substrate 1. バンプ電極53の構成例を示す図。The figure which shows the structural example of the bump electrode 53. FIG. 圧電素子30と、封止板40及びIC素子50の位置関係の一例を示す図。The figure which shows an example of the positional relationship of the piezoelectric element 30, the sealing board 40, and the IC element 50. FIG. 第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 3 is a view showing a method for manufacturing the ink jet recording head 100 according to the first embodiment. 第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 3 is a view showing a method for manufacturing the ink jet recording head 100 according to the first embodiment. 第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 3 is a view showing a method for manufacturing the ink jet recording head 100 according to the first embodiment. 第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 3 is a view showing a method for manufacturing the ink jet recording head 100 according to the first embodiment. 第1実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 3 is a view showing a method for manufacturing the ink jet recording head 100 according to the first embodiment. ダイシング前の半導体基板(ウエーハ)51の構成例を示す図。The figure which shows the structural example of the semiconductor substrate (wafer) 51 before dicing. 第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 6 is a diagram illustrating a method for manufacturing an ink jet recording head 100 according to a second embodiment. 第2実施形態に係るインクジェット式記録ヘッド100の製造方法を示す図。FIG. 6 is a diagram illustrating a method for manufacturing an ink jet recording head 100 according to a second embodiment.

符号の説明Explanation of symbols

1、51 基板、5 インク流路、8 導入部、9 狭窄部、10 圧力発生室、20 振動膜、30 圧電素子、31 下部電極、32 圧電体、33 上部電極、34、35 配線、40 封止板、41a 凹部、41b 凸部、45 リザーバ、50 IC素子、52 ドライバ回路、53 バンプ電極、53a 内部樹脂、53b 導電膜、60 ノズルプレート、61 溝部、63 犠牲膜、62 ノズル開口部、100 インクジェット式記録ヘッド   1, 51 substrate, 5 ink flow path, 8 introduction part, 9 constriction part, 10 pressure generation chamber, 20 vibration film, 30 piezoelectric element, 31 lower electrode, 32 piezoelectric body, 33 upper electrode, 34, 35 wiring, 40 sealing Stop plate, 41a concave portion, 41b convex portion, 45 reservoir, 50 IC element, 52 driver circuit, 53 bump electrode, 53a internal resin, 53b conductive film, 60 nozzle plate, 61 groove portion, 63 sacrificial film, 62 nozzle opening portion, 100 Inkjet recording head

Claims (6)

第1基板と、
前記第1基板に形成された圧力発生室と、
前記第1基板の一方の面側に形成されて前記圧力発生室を覆う振動膜と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に形成された圧電素子と、
前記第1基板の一方の面側に形成されて前記圧電素子に接続する配線層と、
第2基板と、
前記第2基板の一方の面に形成された集積回路と、
前記第2基板の一方の面側に形成されて前記集積回路に接続するバンプ電極と、
凹部を有する第3基板と、を備え、
前記バンプ電極は前記配線層に接合され、
前記第3基板は、前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを前記凹部の内側に収納した状態で、前記第1基板の一方の面側に取り付けられていることを特徴とするインクジェット式記録ヘッド。
A first substrate;
A pressure generating chamber formed in the first substrate;
A vibrating membrane formed on one side of the first substrate and covering the pressure generating chamber;
A piezoelectric element formed in a region on one surface side of the first substrate and facing the pressure generating chamber across the vibration film;
A wiring layer formed on one surface side of the first substrate and connected to the piezoelectric element;
A second substrate;
An integrated circuit formed on one surface of the second substrate;
A bump electrode formed on one side of the second substrate and connected to the integrated circuit;
A third substrate having a recess,
The bump electrode is bonded to the wiring layer,
The third substrate is attached to one surface side of the first substrate in a state where the second substrate on which the integrated circuit and the bump electrode are formed and the piezoelectric element are housed inside the recess. An ink jet recording head characterized by comprising:
前記第1基板の他方の面側に取り付けられる第4基板、をさらに備え、
前記第4基板には、前記圧力発生室に連通するノズル開口部が形成されていることを特徴とする請求項1に記載のインクジェット式記録ヘッド。
A fourth substrate attached to the other surface side of the first substrate;
2. The ink jet recording head according to claim 1, wherein a nozzle opening communicating with the pressure generating chamber is formed in the fourth substrate.
前記第3基板に形成されて前記圧力発生室に連通するリザーバ、をさらに備えることを特徴とする請求項1又は請求項2に記載のインクジェット式記録ヘッド。   The ink jet recording head according to claim 1, further comprising a reservoir formed on the third substrate and communicating with the pressure generating chamber. 前記圧電素子の上方に前記第2基板が配置されると共に、前記圧電素子と前記第2基板との間には隙間が設けられていることを特徴とする請求項1から請求項3の何れか一項に記載のインクジェット式記録ヘッド。   4. The device according to claim 1, wherein the second substrate is disposed above the piezoelectric element, and a gap is provided between the piezoelectric element and the second substrate. 5. The ink jet recording head according to one item. 請求項1から請求項4の何れか一項に記載のインクジェット式記録ヘッドを具備したことを特徴とするインクジェット式記録装置。   An ink jet recording apparatus comprising the ink jet recording head according to any one of claims 1 to 4. 第1基板に圧力発生室を形成する工程と、
前記第1基板の一方の面側に、前記圧力発生室を覆う振動膜を形成する工程と、
前記第1基板の一方の面側であって前記振動膜を挟んで前記圧力発生室と対向する領域に圧電素子を形成する工程と、
前記第1基板の一方の面側に、前記圧電素子に接続する配線層を形成する工程と、
第2基板の一方の面に集積回路を形成する工程と、
前記第2基板の一方の面側に、前記集積回路に接続するバンプ電極を形成する工程と、
前記第2基板の一方の面を前記第1基板の一方の面に対向させて、前記バンプ電極を前記配線層に接合する工程と、
前記集積回路及び前記バンプ電極が形成された前記第2基板と前記圧電素子とを第3基板が有する凹部の内側に収納した状態で、前記第3基板を前記第1基板の一方の面側に取り付ける工程と、を含むことを特徴とするインクジェット式記録ヘッドの製造方法。
Forming a pressure generating chamber on the first substrate;
Forming a vibration film covering the pressure generating chamber on one surface side of the first substrate;
Forming a piezoelectric element in a region on one surface side of the first substrate and facing the pressure generating chamber across the vibration film;
Forming a wiring layer connected to the piezoelectric element on one surface side of the first substrate;
Forming an integrated circuit on one side of the second substrate;
Forming a bump electrode connected to the integrated circuit on one surface side of the second substrate;
Bonding the bump electrode to the wiring layer with one surface of the second substrate facing the one surface of the first substrate;
The third substrate is placed on one surface side of the first substrate in a state where the second substrate on which the integrated circuit and the bump electrode are formed and the piezoelectric element are housed inside a recess of the third substrate. A method of manufacturing an ink jet recording head.
JP2008240391A 2008-09-19 2008-09-19 Inkjet type recording head and its manufacturing method, inkjet type recording apparatus Withdrawn JP2010069750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008240391A JP2010069750A (en) 2008-09-19 2008-09-19 Inkjet type recording head and its manufacturing method, inkjet type recording apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008240391A JP2010069750A (en) 2008-09-19 2008-09-19 Inkjet type recording head and its manufacturing method, inkjet type recording apparatus

Publications (1)

Publication Number Publication Date
JP2010069750A true JP2010069750A (en) 2010-04-02

Family

ID=42201990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008240391A Withdrawn JP2010069750A (en) 2008-09-19 2008-09-19 Inkjet type recording head and its manufacturing method, inkjet type recording apparatus

Country Status (1)

Country Link
JP (1) JP2010069750A (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012171245A (en) * 2011-02-22 2012-09-10 Ricoh Co Ltd Inkjet head, and inkjet recording apparatus
WO2014185370A1 (en) * 2013-05-15 2014-11-20 コニカミノルタ株式会社 Inkjet head
WO2014185369A1 (en) * 2013-05-15 2014-11-20 コニカミノルタ株式会社 Inkjet head and method for producing inkjet head
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
WO2016157832A1 (en) * 2015-03-27 2016-10-06 Seiko Epson Corporation Inkjet head and inkjet printer
WO2016157788A1 (en) * 2015-03-27 2016-10-06 Seiko Epson Corporation Inkjet head and inkjet printer
JP2016179573A (en) * 2015-03-24 2016-10-13 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2016185604A (en) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 Inkjet head manufacturing method
JP2017024372A (en) * 2015-07-28 2017-02-02 セイコーエプソン株式会社 Piezoelectric device, liquid jet head, and method of manufacturing piezoelectric device
JP2017024281A (en) * 2015-07-23 2017-02-02 セイコーエプソン株式会社 Bonding structure, piezoelectric device, liquid ejecting head, and bonding structure inspection method
JP2017077628A (en) * 2015-10-19 2017-04-27 セイコーエプソン株式会社 Liquid ejecting head and manufacturing method of liquid ejecting head
JP2017136799A (en) * 2016-02-05 2017-08-10 セイコーエプソン株式会社 Piezoelectric device, liquid ejecting head, and liquid ejecting apparatus
JP2017196786A (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 MEMS device, liquid ejecting head, and liquid ejecting apparatus
KR20170127558A (en) * 2015-03-17 2017-11-21 세이코 엡슨 가부시키가이샤 Liquid ejection head and liquid ejection head manufacturing method
CN107405919A (en) * 2015-03-10 2017-11-28 精工爱普生株式会社 Electronic installation
JP2017535456A (en) * 2014-12-09 2017-11-30 セイコーエプソン株式会社 Piezoelectric device, liquid ejecting head, piezoelectric device manufacturing method, and liquid ejecting head manufacturing method
JP2017226227A (en) * 2017-09-21 2017-12-28 ブラザー工業株式会社 Liquid jet device and piezoelectric actuator
JP2018001418A (en) * 2016-06-27 2018-01-11 セイコーエプソン株式会社 Mems device, liquid jet head, liquid jet device and manufacturing method of mems device
JP2018505804A (en) * 2015-02-27 2018-03-01 セイコーエプソン株式会社 Electronic devices
JP2018047522A (en) * 2016-09-21 2018-03-29 セイコーエプソン株式会社 MEMS device, liquid ejecting head, and liquid ejecting apparatus
JP2019069616A (en) * 2018-12-25 2019-05-09 ブラザー工業株式会社 Liquid jet device and piezoelectric actuator
JP2019073033A (en) * 2019-02-25 2019-05-16 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2021053879A (en) * 2019-09-30 2021-04-08 株式会社リコー Manufacturing method of nozzle member, manufacturing method of liquid ejection head, manufacturing method of liquid ejection device
JP2021190668A (en) * 2020-06-05 2021-12-13 株式会社プレテック Substrate processing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123449A (en) * 1995-07-26 1997-05-13 Seiko Epson Corp Ink jet recording head
JP2006116767A (en) * 2004-10-20 2006-05-11 Seiko Epson Corp Droplet discharge head, droplet discharge device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09123449A (en) * 1995-07-26 1997-05-13 Seiko Epson Corp Ink jet recording head
JP2006116767A (en) * 2004-10-20 2006-05-11 Seiko Epson Corp Droplet discharge head, droplet discharge device

Cited By (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012171245A (en) * 2011-02-22 2012-09-10 Ricoh Co Ltd Inkjet head, and inkjet recording apparatus
WO2014185370A1 (en) * 2013-05-15 2014-11-20 コニカミノルタ株式会社 Inkjet head
WO2014185369A1 (en) * 2013-05-15 2014-11-20 コニカミノルタ株式会社 Inkjet head and method for producing inkjet head
US9539811B2 (en) 2013-05-15 2017-01-10 Konica Minolta, Inc. Inkjet head
US10272682B2 (en) 2014-12-09 2019-04-30 Seiko Epson Corporation Piezoelectric device, liquid ejecting head, manufacturing method of piezoelectric device, and manufacturing method of liquid ejecting device
JP2016107551A (en) * 2014-12-09 2016-06-20 セイコーエプソン株式会社 Piezoelectric device, liquid spray head, manufacturing method for piezoelectric device and manufacturing method for liquid spray head
JP2017535456A (en) * 2014-12-09 2017-11-30 セイコーエプソン株式会社 Piezoelectric device, liquid ejecting head, piezoelectric device manufacturing method, and liquid ejecting head manufacturing method
JP2019006124A (en) * 2015-02-27 2019-01-17 セイコーエプソン株式会社 Electronic device
JP2018505804A (en) * 2015-02-27 2018-03-01 セイコーエプソン株式会社 Electronic devices
CN107405919A (en) * 2015-03-10 2017-11-28 精工爱普生株式会社 Electronic installation
US10259215B2 (en) 2015-03-17 2019-04-16 Seiko Epson Corporation Liquid jet head and method for manufacturing liquid jet head
KR20170127558A (en) * 2015-03-17 2017-11-21 세이코 엡슨 가부시키가이샤 Liquid ejection head and liquid ejection head manufacturing method
KR102001752B1 (en) * 2015-03-17 2019-07-18 세이코 엡슨 가부시키가이샤 Liquid ejection head and liquid ejection head manufacturing method
US10773517B2 (en) 2015-03-17 2020-09-15 Seiko Epson Corporation Liquid jet head and method for manufacturing liquid jet head
JP2016179573A (en) * 2015-03-24 2016-10-13 セイコーエプソン株式会社 Head unit and liquid discharge device
KR20170130585A (en) * 2015-03-27 2017-11-28 세이코 엡슨 가부시키가이샤 Inkjet heads and inkjet printers
JP2016185605A (en) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 Inkjet head and inkjet printer
WO2016157788A1 (en) * 2015-03-27 2016-10-06 Seiko Epson Corporation Inkjet head and inkjet printer
WO2016157832A1 (en) * 2015-03-27 2016-10-06 Seiko Epson Corporation Inkjet head and inkjet printer
JP2016185604A (en) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 Inkjet head manufacturing method
JP2016185600A (en) * 2015-03-27 2016-10-27 セイコーエプソン株式会社 Inkjet head and inkjet printer
CN107405920A (en) * 2015-03-27 2017-11-28 精工爱普生株式会社 Ink gun and ink-jet printer
KR102017975B1 (en) * 2015-03-27 2019-09-03 세이코 엡슨 가부시키가이샤 Inkjet heads and inkjet printers
US10150294B2 (en) 2015-03-27 2018-12-11 Seiko Epson Corporation Inkjet head and inkjet printer
CN107428166A (en) * 2015-03-27 2017-12-01 精工爱普生株式会社 Ink gun and ink-jet printer
US10059102B2 (en) 2015-03-27 2018-08-28 Seiko Epson Corporation Inkjet head and inkjet printer
JP2017024281A (en) * 2015-07-23 2017-02-02 セイコーエプソン株式会社 Bonding structure, piezoelectric device, liquid ejecting head, and bonding structure inspection method
JP2017024372A (en) * 2015-07-28 2017-02-02 セイコーエプソン株式会社 Piezoelectric device, liquid jet head, and method of manufacturing piezoelectric device
JP2017077628A (en) * 2015-10-19 2017-04-27 セイコーエプソン株式会社 Liquid ejecting head and manufacturing method of liquid ejecting head
CN106994824A (en) * 2015-10-19 2017-08-01 精工爱普生株式会社 The manufacture method of jet head liquid and jet head liquid
CN107042693A (en) * 2016-02-05 2017-08-15 精工爱普生株式会社 Piezoelectric device, jet head liquid and liquid injection apparatus
JP2017136799A (en) * 2016-02-05 2017-08-10 セイコーエプソン株式会社 Piezoelectric device, liquid ejecting head, and liquid ejecting apparatus
CN107042693B (en) * 2016-02-05 2020-05-19 精工爱普生株式会社 Piezoelectric device, liquid ejection head, and liquid ejection device
CN107310272B (en) * 2016-04-27 2020-12-29 精工爱普生株式会社 MEMS device, liquid ejection head, and liquid ejection device
CN107310272A (en) * 2016-04-27 2017-11-03 精工爱普生株式会社 MEMS, jet head liquid and liquid injection apparatus
JP2017196786A (en) * 2016-04-27 2017-11-02 セイコーエプソン株式会社 MEMS device, liquid ejecting head, and liquid ejecting apparatus
JP2018001418A (en) * 2016-06-27 2018-01-11 セイコーエプソン株式会社 Mems device, liquid jet head, liquid jet device and manufacturing method of mems device
JP2018047522A (en) * 2016-09-21 2018-03-29 セイコーエプソン株式会社 MEMS device, liquid ejecting head, and liquid ejecting apparatus
JP2017226227A (en) * 2017-09-21 2017-12-28 ブラザー工業株式会社 Liquid jet device and piezoelectric actuator
JP2019069616A (en) * 2018-12-25 2019-05-09 ブラザー工業株式会社 Liquid jet device and piezoelectric actuator
JP2019073033A (en) * 2019-02-25 2019-05-16 セイコーエプソン株式会社 Head unit and liquid discharge device
JP2021053879A (en) * 2019-09-30 2021-04-08 株式会社リコー Manufacturing method of nozzle member, manufacturing method of liquid ejection head, manufacturing method of liquid ejection device
JP2021190668A (en) * 2020-06-05 2021-12-13 株式会社プレテック Substrate processing apparatus

Similar Documents

Publication Publication Date Title
JP2010069750A (en) Inkjet type recording head and its manufacturing method, inkjet type recording apparatus
US7938506B2 (en) Inkjet recording head, inkjet recording device, and method for manufacturing the inkjet recording head
JP6394903B2 (en) Head and liquid ejecting apparatus
JP4645668B2 (en) Method for manufacturing ink jet recording head
JP2007329285A (en) Actuator device and liquid jet head
JP5187489B2 (en) Method for manufacturing actuator device and method for manufacturing liquid jet head
JP2009252882A (en) Electronic device and method of manufacturing the same
JP2010005900A (en) Ink-jet recording head, ink-jet recorder, and manufacturing method of ink-jet recording head
JP2009248355A (en) Ink-jet recording head, ink-jet recording apparatus, and method for manufacturing ink-jet recording head
JP2013078877A (en) Silicon apparatus
JP2010214800A (en) Manufacturing method for liquid droplet jetting head, and manufacturing method for piezoelectric element
JP5673023B2 (en) Piezoelectric module, piezoelectric device and manufacturing method thereof
JP2010228277A (en) Liquid ejecting head, liquid ejecting apparatus, actuator device, and method of manufacturing liquid ejecting head
JP2007175989A (en) Method for manufacturing liquid jet head
JP2009226794A (en) Manufacturing method for inkjet recording head, inkjet recording head, and inkjet recording device
JP2009190349A (en) Method for manufacturing liquid jet head
US20250121595A1 (en) Actuator, liquid ejection head, and liquid ejection apparatus
JP2007237718A (en) Inkjet head manufacturing method
JP2025093066A (en) ACTUATOR, LIQUID EJECTION HEAD, AND LIQUID EJECTION APPARATUS
JP2008119968A (en) Method for manufacturing liquid jet head
JP2025024850A (en) ACTUATOR, ELEMENT SUBSTRATE AND LIQUID EJECTION HEAD
US10011113B2 (en) Manufacturing method of head
JP2009170467A (en) Method for manufacturing liquid jet head and method for manufacturing actuator device
JP2021137986A (en) Ink jet head, and manufacturing method of the ink jet head
JP2014180864A (en) Method for manufacturing liquid jet head

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130205