JP2010067954A

JP2010067954A - 薄膜電界効果型トランジスタ

Info

Publication number: JP2010067954A
Application number: JP2009159841A
Authority: JP
Inventors: Shinji Imai; 真二今井
Original assignee: Fujifilm Corp
Current assignee: Fujifilm Corp
Priority date: 2008-08-14
Filing date: 2009-07-06
Publication date: 2010-03-25
Anticipated expiration: 2029-07-06
Also published as: JP5345456B2; US8203143B2; US20100038641A1

Abstract

【課題】活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供する。
【解決手段】少なくとも、ゲート電極２、ゲート絶縁膜３、活性層４、ソース電極５−１及びドレイン電極５−２を有し、前記活性層が少なくともＩｎ及びＺｎを含有するアモルファス酸化物半導体を含有し、ゲート絶縁膜と活性層との間で少なくとも活性層と接するように積層されている第１界面層６１を有し、該第１界面層は活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有し、第１界面層とは反対側で活性層と接するように積層されている第２界面層６２を有し、該第２界面層は活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有する薄膜電界効果型トランジスタ。
【選択図】図１

Description

本発明は、活性層にアモルファス酸化物半導体を用いた薄膜電界効果型トランジスタに関する。

近年、液晶やエレクトロルミネッセンス（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）技術等の進歩により、平面薄型画像表示装置（ＦｌａｔＰａｎｅｌＤｉｓｐｌａｙ：ＦＰＤ）が実用化されている。特に、電流を通じることによって励起され発光する薄膜材料を用いた有機電界発光素子（以後、「有機ＥＬ素子」と記載する場合がある）は、低電圧で高輝度の発光が得られるために、携帯電話ディスプレイ、パーソナルデジタルアシスタント（ＰＤＡ）、コンピュータディスプレイ、自動車の情報ディスプレイ、ＴＶモニター、あるいは一般照明を含む広い分野で、デバイスの薄型化、軽量化、小型化、および省電力の効果などが期待されている。
これらＦＰＤは、ガラス基板上に設けた非晶質シリコン薄膜や多結晶シリコン薄膜を活性層に用いる電界効果型薄膜トランジスタ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、以後の説明で、ＴＦＴと記載する場合がある）のアクティブマトリクス回路により駆動されている。

一方、これらＦＰＤのより一層の薄型化、軽量化、耐破損性の向上を求めて、ガラス基板の替わりに軽量で可撓性のある樹脂基板を用いる試みも行われている。
しかし、上述のシリコン薄膜を用いるトランジスタの製造は、比較的高温の熱工程を要し、一般的に耐熱性の低い樹脂基板上に直接形成することは困難である。
そこで、低温での成膜が可能なアモルファス酸化物、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系アモルファス酸化物を半導体薄膜に用いるＴＦＴの開発が活発に行われている。アモルファス酸化物半導体を用いたＴＦＴは、室温成膜が可能であり、フイルム上に作製が可能であるので、フイルム（フレキシブル基板）用ＴＦＴの活性層の材料として最近注目を浴びている。

例えば、活性層とゲート絶縁膜との間に、抵抗層として抵抗値が１０^１１Ω・ｃｍ以上であるアモルファス酸化物絶縁膜を配したＴＦＴが開示されている（例えば、特許文献１参照）。抵抗層によりオフ電流及びゲートリーク電流が低減する効果が開示され、該機能を発現する上で、抵抗層の膜厚は、１ｎｍ以上２００ｎｍ以下とすることが開示されている（例えば、特許文献１参照）。

また、第１絶縁体と酸化物半導体を有する活性層及び第２絶縁体とをこの順に有する積層構造を備え、前記活性層の前記第１絶縁体との界面に位置する第１界面層と前記第２絶縁体との界面に位置する第２界面層を有し、該第１界面層と該第２界面層はバルクの前記活性層より酸素空孔密度が小さい薄膜デバイスが開示されている。該構成の実現は、活性層と第１絶縁体及び第２絶縁体の各成膜の間に、大気に曝すことなく酸化性処理を施すことによってなされていることからして、第１界面層と第２界面層の金属組成は、活性層と同一であって、酸素空孔密度のみに差があるものである。界面の酸素空孔密度を制御することによりドレイン電流のオン／オフ比が改善されることが開示されている（例えば、特許文献２参照）。

また、Ｉｎ_２Ｏ_３等の酸化物半導体層とＧａ_２Ｏ_３を含有する酸化物層間材層が積層されて活性層を構成するＴＦＴが開示されている。該構成では、酸化物層間材層はトンネル効果を生じる程度に薄層で酸化物半導体層と積層され、これらの複数の積層構造体を活性層としたＴＦＴが開示されている。酸化物層間材層を設けることにより、酸化物半導体の酸素欠陥が防止されることが開示されている（例えば、特許文献３参照）。

特開２００７−７３７０１号公報特開２００８−４２０８８号公報特開２００７−１２３７０２号公報

本発明の目的は、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することにある。特に、連続駆動時の閾値電圧変動を改善し、駆動耐久性及び駆動安定性に優れたＴＦＴ、並びに、後工程の熱処理による閾値変動が抑制されるとともに、青色光やＸ線等の短波長による誤動作が抑制されるＴＦＴを提供することにある。

本発明の上記課題は下記の手段によって解決された。
＜１＞基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
１）前記活性層が少なくともＩｎ及びＺｎを含有するアモルファス酸化物半導体を含有し、
２）前記ゲート絶縁膜と前記活性層との間で少なくとも前記活性層と接するように積層されている第１界面層を有し、該第１界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有し、
３）前記第１界面層とは反対側で前記活性層と接するように積層されている第２界面層を有し、該第２界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有することを特徴とする薄膜電界効果型トランジスタ。
＜２＞前記活性層のアモルファス酸化物半導体は、全メタル成分のうちＩｎ含有率が７０％以上、且つ、Ｚｎ含有率が５％以上であることを特徴とする＜１＞に記載の薄膜電界効果型トランジスタ。
＜３＞前記第１界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌ含有率より２倍以上高く、且つ、前記第２界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌの含有率より２倍以上高いことを特徴とする＜１＞又は＜２＞に記載の薄膜電界効果型トランジスタ。
＜４＞前記活性層の厚みが、１．０ｎｍ以上２０ｎｍ未満である＜１＞〜＜３＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜５＞前記活性層の厚みが、２．５ｎｍ以上１５ｎｍ未満である＜１＞〜＜３＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜６＞前記活性層の厚みが、１．０ｎｍ以上２．０ｎｍ未満である＜１＞〜＜３＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜７＞複数の前記活性層が、隣接する活性層の間に中間界面層を介して積層されており、前記中間界面層は、前記活性層のアモルファス酸化物半導体よりもＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含む＜１＞〜＜６＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜８＞前記第１界面層の厚みが、０．３ｎｍ以上１．０ｎｍ未満である＜１＞〜＜７＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜９＞前記第２界面層の厚みが、１０ｎｍ以上２００ｎｍ以下である＜１＞〜＜８＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１０＞前記活性層と前記第１界面層の酸素空孔密度が等しいことを特徴とする＜１＞〜＜９＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１１＞前記活性層と前記第２界面層の酸素空孔密度が等しいことを特徴とする＜１＞〜＜１０＞のいずれかに記載の薄膜電界効果型トランジスタ。
＜１２＞前記第１界面層の電気抵抗が１０^１０ｃｍ^２／Ｖｓ未満であることを特徴とする＜１＞〜＜１１＞のいずれかに記載の薄膜電界効果型トランジスタ。

特許文献１は、活性層とゲート絶縁層の間に抵抗層を有する構成を開示していて、抵抗層は、活性層の比抵抗が１０^１０ｃｍ^２／Ｖｓ未満に対して、抵抗層の比抵抗が１０^１１ｃｍ^２／Ｖｓ以上と高い電気抵抗値を有する層であり、また、抵抗層の膜厚は、１ｎｍ以上２００ｎｍ以下である。該構成により活性層と抵抗層がともにチャネルを形成している。しかしながら、該構成では、高い電気抵抗値を有する抵抗層がゲート絶縁膜界面に存在し、かつキャリア輸送経路となるので、電界効果移動度が低下し、長時間駆動時の閾値シフトも大きい。
特許文献２は、活性層の両側にそれぞれ、第１界面層と第２界面層を配した構成を開示しているが、第１界面層と第２界面層の金属組成は、活性層と同一であって、酸素空孔密度のみに差があるものである。第１界面層と第２界面層の酸素空孔密度は、活性層の酸素空孔密度より小さく、高い電気抵抗値を有する層である。該構成では、活性層の酸素空孔密度の経時変動を抑制することができない。
特許文献３も本願の構成および発明の効果を開示若しくは示唆しているものではない。
また、特許文献１〜３のいずれも、ＴＦＴの熱、酸素、紫外線などに対する耐久性を開示又は示唆していない。

本発明によると、活性層にアモルファス酸化物半導体を用いたＴＦＴであって、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することができる。特に、連続駆動時の閾値電圧変動を改善すること、かつ、マイナス側に偏っていた電圧閾値を正側にシフトさせ、駆動耐久性及び駆動安定性に優れたＴＦＴを提供することができる。さらに、ＴＦＴ製造後の後工程で熱、酸素、紫外線、などに対する耐久性が向上し、ＴＦＴの保存経時や加熱、によってもＴＦＴ電気特性が変化せず、青色光やＸ線などの短波長による誤動作が抑制される安定なＴＦＴを提供することができる。

本発明の逆スタガ構造のＴＦＴ素子構造を示す模式図である。本発明の別の態様の逆スタガ構造のＴＦＴ素子構造を示す模式図である。本発明のトップゲート構造のＴＦＴ素子構造を示す模式図である。性能評価におけるＴＦＴの閾値電圧（Ｖｔｈ）の求め方を示すグラフの模式図である。横軸はゲート電圧（Ｖ_ＧＳ）を表し、縦軸はＩ_ＤＳ（ソース・ドレイン間電流）の１／２乗（Ｉ_ＤＳ ^１／２）を表す。本発明に係る逆スタガ構造のＴＦＴの構成を示す模式図である。本発明に係るＴＦＴの活性層の厚みと移動度との関係を示す図である。活性層の厚みが１．２５ｎｍである場合のストレス時間に伴うＶｇ−Ｉｄ曲線の変化を示す図である。活性層の厚みが１．２５ｎｍである場合のストレス時間に伴う閾値シフト（ΔＶｔｈ）を示す図である。活性層の厚みが２．５ｎｍである場合のストレス時間に伴うＶｇ−Ｉｄ曲線の変化を示す図である。活性層の厚みが２．５ｎｍである場合のストレス時間に伴う閾値シフト（ΔＶｔｈ）を示す図である。活性層の厚みが１０ｎｍである場合のストレス時間に伴うＶｇ−Ｉｄ曲線の変化を示す図である。活性層の厚みが１０ｎｍである場合のストレス時間に伴う閾値シフト（ΔＶｔｈ）を示す図である。活性層の厚みが１．２５ｎｍである場合の熱処理による閾値の変化を示す図である。活性層の厚みが２．５ｎｍである場合の熱処理による閾値の変化を示す図である。活性層の厚みが１０ｎｍである場合の熱処理による閾値の変化を示す図である。本発明のトップゲート構造のＴＦＴ素子構造の他の例を示す模式図である。

１．ＴＦＴ
本発明のＴＦＴは、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を順次有し、ゲート電極に電圧を印加して、活性層に流れる電流を制御し、ソース電極とドレイン電極間の電流をスイッチングする機能を有するアクテイブ素子である。ＴＦＴ構造として、スタガ構造及び逆スタガ構造いずれをも形成することができる。

本発明のＴＦＴは、基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有し、前記活性層が少なくともＩｎ及びＺｎを含有するアモルファス酸化物半導体を含有し、前記ゲート絶縁膜と前記活性層との間で少なくとも前記活性層と接するように積層されている第１界面層を有し、該第１界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有し、前記第１界面層とは反対側で前記活性層と接するように積層されている第２界面層を有し、該第２界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有する。
一般的に、ＴＦＴには、ソース・ドレイン電極とゲート電極との位置関係に基づき、トップゲート型（スタガ型）とボトムゲート型（逆スタガ型）があり、また、活性層とソース・ドレイン電極との位置関係に基づき、いわゆるトップコンタクト型とボトムコンタクト型があるが、本発明のＴＦＴはいずれの形態にも適用することができる。例えば、図１及び図２に示す形態のＴＦＴはいずれも逆スタガ型であり、図１に示すＴＦＴは、活性層４がソース・ドレイン電極５−１，５−２よりも先に形成されるトップコンタクト型であり、図２に示すＴＦＴは、ソース・ドレイン電極５−２１，５−２２が活性層２４よりも先に形成されるボトムコンタクト型である。

好ましくは、前記活性層のアモルファス酸化物半導体は、活性層として高い電界効果移動を達成する観点から、全メタル成分におけるＩｎ含有率が７０％以上、且つ、Ｚｎ含有率が５％以上である。より好ましくは、Ｉｎ含有率が７５％以上、且つ、Ｚｎ含有率が５％以上、さらに好ましくは、Ｉｎ含有率が８０％以上、且つ、Ｚｎ含有率が５％以上である。本発明に於けるＩｎ及びＺｎの含有率は、原子％を表す。

後述する各界面層の機能を発揮させる観点から、好ましくは、前記第１界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌ含有率より２倍以上高く、且つ、前記第２界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌの含有率より２倍以上高い。より好ましくは、前記第１界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌ含有率より３倍以上高く、さらに好ましくは、５倍以上高い。より好ましくは、前記第２界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌ含有率より３倍以上高く、より好ましくは、５倍以上高く、さらに好ましくは、１０倍以上高い。

高い電界効果移動を達成する観点から、好ましくは、前記活性層の厚みが、１．０ｎｍ以上２０ｎｍ未満であり、より好ましくは、２．５ｎｍ以上１５ｎｍ以下であり、さらに好ましくは、５ｎｍ以上１０ｎｍ以下である。

なお、活性層の厚みに関しては、ＴＦＴを形成した後の工程や製造すべきデバイスに要求される特性等に応じて適宜設定すればよいが、本発明者は、本発明に係るＴＦＴにおける活性層の厚みとＴＦＴ特性の関係を調べるため、以下のような実験を行った。
図５は、実験で用いた本発明に係るＴＦＴの構成を概略的に示している。ゲート絶縁膜３（材質：アモルファスＳｉＯ_２）上に、第１界面層６１に相当するアモルファスＩＧＺＯ層（厚さ２ｎｍ）、活性層４に相当するアモルファスＩＺＯ層、及び、第２界面層６２に相当するアモルファスＧａ_２Ｏ_３層（厚さ１０ｎｍ）が積層されている。なお、活性層４と第２界面層６２との間には、成膜時のダメージを軽減するため、活性層４から第２界面層６２に組成を傾斜させたバッファ層５０（アモルファスＩＧＺＯ＋ＧａＯ、厚さ１０ｎｍ）が設けられている。本発明に係るＴＦＴでは、活性層と第１界面層又は第２界面層との間に上記のような組成が傾斜したバッファ層を設けてもよい。なお、このように活性層４の界面に存在し、組成が傾斜しているバッファ層５０も界面層（第１界面層６１又は第２界面層６２）に含まれる。
また、第２界面層６２上には、Ａｌ層（厚さ２００ｎｍ）からなるソース・ドレイン電極が形成されている。

＜活性層の厚みと移動度との関係＞
上記のような構成のＴＦＴにおいて活性層４の厚みを、０ｎｍ、１．２５ｎｍ、２．５ｎｍ、１０ｎｍにそれぞれ設定して電界効果移動度を求めた。
図６は、活性層の厚みと移動度との関係を示している。活性層の厚みが大きいほど移動度が高くなるが、活性層の厚みが１．２５ｎｍであっても１０ｃｍ^２／Ｖｓの移動度が得られている。

＜ストレス駆動による閾値の変化＞
定電流（Ｉｄ＝３μＡ）で駆動ストレスを与えた場合の閾値の変化を測定した。
活性層の厚みが１．２５ｎｍの場合、図７に示すようにストレス時間とともにＶｇ−Ｉｄ^１／２曲線の変化が見られ、図８はストレス時間に伴う閾値シフト（ΔＶｔｈ）を示している。また、図９及び図１０は活性層の厚みが２．５ｎｍの場合のストレス時間と閾値の変化を、図１１及び図１２は活性層の厚みが１０ｎｍの場合のストレス時間と閾値の変化をそれぞれ示している。図９、図１１では、図７と同様にストレス時間（ｔ＝０、１ｈ、３ｈ、９ｈ、１４ｈ）に応じたＩｄ^１／２曲線の変化を示しているが、図７に比べて変化は小さく、５本の線がほとんど重なっている。また、図１０、図１２に示す閾値の変化も図８に比べて小さい。これらの図から、駆動ストレスが加わる場合、活性層の厚みが大きいほど閾値シフトが小さく、駆動安定性が高いと言える。

＜熱処理による閾値の変化＞
ＴＦＴを作製した後、熱処理を加えた場合の閾値の変化を測定した。なお、熱処理は、１２０℃、１５０℃、又は１８０℃で、それぞれ酸素雰囲気下で１時間行った。
図１３は活性層の厚みが１．２５ｎｍの場合、図１４は活性層の厚みが２．５ｎｍの場合、図１５は活性層の厚みが１０ｎｍの場合の各ＴＦＴについて、熱処理前と熱処理後のＶｇ−Ｉｄ曲線を示している。これらの図から、活性層の厚みが小さいほど熱処理による閾値シフトは小さいと言える。

このような実験結果等から、本発明に係るＴＦＴでは、活性層の厚みに関して以下のようなことが言える。
本発明に係るＴＦＴでは、活性層の厚みが１．０ｎｍ以上２．０ｎｍ未満と極めて薄くても、少なくとも１０ｃｍ^２／Ｖｓ程度の移動度が得られるため、スイッチング素子等として十分機能する。また、このように活性層の厚みを極めて薄くすれば、ＴＦＴを製造した後、後工程として層間絶縁膜等を形成する際に熱処理を加えても、閾値の変動が小さく、有機ＥＬ素子等の製造に有利である。
さらに、活性層の厚みが薄いほど青色光やＸ線のような短波長の電磁波を吸収し難く、感度が小さいため、光誤作動を効果的に防ぐことができる。

なお、例えば、上記のように厚みが極薄の活性層とする場合、複数の活性層を積層して設けることで移動度を向上させることもできる。好ましくは、隣接する活性層の間に、第１界面層又は第２界面層と同様に、活性層のアモルファス酸化物半導体よりもＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含む中間界面層が介在するように積層させる。例えば、Ｉｎリッチの活性層（ＩＺＯ、Ｉｎ_２Ｏ_３）は耐熱性に乏しいが、極薄の各活性層がＧａ含有量が高い酸化物半導体層（例えばＩＧＺＯ）で挟まれるように積層された構造とすれば、後工程での熱処理による閾値の変動が抑制されるとともに、青色光やＸ線による誤動作が少なく、移動度がより高い（ＯＮ電流が高い）ＴＦＴを得ることができる。

上記のような中間界面層を設けて活性層を積層する場合、移動度を向上させること、青色光やＸ線などによる誤動作を抑制することなどの観点から、中間界面層の厚みは０．５〜３．０ｎｍであることが好ましく、活性層の積層数は３以下であることが好ましい。

一方、活性層の厚みが２．５ｎｍ以上１５ｎｍ以下の場合、活性層の厚みが２ｎｍ未満の場合に比べ、熱処理によって閾値が変動し易いほか、青色光やＸ線に対する感度が高いために誤作動が生じ易くなるが、移動度が大きく、かつ、電流ストレスに対する閾値シフトは小さいため、長期にわたって安定して駆動することができる。従って、活性層の厚みが２．５ｎｍ以上１５ｎｍ以下の場合でも、例えば、後工程において高温（例えば１２０℃以上）の熱処理は行わず、かつ、青色光等の誤作動を引き起こし易い光をＴＦＴから遮る保護層等を別途設ければ、より安定して駆動するＴＦＴを得ることができる。

前記第１界面層の厚みは、後述する機能を発揮させる観点から、０．３ｎｍ以上１．０ｎｍ未満であり、より好ましくは、０．４ｎｍ以上０．９ｎｍ以下であり、さらに好ましくは、０．５ｎｍ以上０．８ｎｍ以下である。
前記第２界面層の厚みは、後述する機能を発揮させる観点から、１０ｎｍ以上２００ｎｍ以下であり、より好ましくは、１５ｎｍ以上１００ｎｍ以下であり、さらに好ましくは、２０ｎｍ以上５０ｎｍ以下である。

また、閾値電圧の変動をより確実に抑制する観点から、以下の条件を満たすことが好ましい。
好ましくは、前記活性層と前記第１界面層の酸素空孔密度が等しい。
好ましくは、前記活性層と前記第２界面層の酸素空孔密度が等しい。
好ましくは、前記第１界面層の電気抵抗が１０^１０ｃｍ^２／Ｖｓ未満である。

１）構造
次に、図面を用いて、詳細に本発明におけるＴＦＴの構造を説明する。
図１は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の一例を示す模式図である。基板１がプラスチックフイルムなどの可撓性基板の場合、基板１の一方の面に絶縁層６を配し、その上にゲート電極２、ゲート絶縁膜３、第１界面層６１、活性層４、第２界面層６２を積層して有し、その表面にソース電極５−１とドレイン電極５−２が設置される。
活性層は、少なくともＩｎ及びＺｎを含有するアモルファス酸化物半導体を含有する。例えば、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ８９，０６２１０３（２００６）に開示されている酸化物半導体、例えばＩｎ−Ｚｎ−Ｏ系の酸化物半導体が用いられる。
第１界面層及び第２界面層は、活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物を含有する。
閾値電圧の変動を抑制する観点から、好ましくは、第１界面層、第２界面層、及び活性層の間で、第１界面層が最も薄層であって、第２界面層が最も厚い層である。

本実施形態における構造によれば、第１界面層は活性層がゲート絶縁膜と直接接触することを防ぎ、ゲート絶縁膜の影響で活性層の酸素空孔密度が変動するのを防止することができる。ゲート電極に電圧が印加された時、第１界面層はキャリア輸送には実質的に寄与しないことが好ましく、厚みが活性層に比較して薄く、第１界面層だけでは十分に電流を流すことはできない程度の厚さに薄くするのが好ましい。活性層は、そのアモルファス酸化物半導体組成が高いホール測定移動度を有し、且つその厚みを十分厚くすることにより、高い電界移動度効果を得ることができる。該構成により、高い電界移動度効果を得るとともに、閾値の基板内のバラツキを抑制し、また閾値電圧をよりプラス側の値にできる。そのメカニズムは明らかではないが、活性層よりＧａ又はＡｌをより多く含有する第１界面層は、ゲート絶縁膜との界面で、安定した深いエネルギー準位を形成し、閾値電圧はその深い界面準位で決定されるためと推測される。
第２界面層は、活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物で構成され、活性層の形成後、あるいはＴＦＴ形成後の後工程において熱や紫外線などの外部刺激から活性層を保護し、電気特性が変質したり、保存安定性が劣化することを防止する。
第２界面層を活性層よりも厚くすることによりさらにその効果を高めることができる。

図２は、本発明の薄膜電界効果型トランジスタであって、逆スタガ構造の別の態様例を示す模式図である。
プラスチックフイルム基板２１の一方の面に絶縁層２６を配し、その上にゲート電極２２、ゲート絶縁膜２３、中間層７、ソース電極５−２１及びドレイン電極５−２２を設置後、第１界面層２６１、活性層２４、及び第２界面層２６２が積層して設置される。各層を構成する材料は、図１に示した構成と同様の材料が用いられる。中間層７は、ＳｉＯ_２等の無機酸化物よりなる層である。

図３は、本発明の薄膜電界効果型トランジスタであって、トップゲート構造の一例を示す模式図である。基板がプラスチックフイルムなどの可撓性基板の場合、基板１１の一方の面に絶縁層１６を配し、絶縁層上にソース電極５−１１とドレイン電極５−１２が設置され、第２界面層１６２、活性層１４、及び第１界面層１６１を積層した後、ゲート絶縁膜１３、ゲート電極１２を形成する。本実施形態のようなトップゲート構造のＴＦＴも逆スタガ型構成のものと同様の効果が得られる。

２）電気伝導度
本発明における活性層の電気伝導度について説明する。
電気伝導度とは、物質の電気伝導のしやすさを表す物性値であり、物質のキャリア濃度ｎ、電気素量をｅ、キャリア移動度μとすると物質の電気伝導度σは以下の式で表される。
σ＝ｎｅμ
活性層がｎ型半導体である時はキャリアは電子であり、キャリア濃度とは電子キャリア濃度を、キャリア移動度とは電子移動度を示す。一方、活性層がｐ型半導体ではキャリアは正孔であり、キャリア濃度とは、正孔キャリア濃度を、キャリア移動度とは正孔移動度を示す。尚、物質のキャリア濃度とキャリア移動度は、ホール測定により求めることができる。

＜電気伝導度の求め方＞
厚みが分かっている膜のシート抵抗を測定することにより、膜の電気伝導度を求めることができる。半導体の電気伝導度は温度により変化するが、本願記載の電気伝導度は、室温（２０℃）での電気伝導度を示す。

３）ゲート絶縁膜
ゲート絶縁膜としては、ＳｉＯ_２、ＳｉＮ_ｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_５、ＨｆＯ_２等の絶縁体、又はそれらの化合物を少なくとも二つ以上含む混晶化合物が用いられる。また、ポリイミドのような高分子絶縁体もゲート絶縁膜として用いることができる。

ゲート絶縁膜の膜厚としては１０ｎｍ〜１０μｍが好ましい。ゲート絶縁膜はリーク電流を減らす、電圧耐性を上げる為に、ある程度膜厚を厚くする必要がある。しかし、ゲート絶縁膜の膜厚を厚くすると、ＴＦＴの駆動電圧の上昇を招く結果となる。その為、ゲート絶縁膜の膜厚は無機絶縁体だと５０ｎｍ〜１０００ｎｍ、高分子絶縁体だと０．５μｍ〜５μｍで用いられることが、より好ましい。特に、ＨｆＯ_２のような高誘電率絶縁体をゲート絶縁膜に用いると、膜厚を厚くしても、低電圧でのＴＦＴ駆動が可能であるので、特に好ましい。

４）活性層
本発明に用いられる活性層は、少なくともＩｎおよびＺｎを含有するアモルファス酸化物半導体が用いられる。アモルファス酸化物半導体は、低温で成膜可能である為に、プラスティックのような可撓性のある樹脂基板に作製が可能である。本発明に好ましいアモルファス酸化物半導体としては、ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓ８９，０６２１０３（２００６）に開示されているような、ＩｎとＺｎを含む酸化物を用いることができる。さらに、Ｉｎ、Ｚｎに加え、Ｇａ、Ａｌを含有してもよい。
具体的に本発明に係るアモルファス酸化物半導体は、Ｉｎ−Ｏを結晶構造に含むもの、Ｉｎ−Ｇａ−Ｚｎ−Ｏを結晶構造に含もの（ＩＧＺＯと略記する）が好ましい。この組成のアモルファス酸化物半導体の特徴としては、電気伝導度が増加するにつれ、電子移動度が増加する傾向を示す。また、電気伝導度を制御するには、成膜中の酸素分圧により制御が可能であることが特開２００６−１６５５２９号公報に開示されている。

＜活性層の電気伝導度＞
本発明における活性層は、好ましくは、電気伝導度が１０^−４Ｓｃｍ^−１以上１０^２Ｓｃｍ^−１未満である。より好ましくは１０^−１Ｓｃｍ^−１以上１０^２Ｓｃｍ^−１未満である。

＜活性層及び界面層の酸素空孔密度＞
本発明における活性層の酸素空孔密度と第１界面層の酸素空孔密度は、好ましくは等しい。好ましくは、更に活性層と第２界面層の酸素空孔密度が等しい。
酸素空孔密度は、ホール効果測定法にて測定されたキャリア濃度が酸素空孔密度によって表される。酸素空孔密度は、ホール効果測定法によるキャリア濃度測定により測定される。
−ホール効果測定法によるキャリア濃度測定−
物性測定用サンプルのキャリア濃度の測定には、ＲｅｓｉＴｅｓｔ８３００型（東陽テクニカ社製）を用いてホール効果測定を行うことにより求める。ホール効果測定は２０℃の環境下で行う。キャリア濃度測定用サンプルの膜厚測定には、触針式表面形状測定機Ｄｅｋｔａｋ−６Ｍ（ＵＬＶＡＣ社製）を用いることができる。測定用サンプルの膜厚は、活性層と同条件で成膜した１００ｎｍ厚のサンプルを用いることができる。電極はＡｌを用いることができる。

５）第１界面層及び第２界面層
本発明の第１界面層及び第２界面層は、活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体が用いられる。本発明に好ましいアモルファス酸化物半導体としては、特開２００６−１６５５２９号公報に開示されているような、Ｉｎ、Ｇａ及びＺｎを含有する酸化物を用いることができる。
好ましくは、Ｉｎ−Ｇａ−Ｚｎ−Ｏを含み、結晶状態における組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表されるアモルファス酸化物半導体が好ましい。特に、ＩｎＧａＺｎＯ_４が好ましい。
Ａｌ含有アモルファス酸化物なども好ましく用いることができる。例えば、Ｉｎ、ＺｎにＡｌを含有させたアモルファス酸化物半導体が好ましい。

本発明に於いては、第１界面層及び第２界面層の電気伝導度は特に限定されるものではないが、活性層と同等若しくはそれより低くても良い。

＜電気伝導度の調整手段＞
活性層の電気伝導度の調整手段としては、活性層が酸化物半導体である場合は下記の手段を挙げることが出来る。第１界面層及び第２界面層の電気伝導度を調製する場合も同様に下記の手段を用いることが出来る。
（１）酸素欠陥による調整
酸化物半導体において、酸素欠陥ができると、キャリア電子が発生し、電気伝導度が大きくなることが知られている。よって、酸素欠陥量を調整することにより、酸化物半導体の電気伝導度を制御することが可能である。酸素欠陥量を制御する具体的な方法としては、成膜中の酸素分圧、成膜後の後処理時の酸素濃度と処理時間等がある。ここでいう後処理とは、具体的に１００℃以上の熱処理、酸素プラズマ、ＵＶオゾン処理がある。これらの方法の中でも、生産性の観点から成膜中の酸素分圧を制御する方法が好ましい。成膜中の酸素分圧を調整することにより、酸化物半導体の電気伝導度の制御ができることは、特開２００６−１６５５２９号公報に開示されており、本手法を利用することができる。

（２）組成比による調整
酸化物半導体の金属組成比を変えることにより、電気伝導度が変化することが知られている。例えば、ＩｎＧａＺｎ_１−ＸＭｇ_ＸＯ_４において、Ｍｇの比率が増えていくと、電気伝導度が小さくなることが、特開２００６−１６５５２９号公報に開示されている。また、（Ｉｎ_２Ｏ_３）_１−Ｘ（ＺｎＯ）_Ｘの酸化物系において、Ｚｎ／Ｉｎ比が１０％以上では、Ｚｎ比率が増加するにつれ、電気伝導度が小さくなることが報告されている（「透明導電膜の新展開ＩＩ」シーエムシー出版、Ｐ．３４−３５）。これら組成比を変える具体的な方法としては、例えば、スパッタによる成膜方法においては、組成比が異なるターゲットを用いる。または、多元のターゲットにより、共スパッタし、そのスパッタレートを個別に調整することにより、膜の組成比を変えることが可能である。

（３）不純物による調整
酸化物半導体に、Ｌｉ，Ｎａ，Ｍｎ，Ｎｉ，Ｐｄ，Ｃｕ，Ｃｄ，Ｃ，Ｎ，Ｐ等の元素を不純物として添加することにより、電子キャリア濃度を減少させること、つまり電気伝導度を小さくすることが可能であることが、特開２００６−１６５５２９号公報に開示されている。不純物を添加する方法としては、酸化物半導体と不純物元素との共蒸着により添加する方法、成膜された酸化物半導体膜に不純物元素のイオンをイオンドープ法により添加する方法等がある。

（４）酸化物半導体材料による調整
上記（１）〜（３）においては、同一酸化物半導体系での電気伝導度の調整方法を述べたが、もちろん酸化物半導体材料を変えることにより、電気伝導度を変えることができる。例えば、一般的にＳｎＯ_２系酸化物半導体は、Ｉｎ_２Ｏ_３系酸化物半導体に比べて電気伝導度が小さいことが知られている。このように酸化物半導体材料を変えることにより、電気伝導度の調整が可能である。特に電気伝導度の小さい酸化物材料としては、Ａｌ_２Ｏ_３、Ｇａ_２Ｏ_３、ＺｒＯ_２、Ｙ_２Ｏ_３、Ｔａ_２Ｏ_３、ＭｇＯ、ＨｆＯ_３等の酸化物絶縁体材料が知られており、これらを用いることも可能である。
電気伝導度を調整する手段としては、上記（１）〜（４）の方法を単独に用いても良いし、組み合わせても良い。

＜活性層の形成方法＞
活性層の成膜方法は、酸化物半導体の多結晶焼結体をターゲットとして、気相成膜法を用いるのが良い。気相成膜法の中でも、スパッタリング法、パルスレーザー蒸着法（ＰＬＤ法）が適している。さらに、量産性の観点から、スパッタリング法が好ましい。

例えば、ＲＦマグネトロンスパッタリング蒸着法により、真空度及び酸素流量を制御して成膜される。酸素流量が多いほど電気伝導度を小さくすることができる。
第１界面層及び第２界面層の成膜も同様に上記の手段を用いることが出来る。

成膜した膜は、周知のＸ線回折法によりアモルファス膜であることが確認できる。
また、膜厚は触針式表面形状測定により求めることができる。組成比は、ＲＢＳ（ラザフォード後方散乱）分析法により求めることができる。

６）ゲート電極
本発明におけるゲート電極としては、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ゲート電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。

ゲート電極の成膜法は特に限定されることはなく、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って行うことができる。またゲート電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って成膜することができる。

７）ソース電極及びドレイン電極
本発明におけるソース電極及びドレイン電極材料として、例えば、Ａｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、またはＡｇ等の金属、Ａｌ−Ｎｄ、ＡＰＣ等の合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン、ポリピロールなどの有機導電性化合物、またはこれらの混合物を好適に挙げられる。
ソース電極及びドレイン電極の厚みは、１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。

ソース電極及びドレイン電極の製膜法は特に限定されることはなく、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。例えば、ＩＴＯを選択する場合には、直流あるいは高周波スパッタリング法、真空蒸着法、イオンプレーティング法等に従って成膜することができる。またソース電極及びドレイン電極の材料として有機導電性化合物を選択する場合には湿式製膜法に従って成膜することができる。

８）中間層
図２に示されるように、ソース・ドレイン電極を形成した後に活性層が成膜されるボトムコンタクト型構成の場合、ゲート絶縁膜２３の上に中間層７を設置した後にソース電極５−２１及びドレイン電極５−２２を設置するのが好ましい。
中間層は、ゲート絶縁膜と酸化物半導体層との界面の密着強度を高める層である。特に
ゲート絶縁膜を有機材料で形成した場合に有効で、該中間層の設置により界面の電気特性が安定化する。
中間層に用いられる材料としては、ＭｇＯ、ＳｉＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、ＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、ＣａＦ_２等の金属フッ化物等が挙げられる。好ましくは、アモルファスＳｉＯ_２膜である。
本発明に於ける中間層の厚みは、好ましくは、１ｎｍ〜５００ｎｍであり、より好ましくは２ｎｍ〜１００ｎｍであり、さらに好ましくは５ｎｍ〜５０ｎｍである。

中間層の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、転写法を適用できる。

９）基板
本発明に用いられる基板１は特に限定されることはなく、例えばＹＳＺ（ジルコニア安定化イットリウム）、ガラス等の無機材料、ポリエチレンテレフタレ−ト、ポリブチレンテレフタレート、ポリエチレンナフタレ−ト等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等の合成樹脂等の有機材料、などが挙げられる。前記有機材料の場合、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、低吸湿性等に優れていることが好ましい。

本発明においては特に可撓性基板が好ましく用いられる。可撓性基板に用いる材料としては、透過率の高い有機プラスチックフイルムが好ましく、例えばポリエチレンテレフタレート、ポリブチレンフタレート、ポリエチレンナフタレート等のポリエステル、ポリスチレン、ポリカーボネート、ポリエーテルスルホン、ポリアリレート、ポリイミド、ポリシクロオレフィン、ノルボルネン樹脂、ポリ（クロロトリフルオロエチレン）等のプラスティックフイルムを用いることができる。また、フイルム状プラスティック基板には、絶縁性が不十分の場合は絶縁層、水分や酸素の透過を防止するためのガスバリア層、フイルム状プラスティック基板の平坦性や、基板と電極や活性層との密着性を向上するためのアンダーコート層等を備えることも好ましい。

ここで、可撓性基板の厚みは、５０μｍ以上５００μｍ以下とすることが好ましい。これは、可撓性基板の厚みを５０μｍ未満とした場合には、基板自体が十分な平坦性を保持することが難しいためである。また、可撓性基板の厚みを５００μｍよりも厚くした場合には、基板自体を自由に曲げることが困難になる、すなわち基板自体の可撓性が乏しくなるためである。

１０）保護絶縁膜
必要によって、ＴＦＴ上に保護絶縁膜を設けても良い。保護絶縁膜は、半導体層を大気による劣化から保護する目的や、ＴＦＴ上に作製される電子デバイスとの間を絶縁する目的がある。

その具体例としては、ＭｇＯ、ＳｉＯ、ＳｉＯ_２、Ａｌ_２Ｏ_３、ＧｅＯ、ＮｉＯ、ＣａＯ、ＢａＯ、Ｆｅ_２Ｏ_３、Ｙ_２Ｏ_３、ＴｉＯ_２等の金属酸化物、ＳｉＮ_ｘ、ＳｉＮ_ｘＯ_ｙ等の金属窒化物、ＭｇＦ_２、ＬｉＦ、ＡｌＦ_３、ＣａＦ_２等の金属フッ化物、ポリエチレン、ポリプロピレン、ポリメチルメタクリレート、ポリイミド、ポリウレア、ポリテトラフルオロエチレン、ポリクロロトリフルオロエチレン、ポリジクロロジフルオロエチレン、クロロトリフルオロエチレンとジクロロジフルオロエチレンとの共重合体、テトラフルオロエチレンと少なくとも１種のコモノマーとを含むモノマー混合物を共重合させて得られる共重合体、共重合主鎖に環状構造を有する含フッ素共重合体、吸水率１％以上の吸水性物質、吸水率０．１％以下の防湿性物質等が挙げられる。

保護絶縁膜の形成方法については、特に限定はなく、例えば、真空蒸着法、スパッタリング法、反応性スパッタリング法、ＭＢＥ（分子線エピタキシ）法、クラスターイオンビーム法、イオンプレーティング法、プラズマ重合法（高周波励起イオンプレーティング法）、プラズマＣＶＤ法、レーザーＣＶＤ法、熱ＣＶＤ法、ガスソースＣＶＤ法、コーティング法、印刷法、転写法を適用できる。

１１）後処理
必要によって、ＴＦＴの後処理として、熱処理を行っても良い。熱処理としては、温度１００℃以上で、大気下または窒素雰囲気下で行う。熱処理を行う工程としては、半導体層の成膜後でも良いし、ＴＦＴ作製工程の最後に行っても良い。熱処理を行うことにより、ＴＦＴの特性の面内バラつきが抑制される、駆動安定性が向上する等の効果がある。

（応用）
本発明の電界効果型薄膜トランジスタは、例えば、Ｘ線撮像装置、液晶やＥＬ素子を用いた画像表示装置、特にＦＰＤのスイッチング素子、駆動素子として用いることができる。特に、フレキシブルＦＰＤ装置のスイッチング素子、駆動素子として用いるのが適している。
また、本発明の電界効果型薄膜トランジスタは、表示装置以外にも、有機プラスチックフイルムのような可撓性基板上に本発明の電界効果型薄膜トランジスタを形成し、ＩＣカードやＩＤタグなどに幅広く応用が可能である。

以下に、本発明の薄膜電界効果型トランジスタについて、実施例により説明するが、本発明はこれら実施例により何ら限定されるものではない。

実施例１及び比較例１〜４
１．ＴＦＴ素子の作製
（実施例１）
本発明のＴＦＴ素子１の作製
下記により図２の構成のＴＦＴ素子１を作製した。
・基板２１：厚さ１２５μｍのポリエチレンナフタレート（ＰＥＮ）フイルムを用いた。
・絶縁層２６：ＳｉＯＮを５００ｎｍの厚みにスパッタリング蒸着法により蒸着した。
・ゲート電極２２：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングによりストライプ状のゲート電極を形成した。
・ゲート絶縁膜２３：アクリル樹脂をスピンコートした後、焼成して０．５μｍ厚のゲート絶縁膜２３を形成した。

・中間層７：ゲート絶縁膜２３上に、ＳｉＯ_２を、メタルマスクを介して室温でスパッタリング蒸着法により成膜し、厚さ２０ｎｍの中間層７を形成した。

・ソース電極５−２１、ドレイン電極５−２２：中間層７の上に、酸化亜鉛インジウム（出光興産）をターゲットとして、室温でＲＦスパッタリング法によって、厚さ２００ｎｍでベタ状に成膜し、次にフォトリソグラフィー法およびエッチングにより、ゲート電極と直交するストライプ状酸化亜鉛インジウム電極に加工した（この段階ではソースドレイン電極は分離されていない）。次に、前記ストライプ状酸化亜鉛インジウム電極の上にネガレジストを塗布し、基板側から露光してレジストを固め、シュウ酸をエッチング液として、エッチングを行った。この結果、ソース電極５−２１とドレイン電極５−２２が、ゲート電極に対して自己整合的に形成された。

・第１界面層２６１：中間層７上および、ソース電極５−２１、ドレイン電極５−２２の上に、ＩｎＧａＺｎＯ_４（ＩＧＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ０．７ｎｍの第１界面層２６１を形成した。

・活性層２４：第１界面層２６１の上に、１０質量％ＺｎＯを含有するＩｎ_３Ｏ_２（ＩＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＺＯを、メタルマスクを介して室温成膜し、厚さ１０ｎｍの活性層２４を形成した。

・第２界面層２６２：活性層２４の上に、ＩＧＺＯの組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ４０ｎｍの第２界面層２６２を形成した。

（比較例１）
比較のＴＦＴ素子１の作製
比較のＴＦＴ素子１として、本発明のＴＦＴ素子１において、第１界面層を有しない素子を作製した。本発明のＴＦＴ素子１の作製で、第１界面層を設ける工程を除いた他は本発明のＴＦＴ素子１の作製と同様にして作製した。

（比較例２）
比較のＴＦＴ素子２の作製
比較のＴＦＴ素子２として、本発明のＴＦＴ素子１において、第２界面層を有しない素子を作製した。本発明のＴＦＴ素子１の作製で、第２界面層を設ける工程を除いた他は本発明のＴＦＴ素子１の作製と同様にして作製した。

（比較例３）
比較のＴＦＴ素子３の作製
本発明のＴＦＴ素子１において、活性層としてＩＺＯの替わりにＩＧＺＯを用いた以外は本発明のＴＦＴ素子１の作製と同様にして比較のＴＦＴ素子３を作製した。

（比較例４）
比較のＴＦＴ素子４の作製
本発明のＴＦＴ素子１において、第１界面層と第２界面層を設けなかった以外は本発明のＴＦＴ素子１の作製と同様にして比較のＴＦＴ素子４を作製した。

２．性能評価
得られた本発明のＴＦＴ素子１、及び比較のＴＦＴ素子１〜４について下記の評価を行った。
１）評価方法
＜電界効果移動度の測定＞
図４に模式的に示すように、ドレイン−ソース間電流（Ｉ_ＤＳ）をゲート−ソース間電圧（Ｖ_ＧＳ）の関数とし取得し、得られた曲線より閾値電圧（Ｖｔｈ）を求める。この場合ドレイン−ソース間電圧（Ｖ_ＤＳ）は１０Ｖに固定し、Ｖ_ＧＳは−１０Ｖから＋１５Ｖまで変化させた。（Ｉ_ＤＳ）^１／２ｖｓ．（Ｖ_ＧＳ）カーブから、閾値電圧と電界効果移動度を下記式を使って抽出した。
Ｉ_ＤＳ＝μ_ＦＥ・Ｃ_dielectric・（Ｗ／２Ｌ）・（Ｖ_ＧＳ−Ｖ_ｔｈ）^２
ここで、μ_ＦＥは電界効果移動度、Ｖ_ｔｈは閾値電圧、Ｗはチャネル巾、Ｌはチャネル長、そしてＣ_dielectricはゲート絶縁膜誘電容量（中間層を含む）である。

＜閾値バラツキ＞
上記の電界効果移動度の測定を、２５ｍｍ^２における９ケのＴＦＴ素子に対して実施し、その中での閾値電圧のバラツキ（標準偏差値：σ）を閾値バラツキとした。

＜保存安定性＞
得られた本発明のＴＦＴ素子１、及び比較のＴＦＴ素子１〜４について、それぞれの素子製造後、常温常湿（約２５℃、約５０％）、暗所保管で、１ヶ月後と３ヶ月後に上記測定を行い、その間の閾値電圧の変化を測定した。

２）評価結果
本発明のＴＦＴ素子１は、電界効果移動度が５０ｃｍ^２／Ｖｓと高い値を示した。それに対して、比較の素子１は、５０ｃｍ^２／Ｖｓ、比較の素子２は、５０ｃｍ^２／Ｖｓ、一方で比較の素子３は、１０ｃｍ^２／Ｖｓと低い値であった。比較の素子４は、５０ｃｍ^２／Ｖｓであった。
本発明のＴＦＴ素子１は、閾値バラツキがσ＝±０．１Ｖと良好であった。それに対して、比較の素子１は、σ＝±０．１Ｖ、比較の素子２は、σ＝±０．１Ｖ、比較の素子３は、σ＝±０．１Ｖ、比較の素子４は、σ＝±１．１Ｖであった。
また、本発明のＴＦＴ素子１は、１ヶ月後と３ヶ月後の経時保管で、閾値電圧に変化が見られなかった。一方、比較の素子１は、１ヶ月後と３ヶ月後の経時保管で、閾値電圧が−０．６Ｖ変化し、比較の素子２は−０．６Ｖ変化し、比較の素子３は変化せず、比較の素子４は−５．０Ｖ変化した。

以上のように、本発明のＴＦＴ素子１は、高い電界効果移動度を有し、且つ、連続駆動時の閾値電圧の変動が少なく、ＴＦＴ素子の保存安定性に優れていた。

実施例２〜５及び比較例５
１．ＴＦＴ素子の作製
（実施例２）
本発明のＴＦＴ素子２の作製
下記により図１に示すような構成の本発明のＴＦＴ素子２を作製した。
・基板１：厚さ７００μｍの無アルカリガラスを用いた。
・ゲート電極２：厚さ４０ｎｍのモリブデン層をスパッタリング蒸着法により成膜し、フォトリソグラフィー法およびエッチングによりストライプ状のゲート電極を形成した。
・ゲート絶縁膜３：ＳｉＯ_２を室温でスパッタリング蒸着法により成膜し、厚さ２００ｎｍのゲート絶縁膜を形成した。
・

・第１界面層６１：ゲート絶縁膜上に、ＩｎＧａＺｎＯ_４（ＩＧＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ２．５ｎｍの第１界面層を形成した。
・半導体層（活性層）４：第１界面層の上に、Ｉｎ₂Ｏ₃−１０ｗｔ％ＺｎＯ（ＩＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＤＣマグネトロンスパッタ法により、ＩＺＯを、メタルマスクを介して室温成膜し、厚さ１．２５ｎｍの半導体層を形成した。
・第２界面層６２：半導体層の上に、ＩｎＧａＺｎＯ_４（ＩＧＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ１０ｎｍのキャップ層（第２界面層）を形成した。
ソース電極５−１、ドレイン電極５−２：第２界面層の上に、抵抗加熱蒸着によりＡｌを、メタルマスクを介して室温成膜し、厚さ２００ｎｍのソース電極５−１とドレイン電極５−２を形成した。

（実施例３）
本発明のＴＦＴ素子３の作製
実施例２と同様にして、無アルカリガラス基板上に、ゲート電極、ゲート絶縁膜、第１界面層を順次形成した。
・第１半導体層：第１界面層の上に、Ｉｎ₂Ｏ₃−１０ｗｔ％ＺｎＯ（ＩＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＤＣマグネトロンスパッタ法により、ＩＺＯを、メタルマスクを介して室温成膜し、厚さ１．２５ｎｍの第１半導体層を形成した。
・中間界面層：第１半導体層上に、ＩＧＺＯ組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ２．５ｎｍの中間界面層を形成した。
・第２半導体層：中間界面層の上に、Ｉｎ₂Ｏ₃−１０ｗｔ％ＺｎＯ（ＩＺＯと略記する）の組成を有するターゲットを使い、酸素導入ＤＣマグネトロンスパッタ法により、ＩＺＯを、メタルマスクを介して室温成膜し、厚さ１．２５ｎｍの第２半導体層を形成した。
第２界面層：第２半導体層の上に、ＩＧＺＯ組成を有するターゲットを使い、酸素導入ＲＦマグネトロンスパッタ法により、ＩＧＺＯを、メタルマスクを介して室温成膜し、厚さ１０ｎｍのキャップ層（第２界面層）を形成した。
実施例２と同様にして、ソース・ドレイン電極を形成した。

（比較例５）
比較のＴＦＴ素子５の作製
・半導体層を形成しない以外は実施例２と同様にしてＴＦＴを作製した。

（実施例４）
本発明のＴＦＴ素子４の作製
半導体層の厚みを２．５ｎｍとした以外は実施例２と同様にしてＴＦＴを作製した。
（実施例５）
本発明のＴＦＴ素子５の作製
半導体層の厚みを１．９ｎｍとした以外は実施例２と同様にしてＴＦＴを作製した。

２．性能評価
得られた本発明のＴＦＴ素子２〜５、及び比較のＴＦＴ素子５について下記の評価を行った。
１）評価方法
＜閾値電圧と電界効果移動度の測定＞
先に説明した下記式を使って、各ＴＦＴ素子の閾値電圧と電界効果移動度を抽出した。
Ｉ_ＤＳ＝μ_ＦＥ・Ｃ_dielectric・（Ｗ／２Ｌ）・（Ｖ_ＧＳ−Ｖ_ｔｈ）^２

＜ＴＦＴの温度依存性＞
ポストアニールとして、各ＴＦＴ素子に対して、１８０℃、１時間、Ｏ_２雰囲気処理下での熱処理を行い、熱処理後の閾値電圧の変化を測定した。

２）評価結果
比較例５のＴＦＴでは移動度が１ｃｍ^２／Ｖｓに対し、実施例２のＴＦＴでは１０ｃｍ^２／Ｖｓ、実施例３及び実施例４のＴＦＴでは１４ｃｍ^２／Ｖｓと高かった。実施例５のＴＦＴでは１２ｃｍ^２／Ｖｓであった。

実施例４のＴＦＴでは、ポストアニールによって、Ｖ_ｔｈが負に変化したのに対し、実施例２及び実施例３、実施例５のＴＦＴでは変化がなかった。

以上、本発明について説明したが本発明は上記実施形態及び実施例に限定されるものではない。例えば、図１では逆スタガ型かつトップコンタクト型のＴＦＴ、図２では逆スタガ型かつボトムコンタクト型のＴＦＴ、図３ではスタガ型かつボトムコンタクト型のＴＦＴをそれぞれ例として示したが、これらの構造に限定されない。例えば、図１６に示すように、基板上１に第２界面層６２、活性層４、及び第１界面層６１を順次形成した後、ソース・ドレイン電極５−１，５−２、ゲート絶縁層３、及びゲート電極２を順次形成した形態、すなわち、スタガ型かつトップコンタクト型のＴＦＴに本発明を適用してもよい。

１，１１，２１：基板
２，１２，２２：ゲート電極
３，１３，２３：ゲート絶縁膜
４，１４，２４：活性層
５−１，５−１１，５−２１：ソース電極
５−２，５−１２，５−２２：ドレイン電極
５０：バッファ層
６１，１６１，２６１：第１界面層
６２，１６２，２６２：第２界面層
７：中間層

Claims

基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、
１）前記活性層が少なくともＩｎ及びＺｎを含有するアモルファス酸化物半導体を含有し、
２）前記ゲート絶縁膜と前記活性層との間で少なくとも前記活性層と接するように積層されている第１界面層を有し、該第１界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有し、
３）前記第１界面層とは反対側で前記活性層と接するように積層されている第２界面層を有し、該第２界面層は前記活性層のアモルファス酸化物半導体よりＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含有することを特徴とする薄膜電界効果型トランジスタ。
前記活性層のアモルファス酸化物半導体は、全メタル成分のうちＩｎ含有率が７０％以上、且つ、Ｚｎ含有率が５％以上であることを特徴とする請求項１に記載の薄膜電界効果型トランジスタ。
前記第１界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌ含有率より２倍以上高く、且つ、前記第２界面層のアモルファス酸化物半導体のＧａ又はＡｌ含有率が、前記活性層のアモルファス酸化物半導体におけるＧａ又はＡｌの含有率より２倍以上高いことを特徴とする請求項１又は請求項２に記載の薄膜電界効果型トランジスタ。
前記活性層の厚みが、１．０ｎｍ以上２０ｎｍ未満である請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記活性層の厚みが、２．５ｎｍ以上１５ｎｍ未満である請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記活性層の厚みが、１．０ｎｍ以上２．０ｎｍ未満である請求項１〜請求項３のいずれか１項に記載の薄膜電界効果型トランジスタ。
複数の前記活性層が、隣接する活性層の間に中間界面層を介して積層されており、前記中間界面層は、前記活性層のアモルファス酸化物半導体よりもＧａ又はＡｌを高い含有率で含有するアモルファス酸化物半導体を含む請求項１〜請求項６のいずれか一項に記載の薄膜電界効果型トランジスタ。
前記第１界面層の厚みが、０．３ｎｍ以上１．０ｎｍ未満である請求項１〜請求項７のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記第２界面層の厚みが、１０ｎｍ以上２００ｎｍ以下である請求項１〜請求項８のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記活性層と前記第１界面層の酸素空孔密度が等しいことを特徴とする請求項１〜請求項９のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記活性層と前記第２界面層の酸素空孔密度が等しいことを特徴とする請求項１〜請求項１０のいずれか１項に記載の薄膜電界効果型トランジスタ。
前記第１界面層の電気抵抗が１０^１０ｃｍ^２／Ｖｓ未満であることを特徴とする請求項１〜請求項１１のいずれか１項に記載の薄膜電界効果型トランジスタ。