JP2010063272A - スイッチング電源装置 - Google Patents

Abstract

【課題】瞬低等が発生した場合においても比較的長時間にわたって直流出力電圧を維持することができ、しかも小形かつ安価なスイッチング電源装置を提供する。
【解決手段】本発明に係るスイッチング電源装置１は、直流電圧Ｖ_DCを監視して交流入力電圧Ｖ_ACINが低下すると、制御部２の制御下で行われているスイッチング素子Ｑのスイッチング動作を停止させる入力電圧監視部４と、遅延コンデンサＣ_Dとを備えている。遅延コンデンサＣ_Dは、直流電圧Ｖ_DCが所定の設定電圧未満となり、スイッチング動作が停止するまでの間、入力電圧監視部によるスイッチング動作の停止を遅らせる。これにより、直流出力電圧Ｖ_DCOUTの出力保持時間を延長することができる。
【選択図】図１

Description

本発明は、交流入力電圧を直流出力電圧に変換して出力するスイッチング電源装置に関する。

スイッチング電源装置は、その用途に応じて種々のものが使用されている。例えば、図４に示すスイッチング電源装置１’は、交流入力電圧Ｖ_ACINを直流出力電圧Ｖ_DCOUTに変換して出力するものである。このスイッチング電源装置１’では、交流入力電圧Ｖ_ACINが瞬間的に低下または停止（以下、「瞬低等」という）して直流電圧Ｖ_DC（交流入力電圧Ｖ_ACINが整流・平滑された後の直流電圧）が所定の検知電圧を下回ると、入力電圧監視部４’が制御部２’の電源電圧Ｖ_CCを低下させるようになっている。そして、制御部２’の制御下にあるスイッチング素子Ｑのスイッチング動作が停止し、直流出力電圧Ｖ_DCOUTの出力を安全に停止させることができる（例えば、特許文献１参照）。

具体的には、直流電圧Ｖ_DCの低下にともなって抵抗Ｒ₆の両端電圧が低下すると、第３トランジスタＴＲ₃のベース−エミッタ間電圧（Ｖ_BE3）が上昇する。そして、電圧Ｖ_BE3が所定の電圧（例えば、０．６５Ｖ）を超えると第３トランジスタＴＲ₃がオン状態となって制御部２’の電源電圧Ｖ_CCを低下させる。これにより、制御部２’の制御下にあるスイッチング素子Ｑのスイッチング動作が停止し、直流出力電圧Ｖ_DCOUTの出力が停止する。

制御部として、例えば富士電機（株）製のスイッチング電源制御用ＩＣ「ＦＡ５５１５」を使用し、第３トランジスタＴＲ₃のエミッタを該ＩＣのＣＴＬ端子に接続することもある（図５参照）。この構成では、直流電圧Ｖ_DCが低下して第３トランジスタＴＲ₃がオン状態になるとＣＴＬ端子の電圧が引き下げられ、これに応じて制御部２”はスイッチング素子Ｑのスイッチング動作を停止させる。つまり、この構成においても、瞬低等が発生した場合に、直流出力電圧Ｖ_DCOUTの出力を安全に停止させることができる。

なお、図４および図５に示すスイッチング電源装置１’、１”は、いずれも交流入力電圧Ｖ_ACINが瞬低等の状態から復帰すると第３トランジスタＴＲ₃がオフ状態となる。そして、制御部２’または２”によるスイッチング素子Ｑのスイッチング動作が開始され、直流出力電圧Ｖ_DCOUTの出力が再開される。
特開２００６−１０９５９８号公報

ところで、一般にスイッチング電源装置には、交流入力電圧Ｖ_ACINに瞬低等が発生した場合においても、ある程度の時間は所定の直流出力電圧Ｖ_DCOUTを出力し続けることが求められている。

この点、図４および図５に示す従来のスイッチング電源装置１’、１”において瞬低等が発生すると、直流電圧Ｖ_DCは、スイッチング動作が正常に行えなくなる程低下するより先に所定の検知電圧未満となり、入力電圧監視部４’、４”によってスイッチング素子Ｑのスイッチング動作が停止させられてしまっていた。したがって、入力電圧監視部４’、４”を備えた従来のスイッチング電源装置１’、１”において、より長時間にわたって直流出力電圧Ｖ_DCOUTを維持したい場合は、平滑コンデンサＣ₁の静電容量を大幅に増加させることにより、直流電圧Ｖ_DCが検知電圧未満となるまでの時間を延長させる必要があった。しかしながら、平滑コンデンサＣ₁の大容量化には、装置が高コスト化および大形化するという問題があった。

そこで、本発明は、瞬低等が発生した場合においても比較的長時間にわたって出力電圧を維持することができ、しかも小形かつ安価なスイッチング電源装置を提供することを課題とする。

上記課題を解決するために、本発明に係るスイッチング電源装置は、交流入力電圧を一次側整流回路で整流、および一次側平滑コンデンサで平滑して直流電圧を発生させ、該直流電圧が所定の設定電圧以上の場合に、トランスの一次巻線に接続されたスイッチング素子で前記直流電圧をスイッチングして前記トランスの二次巻線に交流電圧を誘起させ、さらに該交流電圧を二次側整流・平滑回路で整流および平滑して所定の直流出力電圧を発生させながら、前記スイッチング素子のスイッチング動作を制御する制御部に前記直流出力電圧をフィードバックして前記直流出力電圧を一定に保つスイッチング電源装置であって、前記直流電圧を監視して、前記交流入力電圧が低下すると、前記制御部の制御下で行われている前記スイッチング素子のスイッチング動作を停止させる入力電圧監視部と、前記交流入力電圧が低下してから前記直流電圧が前記設定電圧未満になるまでの間、前記入力電圧監視部による前記スイッチング動作の停止を遅らせる遅延コンデンサとを備えたことを特徴とする。

この構成によれば、交流入力電圧に瞬低等が発生すると、交流入力電圧を一次側整流回路で整流、および一次側平滑コンデンサで平滑して得た直流電圧も低下する。入力電圧監視部は、この直流電圧を監視して、当該直流電圧が予め設定された電圧以下になると、制御部の制御下で行われているスイッチング素子のスイッチング動作を停止させる。本発明によれば、遅延コンデンサによって、入力電圧監視部によるスイッチング動作の停止を遅らせることができるので、交流入力電圧の瞬低等が発生してから直流出力電圧が低下するまでの出力保持時間を延長させることができる。このため、一次側平滑コンデンサの大容量化を図る場合に比べて安価かつ小形に装置を構成しながらも、瞬低等が発生した場合においても、比較的長時間にわたって直流出力電圧を維持することができる。

また、上記スイッチング電源装置において、前記入力電圧監視部は、前記設定電圧よりも高い所定の検知電圧に前記直流電圧が低下することで前記交流入力電圧の低下を検知し、前記遅延コンデンサは、前記直流電圧が前記検知電圧から前記設定電圧未満に低下するまでの間、前記入力電圧監視部による前記スイッチング動作の停止を遅らせることが好ましい。
また、前記入力電圧監視部は、前記遅延コンデンサと並列に接続されるとともに、前記直流電圧が前記検知電圧未満に低下すると該遅延コンデンサに蓄積されている電荷を放電する放電抵抗を有し、前記遅延コンデンサの静電容量値と前記放電抵抗の抵抗値との積に比例する放電時間が、前記直流電圧が前記検知電圧から前記設定電圧に低下するまでの時間よりも長いことが好ましい。

この構成によれば、直流電圧が前記検知電圧未満に低下すると遅延コンデンサに蓄積されている電荷が放電抵抗を介して放電される。したがって、直流電圧が検知電圧から設定電圧に低下するまでの時間よりも放電時間を長くすることで、直流電圧が設定電圧に低下するまで直流出力電圧を保持することができる。ここで、放電時間は、遅延コンデンサの静電容量値と放電抵抗の抵抗値との積に比例することから、抵抗値が比較的大きい放電抵抗を使用することにより、大形かつ高価な大容量の遅延コンデンサを使用することなく、入力電圧監視部によるスイッチング動作の停止を長時間にわたって遅らせることができる。すなわち、この構成によれば、装置の小形化および低コスト化を図ることができる。

具体的には、前記一次側整流回路および一次側平滑コンデンサが高電位ラインと低電位ラインとの間に配置され、前記直流電圧を前記高電位ライン−低電位ライン間に発生させる上記スイッチング電源装置において、前記入力電圧監視部は、一端が前記高電位ラインに接続され、他端が前記遅延コンデンサおよび前記放電抵抗に接続された分圧抵抗と、ベース−エミッタ間に前記放電抵抗が介装され、コレクタが前記制御部の電源ラインにプルアップされた第１トランジスタと、ベースが前記第１トランジスタのコレクタに接続され、エミッタが前記低電位ラインに接続され、さらにコレクタが前記制御部に接続された第２トランジスタとをさらに有し、前記放電抵抗の両端子のうち前記分圧抵抗と接続された端子と反対側の端子が前記低電位ラインに接続され、前記制御部は、前記第２トランジスタがオン状態である間は前記スイッチング素子によるスイッチング動作を停止させる一方、前記第２トランジスタがオフ状態である間は前記直流出力電圧を一定に保つように前記スイッチング素子のスイッチング動作を制御し、前記直流電圧が前記検知電圧未満に低下した場合においても、前記遅延コンデンサに蓄積されていた電荷が前記放電抵抗を介して放電されながら、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧に維持されることにより、前記第１トランジスタがオン状態に、前記第２トランジスタがオフ状態に保持され、前記放電時間が経過するまでの間、前記第２トランジスタがオン状態となるのを遅らせるように構成にすればよい。

この構成では、前記放電時間が経過して、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧より小さくなると、前記第１トランジスタがオン状態からオフ状態に、前記第２トランジスタがオフ状態からオン状態に切り替わるのに応じて、前記制御部が前記スイッチング素子のスイッチング動作を停止させ、前記直流電圧が低下状態から復帰して、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧以上になると、前記第１トランジスタがオフ状態からオン状態に、前記第２トランジスタがオン状態からオフ状態に切り替わるのに応じて、前記制御部が前記スイッチング素子のスイッチング動作を再開させることができる。

本発明によれば、瞬低等が発生した場合においても比較的長時間にわたって出力電圧を維持することができ、しかも小形かつ安価なスイッチング電源装置を提供することができる。

以下、添付図面を参照して、本発明に係るスイッチング電源装置の好ましい実施形態について説明する。

図１に、交流入力電圧Ｖ_ACINを直流出力電圧Ｖ_DCOUTに変換して出力する、本発明に係るスイッチング電源装置の回路図を示す。
スイッチング電源装置１の一次側には、交流入力電圧Ｖ_ACINを整流するダイオードブリッジＤＢ（本発明の「一次側整流回路」に相当）と、整流された後の入力電圧を平滑する平滑コンデンサＣ₁（本発明の「一次側平滑コンデンサ」に相当）と、トランスＴの一次巻線Ｔ₁に接続され、整流および平滑によって得られた直流電圧Ｖ_DCをスイッチングして二次巻線Ｔ₂に交流電圧を誘起させるスイッチング素子Ｑと、スイッチング素子Ｑのスイッチング動作を制御する制御部２と、補助電源電圧Ｖ_CCを出力する補助電源部５と、入力電圧監視部４とが備えられている。

ここで、スイッチング動作は、直流電圧Ｖ_DCが所定の設定電圧以上である場合に限って行われる。すなわち、直流電圧Ｖ_DCが低下し過ぎると、スイッチング素子Ｑのオンデューティが高くなり過ぎて正常なスイッチング動作が行えなくなり、スイッチング動作が停止する。

また、スイッチング電源装置１の二次側には、二次巻線Ｔ₂に誘起された交流電圧を整流・平滑する整流ダイオードＤ₁および平滑コンデンサＣ₂と、直流出力電圧Ｖ_DCOUTの多寡に関する信号を制御部２に伝達する帰還部３とが備えられている。

図１に示すように、ダイオードブリッジＤＢおよび平滑コンデンサＣ₁は、高電位ラインＬ_Hと低電位ラインＬ_Lとの間に配置されており、直流電圧Ｖ_DCは高電位ラインＬ_H−低電位ラインＬ_L間に発生する電圧である。また、一次巻線Ｔ₁の一端は高電位ラインＬ_Hに接続され、他端はスイッチング素子Ｑのドレインに接続されている。スイッチング素子Ｑのソースは低電位ラインＬ_L側に接続され、ゲートは後述する制御部２のＤＲＶ端子に接続されている。

スイッチング素子Ｑとしては、高速スイッチングが可能な各種の半導体スイッチが使用可能であり、本実施例では一例としてＦＥＴが使用されている。また、制御部２としては、各種のスイッチング電源制御用ＩＣ（または、複数のディスクリート部品を組み合わせたもの）が使用可能であり、本実施例では一例として富士電機（株）製のＩＣ「ＦＡ５５１５」が使用されている。また、帰還部３は、主にフォトカプラおよび増幅器から構成されている。

制御部２は複数の端子を有しており、このうちＶＣＣ端子は、電源電圧である補助電源電圧Ｖ_CCを入力するための端子である。ＤＲＶ端子は、スイッチング素子Ｑのゲートに駆動信号を出力する端子である。ＦＢ端子は、帰還部３から出力される直流出力電圧Ｖ_DCOUTの多寡に関する信号を受け付ける端子である。

制御部２は、ＦＢ端子から入力された信号に応じてＤＲＶ端子から出力する駆動信号のデューティ比を変化させる。これにより、スイッチング素子Ｑのスイッチング動作を変化させ、直流出力電圧Ｖ_DCOUTをほぼ一定に保つ。また、制御部２は、ＣＴＬ端子の電圧が所定の電圧を下回ると、スイッチング素子Ｑのスイッチング動作を停止させる。

補助電源部５は、主にトランスＴの補助巻線Ｔ₃と、整流ダイオードＤ₂と、平滑コンデンサＣ₃とからなり、スイッチング素子Ｑのスイッチング動作によって補助巻線Ｔ₃に誘起された交流電圧を整流・平滑して得た補助電源電圧Ｖ_CCを出力する。補助電源電圧Ｖ_CCは、主に制御部２の電源電圧として使用される。

入力電圧監視部４は、高電位ラインＬ_Hに一端が接続された第１抵抗Ｒ₁（本発明の「分圧抵抗」に相当）と、第１抵抗Ｒ₁の他端に一端が接続され、他端が低電位ラインＬ_Lに接続された第２抵抗Ｒ₂（本発明の「放電抵抗」に相当）と、ベース−エミッタ間に第２抵抗Ｒ₂が介装され、コレクタが抵抗Ｒ₃によって制御部２の電源ラインにプルアップされた第１トランジスタＴＲ₁と、ベースが第１トランジスタＴＲ₁のコレクタに接続され、エミッタが低電位ラインＬ_Lに接続され、さらにコレクタが制御部２のＣＴＬ端子に接続された第２トランジスタＴＲ₂とを有する。ここで、制御部２の電源ラインとは、補助電源部５の整流ダイオードＤ₂と平滑コンデンサＣ₃の双方に接続されるラインであって、補助電源電圧Ｖ_CCが出力されるラインを意味する。また、本実施形態において、第１および第２トランジスタＴＲ₁、ＴＲ₂はいずれもＮＰＮ型トランジスタである。

第１トランジスタＴＲ₁のベース−エミッタ間には、直流電圧Ｖ_DCを第１抵抗Ｒ₁と第２抵抗Ｒ₂とで分圧した電圧（以下、電圧Ｖ_BE1という）が印加される。電圧Ｖ_BE1は、以下の式で表される。

Ｖ_BE1＝Ｖ_DC×Ｒ₂の抵抗値／（Ｒ₁の抵抗値＋Ｒ₂の抵抗値） …（１）

仮に第１および第２トランジスタＴＲ₁、ＴＲ₂をオン状態とするためのベース−エミッタ間電圧が０．６５Ｖの場合、第１抵抗Ｒ₁および第２抵抗Ｒ₂の抵抗値は、瞬低等が発生していない定常時の第２抵抗Ｒ₂の両端電圧が０．６５Ｖ以上になるように設定される。これにより、定常時に第１トランジスタＴＲ₁をオン状態とすることができる。なお、第２抵抗Ｒ₂の両端電圧は第１トランジスタＴＲ₁のベース−エミッタ間でクランプされるので、実際には電圧Ｖ_BE1が０．６５Ｖを超えることはない。

第１トランジスタＴＲ₁がオン状態のとき、第２トランジスタＴＲ₂のベース−エミッタ間電圧は０．６５Ｖ未満なので、第２トランジスタＴＲ₂はオフ状態であり、制御部２のＣＴＬ端子の電圧は“Ｈ”のままである。すなわち、制御部２は、直流出力電圧Ｖ_DCOUTを一定に保つようにスイッチング素子Ｑのスイッチング動作を制御する。

前述したように、入力電圧監視部４’、４”を備えた従来のスイッチング電源装置１’、１”において、瞬低等が発生した後に直流出力電圧Ｖ_DCOUTが所定の電圧に保持される時間（出力保持時間）を延長したい場合は、平滑コンデンサＣ₁の静電容量を大幅に増加させることにより、直流電圧Ｖ_DCが検知電圧未満となるまでの時間を延長させる必要があった。しかしながら、平滑コンデンサＣ₁の大容量化は、装置の高コスト化および大形化を招き、好ましくない。
そこで、本実施形態では、平滑コンデンサＣ₁を大容量化することなく、以下のようにして出力保持時間を延長している。

すなわち、本実施形態では、入力電圧監視部４の第２抵抗Ｒ₂と並列に遅延コンデンサＣ_Dが接続されている。この構成において、瞬低等が発生すると、直流電圧Ｖ_DCは平滑コンデンサＣ₁の静電容量値に応じた傾き（単位時間当たりの電圧傾斜）で低下していく。そして、直流電圧Ｖ_DCが所定の検知電圧未満になると、上記（１）式によって計算される電圧Ｖ_BE1が０．６５Ｖ未満となり、定常時に遅延コンデンサＣ_Dに蓄積された電荷が入力電圧監視部４の第２抵抗Ｒ₂を介して放電され始める。放電が終了するまでの間、電圧Ｖ_BE1（第２抵抗Ｒ₂の両端電圧）はほぼ０．６５Ｖに保たれ、第１トランジスタＴＲ₁がオン状態に、第２トランジスタＴＲ₂がオフ状態に保持される。つまり、遅延コンデンサＣ_Dを備えることにより、入力電圧監視部４がスイッチング動作を停止させるのを遅らせることができる。

その後、直流電圧Ｖ_DCがさらに低下して所定の設定電圧未満になると、前記の通り、スイッチング素子Ｑのスイッチング動作は停止する。このとき、遅延コンデンサＣ_Dの放電は終了しておらず、入力電圧監視部４によるスイッチング動作の停止はまだ行われていない。つまり、本発明に係るスイッチング電源装置１では、瞬低等が発生した場合においても、直流電圧Ｖ_DCが所定の設定電圧以上であり、スイッチング素子Ｑのスイッチング動作が継続している限り、入力電圧監視部４がスイッチング動作を停止させることはない。

遅延コンデンサＣ_Dの放電が終了し、電圧Ｖ_BE1が０．６５Ｖ未満になると、第１トランジスタＴＲ₁がオン状態からオフ状態に、第２トランジスタＴＲ₂がオフ状態からオン状態に切り替わる。これにより、制御部２のＣＴＬ端子は、第２トランジスタＴＲ₂を介して低電位ラインＬ_Lと導通し、“Ｌ”に引き下げられる。ＣＴＬ端子の電圧が“Ｌ”になると、制御部２はスイッチング素子Ｑのスイッチング動作を停止させる。しかしながら、これより先に直流電圧Ｖ_DCは所定の設定電圧未満になっているので、スイッチング動作は既に停止している。したがって、遅延コンデンサＣ_Dの放電が終了した時点で、スイッチング素子Ｑの動作状態が変化することはない。

また、交流入力電圧Ｖ_ACINが瞬低等の発生状態から定常状態に復帰すると、電圧Ｖ_BE1が０．６５Ｖになることで、第１トランジスタＴＲ₁がオフ状態からオン状態に、第２トランジスタＴＲ₂がオン状態からオフ状態に切り替わり、制御部２はスイッチング素子Ｑのスイッチング動作を再開させる。すなわち、入力電圧監視部４に遅延コンデンサＣ_Dを付加しても、瞬低等の発生状態から定常状態に復帰したときに、スイッチング素子Ｑのスイッチング動作を異常なく再開させることができる。

以上の動作を、図２の模式図を参照しながら具体的に説明する。
図２は、時間ｔ₀において瞬低が発生した場合の、本発明に係るスイッチング電源装置の動作を模式的に示すグラフであって、同図（Ａ）〜（Ｄ）はそれぞれ交流入力電圧Ｖ_ACIN、直流電圧Ｖ_DC、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1、直流出力電圧Ｖ_DCOUTを示すグラフである。
本具体例では、一例として定常時の交流入力電圧Ｖ_ACINを１００Ｖ（５０Ｈｚ）とし、直流出力電圧Ｖ_DCOUTを２４Ｖとした。その他の条件（素子値等）は以下に示す通りである。

・Ｃ₁：２７０μＦ（定格電圧：２００Ｖ）， Ｃ_D：１０μＦ（定格電圧：１０Ｖ）
・Ｒ₁：２ＭΩ， Ｒ₂：２２ｋΩ， Ｒ₃：１００ｋΩ，
・第１トランジスタＴＲ₁のオン状態時のベース−エミッタ間電圧：０．６５Ｖ
・定常時の直流電圧（瞬低等の発生時点の直流電圧）Ｖ_DC：１３０Ｖ（≒９０×√２）
・交流入力電力Ｗ_IN：１００Ｗ

ここで、交流入力電圧Ｖ_ACINは、９０Ｖ（１００Ｖ系の下限値）〜２６４Ｖ（２００Ｖ系の上限値）の範囲で任意に変更することができ、２００Ｖ系とした場合は、平滑コンデンサＣ₁の定格電圧を４００Ｖまたは４５０Ｖにする必要がある。直流出力電圧Ｖ_DCOUTが一次巻線Ｔ₁と二次巻線Ｔ₂の巻数比によって任意に変更可能であることは言うまでもない。
また、以下では「出力保持時間」を、一例として瞬低等が発生してから直流出力電圧Ｖ_DCOUTが５％低下（２４Ｖ×０．９５＝２２．８Ｖに低下）するまでの時間と定義し、５％未満の低下であれば、所定の直流出力電圧Ｖ_DCOUTが出力され続けているものとする。

図２に示すように、瞬低が発生していない時間ｔ₀までの時間帯において、直流電圧Ｖ_DC、電圧Ｖ_BE1、直流出力電圧Ｖ_DCOUTは、それぞれ１３０Ｖ、０．６５Ｖ、２４Ｖに保たれている。

時間ｔ₀において瞬低状態となると、直流電圧Ｖ_DCは平滑コンデンサＣ₁の静電容量値に応じた傾きで低下していく。ここで、瞬低が発生してから直流電圧Ｖ_DCが所定の設定電圧に低下し、所定の直流出力電圧Ｖ_DCOUTが出力できなくなるまでの時間、すなわち出力保持時間Ｔ［ｍｓ］は、ジュールの法則に基づく下記式（２）のように表され、平滑コンデンサＣ₁の静電容量値に比例する。

Ｔ＝{Ｃ_１×（Ｖ₁ ²−Ｖ₂ ²）}／（２×Ｗ_IN） …（２）

上式において、Ｖ_１は瞬低発生時の直流電圧Ｖ_DC（本具体例では、１３０Ｖ）、Ｖ_２は所定の設定電圧（本具体例では、４０Ｖ）、Ｗ_INは交流入力電力である。

ここで、本発明の理解を容易にするために、まず図３を参照して、遅延コンデンサＣ_Dが備えられていない場合の動作について説明する。図３において、（Ａ）〜（Ｄ）に示すグラフは、それぞれ交流入力電圧Ｖ_ACIN、直流電圧Ｖ_DC、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1、直流出力電圧Ｖ_DCOUTを示すグラフである。遅延コンデンサＣ_Dが備えられていない場合、時間ｔ₀において瞬低が発生してから時間Ｔ_１が経過（時間Ｔ₂）し、直流電圧Ｖ_DCが検知電圧である７０Ｖまで低下すると、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1が０．６５Ｖ未満となり、直流出力電圧Ｖ_DCOUTの出力が停止する。

図３において、例えば２０ｍｓの出力保持時間（≒Ｔ₁）を確保するために必要な平滑コンデンサＣ₁の静電容量値は、式（２）から以下のように求められる。

Ｃ_１＝２０×１０^-3×２×１００／{（９０×√２）²−７０²}≒３６０［μＦ］

これに対し、本発明に係るスイッチング電源装置１には遅延コンデンサＣ_Dが備えられているので、定常時に遅延コンデンサＣ_D（＝１０μＦ）に蓄積された電荷が、瞬低時に第２抵抗Ｒ₂を介して放電され、放電が終了するまでの一定時間（放電時間）の間、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1が０．６５Ｖに保たれる。その結果、直流電圧Ｖ_DCが所定の設定電圧である４０Ｖ未満に低下するまでの間、入力電圧監視部４によるスイッチング動作の停止を遅らせることができ、出力保持時間をＴ_１からＴ_２まで延長することができる。すなわち、直流電圧Ｖ_DCが７０Ｖ未満に低下しても、直流電圧Ｖ_DCが４０Ｖ未満に低下するまでは、直流出力電圧Ｖ_DCOUTの出力電圧（２４Ｖ±５％）を保持することができる。

なお、遅延コンデンサＣ_Dの放電時間は、遅延コンデンサＣ_Ｄの静電容量値と、第２抵抗Ｒ₂の抵抗値と、第１トランジスタＴＲ₁のオン状態時のベース−エミッタ間電圧（０．６５Ｖ）との積により簡易的に計算して、１４３ｍｓ（目安値）と見積もられる。

このように、本発明に係るスイッチング電源装置１では、入力電圧監視部４がスイッチング動作を停止させるのを遅延させることができるので、２０ｍｓの出力保持時間を確保するために必要な平滑コンデンサＣ₁の静電容量値を小さくすることができる。この平滑コンデンサＣ₁の静電容量値は、式（２）から以下のように求められる。

Ｃ₁＝２０×１０^-3×２×１００／{（９０×√２）²−４０²}≒２７０［μＦ］

したがって、本実施形態に係るスイッチング電源装置１では、従来の入力電圧監視部に遅延コンデンサＣ_D（＝１０μＦ）を付加するだけで、従来と同等の出力保持時間（例えば、２０ｍｓ）を確保するために必要となる平滑コンデンサＣ₁（定格電圧：４００Ｖ）の静電容量値が、３６０μＦから２７０μＦに減少する。そして、これにより、１ランク下位の静電容量値のコンデンサを選択することができる。
より具体的には、コンデンサのサイズと価格は、静電容量値と定格電圧との積（以下、「ＣＶ積」という）でほぼ決定されるが、遅延コンデンサＣ_D（１０μＦ，定格電圧：１０Ｖ）を付加するだけで、３６０−２７０＝９０μＦ（定格電圧：４００Ｖ）の平滑コンデンサＣ₁を追加するのと同等の効果を得ることができる。

以上のように、本発明に係るスイッチング電源装置によれば、直流出力電圧Ｖ_DCOUTを比較的長時間にわたって維持するために大容量のコンデンサを必要としないので、装置の小形化および低コスト化を図ることができる。

以上、本発明に係るスイッチング電源装置の好ましい実施形態について説明したが、本発明はこれらの構成に限定されるものではない。
例えば、制御部２としては、例示した富士電機（株）製のＩＣ「ＦＡ５５１５」以外にも、同社製のＦＡ５５１０−５５１４，ＦＡ５５２６−ＦＡ５５３８，ＦＡ５５４０−５５４２等、テキサス・インスツルメント製のＵＣ３８４＊シリーズ等の他のＩＣを使用することができる。
また、補助電源電圧Ｖ_CCが外部から供給可能な場合は、補助電源部５を省略することができる。

本発明に係るスイッチング電源装置の回路図である。 本発明に係るスイッチング電源装置の動作を模式的に説明する図であって、同図（Ａ）〜（Ｄ）はそれぞれ交流入力電圧Ｖ_ACIN、直流電圧Ｖ_DC、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1、直流出力電圧Ｖ_DCOUTを示すグラフである。 遅延コンデンサがない場合の入力電圧監視部の動作を説明するための図であって、同図（Ａ）〜（Ｄ）はそれぞれ交流入力電圧Ｖ_ACIN、直流電圧Ｖ_DC、第１トランジスタＴＲ₁のベース−エミッタ間電圧Ｖ_BE1、直流出力電圧Ｖ_DCOUTを示すグラフである。 従来のスイッチング電源装置の回路図である。 従来の別のスイッチング電源装置の回路図である。

符号の説明

１ スイッチング電源装置
２ 制御部
３ 帰還部
４ 入力電圧監視部
５ 補助電源部
Ｃ_D 遅延コンデンサ
Ｑ スイッチング素子
ＴＲ₁ 第１トランジスタ
ＴＲ₂ 第２トランジスタ
Ｒ₁ 第１抵抗（分圧抵抗）
Ｒ_２ 第２抵抗（放電抵抗）
Ｌ_L 低電位ライン
Ｌ_H 高電位ライン

Claims (5)

1. 交流入力電圧を一次側整流回路で整流、および一次側平滑コンデンサで平滑して直流電圧を発生させ、該直流電圧が所定の設定電圧以上の場合に、トランスの一次巻線に接続されたスイッチング素子で前記直流電圧をスイッチングして前記トランスの二次巻線に交流電圧を誘起させ、さらに該交流電圧を二次側整流・平滑回路で整流および平滑して所定の直流出力電圧を発生させながら、前記スイッチング素子のスイッチング動作を制御する制御部に前記直流出力電圧をフィードバックして前記直流出力電圧を一定に保つスイッチング電源装置であって、
   前記直流電圧を監視して、前記交流入力電圧が低下すると、前記制御部の制御下で行われている前記スイッチング素子のスイッチング動作を停止させる入力電圧監視部と、
   前記交流入力電圧が低下してから前記直流電圧が前記設定電圧未満になるまでの間、前記入力電圧監視部による前記スイッチング動作の停止を遅らせる遅延コンデンサと、
   を備えたことを特徴とするスイッチング電源装置。
2. 前記入力電圧監視部は、前記設定電圧よりも高い所定の検知電圧に前記直流電圧が低下することで前記交流入力電圧の低下を検知し、
   前記遅延コンデンサは、前記直流電圧が前記検知電圧から前記設定電圧未満に低下するまでの間、前記入力電圧監視部による前記スイッチング動作の停止を遅らせることを特徴とする請求項１記載のスイッチング電源装置。
3. 前記入力電圧監視部は、
   前記遅延コンデンサと並列に接続されるとともに、前記直流電圧が前記検知電圧未満に低下すると該遅延コンデンサに蓄積されている電荷を放電する放電抵抗を有し、
   前記遅延コンデンサの静電容量値と前記放電抵抗の抵抗値との積に比例する放電時間が、前記直流電圧が前記検知電圧から前記設定電圧に低下するまでの時間よりも長いことを特徴とする請求項２に記載のスイッチング電源装置。
4. 前記一次側整流回路および一次側平滑コンデンサが高電位ラインと低電位ラインとの間に配置され、前記直流電圧を前記高電位ライン−低電位ライン間に発生させる請求項３に記載のスイッチング電源装置であって、
   前記入力電圧監視部は、
   一端が前記高電位ラインに接続され、他端が前記放電抵抗に接続された分圧抵抗と、
   ベース−エミッタ間に前記放電抵抗が介装され、コレクタが前記制御部の電源ラインにプルアップされた第１トランジスタと、
   ベースが前記第１トランジスタのコレクタに接続され、エミッタが前記低電位ラインに接続され、さらにコレクタが前記制御部に接続された第２トランジスタと、
   をさらに有し、
   前記放電抵抗の両端子のうち前記分圧抵抗と接続された端子と反対側の端子が前記低電位ラインに接続され、
   前記制御部は、前記第２トランジスタがオン状態である間は前記スイッチング素子によるスイッチング動作を停止させる一方、前記第２トランジスタがオフ状態である間は前記直流出力電圧を一定に保つように前記スイッチング素子のスイッチング動作を制御し、
   前記直流電圧が前記検知電圧未満に低下した場合においても、前記遅延コンデンサに蓄積されていた電荷が前記放電抵抗を介して放電されながら、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧に維持されることにより、前記第１トランジスタがオン状態に、前記第２トランジスタがオフ状態に保持され、前記放電時間が経過するまでの間、前記第２トランジスタがオン状態となるのを遅らせることを特徴とするスイッチング電源装置。
5. 前記放電時間が経過して、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧より小さくなると、前記第１トランジスタがオン状態からオフ状態に、前記第２トランジスタがオフ状態からオン状態に切り替わるのに応じて、前記制御部が前記スイッチング素子のスイッチング動作を停止させ、
   前記直流電圧が低下状態から復帰して、前記放電抵抗の両端電圧が前記第１トランジスタをオン状態にするためのベース−エミッタ間電圧以上になると、前記第１トランジスタがオフ状態からオン状態に、前記第２トランジスタがオン状態からオフ状態に切り替わるのに応じて、前記制御部が前記スイッチング素子のスイッチング動作を再開させることを特徴とする請求項４に記載のスイッチング電源装置。

Images