[go: up one dir, main page]

JP2010062276A - 酸化物薄膜トランジスタ、及びその製造方法 - Google Patents

酸化物薄膜トランジスタ、及びその製造方法 Download PDF

Info

Publication number
JP2010062276A
JP2010062276A JP2008225510A JP2008225510A JP2010062276A JP 2010062276 A JP2010062276 A JP 2010062276A JP 2008225510 A JP2008225510 A JP 2008225510A JP 2008225510 A JP2008225510 A JP 2008225510A JP 2010062276 A JP2010062276 A JP 2010062276A
Authority
JP
Japan
Prior art keywords
film transistor
layer
thin film
insulating layer
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008225510A
Other languages
English (en)
Inventor
Ryuta Iijima
竜太 飯島
Noriko Miura
徳子 美浦
Genji Itagaki
元士 板垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Brother Industries Ltd
Original Assignee
Brother Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Brother Industries Ltd filed Critical Brother Industries Ltd
Priority to JP2008225510A priority Critical patent/JP2010062276A/ja
Priority to PCT/JP2009/056593 priority patent/WO2010026798A1/ja
Publication of JP2010062276A publication Critical patent/JP2010062276A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/674Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6704Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/67Thin-film transistors [TFT]
    • H10D30/6729Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739Conductor-insulator-semiconductor electrodes

Landscapes

  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 安定した特性を有する酸化物薄膜トランジスタ、およびその製造方法を提供すること。
【解決手段】
酸化物半導体層9上面に積層するゲート絶縁層5を、酸化物半導体層9を覆う非フッ素系有機樹脂層51と、非フッ素系有機樹脂層51を覆うアモルファスパーフルオロ樹脂層52とから構成した。ゲート絶縁層5の構成要素としてアモルファスパーフルオロ樹脂層52を用いることにより、安定した特性を有する酸化物薄膜トランジスタ1が得られることが確認された。また、非フッ素系有機樹脂層51の材質として、アモルファスパーフルオロ樹脂よりも誘電率の高いPVPを採用したことにより、駆動電圧の低い酸化物薄膜トランジスタ1が得られることが確認された。これにより、性能の良い酸化物薄膜トランジスタ1を、簡単、且つ安価に得ることができる。
【選択図】 図1

Description

本発明は、酸化物薄膜トランジスタ、及びその製造方法に関する。
従来、有機EL、フィルム液晶、電子ペーパ等のフレキシブルディスプレイの各画素には、薄膜トランジスタを備えたアクティブ駆動回路が埋め込まれている。近年、薄膜トランジスタの半導体層の材質として、酸化物を用いる酸化物薄膜トランジスタの開発が行われている。酸化物半導体層は低温で製膜が可能であり、高い電界効果移動度をもつことが知られている。しかも、酸化物半導体のなかには、透明な酸化物半導体もあり、透明酸化物半導体と、周知の透明基板材料などとを材料として選択すれば、透明な薄膜トランジスタが形成できるなど、従来にはなかった特性が期待できる。
ところで、酸化物半導体層の上面に形成される絶縁層は、スパッタリング法やプラズマCVD法のような真空プロセスにより形成されるのが一般的である。しかしながら、これらの方法は、装置が大掛かりとなってしまい、コストがかかってしまう上、工程が煩雑であるという問題点があった。その上、これらの方法で絶縁層が形成される場合には、形成過程で装置から発生するプラズマイオンが、酸化物半導体層などにダメージを与えてしまうという問題点があった。
そこで、例えば、酸化物半導体層上面の絶縁層の材質として、ポリイミド、ポリアミドのような有機高分子を採用した半導体デバイスが提案されている(例えば、特許文献1参照)。この半導体デバイス(本願における酸化物薄膜トランジスタ)では、酸化物半導体層上面の絶縁層の材質として高分子樹脂を採用したため、絶縁層を塗布法によって形成することができる。これにより、酸化物半導体層にダメージを与えることなく、絶縁層を形成することができる。
特開2007−158147号公報
しかしながら、この半導体デバイスでも、以下の問題点があった。上述の絶縁層上面には、ゲート電極や画素電極が形成されるが、その形成工程において純水による洗浄が行われる。この半導体デバイスのように、絶縁層が、ポリイミド、ポリアミドのような有機高分子樹脂層のみからなる場合、洗浄処理の際に、純水が絶縁層を透過して、酸化物半導体層まで達してしまうおそれがある。酸化物半導体層が水分を取り込んだ場合には、その酸化物薄膜トランジスタは、特性を安定化させることが困難であるという問題点があった。また、酸化物薄膜トランジスタは、特性を安定化させるために、形成後に熱処理を行い、酸化物半導体層から水分を除去するのが一般的である。しかしながら、上述の半導体デバイスのように、絶縁層がポリイミド、ポリアミドのような有機高分子樹脂層のみからなる場合には、この熱処理の際に酸化物半導体層がダメージを受けてしまう場合がある。そのため、熱処理をすることで、結果的に酸化物半導体層の半導体特性が低下してしまい、トランジスタ特性が悪くなってしまうという問題点があった。
本発明は上述の課題を解決するためになされたものであり、安定した特性を有する酸化物薄膜トランジスタ、およびその製造方法を提供することを目的とする。
上記目的を達成するために、請求項1に係る発明の酸化物薄膜トランジスタは、第1の絶縁層と、前記第1の絶縁層上面において、チャネル部を形成する酸化物半導体層と、前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、前記酸化物半導体層の上面に設けられた第2の絶縁層とを備え、前記第2の絶縁層は、非フッ素系有機高分子からなる非フッ素系有機高分子層と、アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層とからなることを特徴とする。
また、請求項2に係る発明の酸化物薄膜トランジスタでは、請求項1に記載の発明の構成に加え、前記非フッ素系有機高分子層は、ポリビニルフェノールを含有することを特徴とする。
また、請求項3に係る発明の酸化物薄膜トランジスタは、請求項1又は2に記載の発明の構成に加え、前記酸化物半導体層は、In、Ga、Znの少なくともいずれか1種の元素を含む酸化物により形成されていることを特徴とする。
また、請求項4に係る発明の酸化物薄膜トランジスタでは、請求項1乃至3のいずれかに記載の発明の構成に加え、前記第2の絶縁層は、前記酸化物半導体層の上面に設けられ、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層と、前記非フッ素系有機高分子層の上面に設けられ、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層とからなることを特徴とする。
また、請求項5に係る発明の酸化物薄膜トランジスタは、請求項1乃至3のいずれかに記載の発明の構成に加え、前記第2の絶縁層は、前記酸化物半導体層の上面に設けられ、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層と、前記アモルファスパーフルオロ樹脂層の上面に設けられ、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層とからなることを特徴とする。
また、請求項6に係る発明の酸化物薄膜トランジスタでは、請求項1乃至5のいずれかに記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第1の絶縁層は基板であり、前記第2の絶縁層の上面には、ゲート電極が設けられることを特徴とする。
また、請求項7に係る発明の酸化物薄膜トランジスタでは、請求項1乃至5のいずれかに記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、前記第1の絶縁層はゲート絶縁層であり、前記第2の絶縁層の上面には、画素電極が設けられることを特徴とする。
また、請求項8に係る発明の酸化物薄膜トランジスタの製造方法では、第1の絶縁層の上面に酸化物半導体層を形成させる酸化物半導体層形成工程と、前記酸化物半導体層により形成されるチャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、前記酸化物半導体層の上面に第2の絶縁層を形成させる第2絶縁層形成工程とを備え、前記第2絶縁層形成工程は、非フッ素系有機高分子からなる非フッ素系有機高分子層を形成させる非フッ素系有機高分子層形成工程と、アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層を形成させるアモルファスパーフルオロ樹脂層形成工程とからなることを特徴とする。
また、請求項9に係る発明の酸化物薄膜トランジスタの製造方法では、請求項8に記載の発明の構成に加え、前記非フッ素系有機高分子層形成工程では、ポリビニルフェノールを含有する溶液を塗布することにより前記非フッ素系有機高分子層を形成させることを特徴とする。
また、請求項10に係る発明の酸化物薄膜トランジスタの製造方法では、請求項8又は9に記載の発明の構成に加え、前記第2絶縁層形成工程は、前記酸化物半導体層の上面に、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層を形成させる前記非フッ素系有機高分子層形成工程と、前記非フッ素系有機高分子層の上面に、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層を形成させる前記アモルファスパーフルオロ樹脂層形成工程とからなることを特徴とする。
また、請求項11に係る発明の酸化物薄膜トランジスタの製造方法では、請求項8又は9に記載の発明の構成に加え、前記第2絶縁層形成工程は、前記酸化物半導体層の上面に、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層を形成させる前記アモルファスパーフルオロ樹脂層形成工程と、前記アモルファスパーフルオロ樹脂層の上面に、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層を形成させる前記非フッ素系有機高分子層形成工程とからなることを特徴とする。
また、請求項12に係る発明の酸化物薄膜トランジスタの製造方法では、請求項8乃至11のいずれかに記載の発明の構成に加え、前記酸化物薄膜トランジスタはトップゲート型であって、前記第1の絶縁層は基板であり、前記第2の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする。
また、請求項13に係る発明の酸化物薄膜トランジスタの製造方法では、請求項8乃至11のいずれかに記載の発明の構成に加え、前記酸化物薄膜トランジスタはボトムゲート型であって、基板上にゲート電極を形成させるゲート電極形成工程と、前記ゲート電極上面に、前記第1の絶縁層を形成させる第1絶縁層形成工程と、前記第2の絶縁層の上面に、画素電極を形成させる画素電極形成工程とをさらに備えることを特徴とする。
請求項1に係る発明の酸化物薄膜トランジスタでは、酸化物半導体層上面に積層する第2の絶縁層を、非フッ素系有機高分子からなる非フッ素系有機高分子層と、アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層とから構成した。第2の絶縁層の構成要素として、アモルファスパーフルオロ樹脂層を採用することにより、良好かつ安定した特性を有する酸化物薄膜トランジスタを得ることができる。また、形成後に熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタを得ることができる。また、非フッ素系有機高分子には、比誘電率の高いものがある。第2の絶縁層の構成要素として、比誘電率の高い非フッ素系有機高分子を採用することにより、第2の絶縁層の静電容量を向上させることができる。トランジスタでは、駆動電圧は、ゲート絶縁層の静電容量の反比例に近似することが知られている。よって、特に第2の絶縁層がゲート絶縁層として機能する場合、駆動電圧の低い良好な特性の酸化物薄膜トランジスタを得ることができる。
また、請求項2に係る発明の酸化物薄膜トランジスタでは、請求項1に記載の発明の効果に加え、非フッ素系有機高分子層は、ポリビニルフェノールを含有している。非フッ素系有機高分子層の材質として、アモルファスパーフルオロ樹脂よりも比誘電率の高いポリビニルフェノールを採用したため、第2の絶縁層の静電容量を向上させることができる。よって、第2の絶縁層がゲート絶縁層として機能する場合、駆動電圧の低い酸化物薄膜トランジスタを得ることができる。また、ポリビニルフェノールは、酸化物半導体に対する反応性が低く、酸化物半導体にダメージを与えにくい。よって、酸化物半導体層に非フッ素系有機高分子層が接触する場合にも、酸化物半導体層はダメージを受けることがない。従って、酸化物半導体層の半導体特性の劣化を抑制し、良好な特性を有する酸化物薄膜トランジスタを形成することができる。
また、請求項3に係る発明の酸化物薄膜トランジスタでは、請求項1又は2に記載の発明の効果に加え、半導体層は、In、Ga、Znの少なくともいずれか1種の元素を含む酸化物により形成されているため、良好な特性を有する酸化物薄膜トランジスタを提供することができる。
また、請求項4に係る発明の酸化物薄膜トランジスタでは、請求項1乃至3のいずれかに記載の発明の効果に加え、第2の絶縁層は、非フッ素系有機高分子層が酸化物半導体層の上面に設けられ、アモルファスパーフルオロ樹脂層が非フッ素系有機高分子層の上面に設けられている。非フッ素系有機高分子の中には、酸化物半導体に対する反応性が低いものがある。そのような非フッ素系有機高分子樹脂層を採用した場合には、酸化物半導体層の上面に非フッ素系有機高分子層が形成される際にも、酸化物半導体層はダメージを受けることない。従って、第2の絶縁層を形成させる際の酸化物半導体層の半導体特性の劣化を抑制し、良好な特性を有する酸化物薄膜トランジスタを形成することができる。
また、請求項5に係る発明の酸化物薄膜トランジスタでは、請求項1乃至3のいずれかに記載の発明の効果に加え、第2の絶縁層は、アモルファスパーフルオロ樹脂層が酸化物半導体層の上面に設けられ、非フッ素系有機高分子層が非フッ素系有機高分子層の上面に設けられている。よって、アモルファスパーフルオロ樹脂層が非フッ素系有機高分子層に覆われて、外部に露出しない。非フッ素系有機高分子の中には、アモルファスパーフルオロ樹脂よりも、硬度の高いものがある。硬度の高い非フッ素系有機高分子を採用した場合、第2の絶縁層の物理的耐性を向上させることができる。よって、第2の絶縁層がダメージを受けることによるトランジスタ特性の悪化を防止することができる。
請求項6に係る発明の酸化物薄膜トランジスタでは、請求項1乃至5のいずれかに記載の発明の効果に加え、非フッ素系有機高分子層とアモルファスパーフルオロ樹脂層とから構成された第2の絶縁層が、ゲート絶縁層として機能する。比誘電率の高い非フッ素系有機高分子を非フッ素系有機高分子層の材質として採用することにより、ゲート絶縁層として機能する第2の絶縁層の静電容量を向上させて、駆動電圧の低い酸化物薄膜トランジスタを得ることができる。また、ゲート絶縁層の構成要素として、撥水性のアモルファスパーフルオロ樹脂層を用いている。そのため、ゲート絶縁層の上面にゲート電極を形成させる際の洗浄工程において、洗浄水が、ゲート絶縁層を透過して、ゲート絶縁層の下面の酸化物半導体層まで到達することがない。酸化物半導体層に水分が吸着してしまうと、酸化物薄膜トランジスタの特性は不安定になることが知られている。本発明の酸化物薄膜トランジスタでは、洗浄水が酸化物半導体層に到達することを防止して、酸化物薄膜トランジスタの特性を安定化させることができる。
請求項7に係る発明の酸化物薄膜トランジスタでは、請求項1乃至5のいずれかに記載の発明の効果に加え、第2の絶縁層の上面に画素電極が設けられる。第2の絶縁層の構成要素として、撥水性のアモルファスパーフルオロ樹脂層を用いているため、第2の絶縁層の上面に画素電極を形成させる際の洗浄工程において、洗浄水が、第2の絶縁層を透過して酸化物半導体層まで到達することがない。よって、洗浄水が酸化物半導体層に到達することを防止して、酸化物薄膜トランジスタの特性を安定化させることができる。
また、請求項8に係る発明の酸化物薄膜トランジスタの製造方法では、酸化物半導体層形成工程において、第1の絶縁層の上面に酸化物半導体層が形成され、ソース・ドレイン電極形成工程において、酸化物半導体層により形成されるチャネル部を介して互いに離間するソース電極及びドレイン電極が形成され、第2絶縁層形成工程において、酸化物半導体層の上面に第2の絶縁層が形成される。また、第2絶縁層形成工程は、非フッ素系有機高分子層形成工程とアモルファスパーフルオロ樹脂層形成工程とを備える。非フッ素系有機高分子層形成工程では、非フッ素系有機高分子からなる非フッ素系有機高分子層が形成され、アモルファスパーフルオロ樹脂層形成工程では、アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層が形成される。非フッ素系有機高分子には、比誘電率の高いものがある。非フッ素系有機高分子層形成工程において、非フッ素系有機高分子層を形成させることにより、第2の絶縁層の静電容量を向上させることができる。トランジスタでは、駆動電圧は、ゲート絶縁層の静電容量の反比例に近似することが知られている。よって、特に第2の絶縁層がゲート絶縁層として機能する場合、駆動電圧の低い酸化物薄膜トランジスタを得ることができる。また、アモルファスパーフルオロ樹脂層形成工程で、アモルファスパーフルオロ樹脂層が形成されることにより、良好かつ安定した特性を有するとともに、形成後に熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタを得ることができる。
請求項9に記載の酸化物薄膜トランジスタの製造方法では、請求項8に記載の発明の効果に加え、非フッ素系有機高分子層形成工程において、非フッ素系有機高分子層がポリビニルフェノールを含有する溶液を塗布することにより形成される。非フッ素系有機高分子層が塗布法により形成されるため、大がかりな装置を用いることなく、簡単、且つ安価に、非フッ素系有機高分子樹脂層を形成することが可能である。また、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。さらに、非フッ素系有機高分子層の材質として、アモルファスパーフルオロ樹脂よりも比誘電率の高いポリビニルフェノールを採用したため、第2の絶縁層の静電容量を向上させることができる。トランジスタでは、駆動電圧は、ゲート絶縁層の静電容量の反比例に近似することが知られている。よって、第2の絶縁層がゲート絶縁層として機能する場合、駆動電圧の低い酸化物薄膜トランジスタを得ることができる。また、ポリビニルフェノールは、酸化物半導体に対する反応性が低く、酸化物半導体にダメージを与えにくい。よって、酸化物半導体層に非フッ素系有機高分子層が接触する場合にも、酸化物半導体層はダメージを受けることがなく、半導体特性を維持することができる。従って、良好な特性を有する酸化物薄膜トランジスタを形成することができる。
また、請求項10に記載の酸化物薄膜トランジスタの製造方法では、請求項8又は9に記載の発明の効果に加え、非フッ素系有機高分子層形成工程において、酸化物半導体層の上面に非フッ素系有機高分子層を形成させて、アモルファスパーフルオロ樹脂層形成工程において、非フッ素系有機高分子層の上面にアモルファスパーフルオロ樹脂層を形成させる。非フッ素系有機高分子の中には、酸化物半導体に対する反応性が低いものがある。そのような非フッ素系有機高分子樹脂層を採用した場合には、非フッ素系有機高分子層形成工程において、酸化物半導体層がダメージを受けることがない。従って、酸化物半導体層の半導体特性を維持して、良好な特性を有する酸化物薄膜トランジスタを形成することができる。
また、請求項11記載の酸化物薄膜トランジスタの製造方法では、請求項8又は9に記載の発明の効果に加え、アモルファスパーフルオロ樹脂層形成工程において、前記酸化物半導体層の上面にアモルファスパーフルオロ樹脂層を形成させ、非フッ素系有機高分子層形成工程において、アモルファスパーフルオロ樹脂層の上面に非フッ素系有機高分子層を形成させる。よって、アモルファスパーフルオロ樹脂層が非フッ素系有機高分子層に覆われて、外部に露出しない。非フッ素系有機高分子として硬度の高い非フッ素系有機高分子を採用した場合、第2の絶縁層の物理的耐性を向上させることができる。この場合、第2の絶縁層がダメージを受けることによってトランジスタ特性が悪化することを防止できる。
また、請求項12記載の酸化物薄膜トランジスタの製造方法では、請求項8乃至11のいずれかに記載の発明の効果に加え、酸化物薄膜トランジスタはトップゲート型であって、第2の絶縁層の上面にゲート電極を形成させるゲート電極形成工程をさらに備えている。第2の絶縁層は、撥水性のアモルファスパーフルオロ樹脂層を備えているため、ゲート電極形成工程において洗浄処理を行った場合にも、洗浄水が、第2の絶縁層を透過して酸化物半導体層まで到達することがない。酸化物半導体層に水分が吸着してしまうと、酸化物薄膜トランジスタの特性は不安定になることが知られているが、本発明では、洗浄水が酸化物半導体層に到達することを防止して、酸化物薄膜トランジスタの特性を安定化させることができる。また、非フッ素系有機高分子層形成工程において、非フッ素系有機高分子の材質として、比誘電率の高い材質を採用することにより、ゲート絶縁層として機能する第2の絶縁層の静電容量を向上させることができる。こうして、駆動電圧の低い酸化物薄膜トランジスタを得ることができる。
また、請求項13記載の酸化物薄膜トランジスタの製造方法では、請求項8乃至11のいずれかに記載の発明の効果に加え、酸化物薄膜トランジスタはボトムゲート型であって、第2の絶縁層の上面に画素電極を形成させる画素電極形成工程をさらに備えている。第2の絶縁層の構成要素として、撥水性のアモルファスパーフルオロ樹脂層を用いているため、画素電極形成工程において洗浄処理を行った場合にも、洗浄水が、第2の絶縁層を透過して酸化物半導体層まで到達することがない。酸化物半導体層に水分が吸着してしまうと、酸化物薄膜トランジスタの特性は不安定になることが知られているが、本発明では、洗浄水が酸化物半導体層に到達することを防止して、酸化物薄膜トランジスタの特性を安定化させることができる。
以下、本発明の第一実施形態である酸化物薄膜トランジスタ1について説明する。はじめに、酸化物薄膜トランジスタ1の断面構造について、図1を参照して説明する。図1は、酸化物薄膜トランジスタ1の縦断面図である。
第一実施形態の酸化物薄膜トランジスタ1は、ゲート電極6が、ソース電極3及びドレイン電極4より上側に位置する、所謂「トップゲート型」の酸化物薄膜トランジスタである。本実施形態の酸化物薄膜トランジスタ1は、トップゲート型であることのほか、ゲート絶縁層5が非フッ素系有機樹脂層51とアモルファスパーフルオロ樹脂層52との二層により形成されることに特徴を有する。以下の説明では、図1の下側(基板2側)を酸化物薄膜トランジスタ1の下側、図1の上側を酸化物薄膜トランジスタ1の上側として説明する。
酸化物薄膜トランジスタ1は、板状の基板2を有し、基板2の上面にはソース電極3及びドレイン電極4が離間して設けられている。ソース電極3の上面及びドレイン電極4の上面と、ソース電極3及びドレイン電極4に挟まれる基板2の上面とには、酸化物半導体層9が連続して設けられている。そして、酸化物半導体層9とソース電極3とドレイン電極4と基板2とを覆うように、ゲート絶縁層5が設けられている。ゲート絶縁層5は、少なくとも酸化物半導体層9を覆う下側の非フッ素系有機樹脂層51と、非フッ素系有機樹脂層51の上面を覆う上側のアモルファスパーフルオロ樹脂層52とから構成されている。アモルファスパーフルオロ樹脂層52の上面には、酸化物半導体層9に対向する位置に、ゲート電極6が設けられている。尚、第一実施形態においては、基板2が本発明の第1の絶縁層に相当し、ゲート絶縁層5が本発明の第2の絶縁層に相当し、非フッ素系有機樹脂層51が本発明の非フッ素系有機高分子層に相当する。
基板2は、表面が平坦である板状部材である。基板2の材質としては、各種材質が適用可能であるが、導電性の材質が採用される場合には、基板2の表面に絶縁膜が設けられる必要がある。基板2の材質として絶縁性の材質が用いられる場合には、ガラス基板や熱酸化膜付シリコン基板のほか、プラスチック基板が用いられる。基板2に可撓性を
付与したい場合には、特に、基板2の材質としてプラスチックが採用される。プラスチックの材質としては、例えば、ポリエーテルスルホン(PES)、ポリエチレンテレフタレート(PET)、ポリイミド(PI)、ポリエチレンナフタレート(PEN)、ポリエーテルイミド(PEI)、ポリスチレン(PS)、ポリ塩化ビニル(PVC)、ポリエチレン(PE)、ポリプロピレン(PP)等が挙げられる。基板2の耐水性を向上させる場合には、基板2の表面にSiOやSiNxなどからなるガラスバリア膜が形成される。本実施形態では、基板2としてガラス基板が用いられる。
基板2の上面には、ソース電極3及びドレイン電極4が、所定のチャネル長の離間幅をもって各々設けられている。このソース電極3及びドレイン電極4の材質には、Au、Ag、Ni、Cu、Pd、Al、Mo、Cr、Ti、Ta、Pt、W(タングステン)等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ(ITO)などの導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)等の導電性ポリマーが適用可能である。本実施形態のソース電極3及びドレイン電極4は、Niよりなる。
ソース電極3、ドレイン電極4の各上面及びソース電極3及びドレイン電極4に挟まれる基板2の上面には、酸化物半導体層9が連続して設けられている。酸化物半導体層9の材質は公知の酸化物半導体材料が採用可能であり、好ましくは、In、Ga、Znの少なくともいずれか1種の元素を含む酸化物半導体材料が採用される。In、Ga、Znの少なくともいずれか1種の元素を含む酸化物半導体材料としては、具体的には、InGaZnO、ZnO、ZnInO、Inが挙げられる。本実施形態の酸化物半導体層9は、InGaZnOからなる。
酸化物半導体層9、ソース電極3、ドレイン電極4、基板2の各上面はゲート絶縁層5によって覆われている。ゲート絶縁層5は、少なくとも酸化物半導体層9を覆う下側の非フッ素系有機樹脂層51と、非フッ素系有機樹脂層51の上面を覆う上側のアモルファスパーフルオロ樹脂層52とから構成されている。
非フッ素系有機樹脂層51の材質は、絶縁性を有する非フッ素系の有機高分子であればよい。具体的には、ポリイミド(PI)、ポリアミド(PA)、ポリエステル(PE)、ポリビニルフェノール(PVP)、ポリビニルアルコール(PVA)、ポリ酢酸ビニル(PVAC)、ポリメチルメタクリレート(PMMA)、ポリウレタン(PUR)、ポリスルホン(PSF)、シアノエチルプルラン、エポキシ樹脂、フェノール樹脂、ベンゾシクロブテン樹脂、アクリル樹脂、または前記樹脂のポリマーアロイ、あるいは共重合樹脂を用いることができる。本実施形態の非フッ素系有機樹脂層51は、ポリビニルフェノール(PVP)が、メラニン樹脂により架橋される、架橋PVPにより形成される。
非フッ素系有機樹脂層51の上面は、アモルファスパーフルオロ樹脂層52で覆われている。アモルファスパーフルオロ樹脂層52は、アモルファスパーフルオロ樹脂からなり、具体的には、例えば、旭硝子株式会社製のサイトップ(登録商標)が用いられる。
ここで、アモルファスパーフルオロ樹脂について説明する。パーフルオロ樹脂は、炭素骨格とフッ素と微量の酸素からなるフッ素樹脂であり、その構造は、非晶質(アモルファス)である。アモルファスパーフルオロ樹脂は、耐火性、耐薬品性、撥水性などのフッ素樹脂としての特性を有するとともに、そのアモルファス構造により、透明性が非常に高い(可視光線透過率95%以上)。アモルファスパーフルオロ樹脂は、所定のフッ素系溶媒に溶解させることで、液体材料として取り扱うことができる。よって、塗布法による、アモルファスパーフルオロ樹脂薄膜の形成が可能である。
アモルファスパーフルオロ樹脂層52の上面には、酸化物半導体層9に対向する位置に、ゲート電極6が設けられている。ゲート電極6の材質には、Au、Ag、Cu、Pd、Ni、Al、Mo、Cr、Ti、Ta、Pt、W(タングステン)等の金属単体、または少なくともいずれかの金属を含む複合体、酸化インジウムスズ(ITO)などの導電性酸化物、ポリエチレンジオキシチオフェン(PEDOT)等の導電性ポリマーが適用可能である。本実施形態のゲート電極6は、Niよりなる。
次に、上記構造の酸化物薄膜トランジスタ1の製造工程について、図2乃至図6を参照して説明する。図2は、酸化物薄膜トランジスタ1の製造工程を示すフローチャートである。また、図3は、基板2の上面にソース電極3とドレイン電極4とが形成された状態の縦断面図であり、図4は、図3に示すソース電極3とドレイン電極4との間に酸化物半導体層9が形成された状態の縦断面図である。また、図5は、ソース電極3とドレイン電極4と酸化物半導体層9との上面に、非フッ素系有機樹脂層51が形成された状態の縦断面図であり、図6は、非フッ素系有機樹脂層51の上面にアモルファスパーフルオロ樹脂層52が形成された状態の縦断面図である。
酸化物薄膜トランジスタ1の製造工程は、図2に示すように、基板2の上面にソース電極3及びドレイン電極4を各々形成するソース・ドレイン電極形成工程(S1)と、ソース電極3及びドレイン電極4の間の基板2上面に酸化物半導体層9を形成する半導体層形成工程(S2)と、少なくとも酸化物半導体層9の上面にゲート絶縁層5を形成するゲート絶縁層形成工程(S3)と、ゲート絶縁層5の上面にゲート電極6を形成するゲート電極形成工程(S4)とから構成されている。ゲート絶縁層形成工程(S3)は、少なくとも酸化物半導体層9の上面を覆うように非フッ素系有機樹脂層51を形成する非フッ素系有機樹脂層形成工程(S31)と、非フッ素系有機樹脂層51の上面を覆うようにアモルファスパーフルオロ樹脂層52を形成するアモルファスパーフルオロ樹脂層形成工程(S32)とからなる。
はじめに、S1のソース・ドレイン電極形成工程が行われる。このソース・ドレイン電極形成工程(S1)では、図3に示すように、基板2の上面にソース電極3、ドレイン電極4が形成される。ソース電極3、ドレイン電極4の形成方法は、特に限定されない。基板2の上面に、電極を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、CVD法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
本実施形態では、ガラスからなる基板2を洗浄後、基板2の上面にNi薄膜を形成した。そして、形成したNi薄膜のパターニングを行い、不要部分を除去することにより、ソース電極3、ドレイン電極4を形成した。Ni薄膜の製膜は、スパッタリング法により行った。このときのターゲットとしてはNiを使用し、装置としてはDCスパッタ装置を用いた。形成されたNi薄膜の上面に、フォトリソグラフィ法を用いてレジストパターンを形成した後、エッチング法を用いてNi薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図3に示すように、基板2の上面に、Niからなるソース電極3及びドレイン電極4を形成させた。形成されたソース電極3及びドレイン電極4の厚さは、150nmであった。
次に、S2の半導体層形成工程が行われる。半導体層形成工程(S2)では、図4に示すように、ソース電極3及びドレイン電極4の間の基板2上面、及びソース電極3とドレイン電極4との上面に酸化物半導体層9が連続して形成される。酸化物半導体層9の形成方法は、半導体薄膜を形成した後、パターニングして不要部分を除去する方法が一般的である。製膜方法としてはスパッタリング法が好適であるが、これに制限されるものではない。パターニング法としては、フォトリソグラフィ法やスクリーン印刷法等を用いることができる。
本実施形態では、図3に示すソース電極3の上面、ドレイン電極4の上面、及び基板2の上面のうちのソース電極3、ドレイン電極4の設けられていない部位を覆うように、InGaZnO膜を形成した後、InGaZnO膜をパターニングして不要部分を除去することにより、InGaZnOからなる酸化物半導体層9を形成する。InGaZnO膜の製膜は、スパッタリング法により行われ、ターゲットとしてInGaZnOが用いられるとともに、ArとOとの混合ガスを流しながら行われる。InGaZnO膜を形成した後、フォトリソグラフィ法によりレジストパターンを形成し、有機酸系のITOエッチャントを用いて、エッチング法によりInGaZnO膜をエッチングする。不要となったフォトレジストは、アセトン洗浄により除去する。こうして、図4に示すように、ソース電極3及びドレイン電極4の間の基板2上面、ソース電極3の上面、ドレイン電極4の上面に、InGaZnOからなる酸化物半導体層9を連続して形成させることができる。形成された酸化物半導体層9の厚さは、30nmであった。
次に、S3のゲート絶縁層形成工程が行われる。ゲート絶縁層形成工程(S3)は、図2に示すように、ソース電極3、ドレイン電極4、酸化物半導体層9を備えた基板2の上面を覆うように、非フッ素系有機樹脂層51が形成される非フッ素系有機樹脂層形成工程(S31)と、非フッ素系有機樹脂層51の上面にアモルファスパーフルオロ樹脂層52が形成されるアモルファスパーフルオロ樹脂層形成工程(S32)とからなる。
非フッ素系有機樹脂層形成工程(S31)では、図5に示すように、ソース電極3、ドレイン電極4、酸化物半導体層9の各上面、及び基板2の上面のうちのソース電極3、ドレイン電極4、酸化物半導体層9が設けられていない部位を覆うように、非フッ素系有機樹脂層51が形成される。非フッ素系有機樹脂層51の形成方法に関しては特に限定するものではないが、塗布法を用いることがコストの面から好ましい。塗布法としては、各種方法が適用可能であり、具体的には、スピンコート法、スリットコート法、ディップコート法、スプレー法、ロールコート法、カーテンコート法、印刷法、液滴吐出法等のいずれをも用いることができる。
本実施形態では、ポリビニルフェノールを含有する非フッ素系有機樹脂層形成用溶液を、スピンコート法により、図4に示す酸化物半導体層9、ソース電極3、ドレイン電極4の各上面、及び基板2の上面のうちの酸化物半導体層9、ソース電極3、ドレイン電極4の設けられていない部位を覆うように塗布した後、熱処理を行った。非フッ素系有機樹脂層形成用溶液は、PVP、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテートの混合溶液であり、各材料の重量比は、PVP:メラミン−ホルムアルデヒド:プロピレングリコールモノメチルエーテルアセテート=1:2:10である。熱処理は、ホットプレートを用いて行い、70℃で10分間加熱した後、150℃で10分間加熱し、最後に200℃で30分間加熱することにより行った。熱処理後の非フッ素系有機樹脂層51の厚さは、700nmであった。
アモルファスパーフルオロ樹脂層形成工程(S32)では、図6に示すように、非フッ素系有機樹脂層51を覆うように、アモルファスパーフルオロ樹脂層52を形成する。アモルファスパーフルオロ樹脂層52の形成は、塗布法を用いて行われる。
本実施形態では、アモルファスパーフルオロ樹脂層形成用溶液を、スピンコート法により、図5に示す非フッ素系有機樹脂層51の上面を覆うように塗布した後、熱処理を行った。アモルファスパーフルオロ樹脂層形成用溶液は、スピンコート法用に調整された、旭硝子株式会社製「サイトップ(登録商標)溶液」を用いた。熱処理は、ホットプレートを用いて行い、一例として、70℃で10分間加熱した後、120℃で10分間加熱し、最後に200℃で10分間加熱することにより行った。熱処理後のアモルファスパーフルオロ樹脂層52の厚さは、100nmであった。
次に、S4のゲート電極形成工程が行われる。ゲート電極形成工程(S4)では、図1に示すように、アモルファスパーフルオロ樹脂層52の上面に、ゲート電極6が形成される。ゲート電極6の形成方法は、特に限定されない。ゲート電極6を形成する材質の薄膜を形成した後、パターニングして不要部分を除去する方法が一般的であるが、製膜方法、パターニング方法に関しても、各種方法を適用可能である。具体的には、製膜方法としては、スパッタリング法、真空蒸着法、CVD法、めっき法などが適用可能であるし、パターニング法としては、フォトリソグラフィ法やスクリーン印刷法などが適用可能である。
本実施形態では、Ni薄膜を形成した後、Ni薄膜のパターニングを行い、不要部分を除去することにより、Niからなるゲート電極6を形成した。Ni薄膜の形成は、真空蒸着法により行った。Ni薄膜が形成された後、フォトリソグラフィ法により、レジストパターンを形成し、エッチング法により、Ni薄膜をエッチングした。不要となったフォトレジストは、アセトン洗浄により除去した。こうして、図1に示すように、アモルファスパーフルオロ樹脂層52の上面に、Niからなるゲート電極6を形成した。形成されたゲート電極6の厚さは、200nmであった。
次に、上述の製造方法によって形成された酸化物薄膜トランジスタ1の効果を確認するため、酸化物薄膜トランジスタ1の性能評価を行った。この性能評価では、比較例1として、ゲート絶縁層5を非フッ素系有機樹脂層51の一層のみで構成した酸化物薄膜トランジスタ1a、及び、比較例2として、ゲート絶縁層5をアモルファスパーフルオロ樹脂層52の一層のみで構成した酸化物薄膜トランジスタ1bについても、性能評価を行った。以下、この性能評価について説明する。
はじめに、比較例1の酸化物薄膜トランジスタ1a、および比較例2の酸化物薄膜トランジスタ1bの断面構造について、図7および図8を参照して説明する。図7は、比較例1の酸化物薄膜トランジスタ1aの縦断面図であり、図8は、比較例2の酸化物薄膜トランジスタ1bの縦断面図である。
図7に示す比較例1の酸化物薄膜トランジスタ1aの構成は、ゲート絶縁層5を膜厚800nmの非フッ素系有機樹脂層51の一層のみで構成したこと以外は、酸化物薄膜トランジスタ1と同様である。酸化物薄膜トランジスタ1aは、第一実施形態の酸化物薄膜トランジスタ1の製造工程のうち、アモルファスパーフルオロ樹脂層形成工程(S32)のみを省いて製造することにより得られる。
また、図8に示す比較例2の酸化物薄膜トランジスタ1bは、ゲート絶縁層5を膜厚800nmのアモルファスパーフルオロ樹脂層52の一層のみで構成したこと以外は、第一実施形態の酸化物薄膜トランジスタ1と同様である。また、酸化物薄膜トランジスタ1bは、第一実施形態の酸化物薄膜トランジスタ1の製造工程のうち、非フッ素系有機樹脂層形成工程(S31)のみを省いて製造することにより得られる。
次に、性能評価の方法および性能評価の結果について、図9乃至11を参照して説明する。図9は、酸化物薄膜トランジスタ1のソース・ドレイン間に所定の電圧を印加して、ゲート電圧を変化させた際のソース・ドレイン間に流れる電流のグラフ(以下、電圧−電流特性という)である。図10は、酸化物薄膜トランジスタ1aの電圧−電流特性である。図11は、酸化物薄膜トランジスタ1bの電圧−電流特性である。なお、図9乃至11において、曲線aは、熱処理前の酸化物薄膜トランジスタ1、1a、1bの電圧−電流特性を示し、曲線bは、熱処理後の酸化物薄膜トランジスタ1、1a、1bの電圧−電流特性を示す。
性能評価は、図9乃至11に示す電圧−電流特性より求められる酸化物薄膜トランジスタの電界効果移動度と、ターンオン電圧とを指標として行った。電界効果移動度は、下記の式を用いて算出される。
ds=μCinW(V−Vth/2L
ただし、μは電界効果移動度、Idsは飽和領域においてソース・ドレイン間に流れる電流(以下、ドレイン電流)、Cinはゲート絶縁膜の単位面積当たりのキャパシタンス、Wはチャネル幅、Vはゲート電圧、Vthは閾値電圧、Lはチャネル長である。また、ターンオン電圧は、酸化物薄膜トランジスタにおいて、オフ状態からオン状態になるときの境界となるゲート電圧である。ソース電極3、ドレイン電極4間に所定の電圧を印加して、ゲート電圧を変化させた際にソース電極3、ドレイン電極4間に流れる電流を測定し、得られた値から、電界効果移動度とターンオン電圧とを算出した。
また、性能評価は、形成後の酸化物薄膜トランジスタ1、1a、1b、および形成後さらに熱処理が行われた酸化物薄膜トランジスタ1、1a、1bを対象として行った。熱処理は、形成後の酸化物薄膜トランジスタ1、1a、1bを、ホットプレートを用いて、200℃で5分間加熱することにより行った。酸化物半導体層を有する酸化物薄膜トランジスタでは、酸化物半導体層中に水分が取り込まれると、その特性が不安定になる場合がある。そのため、トランジスタ特性を安定化させるために、形成後、熱処理を行い、酸化物半導体層中の水分を除去するのが一般的である。
はじめに、酸化物薄膜トランジスタ1における熱処理前後の電界効果移動度およびターンオン電圧について評価した。図9に示す酸化物薄膜トランジスタ1の電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、熱処理前は、電界効果移動度が7.2cm/Vs、ターンオン電圧が−10Vであった(曲線a)。また、熱処理後には、電界効果移動度が7.6cm/Vs、ターンオン電圧が−10Vであった(曲線b)。これにより、第一実施形態の酸化物薄膜トランジスタ1では、熱処理を行うことにより、電界効果移動度がやや向上することが判明した。また、熱処理前後で、ターンオン電圧はほとんど変化しないことが判明した。これにより、高い電界効果移動度を有し、かつ熱処理によるターンオン電圧の変動のない安定した特性を有する酸化物薄膜トランジスタ1が得られることが示された。
なお、酸化物薄膜トランジスタ1について、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、再現性の良い結果が得られた。これにより、酸化物薄膜トランジスタ1は、安定したトランジスタ特性を有することが確認された。
次に、酸化物薄膜トランジスタ1aにおける熱処理前後の電界効果移動度およびターンオン電圧について評価した。図10に示す酸化物薄膜トランジスタ1aの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、熱処理前は、電界効果移動度が4.9cm/Vs、ターンオン電圧が−7.5Vであった(曲線a)。また、熱処理後には、電界効果移動度が5.2cm/Vs、ターンオン電圧が−50V以下であった(曲線b)。これにより、比較例1の酸化物薄膜トランジスタ1aでは、熱処理を行うことにより、ターンオン電圧が大幅に負にシフトすることが示された。トランジスタの駆動電圧を低くするためには、ターンオン電圧の絶対値を小さくする必要があるが、酸化物薄膜トランジスタ1aでは、熱処理を行うことにより、ターンオン電圧の絶対値が大きくなってしまう場合があることが示された。
なお、酸化物薄膜トランジスタ1aについて、同様の実験を複数回行い、電界効果移動度、およびターンオン電圧を求めたところ、熱処理前、熱処理後ともに、結果に再現性が得られなかった。これにより、酸化物薄膜トランジスタ1aのトランジスタ特性は、安定していないことが確認された。
次に、酸化物薄膜トランジスタ1bにおける熱処理前後の電界効果移動度およびターンオン電圧について評価した。図11に示す酸化物薄膜トランジスタ1bの電圧−電流特性に基づき、電界効果移動度およびターンオン電圧を求めると、熱処理前は、電界効果移動度が0.32cm/Vs、ターンオン電圧が−20Vであった(曲線a)。また、熱処理後には、電界効果移動度が0.31cm/Vs、ターンオン電圧が−20Vであった(曲線b)。これにより、比較例2の酸化物薄膜トランジスタ1bでは、第一実施形態の酸化物薄膜トランジスタ1と比較して、電界効果移動度が低く、ターンオン電圧の絶対値が大きいことが示された。薄膜トランジスタのターンオン電圧は、ゲート絶縁層の静電容量の反比例に近似することが知られている。また、ゲート絶縁層の静電容量は、ゲート絶縁層を形成する材料の比誘電率に比例する。比較例2の酸化物薄膜トランジスタ1bでは、ゲート絶縁層5が、誘電率の低いアモルファスパーフルオロ樹脂層52のみから形成されているため、ターンオン電圧の絶対値が大きくなったものと推測される。
一方、第一実施形態の酸化物薄膜トランジスタ1では、ゲート絶縁層5が、アモルファスパーフルオロ樹脂よりも比誘電率の高い架橋PVPからなる非フッ素系有機樹脂層51と、アモルファスパーフルオロ樹脂層52との積層構造であるため、ターンオン電圧の絶対値を小さくすることができたものと推測される。
以上説明したように、第一実施形態の酸化物薄膜トランジスタ1は、酸化物半導体層9上面に積層するゲート絶縁層5を、酸化物半導体層9を覆う非フッ素系有機樹脂層51と、非フッ素系有機樹脂層51を覆うアモルファスパーフルオロ樹脂層52とから構成した。アモルファスパーフルオロ樹脂層52をゲート絶縁層5の構成要素とすることにより、良好かつ安定した特性を有するとともに、熱処理を行った場合にも、特性の変化が殆どない酸化物薄膜トランジスタ1が得られる。
また、ゲート絶縁層5が、撥水性のアモルファスパーフルオロ樹脂層52を備えている。そのため、ゲート絶縁層5の上面にゲート電極6を形成させる際に行われるパターニング中の洗浄処理において、洗浄水が、ゲート絶縁層5を透過して、ゲート絶縁層5の下面の酸化物半導体層9まで到達することがない。酸化物半導体層9に水分が吸着してしまうと、酸化物薄膜トランジスタ1の特性は不安定になることが知られている。酸化物薄膜トランジスタ1では、洗浄水が酸化物半導体層9に到達することを防止して、酸化物薄膜トランジスタ1の特性を安定させることができる。
また、非フッ素系有機樹脂層51の材質として、誘電率の高いポリビニルフェノール(PVP)を採用したため、ゲート絶縁層5の誘電率を向上させ、酸化物薄膜トランジスタ1のターンオン電圧の絶対値を小さくすることができる。よって、駆動電圧の小さい酸化物薄膜トランジスタ1を得ることができる。
また、非フッ素系有機樹脂層51、およびアモルファスパーフルオロ樹脂層52は、ともに塗布法により、低温形成することが可能である。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、ゲート絶縁層5を形成することが可能である。しかも、下面側に形成された酸化物半導体層9にダメージを与えることなく、ゲート絶縁層5を形成させることが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
また、酸化物半導体層9の上面には、非フッ素系有機樹脂層51のみが接触する構成とし、非フッ素系有機樹脂層51の材質として、酸化物半導体に対する反応性の低いポリビニルフェノール(PVP)を採用した。よって、ゲート絶縁層5の形成過程において、酸化物半導体層9はダメージを受けることがない。そのため、酸化物半導体層9の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ1を形成することができる。
また、ソース電極3とドレイン電極4とが形成された後で、酸化物半導体層9が形成されている。そのため、ソース電極3やドレイン電極4が形成される際に、酸化物半導体層9がダメージを受けることがない。
その上、酸化物半導体層9の材料として、InGaZnOを採用しているため、半導体層形成工程(S2)における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
次に、第二実施形態の酸化物薄膜トランジスタ12について、図12および図13を参照して説明する。図12は、第二実施形態の酸化物薄膜トランジスタ12の縦断面図であり、図13は、酸化物薄膜トランジスタ12の製造工程を示すフローチャートである。第二実施形態の酸化物薄膜トランジスタ12は、ゲート絶縁層50において、非フッ素系有機樹脂層51がアモルファスパーフルオロ樹脂層52よりも上側に形成されることのほかは、第一実施形態の酸化物薄膜トランジスタ1と同様の構成である。したがって、ゲート絶縁層50における非フッ素系有機樹脂層51とアモルファスパーフルオロ樹脂層52との積層順のみを重点的に説明し、その他の構成については同一符号を付し、詳細な説明を省略する。
初めに、第二実施形態の酸化物薄膜トランジスタ12の断面構造について説明する。酸化物薄膜トランジスタ12では、図12に示すように、基板2の上面にソース電極3及びドレイン電極4が離間して設けられている。ソース電極3の上面及びドレイン電極4の上面と、ソース電極3及びドレイン電極4に挟まれる基板2の上面とには、酸化物半導体層9が連続して設けられている。そして、酸化物半導体層9とソース電極3とドレイン電極4と基板2とを覆うように、ゲート絶縁層50が設けられている。ゲート絶縁層50は、少なくとも酸化物半導体層9を覆う下側のアモルファスパーフルオロ樹脂層52と、アモルファスパーフルオロ樹脂層52を覆う上側の非フッ素系有機樹脂層51とから構成されている。非フッ素系有機樹脂層51の上面には、酸化物半導体層9に対向する位置に、ゲート電極6が設けられている。酸化物薄膜トランジスタ12の各構成要素の材質は、第一実施形態の酸化物薄膜トランジスタ1と同様である。
次に、第二実施形態の酸化物薄膜トランジスタ12の製造工程について説明する。第二実施形態の酸化物薄膜トランジスタ12の製造工程は、図13に示すように、基板2の上面にソース電極3及びドレイン電極4を各々形成するソース・ドレイン電極形成工程(S1)と、ソース電極3及びドレイン電極4の間の基板2上面に酸化物半導体層9を形成する半導体層形成工程(S2)と、少なくとも酸化物半導体層9の上面にゲート絶縁層5を形成するゲート絶縁層形成工程(S30)と、ゲート絶縁層5の上面にゲート電極6を形成するゲート電極形成工程(S4)とから構成されている。ソース・ドレイン電極形成工程(S1)、半導体層形成工程(S2)、およびゲート電極形成工程(S4)については、第一実施形態と同様であるため、説明を省略し、ゲート絶縁層形成工程(S30)についてのみ説明する。
第二実施形態におけるゲート絶縁層形成工程(S30)は、少なくとも酸化物半導体層9の上面を覆うようにアモルファスパーフルオロ樹脂層52を形成するアモルファスパーフルオロ樹脂層形成工程(S301)と、アモルファスパーフルオロ樹脂層52の上面を覆うように非フッ素系有機樹脂層51を形成する非フッ素系有機樹脂層形成工程(S302)とからなる。
アモルファスパーフルオロ樹脂層形成工程(S301)について説明する。アモルファスパーフルオロ樹脂層形成工程(S301)では、はじめに、アモルファスパーフルオロ樹脂層形成用溶液を、スピンコート法により、酸化物半導体層9、ソース電極3、ドレイン電極4の各上面、及び基板2の上面のうちの酸化物半導体層9、ソース電極3、ドレイン電極4の設けられていない部位を覆うように塗布した後、熱処理を行った。アモルファスパーフルオロ樹脂層形成用溶液は、スピンコート法用に調整された、旭硝子株式会社製の「サイトップ(登録商標)溶液」を用いた。熱処理は、ホットプレートを用いて行い、70℃で10分間加熱した後、120℃で10分間加熱し、最後に200℃で10分間加熱することにより行った。熱処理の後、酸素、アルゴン、窒素などのプラズマ処理により、アモルファスパーフルオロ樹脂層52の上面を親水化した。第二実施形態のアモルファスパーフルオロ樹脂層形成工程(S301)は、熱処理の後、上面の親水化のためにプラズマ処理をおこなう点で、第一実施形態におけるアモルファスパーフルオロ樹脂層形成工程(S32)とは異なる。
次に、非フッ素系有機樹脂層形成工程(S302)について説明する。非フッ素系有機樹脂層形成工程(S302)では、ポリビニルフェノールを含有する非フッ素系有機樹脂層形成用溶液を、スピンコート法により、アモルファスパーフルオロ樹脂層の上面に塗布した後、熱処理を行った。非フッ素系有機樹脂層形成用溶液は、PVP、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテートの混合溶液であり、各材料の重量比は、PVP:メラミン−ホルムアルデヒド:プロピレングリコールモノメチルエーテルアセテート=1:2:10である。熱処理は、ホットプレートを用いて行い、70℃で10分間加熱した後、150℃で10分間加熱し、最後に200℃で30分間加熱することにより行った。
第二実施形態の酸化物薄膜トランジスタ12でも、第一実施形態の酸化物薄膜トランジスタ1と同様の効果が得られる。また、第二実施形態の酸化物薄膜トランジスタ12では、アモルファスパーフルオロ樹脂層52が非フッ素系有機樹脂層51に覆われて、外部に露出しない。非フッ素系有機樹脂層51を形成する架橋PVPは、アモルファスパーフルオロ樹脂よりも硬度が高いことから、ゲート絶縁層50の物理的耐性を向上させることができる。これにより、ゲート絶縁層50がダメージを受けることによる、酸化物薄膜トランジスタ12の特性の悪化を抑制できる。特に、ゲート絶縁層50を形成した後に行われるゲート電極形成工程(S4)におけるゲート絶縁層50へのダメージを軽減させ、良好な特性を有する酸化物薄膜トランジスタ12を得ることができる。
次に、第三実施形態の酸化物薄膜トランジスタ100について説明する。第三実施形態の酸化物薄膜トランジスタ100は、第一実施形態、第二実施形態とは異なり、ゲート電極106がソース電極103やドレイン電極104より下側に位置する、所謂「ボトムゲート型」の酸化物薄膜トランジスタである。第三実施形態の酸化物薄膜トランジスタ100は、ボトムゲート型であることの他、層間絶縁層105が非フッ素系有機樹脂層151とアモルファスパーフルオロ樹脂層152の二層により形成されることに特徴を有する。また、層間絶縁層105を貫通するコンタクトホール111が設けられている点、画素電極112が設けられている点で第一実施形態、第二実施形態と異なる。なお、第一実施形態と同一部分の説明については省略する。
はじめに、酸化物薄膜トランジスタ100の断面構造について、図14を参照して説明する。図14は、第三実施形態である酸化物薄膜トランジスタ100の縦断面図である。酸化物薄膜トランジスタ100は、板状の基板102を有し、基板102上にゲート電極106が設けられている。そして、基板102とゲート電極106とを覆うように、第三実施形態におけるゲート絶縁層110が設けられている。第三実施形態におけるゲート絶縁層110の上面には、ソース電極103とドレイン電極104とが離間して設けられている。また、ソース電極103とドレイン電極104との間の第三実施形態におけるゲート絶縁層110の上面、ソース電極103の上面、ドレイン電極104の上面には、酸化物半導体層109が連続して設けられている。
そして、酸化物半導体層109の上面と、ソース電極103及びドレイン電極104の各上面と、第三実施形態におけるゲート絶縁層110の上面とは、層間絶縁層105により覆われている。層間絶縁層105は、下側の非フッ素系有機樹脂層151と上側のアモルファスパーフルオロ樹脂層152とからなる。層間絶縁層105の上面には画素電極112が設けられている。また、画素電極112とドレイン電極104との間には、層間絶縁層105を貫通するコンタクトホール111が設けられている。なお、第三実施形態におけるゲート絶縁層110が本発明の第1の絶縁層に相当し、層間絶縁層105が本発明の第2の絶縁層に相当する。
基板102の材質は、第一実施形態の基板2の材質と同様である。基板102の上面に形成されたゲート電極106の材質は、第一実施形態のゲート電極6の材質と同様である。
基板102の上面、およびゲート電極106の上面を覆うように設けられた第三実施形態におけるゲート絶縁層110は、一層からなり、絶縁物質により形成されている。絶縁物質として無機絶縁物質を採用する場合は、Al、SiO、SiN、TiO等が適用可能である。また、絶縁物質として有機絶縁物質を採用する場合は、PI(ポリイミド)、PMMA(ポリメチルメタクリレート)、PVP(ポリパラビニルフェノール)等が適用可能である。なお、第三実施形態におけるゲート絶縁層110の材質としては、絶縁性能、耐性の観点から、無機絶縁物質を採用する方がより好ましい。
第三実施形態におけるゲート絶縁層110の上面に離間して設けられたソース電極103、ドレイン電極104の材質は、第一実施形態のソース電極3、ドレイン電極4の材質と同様である。ソース電極103とドレイン電極104との間の第三実施形態におけるゲート絶縁層110の上面、ソース電極103の上面、ドレイン電極104の上面に設けられた酸化物半導体層109の材質は、第一実施形態、第二実施形態の酸化物半導体層9の材質と同様である。
基板102、ソース電極103、ドレイン電極104、酸化物半導体層109の上面に設けられた層間絶縁層105は、第一実施形態におけるゲート絶縁層5と同様の構成である。層間絶縁層105は、下側の非フッ素系有機樹脂層151と上側のアモルファスパーフルオロ樹脂層152とからなる。第三実施形態において層間絶縁層105を形成している非フッ素系有機樹脂層151およびアモルファスパーフルオロ樹脂層152の材質は、第一実施形態においてゲート絶縁層5を形成している非フッ素系有機樹脂層51およびアモルファスパーフルオロ樹脂層52と同様である。
層間絶縁層105の上面に形成される画素電極112は、ITO(酸化インジウムスズ)により形成される。
次に、酸化物薄膜トランジスタ100の製造方法について、図15乃至図22を参照して説明する。図15は、酸化物薄膜トランジスタ100の製造工程を示すフローチャートであり、図16は、基板102の上面にゲート電極106が形成された状態の縦断面図である。また、図17は、図16に示す基板102、ゲート電極106の上面に、第三実施形態におけるゲート絶縁層110が形成された状態の縦断面図であり、図18は、第三実施形態におけるゲート絶縁層110の上面に、ソース電極103、ドレイン電極104が形成された状態の縦断面図である。
また、図19は、ソース電極103の上面、ドレイン電極104の上面、及びソース電極103とドレイン電極104との間の、第三実施形態におけるゲート絶縁層110の上面に酸化物半導体層109が形成された状態の縦断面図である。また、図20は、ソース電極103、ドレイン電極104、酸化物半導体層109、及び第三実施形態におけるゲート絶縁層110の上面に、非フッ素系有機樹脂層151が形成された状態の縦断面図であり、図21は、非フッ素系有機樹脂層151の上面にアモルファスパーフルオロ樹脂層152が形成された状態の縦断面図である。図22は、非フッ素系有機樹脂層151およびアモルファスパーフルオロ樹脂層152を貫通するコンタクトホール111が形成された状態の縦断面図である。
酸化物薄膜トランジスタ100の製造工程は、図15に示すように、ゲート電極形成工程(S101)と、ゲート絶縁層形成工程(S102)と、ソース・ドレイン電極形成工程(S103)と、半導体層形成工程(S104)と、層間絶縁層形成工程(S105)と、コンタクトホール形成工程(S106)と、画素電極形成工程(S107)とを備えている。層間絶縁層形成工程(S105)は、非フッ素系有機樹脂層形成工程(S151)とアモルファスパーフルオロ樹脂層形成工程(S152)とから構成されている。以下、各工程について具体的に説明する。
初めに、ゲート電極形成工程(S101)が行われる。ゲート電極形成工程(S101)では、基板102の上面にゲート電極106が形成される。具体的には、まず、基板102を洗浄し、基板102の上面に、Ni薄膜が形成される。Ni薄膜の形成は、スパッタリング法により行われる。このときのターゲットとしてはNiが使用され、装置としてはDCスパッタ装置が用いられる。形成されたNi薄膜の上面に、フォトリソグラフィ法により、レジストパターンが形成され、エッチング法により、Ni薄膜がエッチングされる。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図16に示すように、基板102の上面に、Niからなるゲート電極106を形成させることができる。
次に、ゲート絶縁層形成工程が行われる(S102)。ゲート絶縁層形成工程(S102)では、図16に示すゲート電極106の上面、及び基板102の上面のうちのゲート電極106が設けられていない部位に、SiO膜が形成される。SiO膜の製膜は、スパッタリング法により行われ、ターゲットとしてはSiOが使用されるとともに、ArとOとの混合ガスを流しながら行われる。こうして、図17に示すように、ゲート電極106の上面、及び基板102の上面のうちのゲート電極106が設けられていない部位に、SiOからなる第三実施形態におけるゲート絶縁層110が形成される。
次に、ソース・ドレイン電極形成工程(S103)が行われる。ソース・ドレイン電極形成工程(S103)では、図17に示す第三実施形態におけるゲート絶縁層110の上面に、Ni薄膜を製膜し、パターニングして不要部分を除去することにより、図18に示すように、ソース電極103およびドレイン電極104を形成する。形成条件は、ゲート電極106と同様であるため、説明を省略する。
次に、半導体層形成工程(S104)が行われる。半導体層形成工程(S104)では、図19に示すように、ソース電極103及びドレイン電極104の間の、第三実施形態におけるゲート絶縁層110の上面、ソース電極103の上面、ドレイン電極104の上面に、酸化物半導体層109が連続して形成される。半導体層形成工程(S104)では、初めに、図18に示すソース電極103の上面と、ドレイン電極104の上面と、第三実施形態におけるゲート絶縁層110の上面のうちのソース電極103、ドレイン電極104が設けられていない部位とを覆うように、InGaZnO膜を形成する。その後、InGaZnO膜をパターニングして不要部分を除去することにより、InGaZnOからなる酸化物半導体層109を形成する。InGaZnO膜の形成は、スパッタリング法により行われ、ターゲットとしてInGaZnOが用いられるとともに、ArとOとの混合ガスを流しながら行われる。InGaZnO膜を形成した後、フォトリソグラフィ法を用いてレジストパターンを形成し、InGaZnO膜をエッチングする。最後に、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図19に示すように、ソース電極103及びドレイン電極104の間の第三実施形態におけるゲート絶縁層110の上面、ソース電極103の上面、ドレイン電極104の上面に、InGaZnOからなる酸化物半導体層109を連続して形成させることができる。
次に、層間絶縁層形成工程(S105)が行われる。層間絶縁層形成工程(S105)は、図15に示すように、下側の非フッ素系有機樹脂層151を形成する非フッ素系有機樹脂層形成工程(S151)と、上側のアモルファスパーフルオロ樹脂層152を形成するアモルファスパーフルオロ樹脂層形成工程(S152)とからなる。
非フッ素系有機樹脂層形成工程(S151)では、図20に示すように、酸化物半導体層109、ソース電極103、ドレイン電極104の各上面、及び第三実施形態におけるゲート絶縁層110の上面のうち酸化物半導体層109、ソース電極103、ドレイン電極104の設けられていない部位を覆うように、非フッ素系有機樹脂層151が形成される。非フッ素系有機樹脂層形成工程(S151)では、PVPを含有する非フッ素系有機樹脂層形成用溶液を、スピンコート法により、図19に示す酸化物半導体層109、ソース電極103、ドレイン電極104の各上面、及び第三実施形態におけるゲート絶縁層110の上面のうちの酸化物半導体層109、ソース電極103、ドレイン電極104の設けられていない部位に塗布した後、熱処理を行う。非フッ素系有機樹脂層形成用溶液は、PVP、メラミン−ホルムアルデヒド、プロピレングリコールモノメチルエーテルアセテートの混合溶液であり、各材料の重量比は、PVP:メラミン−ホルムアルデヒド:プロピレングリコールモノメチルエーテルアセテート=1:2:10である。熱処理は、ホットプレートを用いて行われ、70℃で10分間加熱した後、150℃で10分間加熱し、最後に200℃で30分間加熱することにより行われる。
アモルファスパーフルオロ樹脂層形成工程(S152)では、図21に示すように、非フッ素系有機樹脂層151の上面を覆うように、アモルファスパーフルオロ樹脂層152が形成される。アモルファスパーフルオロ樹脂層形成工程(S152)では、アモルファスパーフルオロ樹脂層形成用溶液を、スピンコート法により、基板2、ソース電極3、ドレイン電極4、酸化物半導体層9の上面に塗布した後、熱処理を行った。アモルファスパーフルオロ樹脂層形成用溶液は、スピンコート法用に調製された、旭硝子株式会社製の「サイトップ(登録商標)溶液」を用いた。熱処理は、ホットプレートを用いて行い、70℃で10分間加熱した後、120℃で10分間加熱し、最後に200℃で10分間加熱することにより行った。
次に、コンタクトホール形成工程(S106)が行われる。コンタクトホール形成工程(S106)では、非フッ素系有機樹脂層151とアモルファスパーフルオロ樹脂層152とを貫通するコンタクトホール111が形成される。コンタクトホール形成工程(S106)では、初めに、コンタクトホール111に対応する箇所に開口部を備えたレジストマスクを、図21に示すアモルファスパーフルオロ樹脂層152の上面に形成させる。そして、ドライエッチング法により、アモルファスパーフルオロ樹脂層152と非フッ素系有機樹脂層151とをエッチングする。エッチングガスは酸素が用いられる。こうして、図22に示すように、コンタクトホール111を形成させることができる。
次に、画素電極形成工程が行われる(S107)。画素電極形成工程(S107)では、アモルファスパーフルオロ樹脂層152の上面に、ITO薄膜が形成された後、パターニングして不要部分が除去されることにより、ITOからなる画素電極112が形成される。ITO膜の形成は、スパッタリング法により行われる。ITO膜形成後、レジストパターンを形成し、ITO膜をエッチングする。そして、不要となったフォトレジストを、アセトン洗浄により除去する。こうして、図14に示すように、アモルファスパーフルオロ樹脂層152の上面に画素電極112を形成させることができる。
以上詳述した、第三実施形態の酸化物薄膜トランジスタ100の製造方法によれば、酸化物半導体層109の上面に積層する層間絶縁層105を、酸化物半導体層109を覆う非フッ素系有機樹脂層151と、非フッ素系有機樹脂層151を覆うアモルファスパーフルオロ樹脂層152とから構成した。アモルファスパーフルオロ樹脂層152を層間絶縁層105の構成要素とすることにより、層間絶縁層105の形成後に熱処理を行った場合の酸化物薄膜トランジスタ100の特性変化を抑制できる。
また、非フッ素系有機樹脂層151、およびアモルファスパーフルオロ樹脂層152を、塗布法により、低温形成している。そのため、大がかりな装置を用いることなく、簡単、且つ安価に、層間絶縁層105を形成することが可能である。しかも、層間絶縁層105の下面側に形成された酸化物半導体層109にダメージを与えることなく、層間絶縁層105を形成させることが可能である。さらに、耐熱性の低い可撓性プラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。
また、酸化物半導体層109の上面には、非フッ素系有機樹脂層151のみが接触する構成とし、非フッ素系有機樹脂層151の材質として、酸化物半導体に対する反応性の低いポリビニルフェノール(PVP)を採用した。よって、層間絶縁層105の形成過程において、酸化物半導体層109はダメージを受けることがない。そのため、酸化物半導体層109の半導体特性を維持することができ、良好な特性を有する酸化物薄膜トランジスタ100を形成することができる。
また、ソース電極103とドレイン電極104とが形成された後で、酸化物半導体層109が形成されている。そのため、ソース電極103やドレイン電極104が形成される際に、酸化物半導体層109がダメージを受けることがない。
その上、酸化物半導体層109の材料として、InGaZnOを採用しているため、半導体層形成工程(S104)における製膜は、室温で行うことが可能である。そのため、可撓性を有するプラスチック基板を基板として採用することができ、その場合には可撓性を備える酸化物薄膜トランジスタの製造が可能となる。しかも、高い電界効果移動度を持つ酸化物薄膜トランジスタを実現できる。
尚、本発明は、詳述した実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲内において種々変更を加えてもよい。例えば、酸化物薄膜トランジスタを構成する基板、ゲート電極、ソース電極、ドレイン電極、ゲート絶縁層、酸化物半導体層の材料、大きさ、形状は実施形態の場合に限定されず、本開示の要旨を逸脱しない範囲内において適宜変更可能である。
また、第一実施形態〜第三実施形態では、ソース電極とドレイン電極とを形成させた後に酸化物半導体層を形成させたが、酸化物半導体層を形成させた後にソース電極とドレイン電極とを形成させてもよい。この場合には、酸化物半導体層の形成過程で、ソース電極、ドレイン電極が酸化されることがないので、ソース電極とドレイン電極との材料を選択する際の選択の幅を広げることができる。
また、第三実施形態における層間絶縁層形成工程(S105)では、まず、酸化物半導体層109の上面に非フッ素系有機樹脂層151を形成し、その上面にアモルファスパーフルオロ樹脂層152を形成した。しかし、第二実施形態のゲート絶縁層形成工程(S30)と同様に、まず、酸化物半導体層109の上面にアモルファスパーフルオロ樹脂層152を形成し、その上面に非フッ素系有機樹脂層151を形成してもよい。この場合には、硬度の低いアモルファスパーフルオロ樹脂層152が、非フッ素系有機樹脂層151に覆われて外部に露出しない。また、非フッ素系有機樹脂層151の材質として、高い硬度を有する材質を選択すれば、層間絶縁層105の物理的耐性を向上させることができる。これにより、層間絶縁層105がダメージを受けることによる、酸化物薄膜トランジスタ100の特性の悪化を抑制できる。特に、層間絶縁層105を形成した後に行われる画素電極形成工程(S107)における層間絶縁層105へのダメージを軽減させ、良好な特性を有する酸化物薄膜トランジスタ100を得ることができる。
本発明の酸化物薄膜トランジスタ及び酸化物薄膜トランジスタの製造方法は、所謂ボトムゲート型またはトップゲート型の酸化物薄膜トランジスタ及びその製造方法に適用可能である。
第一実施形態の酸化物薄膜トランジスタ1の縦断面図である。 第一実施形態の酸化物薄膜トランジスタ1の製造工程を示すフローチャートである。 基板2の上面にソース電極3とドレイン電極4とが形成された状態の縦断面図である。 図3に示すソース電極3とドレイン電極4との間に酸化物半導体層9が形成された状態の縦断面図である。 基板2とソース電極3とドレイン電極4と酸化物半導体層9との上面に、非フッ素系有機樹脂層51が形成された状態の縦断面図である。 非フッ素系有機樹脂層51の上面にアモルファスパーフルオロ樹脂層52が形成された状態の縦断面図である。 比較例1の酸化物薄膜トランジスタ1aの縦断面図である。 比較例2の酸化物薄膜トランジスタ1bの縦断面図である。 酸化物薄膜トランジスタ1の電圧−電流特性である。 酸化物薄膜トランジスタ1aの電圧−電流特性である。 酸化物薄膜トランジスタ1bの電圧−電流特性である。 第二実施形態の酸化物薄膜トランジスタ12の縦断面図である。 第二実施形態の酸化物薄膜トランジスタ12の製造工程を示すフローチャートである。 第三実施形態の酸化物薄膜トランジスタ100の縦断面図である。 酸化物薄膜トランジスタ100の製造工程を示すフローチャートである。 基板102の上面にゲート電極106が形成された状態の縦断面図である。 基板102、ゲート電極106の上面に、第三実施形態におけるゲート絶縁層110が形成された状態の縦断面図である。 第三実施形態におけるゲート絶縁層110の上面に、ソース電極103、ドレイン電極104が形成された状態の縦断面図である。 ソース電極103とドレイン電極104との間に酸化物半導体層109が形成された状態の縦断面図である。 ソース電極103、ドレイン電極104、酸化物半導体層109、第三実施形態におけるゲート絶縁層110の上面に、非フッ素系有機樹脂層151が形成された状態の縦断面図である。 非フッ素系有機樹脂層151の上面にアモルファスパーフルオロ樹脂層152が形成された状態の縦断面図である。 非フッ素系有機樹脂層151およびアモルファスパーフルオロ樹脂層152を貫通するコンタクトホール111が形成された状態の縦断面図である。
符号の説明
1 酸化物薄膜トランジスタ
2 基板
3 ソース電極
4 ドレイン電極
5 ゲート絶縁層
6 ゲート電極
9 酸化物半導体層
12 酸化物薄膜トランジスタ
50 ゲート絶縁層
51 非フッ素系有機樹脂層
52 アモルファスパーフルオロ樹脂層
100 酸化物薄膜トランジスタ
102 基板
103 ソース電極
104 ドレイン電極
105 層間絶縁層
106 ゲート電極
109 酸化物半導体層
110 第三実施形態におけるゲート絶縁層
111 コンタクトホール
112 画素電極
151 非フッ素系有機樹脂層
152 アモルファスパーフルオロ樹脂層
1a 酸化物薄膜トランジスタ
1b 酸化物薄膜トランジスタ

Claims (13)

  1. 第1の絶縁層と、
    前記第1の絶縁層上面において、チャネル部を形成する酸化物半導体層と
    前記チャネル部を介して互いに離間して設けられているソース電極及びドレイン電極と、
    前記酸化物半導体層の上面に設けられた第2の絶縁層と
    を備え、
    前記第2の絶縁層は、非フッ素系有機高分子からなる非フッ素系有機高分子層と、アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層とからなることを特徴とする酸化物薄膜トランジスタ。
  2. 前記非フッ素系有機高分子層は、ポリビニルフェノールを含有することを特徴とする請求項1に記載の酸化物薄膜トランジスタ。
  3. 前記酸化物半導体層は、In、Ga、Znの少なくともいずれか1種の元素を含む酸化物により形成されていることを特徴とする請求項1又は2に記載の酸化物薄膜トランジスタ。
  4. 前記第2の絶縁層は、
    前記酸化物半導体層の上面に設けられ、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層と、
    前記非フッ素系有機高分子層の上面に設けられ、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層と
    からなることを特徴とする請求項1乃至3のいずれかに記載の酸化物薄膜トランジスタ。
  5. 前記第2の絶縁層は、
    前記酸化物半導体層の上面に設けられ、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層と、
    前記アモルファスパーフルオロ樹脂層の上面に設けられ、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層と
    からなることを特徴とする請求項1乃至3のいずれかに記載の酸化物薄膜トランジスタ。
  6. 前記酸化物薄膜トランジスタはトップゲート型であって、
    前記第1の絶縁層は基板であり、前記第2の絶縁層の上面には、ゲート電極が設けられることを特徴とする請求項1乃至5のいずれかに記載の酸化物薄膜トランジスタ。
  7. 前記酸化物薄膜トランジスタはボトムゲート型であって、
    前記第1の絶縁層はゲート絶縁層であり、前記第2の絶縁層の上面には、画素電極が設けられることを特徴とする請求項1乃至5のいずれかに記載の酸化物薄膜トランジスタ。
  8. 第1の絶縁層の上面に酸化物半導体層を形成させる酸化物半導体層形成工程と、
    前記酸化物半導体層により形成されるチャネル部を介して互いに離間するソース電極及びドレイン電極を形成させるソース・ドレイン電極形成工程と、
    前記酸化物半導体層の上面に第2の絶縁層を形成させる第2絶縁層形成工程と
    を備え、
    前記第2絶縁層形成工程は、
    非フッ素系有機高分子からなる非フッ素系有機高分子層を形成させる非フッ素系有機高分子層形成工程と、
    アモルファスパーフルオロ樹脂からなるアモルファスパーフルオロ樹脂層を形成させるアモルファスパーフルオロ樹脂層形成工程と
    からなることを特徴とする酸化物薄膜トランジスタの製造方法。
  9. 前記非フッ素系有機高分子層形成工程では、ポリビニルフェノールを含有する溶液を塗布することにより前記非フッ素系有機高分子層を形成させることを特徴とする請求項8に記載の酸化物薄膜トランジスタの製造方法。
  10. 前記第2絶縁層形成工程は、
    前記酸化物半導体層の上面に、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層を形成させる前記非フッ素系有機高分子層形成工程と、
    前記非フッ素系有機高分子層の上面に、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層を形成させる前記アモルファスパーフルオロ樹脂層形成工程と
    からなることを特徴とする請求項8又は9に記載の酸化物薄膜トランジスタの製造方法。
  11. 前記第2絶縁層形成工程は、
    前記酸化物半導体層の上面に、前記アモルファスパーフルオロ樹脂からなる前記アモルファスパーフルオロ樹脂層を形成させる前記アモルファスパーフルオロ樹脂層形成工程と、
    前記アモルファスパーフルオロ樹脂層の上面に、前記非フッ素系有機高分子からなる前記非フッ素系有機高分子層を形成させる前記非フッ素系有機高分子層形成工程と
    からなることを特徴とする請求項8又は9に記載の酸化物薄膜トランジスタの製造方法。
  12. 前記酸化物薄膜トランジスタはトップゲート型であって、
    前記第1の絶縁層は基板であり、
    前記第2の絶縁層の上面にゲート電極を形成させるゲート電極形成工程を、さらに備えることを特徴とする請求項8乃至11のいずれかに記載の酸化物薄膜トランジスタの製造方法。
  13. 前記酸化物薄膜トランジスタはボトムゲート型であって、
    基板上にゲート電極を形成させるゲート電極形成工程と、
    前記ゲート電極上面に、前記第1の絶縁層を形成させる第1絶縁層形成工程と、
    前記第2の絶縁層の上面に、画素電極を形成させる画素電極形成工程とを
    さらに備えることを特徴とする請求項8乃至11のいずれかに記載の酸化物薄膜トランジスタの製造方法。
JP2008225510A 2008-09-03 2008-09-03 酸化物薄膜トランジスタ、及びその製造方法 Pending JP2010062276A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008225510A JP2010062276A (ja) 2008-09-03 2008-09-03 酸化物薄膜トランジスタ、及びその製造方法
PCT/JP2009/056593 WO2010026798A1 (ja) 2008-09-03 2009-03-31 酸化物薄膜トランジスタ、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008225510A JP2010062276A (ja) 2008-09-03 2008-09-03 酸化物薄膜トランジスタ、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010062276A true JP2010062276A (ja) 2010-03-18

Family

ID=41796973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008225510A Pending JP2010062276A (ja) 2008-09-03 2008-09-03 酸化物薄膜トランジスタ、及びその製造方法

Country Status (2)

Country Link
JP (1) JP2010062276A (ja)
WO (1) WO2010026798A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011122241A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd ターゲット材料の包装方法、及びターゲットの取り付け方法
WO2011132556A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011243975A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013062456A (ja) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> 薄膜デバイスおよびその製造方法
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8530289B2 (en) 2010-04-23 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2014517524A (ja) * 2011-06-01 2014-07-17 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ハイブリッド両極性tft
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20150041437A (ko) * 2013-10-08 2015-04-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
US9153436B2 (en) 2012-10-17 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9263259B2 (en) 2012-10-17 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
JP2016063053A (ja) * 2014-09-17 2016-04-25 公立大学法人大阪府立大学 薄膜トランジスタおよびその製造方法
US9330909B2 (en) 2012-10-17 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2020065065A (ja) * 2010-09-13 2020-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2024177249A (ja) * 2010-05-21 2024-12-19 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5763474B2 (ja) * 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
GB201810710D0 (en) * 2018-06-29 2018-08-15 Smartkem Ltd Sputter Protective Layer For Organic Electronic Devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6051262B2 (ja) * 1977-02-17 1985-11-13 富士通株式会社 半導体装置
DE19712233C2 (de) * 1996-03-26 2003-12-11 Lg Philips Lcd Co Flüssigkristallanzeige und Herstellungsverfahren dafür
WO2003052841A1 (en) * 2001-12-19 2003-06-26 Avecia Limited Organic field effect transistor with an organic dielectric
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2007258218A (ja) * 2006-03-20 2007-10-04 Toppan Printing Co Ltd 有機トランジスタおよびその製造方法
JP2007311377A (ja) * 2006-05-16 2007-11-29 Sony Corp 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP5256583B2 (ja) * 2006-05-29 2013-08-07 大日本印刷株式会社 有機半導体素子、および、有機半導体素子の製造方法
JP2007318025A (ja) * 2006-05-29 2007-12-06 Dainippon Printing Co Ltd 有機半導体素子、および、有機半導体素子の製造方法
JP4946286B2 (ja) * 2006-09-11 2012-06-06 凸版印刷株式会社 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP5145676B2 (ja) * 2006-09-15 2013-02-20 凸版印刷株式会社 薄膜トランジスタおよびその製造方法
US7511343B2 (en) * 2006-10-12 2009-03-31 Xerox Corporation Thin film transistor

Cited By (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011122241A (ja) * 2009-11-13 2011-06-23 Semiconductor Energy Lab Co Ltd ターゲット材料の包装方法、及びターゲットの取り付け方法
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
JP2011228691A (ja) * 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8669148B2 (en) 2010-04-23 2014-03-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9390918B2 (en) 2010-04-23 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US9978878B2 (en) 2010-04-23 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8461007B2 (en) 2010-04-23 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8530289B2 (en) 2010-04-23 2013-09-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8546225B2 (en) 2010-04-23 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012248860A (ja) * 2010-04-23 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2018022901A (ja) * 2010-04-23 2018-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011132556A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8865534B2 (en) 2010-04-23 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8895377B2 (en) 2010-04-23 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8945982B2 (en) 2010-04-23 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2017055123A (ja) * 2010-04-23 2017-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9099499B2 (en) 2010-04-23 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011243975A (ja) * 2010-04-23 2011-12-01 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9147754B2 (en) 2010-04-23 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2016106408A (ja) * 2010-04-23 2016-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9245983B2 (en) 2010-04-23 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9812533B2 (en) 2010-04-23 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9202877B2 (en) 2010-04-23 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP7714761B2 (ja) 2010-05-21 2025-07-29 株式会社半導体エネルギー研究所 半導体装置
JP2024177249A (ja) * 2010-05-21 2024-12-19 株式会社半導体エネルギー研究所 半導体装置
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2020065065A (ja) * 2010-09-13 2020-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2014517524A (ja) * 2011-06-01 2014-07-17 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ハイブリッド両極性tft
JP2013062456A (ja) * 2011-09-15 2013-04-04 Nippon Hoso Kyokai <Nhk> 薄膜デバイスおよびその製造方法
US9099303B2 (en) 2011-12-22 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9153436B2 (en) 2012-10-17 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9812467B2 (en) 2012-10-17 2017-11-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
US9852904B2 (en) 2012-10-17 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9330909B2 (en) 2012-10-17 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9263259B2 (en) 2012-10-17 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor
KR20150041437A (ko) * 2013-10-08 2015-04-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
KR102089347B1 (ko) 2013-10-08 2020-03-16 경북대학교 산학협력단 비휘발성 메모리 소자 및 이의 제조 방법
JP2016063053A (ja) * 2014-09-17 2016-04-25 公立大学法人大阪府立大学 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
WO2010026798A1 (ja) 2010-03-11

Similar Documents

Publication Publication Date Title
JP2010062276A (ja) 酸化物薄膜トランジスタ、及びその製造方法
JP4550030B2 (ja) 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP4454536B2 (ja) 有機薄膜トランジスタ及びその製造方法
CN103403903B (zh) 场效应晶体管及其制造方法
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
JP5512144B2 (ja) 薄膜トランジスタ及びその製造方法
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
WO2009150886A1 (ja) 酸化物薄膜トランジスタ、及びその製造方法
US9093327B2 (en) Display panel device and method of manufacturing display panel device
TWI472038B (zh) 電子裝置、其製造方法以及顯示裝置
KR101240656B1 (ko) 평판표시장치와 평판표시장치의 제조방법
WO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
JP2007036248A (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
JP2010186768A (ja) 有機半導体素子、及びその製造方法
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JP2011066269A (ja) 酸化物薄膜トランジスタ、その製造方法、及び酸化物薄膜トランジスタを用いたディスプレイ
WO2012057196A1 (ja) 電荷注入特性が高い有機薄膜トランジスタ
JP2011049192A (ja) 酸化物薄膜トランジスタ基板、その製造方法、および酸化物薄膜トランジスタ基板を用いた表示装置
KR101363255B1 (ko) 유기 박막 트랜지스터 및 이의 제조방법
JP2013004849A (ja) 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP2013038194A (ja) 有機トランジスタ及びその製造方法
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
KR101051075B1 (ko) 유기박막 트랜지스터 어레이 및 그 제조방법
KR20140102025A (ko) 박막 트랜지스터 표시판 및 그 제조 방법과 상기 박막 트랜지스터 표시판을 포함하는 전자 소자

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091113