JP2010061100A

JP2010061100A - 表示装置及びこれの駆動方法

Info

Publication number: JP2010061100A
Application number: JP2009062300A
Authority: JP
Inventors: Chang Jin Im; 昌鎭林; Sang-Jae Yeo; 相在呂; Moon-Chul Park; 文 ▲徹▼ 朴
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2008-09-03
Filing date: 2009-03-16
Publication date: 2010-03-18
Anticipated expiration: 2029-03-16
Also published as: JP5410793B2; US20100053138A1; KR20100027878A; US8279210B2; KR101493491B1

Abstract

【課題】表示装置及びこれの駆動方法を提供する。
【解決手段】表示装置及びこれの駆動方法において、複数のゲートラインと複数のデータラインとが交差する領域に形成された複数の画素を駆動するために、データラインに映像データに対応するデータ電圧を提供し、ゲートラインにゲート信号を順次に提供する。ゲート信号は、スキャン期間の間、データラインのデータ電圧が対応する画素に提供されるようにゲートオン電圧を維持して、非スキャン期間の間は共通電圧に同期して、第１電圧レベルと第２電圧レベルとの間をスイングする。したがって、ライン反転駆動時にゲートラインに接続された薄膜トランジスタへのストレスを減少させることができ、その結果、薄膜トランジスタの信頼性を向上させることができる。
【選択図】図４

Description

本発明は、表示装置に関し、より詳細には、表示装置及びこれの駆動方法に関する。

一般的に、移動通信端末機、デジタルカメラ、携帯用コンピュータ、モニタ、ＴＶなど多様な電子機器は、映像を表示するための映像表示装置を含む。映像表示装置には、様々な種類の表示装置が使われるが、フラットパネル形状を有するフラットパネル表示装置が主に使われ、フラットパネル表示装置のうちでも特に液晶表示装置（ＬＣＤ：ＬｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ)が広く使われている。

このような液晶表示装置（ＬＣＤ）は、液晶(ＬｉｑｕｉｄＣｒｙｓｔａｌ)を利用して映像を表示するフラットパネル表示装置の一つで、他のフラットパネル表示装置に比べて、薄い、軽い、低い駆動電圧、及び低い消費電力を有する長所があり、産業全般にかけて広範囲に使われている。

韓国特許第０６６６１１９号公報韓国特許公開第２００７−０６７９６９号公報特開２００７−２１２９１６号公報

本発明の目的は、薄膜トランジスタの信頼性を向上させる表示装置を提供することである。

本発明の他の目的は、前記の表示装置を駆動するために使用される方法を提供することである。

上述の目的を達成するため、本発明による表示装置は、複数のゲートラインと複数のデータラインとが交差する領域に形成された複数の画素を具備して、映像を表示する表示部と、複数のデータラインに映像データに対応するデータ電圧を提供するソースドライバと、ゲートラインにゲート信号を順次に提供するゲートドライバと、を含む。

ここで、ゲート信号は、スキャン期間の間、データラインのデータ電圧が対応する画素に提供されるようにゲートオン電圧を維持し、非スキャン期間の間、第１電圧レベルと第２電圧レベルとの間をスイングする。

本発明による表示装置の駆動方法は、複数のデータラインに映像データに対応するデータ電圧を提供し、複数のゲートラインにゲート信号を順次に提供し、ゲート信号に応答してデータ電圧に対応する映像を表示すること、を含む。

ここで、ゲート信号は、スキャン期間の間、データラインのデータ電圧が対応する画素に提供されるようにゲートオン電圧を維持して、非スキャン期間の間、第１電圧レベルと第２電圧レベルとの間をスイングする。

本発明による表示装置及びこれの駆動方法によると、ライン反転駆動時において、共通電圧に同期して非スキャン期間の間、第１電圧レベルと第２電圧レベルとの間をスイングするゲート信号をゲートラインに提供することによって、ゲートラインに接続された薄膜トランジスタに印加されるストレスを減少させることができ、その結果、薄膜トランジスタの信頼性を向上させることができる。

本発明に係る液晶表示装置を示すブロック図である。ライン反転方式で動作する液晶表示装置及び共通電圧の位相を示した図面である。ゲートドライバから出力されるゲート信号を示した図面である。図３に示した複数のステージのうち、奇数番目のステージの回路図である。図４に示したステージの入/出力波形図である。図３に示した複数のステージのうち、偶数番目のステージの回路図である。図６に示したステージの入/出力波形図である。連続する２フレームで、第１及び第２ゲート信号を示した波形図である。図１に示したゲートオフ電圧発生器において、第２及び第３ゲートオフ電圧を生成する回路を示した図面である。図９に示した第２及び第３ゲートオフ電圧を示した波形図である。

以下、本発明が属する技術分野で通常の知識を有する者が本発明の技術的な思想を容易に実施することができるように本発明の実施形態を図面を参照して説明する。

本発明によるライン反転駆動する液晶表示装置は、共通電圧に同期してゲートオフ電圧をゲートラインに提供する。これで、液晶表示装置の薄膜トランジスタのストレスを低減することが可能になる。

図１は、本発明に係る液晶表示装置１００を示す図面である。

図１を参照すると、液晶表示装置１００は、表示部１１０、タイミングコントローラ１２０、ソースドライバ１３０、ゲートオフ電圧発生器１４０、及びゲートドライバ１５０を含む。

表示部１１０は、二つの基板の間に介在された液晶層からなる液晶表示パネル(図示せず）を具備して映像を表示する。二つの基板のうち、何れか一つの基板には、複数のデータラインＤ１〜Ｄｎ及び複数のゲートラインＧ１〜Ｇｍが具備される。複数のデータラインＤ１〜Ｄｎ及び複数のゲートラインＧ１〜Ｇｍは、互いに絶縁して交差する。ここで、各交差領域には単位画素が存在する。各単位画素は、図１に示したように薄膜トランジスタＴＦＴ、液晶キャパシタＣＬＣ、及び蓄積キャパシタＣＳＴから構成される。

薄膜トランジスタＴＦＴは、対応するゲートラインに接続されたゲート電極及び対応するデータラインに接続されたソース電極を有する。薄膜トランジスタＴＦＴは、ゲートラインから伝えられたゲート信号に応答して、ソースドライバ１３０からデータ電圧を受信する。液晶キャパシタＣＬＣは、薄膜トランジスタＴＦＴのドレイン(ｎｄａｔａ)に接続された画素電極と、共通電圧Ｖｃｏｍを受信して、画素電極と向き合う共通電極との間に接続されるため、データ電圧によって液晶の透過率が制御されて、その結果、望みの階調を有する映像が表示される。

蓄積キャパシタＣＳＴは、薄膜トランジスタＴＦＴのドレイン(ｎｄａｔａ)及び蓄積電極の間に接続される。ここで蓄積電極は、別途のストレージライン(図示せず)を通じて、各単位画素別に同一電圧が提供されるように具備されてもよい。

タイミングコントローラ１２０は、外部からデジタル形態の映像データ信号Ｒ、Ｇ、Ｂ、制御信号ＣＳを受信する。タイミングコントローラ１２０は、制御信号ＣＳを受信すると、ソースドライバ１３０及びゲートドライバ１５０を駆動するために必要な制御信号(例えば、水平同期信号Ｈｓｙｎｃ、水平クロック信号ＨＣＬＫ、垂直開始信号ＳＴＶ、ＳＴＶＢ、クロック信号ＣＬＫ、及びクロックバー信号ＣＬＫＢ)を出力する。

ソースドライバ１３０は、水平同期信号Ｈｓｙｎｃ及び水平クロック信号ＨＣＬＫに同期して、タイミングコントローラ１２０から映像データＲ、Ｇ、Ｂを受信する。ソースドライバ１３０は、タイミングコントローラ１２０から一つのゲートラインに対応する映像データＲ、Ｇ、Ｂを受信して、ｎ個のデータ電圧を生成して、ｎ個のデータラインＤ１〜Ｄｎに出力する。

ここで、タイミングコントローラ１２０は、反転信号ＲＳＶを生成してソースドライバ１３０に供給する。反転信号ＲＳＶは、データ電圧の極性を決定する信号である。本発明の一例において、反転信号ＲＳＶによって、データ電圧の極性は、一水平ライン単位で反転される。また、データ電圧の極性によって共通電圧Ｖｃｏｍの極性が変わるので、共通電圧Ｖｃｏｍの極性も一水平ライン単位で反転される。

図２は、ライン反転方式で動作する液晶表示装置及び共通電圧の位相を示した図面である。

図２を参照すると、ライン反転方式で動作する場合、一つのゲートラインをスキャンする毎に共通電圧Ｖｃｏｍの極性が反転する。例えば、Ｎ番目のフレームの場合、奇数番目のゲートラインＧ１、Ｇ３に接続された画素には、負極性のデータが供給され、偶数番目のゲートラインＧ２、Ｇ４に接続された画素には、正極性のデータが供給される。ここで、画素に正極性のデータが供給される場合は、共通電圧Ｖｃｏｍは負極性を有し、画素に負極性のデータが供給される場合は、共通電圧Ｖｃｏｍは正極性を有する。

次に、Ｎ＋１番目のフレームで、奇数番目のゲートラインＧ１、Ｇ３及び偶数番目のゲートラインＧ２、Ｇ４の極性が反転する。この際、共通電圧Ｖｃｏｍの極性も反転する。

再び、図１を参照すると、ゲートオフ電圧発生器１４０は、第１乃至第３ゲートオフ電圧ＶＯＦＦ、ＶＯＦＦ１、ＶＯＦＦ２を生成する。ここで、第１乃至第３ゲートオフ電圧ＶＯＦＦ、ＶＯＦＦ１、ＶＯＦＦ２は、画素データを維持するために使われて、ゲートドライバ１５０に提供される。

第１ゲートオフ電圧ＶＯＦＦは、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２よりも低い電圧レベルを有する。第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２は、フレーム周期の２倍の周期の間、第１レベルＶＨ及び第２レベルＶＬの間をスイングする。ここで、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２は、互いに反転した位相を有する。

一方、ゲートドライバ１５０は、垂直開始信号ＳＴＶに応答して動作を始めるシフトレジスタを含む。シフトレジスタは、複数のステージＧＤ１〜ＧＤｍを含む。各ステージＧＤ１〜ＧＤｍは、第１及び第２クロック信号ＣＬＫ、ＣＬＫＢに応答して、ゲートオン電圧ＶＯＮレベルを有するゲート信号を順次に出力する。

図３は、ゲートドライバ１５０から出力されるゲート信号を示した図面である。

図３に示したように、各ステージＧＤ１〜ＧＤｍから順次に出力されるゲート信号ＧＳ１〜ＧＳｍの各々は、１フレーム(１Ｆｒａｍｅ)のうち、水平スキャン期間ｔの間、ゲートオン電圧ＶＯＮレベルを有して、残りの期間(以下、非スキャン期間)では、オフ電圧レベルを有する。

ゲート信号ＧＳ１〜ＧＳｍの各々が非スキャン期間で、オフ電圧レベルを有するため、ゲートドライバ１５０は、第１乃至第３ゲートオフ電圧ＶＯＦＦ、ＶＯＦＦ１、ＶＯＦＦ２を受信する。第１ゲートオフ電圧ＶＯＦＦは、各ステージＧＤ１〜ＧＤｍのノードを安定化させるために使われ、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２は、各ステージＧＤ１〜ＧＤｍから出力されるゲート信号ＧＳ１〜ＧＳｍの各々のオフ電圧レベルを変化させるために使われる。

本発明の一例において、各ステージＧＤ１〜ＧＤｍは、第１及び第２クロック信号ＣＬＫ、ＣＬＫＢに同期して、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２を交互に出力するように具備される。ここで、共通電圧Ｖｃｏｍは、第１及び第２クロック信号ＣＬＫ、ＣＬＫＢに同期してスイングするため、ゲートラインＧ１〜Ｇｍに各々提供されるゲート信号ＧＳ１〜ＧＳｍは、各々共通電圧Ｖｃｏｍと同一である位相を有し、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２にスイングすることができる。ゲート信号ＧＳ１〜ＧＳｍの各々が非スキャン期間で、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２にスイングする動作は、以後、図４乃至図８を参照して具体的に説明する。

一方、本発明の一実施形態において、ゲートドライバ１５０は、表示部１１０が具備されたガラス基板上に薄膜工程を通じて形成されてもよい。

非スキャン期間の間、ゲートラインには、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２の間で、共通電圧と同一な位相でスイングするゲート信号が印加される。したがって、画素の薄膜トランジスタＴＦＴのドレイン(ｎｄａｔａ)及びゲートラインの間で、データを維持するための最小の電圧が維持されることができる。これによって、本発明では、非スキャン期間の間、薄膜トランジスタＴＦＴのストレスを減少させることができる。

図４は、図３に示した複数のステージのうち、奇数番目のステージの回路図であり、図５は、図４に示したステージの入/出力波形図である。ここで、複数の奇数番目のステージの各々は、互いに同一である回路構成を有するので、図４では、最初ステージ(以下、第１ステージと称する）の回路図を一例に説明し、残りのステージに対する説明は省略する。

図４を参照すると、第１ステージＧＤ１は、第１乃至第７ＭＯＳトランジスタＭ１〜Ｍ７、第１乃至第３キャパシタＣｌｉｎｅ、Ｃｂ、Ｃｃを含む。

第１ＭＯＳトランジスタＭ１は、第１クロック信号ＣＬＫを受信するソース及びゲートラインＧｋにゲート信号ＧＳｋを出力するドレインを含む。第２ＭＯＳトランジスタＭ２は、ゲート信号ＧＳｋ−１、或いは垂直開始信号ＳＴＶが入力されるソース、第１ノードＮ１に接続されたドレイン、及び前記ソースに接続されたゲートを含む。第３ＭＯＳトランジスタＭ３は、第１ノードＮ１に接続されたドレイン、第１ゲートオフ電圧ＶＯＦＦに接続されたソース、及びゲート信号ＧＳｋ＋１が入力されるゲートを含む。第４ＭＯＳトランジスタＭ４は、ゲートラインＧｋにゲート信号ＧＳｋを出力するドレイン、第３ゲートオフ電圧ＶＯＦＦ２が提供されるソース、及び第２クロック信号ＣＬＫＢが入力されるゲートを含む。第５ＭＯＳトランジスタＭ５は、ゲートラインＧｋにゲート信号ＧＳｋを出力するドレイン、第２ゲートオフ電圧ＶＯＦＦ１が提供されるソース、第２ノードＮ２に接続されたゲートを含む。第６ＭＯＳトランジスタＭ６は、第２ノードＮ２に接続されたドレイン、第１ゲートオフ電圧ＶＯＦＦが提供されるソース、及び第１ノードＮ１に接続されたゲートを含む。第７ＭＯＳトランジスタＭ７は、第１ノードＮ１に接続されたドレイン、第１ゲートオフ電圧ＶＯＦＦが提供されるソース、及び第２ノードＮ２に接続されたソースを含む。

第１キャパシタＣｂは、第１ノードＮ１及びゲート信号ＧＳｋが出力されるゲートラインＧｋの間に接続される。第２キャパシタＣｃは、第１ＭＯＳトランジスタＭ１のソース及び第２ノードＮ２の間に接続される。第３キャパシタ(ＣＬｉｎｅ）は、ゲートラインＧｋ及び共通電圧Ｖｃｏｍ端子の間に接続される。

図４及び図５を参照すると、第１ゲートオフ電圧ＶＯＦＦは、第１ノードＮ１及び第２ノードＮ２の安定化を行うために利用される。第１ゲートオフ電圧ＶＯＦＦは、第１電圧レベルＶＬに維持される。

第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２は、第１及び第２クロック信号ＣＬＫ、ＣＬＫＢに応答して、ゲートラインＧｋに出力されるゲート信号のオフ電圧レベルを変化させるために利用される。具体的に、第１ステージＧＤ１は、第１クロック信号ＣＬＫに応答して第２ゲートオフ電圧ＶＯＦＦ１をゲートラインＧｋに出力して、第２クロック信号ＣＬＫＢに応答して第３ゲートオフ電圧ＶＯＦＦ２をゲートラインＧｋに出力する。ここで、第２ゲートオフ電圧ＶＯＦＦ１は、共通電圧Ｖｃｏｍ（図示せず)に同期して、第１電圧レベルＶＬ及び第２電圧レベルＶＨにスイングし、第３ゲートオフ電圧ＶＯＦＦ２は、第２ゲートオフ電圧ＶＯＦＦ１の反転状態にスイングする。すなわち、第２ゲートオフ電圧ＶＯＦＦ１が第１電圧レベルＶＬを有する場合、第３ゲートオフ電圧ＶＯＦＦ２は、第２電圧レベルＶＨを有する。本発明の一例において、第２電圧レベルＶＨは、第１電圧レベルＶＬより高く、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２の電圧レベルは、１フレーム単位で変化する。

以下に、図４に示した第１ステージＧＤ１の駆動における第１ゲート信号ＧＳ１の出力状態を表す表を示す。

以下、表１を参照して第１ステージＧＤ１の動作を説明する。

垂直開始信号ＳＴＶによって第２ＭＯＳトランジスタＭ２がオンすると、第１ノードＮ１は、ハイレベルになり、第２ノードＮ２は、ローレベルになる。この際、第１クロック信号ＣＬＫがハイレベルである場合、ハイレベルの第１クロック信号ＣＬＫによって第１ＭＯＳトランジスタＭ１がオンされる。その結果、第１ステージＧＤ１は、ハイレベルの第１クロック信号ＣＬＫを第１ゲート信号ＧＳ１として出力する。したがって、ハイレベルの第１クロック信号ＣＬＫは、第１ゲート信号ＧＳ１のゲートオン電圧ＶＯＮとして使われる。

第１ノードＮ１がハイレベルであり、第１クロック信号ＣＬＫがローレベルである場合、ハイレベルの第１ノードＮ１によって第１及び第６ＭＯＳトランジスタＭ１、Ｍ６がオンされる。第２キャパシタＣｃのカップリング効果によって、第１ステージＧＤ１は、第１ゲート信号ＧＳ１として第１ゲートオフ電圧ＶＯＦＦを出力する。したがって、第１ゲート信号ＧＳ１は、第１電圧レベルＶＬを有する。

一方、第１ノードＮ１がローレベルであり、第１クロック信号ＣＬＫがハイレベルであり、第２クロック信号ＣＬＫＢがローレベルである場合、第２キャパシタＣｃのカップリング効果によって、第２ノードＮ２はハイレベルになる。したがって、第５ＭＯＳトランジスタＭ５がオンする。その結果、第１ステージＧＤ１は、第２ゲートオフ電圧ＶＯＦＦ１を第１ゲート信号ＧＳ１として出力する。この際、第１ゲート信号ＧＳ１は第１電圧レベルＶＬを有する。

第１ノードＮ１がローレベルであり、第１クロック信号ＣＬＫがローレベルであり、第２クロック信号ＣＬＫＢがハイレベルである場合、ハイレベルの第２クロック信号ＣＬＫＢによって、第４ＭＯＳトランジスタＭ４はオンする。その結果、第１ステージＧＤ１は、第３ゲートオフ電圧ＶＯＦＦ２を第１ゲート信号ＧＳ１として出力する。この際、第１ゲート信号ＧＳ１は、第２電圧レベルＶＨを有する。

図６は、図３に示した複数のステージのうち、偶数番目のステージの回路図であり、図７は、図６に示したステージの入/出力波形図である。ここで、複数の偶数番目のステージの各々は、互いに同一な回路構成を有するので、図４では、２番目のステージ(以下、第２ステージ）の回路図を一例に説明し、残りステージに対する説明は省略する。

図６を参照すると、第２ステージＧＤ２は、図４に示した第１ステージＧＤ１と比較すると、第１クロック信号ＣＬＫと第２クロック信号ＣＬＫＢの入力位置が互いに変更されて、第２ゲートオフ電圧と第３ゲートオフ電圧の入力位置が互いに変更されることを除いて、残りの構成は同一である。

表２を参照して、第２ステージＧＤ２の動作を説明する。

第１ゲート信号ＧＳ１によって、第２ＭＯＳトランジスタＭ２がオンすると、第１ノードＮ１’は、ハイレベルになり、第２ノードＮ２は、ローレベルになる。この際、第２クロック信号ＣＬＫＢがハイレベルになると、ハイレベルの第２クロック信号ＣＬＫＢによって、第１ＭＯＳトランジスタＭ１’がオンする。その結果、第２ステージＧＤ２は、ハイレベルの第２クロック信号ＣＬＫＢを第２ゲート信号ＧＳ２として出力する。したがって、ハイレベルの第２クロック信号ＣＬＫＢは、第２ゲート信号ＧＳ２のゲートオン電圧ＶＯＮとして使われる。

第１ノードＮ１’がハイレベルであり、第２クロック信号ＣＬＫＢがローレベルである場合、ハイレベルの第１ノードＮ１’によって、第１及び第６ＭＯＳトランジスタＭ１’、Ｍ６’がオンする。第２キャパシタＣｃ’のカップリング効果によって、第２ステージＧＤ２は、第２ゲート信号ＧＳ２として第１ゲートオフ電圧ＶＯＦＦを出力する。したがって、第２ゲート信号ＧＳ２は、第１電圧レベルＶＬを有する。

一方、第１ノードＮ１’がローレベルであり、第２クロック信号ＣＬＫＢがハイレベルであり、第１クロック信号ＣＬＫがローレベルである場合、第２キャパシタＣｃ’のカップリング効果によって、第２ノードＮ２は、ハイレベルになる。したがって、第５ＭＯＳトランジスタＭ５’がオンする。その結果、第２ステージＧＤ２は、第３ゲートオフ電圧ＶＯＦＦ２を第２ゲート信号ＧＳ２として出力する。この際、第２ゲート信号ＧＳ２は、第１電圧レベルＶＬを有する。

第１ノードＮ１’がローレベルであり、第２クロック信号ＣＬＫＢがローレベルであり、第１クロック信号ＣＬＫがハイレベルである場合、ハイレベルの第１クロック信号ＣＬＫによって、第４ＭＯＳトランジスタＭ４’がオンする。その結果、第２ステージＧＤ２は、第２ゲートオフ電圧ＶＯＦＦ１を第２ゲート信号ＧＳ２として出力する。この際、第２ゲート信号ＧＳ２は、第２電圧レベルＶＨを有する。

図８は、連続する２フレームにおいて、第１及び第２ゲート信号を示した波形図である。図８を参照すると、Ｎ番目フレームにおいて、最初のゲートラインＧ１（図２に示す)に接続された画素には、共通電圧Ｖｃｏｍに対して負極性を有するデータＶｄａｔａが印加され、２番目ゲートラインＧ２（図２に示す)に接続された画素には、共通電圧Ｖｃｏｍに対して正極性を有するデータＶｄａｔａが印加される。次に、Ｎ＋１番目フレームにおいて、最初のゲートラインＧ１に接続された画素には、共通電圧Ｖｃｏｍに対して正極性を有するデータＶｄａｔａが印加され、２番目ゲートラインＧ２に接続された画素には、共通電圧Ｖｃｏｍに対して負極性を有するデータＶｄａｔａが印加される。

第１及び第２ゲート信号ＧＳ１、ＧＳ２は、１フレームのうち、ゲートオン電圧ＶＯＮレベルを有する水平スキャン期間ｔを除外して、残りの非スキャン期間の間、共通電圧Ｖｃｏｍに同期して、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２を交互に出力する。

また、本発明の液晶表示装置１００において、各フレームには、第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢがない期間が存在する。

図８に示したように、各フレームのブランク期間で、第１及び第２ゲート信号ＧＳ１、ＧＳ２の各々は、第１電圧レベルＶＬを維持する。第１及び第２ゲート信号ＧＳ１、ＧＳ２の各々は、第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢによって、第１電圧レベルＶＬ、または第２電圧レベルＶＨを有してもよい。

ブランク期間のうち、第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢがない期間で、第１及び第２ゲート信号ＧＳ１、ＧＳ２の各々は、第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２のうち、最後に出力された電圧の電圧レベルを維持する。

しかし、第２クロック信号ＣＬＫＢがハイレベルで終了する場合には、第１クロック信号ＣＬＫがもう一度出力される。これにより、第１クロック信号ＣＬＫ及び第２クロック信号ＣＬＫＢがない期間で、第１及び第２ゲート信号ＧＳ１、ＧＳ２は、第１電圧レベルＶＬを維持することができる。

図９は、図１に示したゲートオフ電圧発生器において、第２及び第３ゲートオフ電圧を生成する回路を示した図面であり、図１０は、図９に示した第２及び第３ゲートオフ電圧を示した波形図である。

図９を参照すると、ゲートオフ電圧発生器１４０は、ハイオフ電圧ＶＯＦＦ_Ｈ及びローオフ電圧ＶＯＦＦ_Ｌを生成する第１生成器１４１及び第１生成器１４１からハイオフ電圧ＶＯＦＦ_Ｈ及びローオフ電圧ＶＯＦＦ_Ｌを受信して第２及び第３ゲートオフ電圧ＶＯＦＦ１、ＶＯＦＦ２を生成する第２生成器１４３を含む。

第１生成器１４１は、３．３Ｖの駆動電圧ＶＣＣ及びクロック信号ＣＬＫを受信して、互いに異なる電圧レベルを有するハイオフ電圧ＶＯＦＦ_Ｈ及びローオフ電圧ＶＯＦＦ_Ｌを生成する。ここで、ローオフ電圧ＶＯＦＦ_Ｌは、図８に示した第１電圧レベルＶＬを有する電圧であり、ハイオフ電圧ＶＯＦＦ_Ｈは、図８に示した第２電圧レベルＶＨを有する電圧である。

第２生成器１４３は、フリップフロップ１４３ａ、第２ゲートオフ電圧生成部１４３ｂ、及び第３ゲートオフ電圧生成部１４３ｃからなる。

フリップフロップ１４３ａは、垂直開始信号ＳＴＶを受信して、垂直開始信号ＳＴＶがロー状態に転換される時点で、第１及び第２端子Ｑ、／Ｑを通じて出力される信号の状態を変更する。

図１０に示したように、垂直開始信号ＳＴＶがロー状態に転換される際、第１端子Ｑには、ハイ信号が出力され、第２端子／Ｑには、ロー信号が出力され、次の週期で垂直開始信号ＳＴＶがロー状態に転換される際は、第１端子Ｑには、ロー信号が出力され、第２端子／Ｑには、ハイ信号が出力される。

第２ゲートオフ電圧生成部１４３ｂは、フリップフロップ１４３ａの第１端子Ｑに接続され、第３ゲートオフ電圧生成部１４３ｃは、フリップフロップ１４３ａの第２端子／Ｑに接続される。第２及び第３ゲートオフ電圧生成部１４３ｂ、１４３ｃは、互いに同一な構成を有する。

したがって、ここでは第２ゲートオフ電圧生成部１４３ｂの構成及び動作を説明し、第３ゲートオフ電圧生成部１４３ｃについての具体的な説明は省略する。

第２ゲートオフ電圧生成部１４３ｂは、第１及び第２トランジスタＴ１、Ｔ２、第１乃至第５抵抗Ｒ１〜Ｒ５、第１及び第２ダイオードＤ１、Ｄ２からなる。

第１トランジスタＴ１は、第１端子Ｑから出力されるハイ信号に応答してオンして駆動電圧ＶＣＣを出力し、第２トランジスタＴ２は、駆動電圧ＶＣＣに応答してオンしてローオフ電圧ＶＯＦＦ_Ｌを出力する。第１ダイオードＤ１が導通状態になり、ローオフ電圧ＶＯＦＦ_Ｌが第２ゲートオフ電圧生成部１４３ｂの出力端子を通じて出力される。

その後、第１端子Ｑから出力されるロー信号に応答して、第１及び第２トランジスタＴ１、Ｔ２はオフする。この際、第２ダイオードＤ２が道通状態になって、ハイオフ電圧ＶＯＦＦ_Ｈが第２ゲートオフ電圧生成部１４３ｂの出力端子を通じて出力される。したがって、第２ゲートオフ電圧生成部１４３ｂは、垂直開始信号ＳＴＶに基づいて、２フレーム周期にハイオフ電圧ＶＯＦＦ_Ｈとローオフ電圧ＶＯＦＦ_Ｌとの間をスイングする第２ゲートオフ電圧ＶＯＦＦ１を生成することができる。

一方、上述の動作と同一である動作を通じて、第３ゲートオフ電圧生成部１４３ｃは、２フレーム周期にハイオフ電圧ＶＯＦＦ_Ｈとローオフ電圧ＶＯＦＦ_Ｌの間をスイングし、第２ゲートオフ電圧ＶＯＦＦ１と反転した位相を有する第３ゲートオフ電圧ＶＯＦＦ２を生成することができる。

以上、本発明の詳細な説明では、具体的な実施形態に関して説明したが、本発明は本発明の範囲から逸脱しない限度内で多様に変形することができる。したがって、本発明の範囲は、上述の実施形態に限定されず、特許請求範囲のみでなく、この発明の特許請求範囲と均等なものによっても決まらなければならない。

１００液晶表示装置
１１０表示部
１２０タイミングコントローラ
１３０ソースドライバ
１４０ゲートオフ電圧発生器
１５０ゲートドライバ
ＧＤ１〜ＧＤｍステージ
Ｇ１〜Ｇｍゲートライン
Ｄ１〜Ｄｎデータライン
ＧＳ１〜ＧＳｍゲート信号
ＳＴＶ垂直開始信号
Ｎ１、Ｎ２第１及び第２ノード
ＶＯＦＦ、ＶＯＦＦ１、ＶＯＦＦ２第１乃至第３ゲートオフ電圧
ＶＯＮゲートオン電圧

Claims

複数のゲートラインと複数のデータラインとが交差する領域に形成された複数の画素を具備して映像を表示する表示部と、
前記複数のデータラインに映像データに対応するデータ電圧を提供するソースドライバと、
前記ゲートラインにゲート信号を順次に提供するゲートドライバと、
を含み、
前記ゲート信号は、スキャン期間の間、前記データラインのデータ電圧が対応する画素に提供されるようにゲートオン電圧を維持し、非スキャン期間の間、第１電圧レベルと第２電圧レベルとを交互に有することを特徴とする表示装置。
前記表示部は、ライン反転方式で動作することを特徴とする請求項１に記載の表示装置。
前記表示部には、一ライン単位で交互に正極性及び負極性を有する共通電圧が印加され、
前記ゲートドライバは、前記共通電圧に同期する第１及び第２クロック信号を受信し、前記ゲート信号は、前記非スキャン期間の間、前記共通電圧と同一な形状を有し、
前記第１電圧レベルは、前記第２電圧レベルより低いことを特徴とする請求項２に記載の表示装置。
前記ゲートドライバは、前記表示部が定義される基板上に薄膜工程を通じて形成され、第１乃至第３ゲートオフ電圧を受信し、
前記第１ゲートオフ電圧は、前記第１電圧レベルに維持され、前記第２及び第３ゲートオフ電圧は、前記第１電圧レベルと前記第２電圧レベルとを交互に有し、前記第２及び第３ゲートオフ電圧は、互いに反転した位相を有することを特徴とする請求項３に記載の表示装置。
前記第２及び第３ゲートオフ電圧は、２フレームに対応する周期を有することを特徴とする請求項４に記載の表示装置。
前記第１乃至第３ゲートオフ電圧を生成して前記ゲートドライバに供給するゲートオフ電圧生成部をさらに含むことを特徴とする請求項４に記載の表示装置。
前記ゲートオフ電圧生成部は、
前記第１電圧レベルを有するローオフ電圧及び前記第２電圧レベルを有するハイオフ電圧を生成する第１生成器と、
前記ローオフ電圧及び前記ハイオフ電圧を受信して、制御信号に同期してｎ番目のフレーム(ｎは、１以上の自然数)において前記第１電圧レベルを有し、ｎ＋１番目のフレームにおいて前記第２電圧レベルを有する前記第２ゲートオフ電圧及び前記第２ゲートオフ電圧と反転した位相を有する前記第３ゲートオフ電圧を生成する第２生成器と、
を含むことを特徴とする請求項６に記載の表示装置。
前記制御信号は、前記ゲートドライバの駆動を開始する垂直開始信号を含み、
前記垂直開始信号がハイ状態からロー状態に転換するときに、前記第２及び第３ゲートオフ電圧の電圧レベルが変化することを特徴とする請求項７に記載の表示装置。
前記ゲートドライバは、前記複数のゲートラインに一対一対応し、前記ゲート信号を出力する複数のステージを含み、
各ステージは、前記非スキャン期間の間、前記第１及び第２クロック信号に同期して前記第２及び第３ゲートオフ電圧を前記ゲート信号として交互に出力し、
互いに隣接する２フレームの間には、ブランク期間が存在し、前記ブランク期間内には、前記第１及び第２クロック信号が生成されない期間が含まれ、
前記第１及び第２クロック信号が生成されない期間の間、前記各ステージは、対応するゲートラインに前記第２及び第３ゲートオフ電圧のうち、前記第１電圧レベルを有する電圧を選択して出力することを特徴とする請求項４に記載の表示装置。
前記複数のステージのうち、奇数番目のステージは、前記第１クロック信号に応答して前記第２ゲートオフ電圧を対応する奇数番目のゲートラインに出力し、前記第２クロック信号に応答して前記第３ゲートオフ電圧を前記奇数番目のゲートラインに出力し、
偶数番目ステージは、前記第１クロック信号に応答して前記第２ゲートオフ電圧を対応する偶数番目のゲートラインに出力し、前記第２クロック信号に応答して前記第３ゲートオフ電圧を前記偶数番目のゲートラインに出力し、
前記第１クロック信号は、前記第２クロック信号と位相が反転した信号であることを特徴とする請求項９に記載の表示装置。