[go: up one dir, main page]

JP2010056313A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010056313A
JP2010056313A JP2008219995A JP2008219995A JP2010056313A JP 2010056313 A JP2010056313 A JP 2010056313A JP 2008219995 A JP2008219995 A JP 2008219995A JP 2008219995 A JP2008219995 A JP 2008219995A JP 2010056313 A JP2010056313 A JP 2010056313A
Authority
JP
Japan
Prior art keywords
electrode
layer
contact
gan substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008219995A
Other languages
English (en)
Inventor
Kazuhide Sumiyoshi
和英 住吉
Makoto Kiyama
誠 木山
Tomihito Miyazaki
富仁 宮崎
Hiroshi Horii
拓 堀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008219995A priority Critical patent/JP2010056313A/ja
Publication of JP2010056313A publication Critical patent/JP2010056313A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

【課題】窒化ガリウム系の化合物半導体層のN原子面上に比較的簡単に低抵抗な電極を形成することが可能な半導体装置の製造方法および半導体装置を提供する。
【解決手段】ショットキーバリアダイオード1は、導電型がn型であるGaN基板2およびn−GaNエピタキシャル層3と、オーミック電極6とを備える。オーミック電極6はGaN基板2のN原子面9に接触して形成される。オーミック電極6においてN原子面9に接している接触電極層6aの主成分はNi、Au、Pd、Mo、Ru、Te、Rh、Co、Re、Os、Ir、Ptからなる群から選択される1つである。
【選択図】図1

Description

この発明は、半導体装置およびその製造方法に関し、より特定的には、窒化ガリウム系の化合物半導体層を備える半導体装置およびその製造方法に関する。
従来、窒化ガリウム(GaN)系の化合物半導体層を備える半導体装置が知られている。このような半導体装置において、たとえば化合物半導体層としてGaN基板および当該GaN基板の表面(Ga原子面)上に形成されたGaNエピタキシャル層を用いた縦型のデバイス(たとえばショットキーバリアダイオードやLEDなど)が提案されている。このような縦型のデバイスにおいては、GaN基板の裏面(N原子面)にコンタクト抵抗の低い電極を形成する必要がある。
ここで、従来は異種基板としてサファイア基板上にエピタキシャル成長させたGaN層を用いてデバイスを形成することが一般的であったことから、当該GaN層の表面(Ga原子面)上に形成された電極の特性は多くの研究により明確になってきている。一方、GaN基板の裏面(N原子面)に形成された電極の特性については報告例も少なく、またGaNのGa原子面とN原子面とで、電極の特性が異なるという報告もある(たとえば、非特許文献1参照)。また、非特許文献2では、GaNのN原子面上に5nm未満の厚みのパラジウム(Pd)を形成して、その上にチタン(Ti)とアルミニウム(Al)とを積層した導電体層を形成し、当該導電体層を熱処理することで電極を形成している。非特許文献2の図3(b)において、熱処理後の当該電極とGaNとの界面には窒化アルミニウム(AlN)の薄い層が形成されるとともに、電極はTi−Al金属間化合物の粒界にPd−Ga金属間化合物およびAl−Ga固溶体が配置された構造となっていることが示されている。非特許文献2では、上述のような構造の電極により十分低いコンタクト抵抗を実現できたと報告している。
Joon Seop Kwak, 他著、「n型自立GaN基板へのTi/Alコンタクトの結晶極性依存性(Crystal-polarity dependence of Ti/Al contacts to freestanding n-GaN substrate)」、APPLIED PHYSICS LETTERS、12 November 2001、Volume 79, Number 20、pp.3254-3256 T.Jang, 他著、「n型GaNのGa面およびN面上へのPd/Ti/AlおよびTi/Alオーミックコンタクト材料の研究(Investigation of Pd/Ti/Al and Ti/Al Ohmic contact materials on Ga-face and N-face surfaces of n-type GaN)」、APPLIED PHYSICS LETTERS, 88, 193505(2006)
しかし、GaNのN原子面上における電極形成についてはまだ十分な研究がなされていないことから、上述したように極薄いPd膜を形成してその上にTi/Al層を形成してから熱処理するといった比較的煩雑な工程を行なわずに、コンタクト抵抗の低い電極を形成できる可能性が考えられる。このようにGaNのN原子面上にコンタクト抵抗の低い電極を形成するための方法や電極材料が明確になれば、GaNを用いた縦型デバイスの設計の自由度が大きくなると共に、当該デバイスの製造コストを低減できる可能性もある。
この発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、窒化ガリウム系の化合物半導体層のN原子面上に比較的簡単に低抵抗な電極を形成することが可能な半導体装置の製造方法および半導体装置を提供することである。
この発明に従った半導体装置は、導電型がn型である窒化ガリウム系の化合物半導体層と、電極とを備える。電極は化合物半導体層のN原子面に接触して形成される。電極においてN原子面に接している領域の主成分はニッケル(Ni)、金(Au)、パラジウム(Pd)、モリブデン(Mo)、ルテニウム(Ru)、テルル(Te)、ロジウム(Rh)、コバルト(Co)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)からなる群から選択される1つである。
このようにすれば、窒化ガリウム系の化合物半導体層のN原子面(裏面)上に形成された電極のコンタクト抵抗を十分低くすることができる。このため、N原子面上に形成された電極の化合物半導体層に対するコンタクト抵抗が高いために半導体装置の電気的特性が劣化するといった問題の発生を抑制できる。また、上述した材料により電極を構成するといった簡単な方法でコンタクト抵抗の低い電極(オーミック電極)を構成することができるので、オーミック電極を形成するために積層構造の導電体を形成する場合より製造コストを低減可能である。
また、特にGa原子面ではコンタクト抵抗が高くオーミックコンタクトを形成することが難しいニッケル(Ni)、金(Au)およびパラジウム(Pd)を用いて、N原子面において十分コンタクト抵抗を低くすることができる。つまり、Ga原子面においてはオーミック電極として利用することが難しい上記Ni、AuおよびPdをN原子面でのオーミック電極の構成材料として用いることができるので、半導体装置の設計の自由度を大きくすることができる。
なお、ここで窒化ガリウム系の化合物半導体層とは、GaNを始め、AlGaNなどGaNを主要な構成要素とし、他の元素が含まれる半導体を含む。また、電極においてN原子面に接している領域とは、電極とN原子面との接触界面から0.1μm以内の電極の領域を意味する。また、主成分とは、当該領域を構成する元素のうち、原子百分率で50%以上を占める構成元素を意味する。
上記半導体装置において、化合物半導体層に対する電極のコンタクト抵抗は1mΩcm以下であってもよい。この場合、電極のコンタクト抵抗が十分低い値となっているため、半導体装置の電気的特性を十分向上させることができる。
上記半導体装置において、電極は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として有する合金を含んでいてもよい。この場合、熱処理などにより上記構成元素を含む金属を合金化して形成された電極をN原子面上のオーミック電極として利用することができる。
上記半導体装置において、電極は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として含む積層構造を有していてもよい。この場合、上記構成元素を含む積層構造を有する電極をN原子面上のオーミック電極として利用することができる。また、積層構造とすることで、電極の酸化などを防止する保護膜などを積層構造に含めることができる。
また、上記構成元素として金やニッケルを用いる場合に、化合物半導体層のGa原子面(表面)上に導電型がp型の窒化ガリウム系の上部化合物半導体層を形成してもよい。また、上部化合物半導体層のGa原子面(表面)上に、上記電極と同じ構成元素を含む上部電極を形成してもよい。ここで、上記金やニッケルは、導電型がp型のGaNのGa原子面上においてオーミック電極の材料として用いることができる。つまり、Ga原子面上のオーミック電極(上部電極)と、N原子面の電極との材料を共通化することができる。このため、上記Ga原子面とN原子面とに対して両面同時に金などをスパッタリングなどにより成膜すれば、Ga原子面とN原子面との上に個別に電極となるべき膜を形成する場合より、半導体装置の製造工程数を削減できる。
上記半導体装置において、上記積層構造は、N原子面に接している層と、当該層上に形成された被覆層とを含んでいてもよい。被覆層は金(Au)からなっていてもよい。この場合、被覆層としてAuなど安定な原子からなる膜を形成するので、電極の酸化を抑制できる。このため、電極の酸化による特性の劣化を抑制できる。
この発明に従った半導体装置の製造方法では、導電型がn型である窒化ガリウム系の化合物半導体層を形成する工程を実施する。そして、化合物半導体層のN原子面上に電極となるべき導電体層を形成する工程を実施する。そして、導電体層が形成された化合物半導体層を熱処理する工程を実施する。熱処理する工程により、導電体層から、N原子面に接する領域の主成分がニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つである電極が形成される。このようにすれば、本発明による半導体装置を容易に得ることができる。
上記半導体装置の製造方法では、熱処理する工程における熱処理温度が300℃以上900℃以下であってもよい。この場合、コンタクト抵抗の低い電極を確実に低得ることができる。
上記半導体装置の製造方法において、熱処理する工程では、不活性ガスを雰囲気ガスとして用いてもよい。不活性ガスとしては、たとえば窒素ガスやアルゴンガスなどを用いることができる。この場合、熱処理する工程における電極の酸化を防止することができる。
本発明によれば、窒化ガリウム系の化合物半導体層におけるN原子面上にコンタクト抵抗の低い電極を形成することができる。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。
(実施の形態1)
図1は、本発明による半導体装置の一実施形態であるショットキーバリアダイオードの断面模式図である。図1を参照して、本発明によるショットキーバリアダイオード1を説明する。
図1に示すように、ショットキーバリアダイオード1では、導電型がn型のGaN基板2の主表面(Ga原子面8)上にn−ドリフト層としてのn−GaNエピタキシャル層3が形成されている。なお、n−GaNエピタキシャル層3とGaN基板2との間に半導体層としてのn+GaNエピタキシャル層を形成してもよい。このとき、ドリフト層のキャリア濃度としてはたとえば1×1016cm−3としてもよい。また、GaN基板2において、n−GaNエピタキシャル層3が形成されている主表面と反対側の表面(N原子面9である裏面)には、オーミック電極6が形成されている。オーミック電極6の具体的な構成については後述する。
n−GaNエピタキシャル層3上には、絶縁層4が形成されている。絶縁層4の厚みTは任意の厚みとすることができる。また、この絶縁層4の中央部には平面形状が円形状の開口部7が形成されている。
この開口部においてはn−GaNエピタキシャル層3の上部表面が露出した状態となっている。この開口部7の内部から絶縁層4の上部表面上にまで延在するとともに、開口部7の内部においてn−GaNエピタキシャル層3の上部表面と接触するようにショットキー電極5が形成されている。ショットキー電極5の平面形状は円形状である。また、開口部7の側壁を構成する絶縁層4の端部は、開口部7の底部に向けて徐々に厚みが薄くなるようにテーパ状の形状を有している。つまり、開口部7の側壁は当該開口部7の底壁に対して傾斜している。また、異なる観点から言えば、開口部7の平面積は開口部7の底壁から上部開口部に向けて徐々に大きくなっている。
ショットキー電極5は、n−GaNエピタキシャル層3と接触する下部電極層5aと、当該下部電極層5a上に積層して形成された上部電極層5bとからなる。下部電極層5aはたとえばニッケル(Ni)からなる。また、上部電極層5bはたとえば金(Au)からなる。なお、ショットキー電極5の外周部において、絶縁層4の上部表面上に延在している部分は、フィールドプレート(FP)電極部分として作用する。
オーミック電極6は、GaN基板2のN原子面9と接触する接触電極層6aと、接触電極層6a上に積層される積層電極層6b〜6dとを含む。接触電極層6aはたとえばニッケル(Ni)からなる。また、積層電極層6b〜6dは、接触電極層6a側からそれぞれチタン(Ti)、白金(Pt)、金(Au)からなる。接触電極層6aの厚みはたとえば0.1μm以上である。接触電極層6aは、GaN基板2のN原子面9とのオーミックコンタクトを形成することが可能な材料により構成される。また、ここでPtからなる積層電極層6cは拡散防止層としての機能を有する。また、Auからなる積層電極層6dは電極パッドおよび保護層としての機能を有する。
上述のショットキーバリアダイオード1の特徴的な構成を要約すれば、この発明に従った半導体装置としてのショットキーバリアダイオード1は、導電型がn型である窒化ガリウム系の化合物半導体層(GaN基板2およびn−GaNエピタキシャル層3)と、電極としてのオーミック電極6とを備える。オーミック電極6はGaN基板2のN原子面9に接触して形成される。オーミック電極6においてN原子面9に接している領域(接触電極層6a)の主成分はニッケル(Ni)である。ここで、接触電極層6aの特にGaN基板2との接触界面近傍は、後述する熱処理工程によりNiが合金化された部分を含んでいるが接触電極層6a全体としてはその主成分(原子百分率で50%以上の成分)はニッケルとなっている。なお、上記接触電極層6aの主成分は、上記Ni、金(Au)、パラジウム(Pd)、モリブデン(Mo)、ルテニウム(Ru)、テルル(Te)、ロジウム(Rh)、コバルト(Co)、レニウム(Re)、オスミウム(Os)、イリジウム(Ir)からなる群から選択される1つであってもよい。なお、Ni、Au、Pdについては後述するように実験によりGaN基板2のN原子面上におけるオーミック電極を形成できることが分かった。また、上述したMo、Ru、Te、Rh、Co、Re、Os、Irの各材料は、以下のような理由によりオーミック電極6を構成する材料として有効であると考えられる。すなわち、n型のオーミック材料として、Ga面(Ga原子面)では仕事関数が小さいものが有効であるということが知られている。たとえば、Al(仕事関数4.2eV)、Ti(仕事関数0.43eV)などである。しかし、上述したN原子面では、仕事関数がある程度大きくてもオーミック材料として用いることが可能であることを発明者は確認した。たとえば、Ni(仕事関数5.2eV)、Au(仕事関数5.1eV)、Pd(仕事関数4.9eV)などである。しかし、仕事関数が大きすぎると、やはりオーミック材料としては使用できなかった。たとえばPt(仕事関数5.7eV)ではオーミック電極を構成することはできなかった。このことから、仕事関数が0.42eV以上5.6eV程度である金属(たとえば上述したMoなどの金属)を用いれば、N原子面において良好なオーミック接触を得られると推測される。
このようにすれば、GaN基板2のN原子面9(裏面)上に形成されたオーミック電極6のコンタクト抵抗を十分低くすることができる。このため、N原子面9上に形成されたオーミック電極6のGaN基板2に対するコンタクト抵抗が高いためにショットキーバリアダイオード1の電気的特性が劣化するといった問題の発生を抑制できる。
また、特にGa原子面8側ではコンタクト抵抗が高くオーミックコンタクトを形成することが難しいニッケル(Ni)、金(Au)およびパラジウム(Pd)を用いて、N原子面9において十分コンタクト抵抗を低くすることができる。つまり、Ga原子面側においてはオーミック電極として利用することが難しい上記Ni、AuおよびPdをN原子面9でのオーミック電極6の構成材料として用いることができるので、半導体装置の設計の自由度を大きくすることができる。
上記ショットキーバリアダイオード1において、GaN基板2に対するオーミック電極6のコンタクト抵抗は1mΩcm以下である。この場合、オーミック電極6のコンタクト抵抗が十分低い値となっているため、ショットキーバリアダイオード1の電気的特性を十分向上させることができる。
上記ショットキーバリアダイオード1において、オーミック電極6は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として有する合金を含んでいてもよい。たとえば、当該合金を接触電極層6aとして形成してもよい。また、接触電極層6aのみによりオーミック電極6を構成してもよい。この場合、熱処理などにより上記構成元素を含む金属を合金化して形成された接触電極層6aをN原子面9上のオーミック電極として利用することができる。また、オーミック電極として積層構造を採用する場合よりオーミック電極の構成を簡略化できる。
上記ショットキーバリアダイオード1において、オーミック電極6は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として含む積層構造を有する(たとえば、接触電極層6aおよび積層電極層6b〜6dからなる積層構造)。この場合、上記構成元素を含む積層構造を有するオーミック電極6をN原子面9上のオーミック電極として利用することができる。また、積層構造のうちGaN基板2のN原子面9と接触する領域(接触電極層6a)以外の層については、オーミック特性とは関係なく他の機能(たとえば接触電極層6aの酸化の防止など)を有する材料を採用することが可能になる。この結果、オーミック電極の信頼性といった特性をより向上させることが可能になる。なお、上述した積層構造のうちGaN基板2のN原子面9と接触する領域(接触電極層6a)以外の層(積層電極層6a〜6d)については、後述するように、接触電極層6aに対する熱処理を行なった後、当該接触電極層6aの酸化防止などの目的で接触電極層6a上に積層されてもよい。
上記ショットキーバリアダイオード1では、積層構造において、N原子面9に接している層(接触電極層6a)と、当該層上に形成された被覆層(積層電極層6c、6d)とが形成されている。被覆層は金(Au)から構成されている。この場合、積層電極層6c、6dとしてAuなど安定な原子からなる膜を形成するので、オーミック電極6(より具体的には接触電極層6a)の酸化を抑制できる。このため、オーミック電極6の酸化による特性の劣化を抑制できる。
図2は、図1に示したショットキーバリアダイオードの製造方法を説明するためのフローチャートである。図3は、図2に示した裏面電極形成工程を説明するためのフローチャートである。図2および図3を参照して、図1に示したショットキーバリアダイオードの製造方法を説明する。
図2に示すように、まず基板準備工程(S10)を実施する。この工程(S10)においては、導電型がn型の窒化ガリウム(GaN)基板2(図1参照)を準備する。このGaN基板2としては、任意の製造方法で形成された基板を用いることができるが、たとえばHVPE法で作製された(0001)面のGaN基板2を準備する。なお、このGaN基板2における平均転位密度は1×107cm-2以下、より好ましくは1×10cm-2とすることが好ましい。なお、転位密度は、たとえば溶融KOH中のエッチングによりできるピットの個数を数えて、エッチングを行なった基板の面積で割るという方法によって測定することができる。また、GaN基板2のキャリア濃度としては1×1017cm−3以上、好ましくは3×1017cm−3とすることができる。
次に、エピタキシャル層形成工程(S20)を実施する。具体的には、GaN基板2の主表面(Ga原子面8)上にn−GaNエピタキシャル層3(図1参照)を任意の方法で形成する。n−GaNエピタキシャル層3の形成方法としては、任意の方法を用いることができるが、たとえば有機金属気相成長法(Organo-Metallic Vapor Phase Epitaxy:OMVPE法)を用いてもよい。上記工程(S10)および工程(S20)が、本発明における導電型がn型である窒化ガリウム系の化合物半導体層(GaN基板2およびn−GaNエピタキシャル層3)を形成する工程に対応する。
次に絶縁層形成工程を実施する。この絶縁層形成工程においては、n−GaNエピタキシャル層3上に絶縁層4を形成する。絶縁層4の製造方法としては任意の方法を用いることができる。また、絶縁層4を構成する材料としては、任意の材料を用いることができるが、たとえば窒化ケイ素、酸化ケイ素、酸化窒化ケイ素、酸化ハフニウム、窒化アルミニウム、酸化アルミニウム、酸化ガリウム、酸化マグネシウム、酸化スカンジウムなどを用いることができる。
次に、裏面電極形成工程(S30)を実施する。この工程(S30)においては、GaN基板2の裏面(GaN基板2においてn−GaNエピタキシャル層3が形成された表面と反対側のN原子面9)上にオーミック電極6を形成する。なお、このオーミック電極6を形成する工程に先立って、GaN基板2の少なくとも裏面を洗浄することが好ましい。この洗浄方法としては、たとえば有機洗浄と塩酸洗浄とを組合せて実施してもよい。
裏面電極形成工程(S30)では、図3に示すように、まず導電体層形成工程(S31)を実施する。具体的には、GaN基板2のN原子面9上にNiからなる接触電極層6a、Tiからなる積層電極層6b、Ptからなる積層電極層6c、Auからなる積層電極層6dを順番に形成する。これらの電極層の形成方法としては、電子線蒸着法(EB蒸着法)など任意の方法を用いることができる。この導電体層形成工程(S31)が、本願発明の化合物半導体層(GaN基板2)のN原子面9上に電極(オーミック電極6)となるべき導電体層(接触電極層6a、積層電極層6b〜6d)を形成する工程に対応する。接触電極層6aの厚みは、たとえば0.1μm以上とすることができる。
次に、熱処理工程(S32)を実施する。この工程(S32)では、窒素ガスやアルゴンガスなどの不活性ガスを雰囲気ガスとして用いて、たとえば300℃以上900℃以下、より好ましくは400℃以上850℃以下の温度で熱処理を行なう。上述のように不活性ガスを雰囲気ガスとして用いることで、熱処理工程(S32)においてオーミック電極6の酸化を防止することができる。熱処理時間は、たとえば30秒以上10時間以下、より好ましくは1分以上1時間以下、より好ましくは1分以上5分以下とすることができる。この結果、オーミック電極6を構成する金属が合金化し、当該オーミック電極6のGaN基板2に対するコンタクト抵抗をより低減することができる。この熱処理工程(S32)が、本願発明の導電体層(接触電極層6a、積層電極層6b〜6d)が形成された化合物半導体層(GaN基板2)を熱処理する工程に対応する。この熱処理工程(S32)により、接触電極層6aおよび積層電極層6b〜6dから、N原子面9に接する領域(つまり接触電極層6a)の主成分がニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つであるオーミック電極6(図1参照)が形成される。なお、上述した熱処理工程(S32)に先立つ導電体層形成工程(S31)において、接触電極層6aとなるべき導電体層のみを形成し、熱処理工程(S32)を実施してから、積層電極層6b〜6dを形成するようにしてもよい。また、上記工程(S31)において、接触電極層6aに続いて積層電極層6bのみ、または積層電極層6b、6cも形成してもよい。この場合、熱処理工程(S32)後に積層電極層6c、6dまたは積層電極層6dのみを形成することになる。
その後、図2に示すように表面電極形成工程(S40)を実施する。この工程(S40)においては、具体的に絶縁層4上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜には、絶縁層4においてショットキー電極5(図1参照)が配置されるべき開口部7を形成する領域上に開口パターンが形成されている。
そして、レジスト膜をマスクとして用いて、絶縁層4をエッチングにより部分的に除去する。この結果、絶縁層4において開口部7が形成される。ここで、絶縁層4を部分的に除去するためのエッチングとしては、ドライエッチングを用いてもよいがウエットエッチングを用いてもよい。その後、レジスト膜を除去する。
そして、絶縁層4上に、フォトリソグラフィ法を用いてパターンを有するレジスト膜を再度形成する。当該レジスト膜には、ショットキー電極5(図1参照)が配置されるべき領域上に開口パターンが形成されている。すなわち、絶縁層4の開口部7が内側において露出している開口パターンが形成される。
次に、ショットキー電極5(図1参照)の下部電極層5aおよび上部電極層5bとなるべき金属膜を積層する。なお、下部電極層5aを構成する金属膜としては、上述したNi以外であって、金などのショットキー特性の良好な材料を用いることができる。金属膜の形成方法としては、任意の方法を用いることができるが、たとえばEB蒸着法などを用いることができる。なお、上述した金属膜を形成する工程に先立って、開口部において露出しているGaNエピタキシャル層3の表面を塩酸などを用いた洗浄工程によって洗浄してもよい。
次に、レジスト膜を除去することにより、レジスト膜上に形成されていた金属膜を同時に除去する(リフトオフ)。この結果、図1に示すように、開口部7の内部から絶縁層4の上部表面上にまで延在するように金属膜が残り、当該金属膜からなるショットキー電極5が形成される。
次に、後処理工程を実施する。この後処理工程では、n−GaNエピタキシャル層3やショットキー電極5、オーミック電極6などが形成されたGaN基板2を個々のチップに分割する分割工程などを実施する。このようにして、図1に示したショットキーバリアダイオード1を得ることができる。
(実施の形態2)
図4は、本発明による半導体装置の一実施形態である発光素子の断面模式図である。図4を参照して、本発明による発光素子10を説明する。
図4を参照して、発光素子10は発光ダイオード(LED)であって、窒化物半導体基板であるGaN基板2と、GaN基板2の表面(Ga原子面)上に形成されたGaNからなるバッファ層11と、当該バッファ層11上に形成されたn−GaN層12と、n−GaN層12上に形成された活性層13(発光層)と、活性層13上に形成されたp−AlGaN層14と、p−AlGaN層14上に形成されたGaNからなるp−コンタクト層15と、p−コンタクト層15上に形成されたp電極17と、GaN基板2の裏面(N原子面)上に形成されたオーミック電極6とを備える。活性層13はInGaN系の活性層である。すなわち、発光素子10では、GaN基板2のGa原子面上にバッファ層11、n−GaN層12、活性層13、p−AlGaN層14、およびp−コンタクト層15からなるエピタキシャル層23が形成され、また当該エピタキシャル層23上およびGaN基板のN原子面上にそれぞれp電極17およびn電極としてのオーミック電極6が形成されている。
p電極17は、p−コンタクト層15に接触する下部電極層17aと、当該下部電極層17a上に積層された上部電極層17bとからなる。下部電極層17aはたとえばニッケル(Ni)からなる。また、上部電極層17bはたとえば金(Au)からなる。また、GaN基板2の裏面(N原子面)に形成されたオーミック電極6は、図1に示したショットキーバリアダイオード1のオーミック電極6と同様の構成を備える。
このような構成によっても、GaN基板2の裏面においてコンタクト抵抗の低いオーミック電極を形成することができるため、実施の形態1における効果と同様の効果を得ることができる。
また、オーミック電極6の接触電極層6aを構成する元素としてニッケルを用いる場合、化合物半導体層の一部としてのp−コンタクト層15のGa原子面(表面)上に、上記オーミック電極6の接触電極層6aと同じ構成元素(図4に示した発光素子ではNi)を含む上部電極としてのp電極17を形成することが好ましい。ここで、上記Niは、導電型がp型のGaNのGa原子面上におけるオーミック電極の材料として用いることができる。つまり、p型GaNのGa原子面上のオーミック電極(p電極17の下部電極層17a)と、N原子面のオーミック電極の接触電極層6aとの材料を共通化することができる。このため、上記Ga原子面とN原子面とに対して両面同時に金などをスパッタリングなどにより成膜すれば、Ga原子面とN原子面との上に個別に電極となるべき膜を形成する場合より、発光素子10の製造工程数を削減できる。
次に、図4に示した発光素子10の製造方法を説明する。図4に示した発光素子10は、基本的には図2および図3に示したショットキーバリアダイオードの製造方法と類似の製造方法により製造することができる。具体的には、発光素子10の製造方法では、図2に示した製造方法と同様に、基板準備工程(S10)を実施する。この工程(S10)では、たとえば(0001)面を主表面とするGaN基板2(図4参照)を準備する。
次に、エピタキシャル層形成工程(S20)を実施する。具体的には、たとえば有機金属気相成長法を用いて、図4に示したバッファ層11〜p−コンタクト層15までをエピタキシャル成長させる。
次に、裏面電極形成工程(S30)を実施する。具体的には、GaN基板2の裏面にオーミック電極6を形成する。このオーミック電極6は、図3に示した製造方法と同様の方法により形成することができる。
次に、表面電極形成工程(S40)を実施する。具体的には、p−コンタクト層15の上部表面上にp電極17(図4参照)の下部電極層17aおよび上部電極層17bとなるべき金属膜を積層する。なお、下部電極層5aを構成する金属膜としては、上述したNi以外であって、GaNからなるp−コンタクト層15とオーミックコンタクトが可能な任意の材料を用いることができる。金属膜の形成方法としては、任意の方法を用いることができるが、たとえばEB蒸着法などを用いることができる。なお、上述した金属膜を形成する工程に先立って、p−コンタクト層15の表面を、塩酸などを用いた洗浄工程によって洗浄してもよい。
その後、後処理工程を実施する。具体的には、GaN基板2を所定のサイズのチップ(たとえば平面形状が四角形状のチップ)にダイシングなどにより分割する。このようにして、図4に示す発光素子10を得ることができる。
(実施例1)
GaN基板の裏面(N原子面)および表面(Ga原子面)にニッケル(Ni)からなる電極を形成し、当該電極について熱処理温度とコンタクト抵抗との関係を測定した。
(試料)
測定用の試料として、HVPE法により作製された(0001)面のGaN自立基板を準備した。このGaN自立基板は導電型がn型であり、キャリア濃度は3×1018cm-3である。また、この基板の平均転位密度は1×10cm-2である。当該基板の厚みは400μmである。
(処理方法)
まず、上記基板に対して有機洗浄を行なった。その後、基板の裏面(N原子面)上に、フォトリソグラフィ法を用いてTLM(Transmission Line Model)法に用いる円形の電極パターン(円形TLM電極用のパターン)をレジスト膜により形成した。具体的には、当該レジスト膜において平面形状が円形状であるTLM電極用の開口パターンが複数個形成される。当該開口パターンの半径は100μmである。また、1対の開口パターンの間の距離が10μm、20μm、40μm、80μmとなるように、各開口パターンを配置した。
次に、基板表面を塩酸洗浄した後、上記基板の裏面にニッケル(Ni)を蒸着する。形成されたNi膜の膜厚は200nmである。当該Ni膜は電子線蒸着法(EB蒸着法)を用いて形成した。この後、レジスト膜を除去することにより、円形TLM電極となるNi膜以外の部分を除去する(リフトオフ)。
上記のようにGaN基板の裏面側に円形TLM電極を形成した基板を50枚準備した。そして、400℃、600℃、800℃、900℃という4つの温度条件で2分間の合金化熱処理を行なった。上記温度条件ごとに10枚の基板を処理した。この合金化熱処理は窒素雰囲気で行なった。なお、残りの10枚の基板については熱処理を行なわない場合の試料とした。
また、比較用として、GaN基板の表面(Ga原子面)に、上述した方法と同様の方法によりNiからなる円形TLM電極を形成した基板を50枚準備した。そして、上述のように4つの温度条件で2分間の合金加熱処理を行なった。なお、Ga原子面に円形TLM電極を形成した基板についても、上記温度条件ごとに10枚づつ基板を処理した。
(測定方法および測定結果)
上述のように円形TLM電極が形成された基板について、TLM法を用いてコンタクト抵抗を測定した。具体的には、GaN基板の表面または裏面上に形成された、円形TLM電極について、それぞれの電極の間の間隔が異なる複数の電極対について電気抵抗を測定する。そして、当該電極間隔を横軸とし、測定した結果得られた電気抵抗を縦軸とした座標上に、測定された電気抵抗をプロットする。そして、このプロットされた点から得られた近似的な一次直線の傾きおよび切片から当該電極のコンタクト抵抗を求めることができる。
測定結果を図5に示す。図5は、Niからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。図5は、GaN基板のGa原子面とN原子面とのいずれかにおいてニッケルからなる円形TLM電極を配置した試料についての熱処理温度とコンタクト抵抗との関係を示す。図5において、横軸は熱処理温度(単位:℃)を示し、縦軸はコンタクト抵抗Rc(単位:mΩcm)を示している。また、図中の凡例の丸印はGaN基板のN原子面に電極が形成された基板のデータを示し、凡例の三角印はGaN基板のGa原子面に電極が形成された基板のデータを示している。なお、プロットされたそれぞれのデータは同じ条件で熱処理された基板についてのコンタクト抵抗の値の平均値を示している。
図5からもわかるように、Ga原子面においては、熱処理温度が上がると電極のコンタクト抵抗が上昇する傾向が見られた。一方、N原子面においては、熱処理温度が上がればコンタクト抵抗が低下する傾向が見られた。たとえば、熱処理温度が800℃の場合には、N原子面におけるNi電極のコンタクト抵抗は約0.1mΩcmとなっている。
なお、Ga原子面およびN原子面のそれぞれに電極を形成し、熱処理温度を900℃とした条件での合金化熱処理を行なった試料では、いずれの試料においても高いコンタクト抵抗を示しコンタクト抵抗を測定できなかった。また、当該試料を目視で確認すると、円形TLM電極の色が変わっていた。これは、円形TLM電極を構成するニッケルが窒化されたことにより、当該電極の導電性が低下した(電気抵抗値が大きくなった)ためであると考えられる。
(実施例2)
GaN基板の裏面(N原子面)および表面(Ga原子面)に金(Au)からなる電極を形成し、当該電極について熱処理温度とコンタクト抵抗との関係を測定した。
(試料)
上述した実施例1において準備したGaN基板と同様のGaN基板を準備した。
(処理内容)
GaN基板の裏面(N原子面)にAuからなる円形TLM電極を形成した。当該円形TLM電極の形成方法は、実施例1における円形TLM電極の形成方法と同様である。また、比較例として、表面(Ga原子面)にもAuからなる円形TLM電極を形成したGaN基板を準備した。GaN基板の表面側における円形TLM電極の形成方法も、上述した裏面側における円形TLM電極の形成方法と同様とした。
そして、これらの基板について、円形TLM電極の合金化熱処理を400℃、600℃、800℃と異なる温度条件で行なった。なお、GaN基板の裏面に円形TLM電極を形成した基板について、上記の各温度条件ごとに10枚づつ割当てて熱処理を行なった。また、GaN基板の表面に円形TLM電極を形成した基板についても、上記の各温度条件ごとに10枚づつ割当てて熱処理を行なった。
(測定方法および測定結果)
上述したGaN基板について、金(Au)からなる円形TLM電極についてコンタクト抵抗を測定した。測定方法は実施例1におけるコンタクト抵抗の測定方法と同様である。
測定結果を図6に示す。図6は、Auからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。図6における縦軸、横軸、凡例の表示は、基本的に図5と同様である。
図6からもわかるように、金からなる電極をGa原子面に形成した場合には、熱処理温度が上がるとコンタクト抵抗が上昇する傾向が見られた。一方、GaN基板のN原子面においては、熱処理温度が上がれば金からなる電極のコンタクト抵抗が低下する傾向が見られる。たとえば、熱処理温度が800℃である場合には、金からなる電極のコンタクト抵抗は約0.1mΩcm2と十分低い値を示す。
(実施例3)
次に、GaN基板の表面および裏面においてパラジウム(Pd)からなる電極を形成した場合のコンタクト抵抗を測定した。
(試料)
基板として、実施例1において準備した基板と同様のGaN基板を準備した。
(処理内容)
GaN基板の裏面(N原子面)にPdからなる円形TLM電極を形成した。当該円形TLM電極の形成方法は、実施例1における円形TLM電極の形成方法と同様である。また、比較例として、表面(Ga原子面)にもPdからなる円形TLM電極を形成したGaN基板を準備した。GaN基板の表面側における円形TLM電極の形成方法も、上述した裏面側における円形TLM電極の形成方法と同様とした。
そして、これらの基板について、実施例2の場合と同様に電極の合金化熱処理を400℃、600℃、800℃と異なる温度条件で行なった。
(測定方法および測定結果)
実施例1における測定方法と同様の方法により、Pdからなる電極のコンタクト抵抗を測定した。
測定結果を図7に示す。図7は、Pdからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。図7における縦軸、横軸、凡例の表示は、基本的に図5と同様である。
図7からもわかるように、GaN基板の表面側については合金化熱処理の温度条件が上がるにつれてコンタクト抵抗の値が上がっている傾向が見られた。一方、GaN基板の裏面(N原子面)については、合金化の熱処理温度がたとえば800℃である場合には、コンタクト抵抗Rcが0.1mΩcm2と十分低い値となっていることがわかる。
(参考例1)
GaN基板の表面および裏面にアルミニウム(Al)からなる電極を形成し、そのコンタクト抵抗と熱処理温度との関係を測定した。
(試料)
実施例1において準備したGaN基板と同様のGaN基板を準備した。
(処理内容)
GaN基板の裏面(N原子面)にAlからなる円形TLM電極を形成した。当該円形TLM電極の形成方法は、実施例1における円形TLM電極の形成方法と同様である。また、比較例として、表面(Ga原子面)にもAlからなる円形TLM電極を形成したGaN基板を準備した。GaN基板の表面側における円形TLM電極の形成方法も、上述した裏面側における円形TLM電極の形成方法と同様とした。
そして、これらの基板について、実施例2の場合と同様に電極の合金化熱処理を400℃、600℃、800℃と異なる温度条件で行なった。
(測定方法および測定結果)
実施例1の場合と同様に、TLM法を用いてAlからなる電極のコンタクト抵抗を測定した。
図8に測定結果を示す。図8は、Alからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。図8における縦軸、横軸、凡例の表示は、基本的に図5と同様である。
図8からもわかるように、GaN基板の表面(Ga原子面)および裏面(N原子面)のいずれにおいても、熱処理を行なわない場合(熱処理温度として30℃程度とされている場合)および400℃以上の熱処理を行なった場合のいずれにおいても、約0.1mΩcm2という低いコンタクト抵抗を示すことがわかる。
上述した実施例1〜実施例3および参考例の結果から、GaN基板における表面(Ga原子面)でのAlからなる電極のコンタクト抵抗値と同程度の低いコンタクト抵抗を、裏面(N原子面)においてニッケル、金、パラジウムといった電極によって形成することができることが示される。
(参考例2)
次に、GaN基板の表面および裏面において白金(Pt)からなる電極を形成した場合のコンタクト抵抗を測定した。
(試料)
基板として、実施例1において準備した基板と同様のGaN基板を準備した。
(処理内容)
GaN基板の裏面(N原子面)にPtからなる円形TLM電極を形成した。当該円形TLM電極の形成方法は、実施例1における円形TLM電極の形成方法と同様である。また、比較例として、表面(Ga原子面)にもPtからなる円形TLM電極を形成したGaN基板を準備した。GaN基板の表面側における円形TLM電極の形成方法も、上述した裏面側における円形TLM電極の形成方法と同様とした。
そして、これらの基板について、実施例2の場合と同様に電極の合金化熱処理を400℃、600℃、800℃と異なる温度条件で行なった。
(測定方法および測定結果)
実施例1における測定方法と同様の方法により、Ptからなる電極のコンタクト抵抗を測定した。
測定結果を図9に示す。図9は、Ptからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。図7における縦軸、横軸、凡例の表示は、基本的に図5と同様である。
図9からもわかるように、GaN基板の表面側と裏面側の両方とも合金化熱処理の温度条件が上がるにつれてコンタクト抵抗の値が上がっている傾向が見られた。また、ほとんどの条件でN原子面およびGa原子面とも、約10mΩcm2以上というコンタクト抵抗を示すことがわかる。
今回開示された実施の形態および実施例はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、GaN系化合物半導体のN原子面上にコンタクト抵抗の低い電極(オーミック電極)を有する半導体装置、たとえばGaN基板を用いたショットキーバリアダイオードやLEDなどの縦型の素子に有利に適用される。
本発明による半導体装置の一実施形態であるショットキーバリアダイオードの断面模式図である。 図1に示したショットキーバリアダイオードの製造方法を説明するためのフローチャートである。 図2に示した裏面電極形成工程を説明するためのフローチャートである。 本発明による半導体装置の一実施形態である発光素子の断面模式図である。 Niからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。 Auからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。 Pdからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。 Alからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。 Ptからなる電極のGaN基板におけるコンタクト抵抗と合金化の熱処理温度との関係を示すグラフである。
符号の説明
1 ショットキーバリアダイオード、2 GaN基板、3 n−GaNエピタキシャル層、4 絶縁層、5 ショットキー電極、5b 上部電極層、5a 下部電極層、6 オーミック電極、6a 接触電極層、6c〜6d 積層電極層、7 開口部、8 Ga原子面、9 N原子面、10 発光素子、11 バッファ層、12 n−GaN層、13 活性層、14 p−AlGaN層、15 p−コンタクト層、17 p電極、17b 上部電極層、17a 下部電極層、23 エピタキシャル層。

Claims (8)

  1. 導電型がn型である窒化ガリウム系の化合物半導体層と、
    前記化合物半導体層のN原子面に接触して形成された電極とを備え、
    前記電極において前記N原子面に接している領域の主成分がニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つである、半導体装置。
  2. 前記化合物半導体層に対する前記電極の接触抵抗が1mΩcm以下である、請求項1に記載の半導体装置。
  3. 前記電極は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として有する合金を含む、請求項1または2に記載の半導体装置。
  4. 前記電極は、ニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つを構成元素として含む積層構造を有する、請求項1または2に記載の半導体装置。
  5. 前記積層構造は、前記N原子面に接している層と、前記層上に形成された被覆層とを含み、
    前記被覆層は金からなる、請求項4に記載の半導体装置。
  6. 導電型がn型である窒化ガリウム系の化合物半導体層を形成する工程と、
    前記化合物半導体層のN原子面上に電極となるべき導電体層を形成する工程と、
    前記導電体層が形成された前記化合物半導体層を熱処理する工程とを備え、
    前記熱処理する工程により、前記導電体層から、前記N原子面に接する領域の主成分がニッケル、金、パラジウム、モリブデン、ルテニウム、テルル、ロジウム、コバルト、レニウム、オスミウム、イリジウムからなる群から選択される1つである電極が形成される、半導体装置の製造方法。
  7. 前記熱処理する工程における熱処理温度が300℃以上900℃以下である、請求項6に記載の半導体装置の製造方法。
  8. 前記熱処理する工程では、不活性ガスを雰囲気ガスとして用いる、請求項6または7に記載の半導体装置の製造方法。
JP2008219995A 2008-08-28 2008-08-28 半導体装置およびその製造方法 Pending JP2010056313A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008219995A JP2010056313A (ja) 2008-08-28 2008-08-28 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008219995A JP2010056313A (ja) 2008-08-28 2008-08-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010056313A true JP2010056313A (ja) 2010-03-11

Family

ID=42071916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219995A Pending JP2010056313A (ja) 2008-08-28 2008-08-28 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010056313A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127542A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2015073034A (ja) * 2013-10-03 2015-04-16 富士通株式会社 半導体装置の製造方法
EA026882B1 (ru) * 2014-07-30 2017-05-31 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Диод шоттки
EA026752B1 (ru) * 2014-07-30 2017-05-31 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Способ изготовления диода шоттки

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098215A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP2007043164A (ja) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd 窒化物系化合物半導体の発光素子及びその製造方法
WO2007048345A1 (en) * 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
JP2008028291A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006098215A1 (ja) * 2005-03-16 2006-09-21 Matsushita Electric Industrial Co., Ltd. 窒化物半導体装置及びその製造方法
JP2007043164A (ja) * 2005-07-30 2007-02-15 Samsung Electronics Co Ltd 窒化物系化合物半導体の発光素子及びその製造方法
WO2007048345A1 (en) * 2005-10-27 2007-05-03 Lattice Power (Jiangxi) Corporation SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH ELECTRODE FOR N-POLAR InGaAlN SURFACE
JP2009514197A (ja) * 2005-10-27 2009-04-02 ラティス パワー (チアンシ) コーポレイション N極性InGaAlN表面のための電極を備えた半導体発光デバイス
JP2008028291A (ja) * 2006-07-25 2008-02-07 Mitsubishi Electric Corp 窒化物半導体装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014127542A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2015073034A (ja) * 2013-10-03 2015-04-16 富士通株式会社 半導体装置の製造方法
EA026882B1 (ru) * 2014-07-30 2017-05-31 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Диод шоттки
EA026752B1 (ru) * 2014-07-30 2017-05-31 Открытое акционерное общество "ИНТЕГРАЛ"-управляющая компания холдинга "ИНТЕГРАЛ" Способ изготовления диода шоттки

Similar Documents

Publication Publication Date Title
TWI364850B (en) Gallium nitride-based compound semiconductor light-emitting device
US9263642B2 (en) III nitride semiconductor light emitting device and method for manufacturing the same
US9559218B2 (en) Semiconductor device and method of manufacturing the same
JP4023121B2 (ja) n型電極、III族窒化物系化合物半導体素子、n型電極の製造方法、及びIII族窒化物系化合物半導体素子の製造方法
JP2009059912A (ja) ショットキーバリアダイオード
TWI543402B (zh) A light-emitting element, a light-emitting element, and a semiconductor device
JP5440674B1 (ja) Led素子及びその製造方法
JP5564884B2 (ja) ショットキーバリアダイオード
WO2018037705A1 (ja) 半導体装置およびその製造方法
JP6149786B2 (ja) 半導体装置および半導体装置の製造方法
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
JP2010056313A (ja) 半導体装置およびその製造方法
TW200933936A (en) Optoelectronic semiconductor body and method for production of optoelectronic semiconductor body
JP2001250985A (ja) Iii族窒化物系化合物半導体素子
CN101834240A (zh) 具有高反射率接触电极的发光二极管及其制造方法
JPH10335705A (ja) 窒化ガリウム系化合物半導体素子及びその製造方法
JP2010166012A (ja) オーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法
JP3765246B2 (ja) Iii族窒化物系化合物半導体発光素子の製造方法
JP2008130953A (ja) 窒化物半導体素子およびその製造方法
JP2014175338A (ja) 半導体発光素子及びその製造方法
US9196784B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20160284812A1 (en) Semiconductor device and method of manufacturing the same
JP5136615B2 (ja) Iii族窒化物半導体発光素子を製造する方法
EP2008314A1 (en) Iii-nitride semiconductor light emitting device and method for manufacturing the same
JP5853672B2 (ja) GaN系半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140212