JP2010050384A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ダブルパターニング方法において、第１のレジストパターン上に第２のレジストパターンを微細且つ良好な形状に形成する。
【解決手段】半導体基板１上に第１のレジストパターン３を形成する工程と、第１のレジストパターン３の開口部を充填すると共に第１のレジストパターン３を被覆し、上面が平坦面４ａとされた充填層４を形成する工程と、充填層４の平坦面４ａ上に第２のレジストパターン５を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
【選択図】図４

Description

本発明は、半導体装置の製造方法に関するものである。

半導体装置の微細化が進むにつれ、従来の露光を利用するフォトリソグラフィー技術では、露光波長の波長限界を越えた微細レジストパターンの形成が行われるようになっている。このような波長限界以下のパターンを形成する方法としては、例えば、超解像技術と呼ばれる輪帯照明あるいはダイポール照明などの斜入射照明を用いる方法や、位相シフトマスクを用いる方法が知られている。

また、近年、さらにレジストパターンを微細化する手法として、例えば、ダブルパターニングと称される方法が検討されている。特に、半導体装置における密集したコンタクトホールパターンの形成は、ラインアンドスペースパターンを形成する場合と比較して解像度を向上させることが難しいため、このダブルパターニング方法の適用が必要とされている。

ここで、特許文献１の第１実施例には、第１のレジスト膜をパターニングした後に、この第１のレジスト膜上に第２のレジスト膜を塗布し、２回目の露光を行なって第１のレジスト膜と第２のレジスト膜とで形成される開口部を波長限界以下に形成するダブルパターニング方法が記載されている。

一方、非特許文献１には、ダブルパターニングによるコンタクトホールパターンの形成方法が記載されている。具体的に、非特許文献１には、第１のレジストパターンを形成した後、レジストを硬化させ、その上に第２のレジストパターンを形成し、第１及び第２のレジストをマスクとしてホールを形成する方法が開示されている。
特開平５−３４３２７９号公報 Nakamura, et al., "Ultra-low k1 oxide contact hole formation and filling using resist contact hole pattern by Double L&S Formation Method" , SPIE 6520(2007)1E-1.

しかしながら、特許文献１及び非特許文献１に記載の従来方法では、被加工物上に形成された第１のレジストパターン上に直接第２のレジスト層を積層し、その後露光及び現像工程によって第２のレジストパターンを形成するため、第１のレジストパターンという段差によって第２のレジストパターンの形状が劣化してしまうという問題があった。また、ステッパ等の露光装置の焦点深度が第１レジストパターンの段差よりも十分に大きくない場合には、第２のレジスト層の露光時に解像度の低下を招いてしまうという問題があった。

そこで、本発明の半導体装置の製造方法は、半導体基板上に第１のレジスト層を形成し、当該第１のレジスト層をパターニングして第１のレジストパターンを形成する工程と、前記第１のレジストパターンの開口部を充填し、当該第１のレジストパターンを被覆すると共に、上面が平坦面とされた充填層を形成する工程と、前記充填層の前記平坦面上に第２のレジスト層を形成し、当該第２のレジスト層をパターニングして第２のレジストパターンを形成する工程と、を備えることを特徴とする。

本発明の半導体装置によれば、第１のレジストパターンの開口部を充填すると共に第１のレジストパターンを被覆し、上面が平坦面とされた充填層を形成した後に、この平坦面上に第２のレジスト層を形成する構成となっている。これにより、第２のレジスト層の露光時に段差がないため、第２のレジストパターンを微細且つ良好な形状に形成することができる。したがって、半導体基板に寸法精度の高い微細なパターンを形成することができる。

以下、本発明を適用した半導体装置の製造方法について、図面を参照して詳細に説明する。
なお、以下の説明で用いる図面は、特徴をわかりやすくするために、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに必ずしも限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。

＜第１の実施形態＞
本実施の形態では、例えば、シリコン基板に密集したコンタクトホールを形成する際に、本発明を適用した場合を例に挙げて説明する。

図１は、本発明の第１実施形態に用いるコンタクトホールを形成する際のマスクを示す斜視図である。
図１に示すように、コンタクトホールを形成するためのマスク１０は、被加工基板である半導体基板１に密集した複数のコンタクトホールを形成するために半導体基板１上に積層されている。そして、マスク１０には、コンタクトホールパターンとなる複数の開口部が形成されており、この開口部から露出する半導体基板１をエッチングするように構成されている。具体的には、マスク１０は、半導体基板１上にコンタクトホールパターンがパターニングされた有機系下層膜２と、この有機系下層膜２上に設けられた第１のレジストパターン３と、有機系下層膜２上に一の方向に延在されたスペースパターン４Ｂ及び一の方向と直交する方向に延在されたレプリカパターン４Ａとが格子状に形成された充填層４とが積層されて形成されている。

被加工基板である半導体基板１は、例えばシリコン基板を例示することができるが、特にこれに限定されるものではない。また、半導体基板１は、単層であっても複数の層（例えば、シリコン酸化膜、シリコン窒化膜等）から構成されるものであってもよい。さらに、マスク１０を用いて半導体基板１にコンタクトホールを形成する際には、例えば半導体基板１が単層である場合には、任意の深さまで形成してもよく、貫通して形成してもよい。あるいは半導体基板１が複数の層から構成される場合には、任意の層まで形成するものとしてもよい。

有機系下層膜２は、半導体基板１をエッチングする際のマスクとして設けられており、例えば、ノボラック系樹脂を主成分とする有機系スピン塗布材料を例示することができる。
有機系下層膜２の膜厚は、半導体基板１をエッチングする際に十分なエッチング耐性が得られる最小の膜厚に設定することが望ましい。膜厚が薄すぎてエッチング耐性が不十分である場合、加工形状が劣化するため好ましくない。また必要以上に膜厚を厚くすると、有機系下層膜２をエッチング加工する際に、加工形状が劣化するため好ましくない。例えば、半導体基板１で加工する膜が酸化膜５００ｎｍである場合、２００ｎｍ〜４００ｎｍの範囲であることが好ましい。

第１のレジストパターン３（第１のレジスト層）及び後述する第２のレジストパターン５（第２のレジスト層）には、例えば、ＡｒＦエキシマレーザー露光用化学増幅系レジストを適用することができるがこれに限定されるものではない。第１及び第２のレジスト層を露光する露光機の光源（例えばｉ線、ＫｒＦ）に適したレジストを適宜選択することができる。また、第１及び第２のレジスト層は、同一のレジストを適用してもよく、別々のレジストを適用してもよい。

充填層４は、第１のレジストパターン３の開口部を充填可能であると共にこの第１のレジストパターン３の上面を平坦面とすることができる材質であれば特に限定されるものではない。また、第１及び第２のレジストパターン３，４とエッチング選択比が異なる材質であることが好ましい。具体的には、第１及び第２のレジストパターン３，４が樹脂である場合には、充填層４には例えばシリコンを含む層とすることが好ましい。また、シリコンを含む層が、例えばシラノール［Si(OH)₄］等からなるＳＯＧ（Spin On Glass）膜から構成されることが好ましい。

次に、本実施形態の半導体装置の製造方法である、シリコン基板に密集したコンタクトホールを形成する方法について図２〜図５を参照して説明する。なお、上記各図において、（ａ）は各工程の斜視図、（ｂ）は各工程の平面図をそれぞれ示している。

本実施形態のコンタクトホールの形成方法は、半導体基板上に有機系下層膜を形成する工程と、有機系下層膜上に第１のレジスト層を形成した後に第１のレジスト層をパターニングして第１のレジストパターンを形成する工程と、第１のレジストパターンの開口部を充填すると共に第１のレジストパターン上を平坦面とする充填層を形成する工程と、充填層の平坦面上に第２のレジスト層を形成した後に第２のレジスト層をパターニングして第２のレジストパターンを形成する工程と、第２のレジストパターンの開口部から露出する充填層を第２のレジストパターンをマスクとして第１のレジストパターンの上面までエッチングする工程と、第２のレジストパターンの開口部から露出する第１のレジストパターンを充填層をマスクとしてエッチングする工程と、第１及び第２のレジストパターンを除去した後に露出する充填層をマスクとして有機系下層膜をパターニングする工程と、充填層（及び有機系下層膜）の開口部から露出する半導体基板を充填層（及び有機系下層膜）をマスクとしてエッチングする工程と、を備えている。

具体的には、先ず、図２（ａ）及び図２（ｂ）に示すように、半導体基板１としてシリコン基板上にノボラック樹脂を主成分とする有機系下層膜２を形成する。この有機系下層膜２は、例えばノボラック樹脂を主成分とする有機系材料をスピン塗布した後にベーク処理をして形成する。

次に、有機系下層膜２の上面２ａに、ＡｒＦエキシマレーザー露光用化学増幅系レジストを塗布して第１のレジスト層を形成する。その後、ＡｒＦエキシマレーザー露光装置を用いて、一の方向に延在するラインアンドスペースパターンを露光する。次に、露光後のベーク処理を行ない、その後第１のレジスト層をアルカリ現像液で現像する。このように第１のレジスト層をパターニングすることによって、図２（ａ）及び図２（ｂ）に示すように、一の方向に延在する複数のラインパターンが等間隔に設けられた第１のレジストパターン３を形成する。

ここで、本実施形態では、シリコン基板１と第１のレジスト層との間に有機膜２を設けているため、半導体基板１の上面が平坦でない場合であっても、平坦面とすることができる。これにより、第１レジストパターンの解像度を向上させることができる。また、有機系下層膜２として、反射防止機能を有する材料を用いることによって、第１のレジスト層３を露光する際に、半導体基板１からの反射を抑制し、解像度を向上することができる。

次に、第１のレジストパターン３をＵＶキュア処理することによって硬化させた後、シラノールからなるＳＯＧをスピン塗布する。この際、第１のレジストパターン３の開口部となるラインアンドスペースパターンのスペース部をＳＯＧで充填すると共に第１のレジストパターン３を被覆する膜厚条件を用いる。

その後、例えば２００〜３５０℃の熱処理を行い、図３（ａ）及び図３（ｂ）に示すように、膜厚が２００ｎｍ程度のＳＯＧ膜からなる充填層４を形成する。このように充填層４としてＳＯＧ膜を用いることで、第１のレジストパターン３の開口部を容易に充填することができると共にこの第１のレジストパターン３を被覆する充填層の上面を容易に平坦面４ａとすることができる。

次に、充填層４の平坦面４ａ上に、ＡｒＦエキシマレーザー露光用化学増幅系レジストを塗布して第２のレジスト層を形成する。その後、ＡｒＦエキシマレーザー露光装置を用いて、上述の第１のレジストパターン３が延在する方向と直交する方向に延在するラインアンドスペースパターンを露光する。次に、露光後のベーク処理を行ない、その後第２のレジスト層をアルカリ現像液で現像する。このように第２のレジスト層をパターニングすることによって、図４（ａ）及び図４（ｂ）に示すように、一の方向と直交する方向に延在する複数のラインパターンが等間隔に設けられた第２のレジストパターン５を形成する。

ここで、本実施形態では、充填層４の平坦面４ａ上に第２のレジストが形成されるため、第２のレジストを露光する際に露光装置の解像度限界の微細な第２のレジストパターン５を形成することができる。したがって、第２のレジストパターン５の形状は、第１のレジストパターン３の段差によって悪化することがない。

次に、図５（ａ）に示すように、ドライエッチング装置を用いて、第２のレジストパターン５の開口部から露出する充填層４を、第２のレジストパターン５をマスクとして第１のレジストパターン３の上面の高さとなる条件を用いてエッチングする。充填層４のエッチングとしては、例えば、ＣＦ_４ガスを用いて、４５０Ｗで３０秒間エッチングする。
ここで、充填層４は、シリコンを含有するＳＯＧ膜から構成されており、第２のレジストパターン５とエッチング選択比を有している。これにより、充填層４のエッチング条件では第２のレジストパターン５のエッチング速度が非常に遅くなるため、第２のレジストパターン５をマスクとして用いることができる。

このエッチングによって、第２のレジストパターン５の下方には、この第２のレジストパターン５のレプリカ（複製）パターン４Ａが形成される。そして、レプリカパターン４Ａの下方には、第１のレジストパターン３の開口部（すなわちラインアンドスペースパターンのスペース部）に充填されたＳＯＧ膜からなるスペースパターン４Ｂが形成される。これにより、第２のレジストパターン５の開口部からは、交互に配列した第１のレジストパターン３とスペースパターン４Ｂとが露出することになる。

次に、ドライエッチング装置を用いて、第２のレジストパターン５の開口部から露出する第１のレジストパターン３を、充填層４（スペースパターン４Ｂ）をマスクとしてエッチングする。このドライエッチングの条件には、第１のレジストパターンを除去することができる条件を用いる。ここで、充填層４は、第１のレジストパターン３とエッチング選択比を有しているので、第２のレジストパターン５の開口部から露出する第１のレジストパターン３のみを選択エッチングすることができる。なお、第１のレジストパターン３のエッチング時に、第２のレジストパターン５は完全に除去される場合もあるし、除去されない場合もある。また、第２のレジストパターン５が第１のレジストパターン３のエッチングの途中に完全に除去された場合であっても、この第２のレジストパターン５の下方に形成されたＳＯＧ膜からなるレプリカパターン４Ａがマスクとなるため、レプリカパターン４Ａの下方の第１のレジストパターン３が過剰にエッチングされるおそれがない。

次に、第１のレジストパターン３のエッチングに続いて、有機系下層膜２をドライエッチングする。この有機下層膜２のエッチング条件には、例えば酸素（Ｏ_２）ガスと窒素（Ｎ_２）ガスを用いて、４５０Ｗで６０秒間エッチングする条件を用いることができる。また、上記第１のレジストパターン３のエッチング及び有機系下層膜２のエッチングは、別々に行ってもよいし、連続して行ってもよい。なお、この有機系下層膜２のエッチングの際に、第２のレジストパターン５は完全に除去される。

このようにして、ＳＯＧ膜からなるレプリカパターン４Ａとスペースパターン４Ｂとが格子状に積層された充填層４からなるマスクを形成し、これをコンタクトホールパターンとする。そして、このコンタクトホールパターンが有機系下層膜２に転写される。そして、レプリカパターン４Ａとスペースパターン４Ｂとが格子状に積層された充填層４からなるマスクと有機系下層膜２とで形成される格子形状の開口部から半導体基板１が露出する。以上のようにして、図１に示すような複数のコンタクトホールパターンが形成されたマスク１０を製造する。

最後に、マスク１０の開口部（すなわち、レプリカパターン４Ａとスペースパターン４Ｂとからなる充填層４と、パターニングされた有機系下層膜２とで形成される格子形状の開口部）から露出する半導体基板１をエッチングする。エッチング条件としては、シリコン基板をエッチング可能な条件を用いる。以上のようにして、シリコン基板に密集したコンタクトホールを形成することができる。

以上説明したように、本実施形態の半導体装置の製造方法によれば、第１のレジストパターン３の開口部を充填すると共に第１のレジストパターン３を被覆し、上面が平坦面４ａとされた充填層４を形成した後に、この平坦面４ａ上に第２のレジスト層を形成する構成となっている。これにより、第２のレジスト層の露光時に段差がないため、第２のレジストパターン５を微細且つ良好な形状に形成することができる。

また、第１及び第２のレジストパターン３，５をラインアンドスペースパターンとし、第１のレジストパターン３が延在する方向と第２のレジストパターン５が延在する方向とを直交するようにして格子状のパターンを形成している。これにより、格子状のパターンの開口部を露光装置の解像度限界を超えた寸法に形成することができる。また、この格子状のパターンの開口部をコンタクトホールパターンとすることにより、複数の密集するコンタクトホールパターンを一括形成することができる。

さらに、本実施形態の半導体装置の製造方法によれば、第２のレジストパターン５の開口部から露出する充填層４を第２のレジストパターン５をマスクとして第１のレジストパターン３の上面までエッチングした後に、第２のレジストパターン５の開口部から露出する第１のレジストパターン３をエッチングするため、第２のレジストパターン５のレプリカパターン４Ａと、第１のレジストパターン３の開口部に対応するスペースパターン４Ｂとを形成することができる。したがって、第１及び第２のレジストパターン３，５を除去した後に露出する充填層４をマスクとすることができる。

更にまた、充填層４にシリコンを含む層としてＳＯＧ膜を用いているため、充填層４と第１及び第２のレジストパターン３，５とがエッチング選択比を有する。したがって、エッチング条件を適宜選択することにより、充填層４と第１及び第２のレジストパターン３，５とを選択的にエッチングすることができる。

また、本実施形態の半導体装置の製造方法によれば、シリコン基板からなる半導体基板１上に有機系下層膜２を設けているため、従来のレジストマスクを用いた場合と同様の膜種を高精度に加工することができる。そして、第１及び第２のレジストパターン３，５からＳＯＧ膜からなるレプリカパターン４Ａ及びスペースパターン４Ｂを形成し、このレプリカパターン４Ａ及びスペースパターン４Ｂからなる充填層４をマスクとして有機系下層膜２に微細なコンタクトホールパターンを転写して形成することができる。そして、この段差のない有機系下層膜２をマスクとしてシリコン基板をエッチングすることができる。

＜第２の実施形態＞
次に、本発明を適用した第２の実施形態について説明する。
本実施形態では、シリコン基板に密集したドットパターン（アイランドパターンともいう）を形成する場合に本発明を適用するものである。したがって、ドットパターンを形成するという点で、第１実施形態のコンタクトホールを形成する方法とは異なる構成となっている。このため、図６〜図９を用いて本実施形態のドットパターンの形成方法について説明する。したがって、本実施形態の半導体装置の製造方法については、第１の実施形態と同一の構成部分については同じ符号を付すると共に説明を省略する。

本実施形態のドットパターンの形成方法では、図３（ａ）及び図３（ｂ）に示すように第１のレジストパターン３の開口部を充填すると共に第１のレジストパターン３を被覆するＳＯＧ膜を形成した後に、この第１のレジストパターン３の上面が露出するまでＳＯＧ膜をエッチバックする。すなわち、図６（ａ）及び図６（ｂ）に示すように、上面が第１のレジストパターン３の上面の高さで平坦面２４ａとなるように充填層２４を形成する構成となっている。なお、充填層２４は、第１のレジストパターン３の開口部（すなわち、ラインアンドスペースパターンのスペース部）に対応するパターン形状となっている。

次に、図７（ａ）及び図７（ｂ）に示すように、充填層２４の平坦面２４ａ上に、第１の実施形態と同様にして第２のレジストパターン５を形成する。
ここで、本実施形態では、充填層２４の平坦面２４ａ上に第２のレジストが形成されるため、第１の実施形態と同様に露光装置の解像度限界の微細な第２のレジストパターン５を形成することができる。
また、第１のレジストパターン３の上面が露出するまでＳＯＧ膜をエッチバックしているため、第２のレジストパターン５の開口部からは、交互に配列した第１のレジストパターン３と充填層２４とが露出する。

次に、図８（ａ）及び図８（ｂ）に示すように、第２のレジストパターン５の開口部から露出する充填層２４を、第１及び第２のレジストパターン３，５をマスクとしてエッチングする。ここで、本実施形態では、第１の実施形態のように第２のレジストパターン５のレプリカパターン４Ａが形成されず、この第２のレジストパターン５の下方に充填層２４からなるドットパターン２４Ａが形成されることになる。なお、エッチング条件は、ＳＯＧ膜からなる充填層２４を選択エッチング可能な条件が好ましい。

続いて、エッチング条件を変更し、第１及び第２のレジストパターン３，５及び有機系下層膜２を、個々に又は連続してエッチング除去する。

このようにして、図９（ａ）に示すように、充填層２４からなるドットパターン２４とこの形状が転写された有機系下層膜２Ａからなる柱状パターンが密集したマスク２０を半導体基板１上に形成することができる。また、図９（ｂ）に示すように、このドットパターン２４から露出する半導体基板１をエッチングしてシリコン基板に密集したドットパターンを形成する。

以上説明したように、本実施形態の半導体装置の製造方法によれば、シリコン基板に寸法精度の高い微細なドットパターンを形成することができる。
また、本実施形態の半導体装置の製造方法によれば、上面が第１のレジストパターン３の上面の高さで平坦面２４ａとなるように充填層２４を形成することにより、第２のレジストパターン５の形成後のドライエッチング処理を省略することができる。

さらに、第１の実施形態と比較して第１及び第２のレジストパターン３，５の高低差が小さいため、第２のレジストパターン５の開口部から露出する充填層２４をエッチングする際に、第１及び第２のレジストパターン３，５をマスクとして好適に用いることができる。

なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、第１及び第２の実施形態では、第１及び第２のレジストパターン３，５が共にラインアンドスペースパターンである場合についてのみ記載しているが、他のレジストパターンを組合せて適用してもよい。また、第１及び第２の実施形態では、第１のレジストパターン３のラインアンドスペースパターンが延在する方向と第２のレジストパターン５のラインアンドスペースパターンが延在する方向とが直交している場合について説明しているが、直交していない場合にも適用することができる。

さらに、第１の実施形態では、第２のレジストパターン５の開口部から露出する第１のレジストパターン３をエッチングしているが、ＳＯＧ膜からなるスペースパターン４Ｂ（充填層４）をエッチングしてもよい。更にまた、第２の実施形態では、第２のレジストパターン５の開口部から露出する第１のレジストパターン３をエッチングしてもよい。

また、第１及び第２の実施形態では、半導体基板１と第１のレジスト層との間に有機系下層膜２を設けているが、半導体基板１上に直接第１のレジスト層を形成してもかまわない。さらに、第１及び第２の実施形態では、第１及び第２のレジストパターン３，５のパターニングにおいて、下層反射防止膜を使用していないが、下層反射防止膜を用いることによって、より高精度にパターンを形成することができる。

図１は、本発明の第１実施形態に用いるコンタクトホールを形成する際のマスクを示す斜視図である。 図２は、第１実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図３は、第１実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図４は、第１実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図５は、第１実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図６は、第２実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図７は、第２実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図８は、第２実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。 図９は、第２実施形態の工程を説明するための図であり、（ａ）は斜視図、（ｂ）は平面図である。

符号の説明

１…半導体基板、２…有機系下層膜、３…第１のレジストパターン、４，２４…充填層、４ａ，２４ａ…平坦面、４Ａ…レプリカパターン、４Ｂ…スペースパターン、５…第２のレジストパターン、１０，２０…マスク、２４Ａ…ドットパターン

Claims (12)

1. 半導体基板上に第１のレジスト層を形成し、当該第１のレジスト層をパターニングして第１のレジストパターンを形成する工程と、
   前記第１のレジストパターンの開口部を充填すると共に当該第１のレジストパターンを被覆し、上面が平坦面とされた充填層を形成する工程と、
   前記充填層の前記平坦面上に第２のレジスト層を形成し、当該第２のレジスト層をパターニングして第２のレジストパターンを形成する工程と、を備えることを特徴とする半導体装置の製造方法。
2. 前記第１及び第２のレジストパターンがラインアンドスペースパターンであることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１のレジストパターンのラインアンドスペースパターンが延在する方向と前記第２のレジストパターンのラインアンドスペースパターンが延在する方向とが異なることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第２のレジストパターンの開口部から露出する前記充填層を当該第２のレジストパターンをマスクとして前記第１のレジストパターンの上面までエッチングする工程を備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
5. 前記充填層を形成する工程において、当該充填層の上面が前記第１のレジストパターンの上面の高さで平坦面とされることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
6. 前記第２のレジストパターンの開口部から露出する前記第１のレジストパターンを、前記充填層をマスクとしてエッチングする工程と、
   前記充填層の開口部から露出する前記半導体基板を前記第１及び第２のレジストパターン又はパターニングされた充填層をマスクとしてエッチングする工程と、を備えることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
7. 前記第２のレジストパターンの開口部から露出する前記充填層を、前記第１のレジストパターンをマスクとしてエッチングする工程と、
   前記第１のレジストパターンの開口部から露出する前記半導体基板を前記第１及び第２のレジストパターンをマスクとしてエッチングする工程と、を備えることを特徴とする請求項１乃至５のいずれか一項に記載の半導体装置の製造方法。
8. 前記第１及び第２のレジストパターンを除去した後に露出する前記充填層をマスクとして、前記半導体基板をエッチングすることを特徴とする請求項６又は請求項７に記載の半導体装置の製造方法。
9. 前記充填層が前記第１及び第２のレジストパターンとエッチング選択比を有することを特徴とする請求項１乃至８のいずれか一項に記載の半導体装置の製造方法。
10. 前記充填層がシリコンを含む層であることを特徴とする請求項１乃至９のいずれか一項に記載の半導体装置の製造方法。
11. 前記シリコンを含む層がＳＯＧ膜からなることを特徴とする請求項１０に記載の半導体装置の製造方法。
12. 前記半導体基板と前記第１のレジスト層との間に有機系下層膜を形成することを特徴とする請求項１乃至１１のいずれか一項に記載の半導体装置の製造方法。

Images