JP2010045212A - 積層セラミック電子部品及びその製造方法 - Google Patents

Abstract

【課題】誘電体層とビア電極との間の間隙の発生を防止してビア電極と内部電極とを確実に導通させることができるとともに、誘電体層等における構造欠陥の発生を有効に防止することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】積層セラミックコンデンサ１は、誘電体層１１と内部電極１２が交互に積層され、内部電極１２のうち誘電体層１１を介して対向配置されたものが、ビア電極１４で接続されたものである。ビア電極１４は、誘電体層１１を形成するために必要なセラミック材料の焼成温度よりも融点が低い金属の粒子、及び、その金属よりも融点が高い別の金属の粒子を含むものであり、かつ、融点が比較的高い金属の融点が比較的低い金属に対する含有割合が、０より大きく４０質量％未満とされている。
【選択図】図１

Description

本発明は、積層セラミック電子部品及びその製造方法に関する。

近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるＩＣチップ等の半導体装置といった能動部品や、コンデンサ、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板に対しても、同様に小型化や薄型化が熱望されている。

これらの電子部品の中でも、特に、積層（型）セラミック電子部品であるセラミックチップコンデンサについては、小型化や薄型化のみではなく、それらに加えて更なる高容量化が市場から強く求められている。これに対し、高密度実装への要求に応えるには、電子部品の実装面積を広げることができないため、セラミックチップコンデンサでは誘電体と内部電極の薄層化が急速に進められており、現状では、例えば、Ｃ２０１２サイズ（外形２．０ｍｍ×１．２ｍｍ×１．２ｍｍ）でも、８００層を超えるような積層数のものも市場に出回っている。また、回路基板上での電子部品の搭載領域が削減される傾向にあり、これに対応すべく、例えば、本体の側壁に外部電極を接続せずに、上壁面と低壁面に外部接続用パッドや端子を設け、積層方向の両側から外部接続するタイプの表面実装型積層セラミックコンデンサが開発されている。

このようなタイプの積層セラミック電子部品として、例えば、特許文献１には、複数の誘電体層が積層され、その内部の層間に、Ｎｉ粒子を含む導体材料の焼結体からなる内部電極が形成され、さらに、内部電極を接続するように、Ｎｉ粒子及びＣｕ粒子を含む導体材料の焼結体からなるビア導体が設けられた積層セラミック電子部品（コンデンサ）が提案されているまた、特許文献２にも、同様の構成を有する積層セラミック電子部品、すなわち、誘電体セラミック層と内部配線パターンが交互に積層され、誘電体セラミック層を介して離間対向する配線パターンが、誘電体セラミック層を貫通するビア電極で接続されたものが記載されている。
特開２００５−１３６２３１号公報 特開２００３−１５１８５１号公報

しかし、本発明者が、上記従来の積層セラミック電子部品、例えば積層セラミックコンデンサについて詳細に検討したところ、場合によっては、内部電極とビア電極とを必ずしも十分に導通させることができなかったり、誘電体層にひび割れ（クラック）が入り易かったりといった不都合が生じ得ることが判明した。こうなると、積層セラミックコンデンサが所期の性能を発揮し難くなってしまう。

そこで、本発明はかかる事情に鑑みてなされたものであり、内部電極とビア電極とを確実に導通させることができるとともに、誘電体層におけるクラック等の構造欠陥の発生を有効に防止することができ、これらにより、所望の優れた性能を確実に実現することができる積層セラミック電子部品及びその製造方法を提供することを目的とする。

上記課題を解決するために、本発明者らは、内部電極に含まれる金属とビア電極に含まれる金属との関係、及びその組成に着目して鋭意研究を行ったところ、本発明を完成するに至った。すなわち、本発明による積層セラミック電子部品は、焼成されたセラミック材料からなる誘電体層と、導体材料からなり、かつ、誘電体層の内部に離間配置された複数の内部電極と、導体材料からなり、誘電体層を貫通し、かつ、複数の内部電極のうち少なくとも２つに接続されたビア電極とを備えており、内部電極が、誘電体層を形成するために必要なセラミック材料の焼成温度よりも融点が高い第１の金属を含むものであり、ビア電極が、誘電体層を形成するために必要なセラミック材料の焼成温度よりも融点が低い第２の金属、及び、第２の金属よりも融点が高い第３の金属を含むものであり、かつ、第３の金属の第２の金属に対する含有割合が、０より大きく４０質量％未満、好ましくは、２質量％〜３０質量％のものである。

具体的には、第２の金属が、Ｃｕ（融点：１０８３℃）、Ａｇ（融点：９６１℃）、及びＡｕ（融点：１０６３℃）のうちの少なくとも一種の金属であり、第３の金属が、Ｎｉ（融点：１４５３℃）、Ｐｔ（融点：１７６９℃）、及びＰｄ（融点：１５５２℃）のうちの少なくとも一種の金属であると好適であり、これらのなかでは、電気的特性及び経済性の双方にも優れる観点から第２の金属がＣｕであり、第３の金属がＮｉである場合が更に好ましい。この場合、ビア電極が、第２の金属の粒子の平均粒径が第３の粒子の平均粒径の２倍以上である導体材料から形成されたものであるとより好ましい。

なお、本発明において「主として」含まれる、又は、「主成分として」含まれるとは、導体材料において、その成分の質量含有率が、その他の成分の質量含有率の合計よりも大きいことを示し、「主として」又は「主成分として」複数成分が含まれるとは、それら複数成分の合計の質量含有率が、その他の成分の質量含有率の合計よりも大きいことを示す。また、粒子の「平均粒径」とは、組織断面の走査型電子顕微鏡写真で観察できる１次粒子の粒子外形に外接する最小間隔の平行距離Ｄ１と最大間隔の平行距離Ｄ２との相加平均値を粒径としたときの、その平均値を示す。

また、本発明の積層セラミック電子部品の製造方法は、本発明による積層セラミック電子部品を有効に製造するための方法であり、焼成されたセラミック材料からなる誘電体層を形成する工程と、導体材料からなり、かつ、誘電体層の内部に離間配置された複数の内部電極を形成する工程と、導体材料からなり、誘電体層を貫通し、かつ、複数の内部電極のうち少なくとも１つに接続されたビア電極を形成する工程とを含み、内部電極として、誘電体層の形成に必要な前記セラミック材料の焼成温度よりも融点が高い第１の金属を含むものを用いて形成し、ビア電極として、誘電体層の形成に必要なセラミック材料の焼成温度よりも融点が低い第２の金属の粒子、及び、第２の金属よりも融点が高い第３の金属の粒子を含み、かつ、第３の金属の第２の金属に対する含有割合が、０より大きく４０質量％未満のものを用いて形成する。

また、本発明の積層セラミック電子部品は、以下の製造方法によって有効に製造することもできる。すなわち、本発明による積層セラミック電子部品を好適に製造する方法は、上記の導体材料を用いつつ、誘電体層形成用のセラミック材料を含む少なくとも一つのセラミック層と、内部電極形成用の導体材料を含む少なくとも一つの導体層とを積層して積層体を形成する工程と、セラミック層の少なくとも一つ、及び、導体層の少なくとも一つを貫通するビアホールを形成する工程と、ビアホールが形成された積層体に焼成処理を施すことにより、誘電体層と内部電極とが形成された積層体を得る工程と、その誘電体層と内部電極とが形成された積層体におけるビアホールの内部に、ビア電極形成用の導体材料を充填する工程と、その導体材料がビアホールの内部に充填された積層体に、焼付処理を施すことにより、ビア電極を形成する工程とを含んでもよい。

このような構成の積層セラミック電子部品の製造方法においては、誘電体層形成用のグリーンシート層と、内部電極形成用の導体材料を含む内部電極グリーンシート層とを積層して得られる積層体に、ビアホールを穿設した状態で、すなわち、ビアホールにビア電極形成用の導体材料を充填する前に、一旦焼成処理を行う。焼成処理は、例えば、必要に応じてセラミック層を脱バインダした後、内部電極としてＮｉまたはＮｉ合金を用いるため内部電極の酸化を防止するため、還元雰囲気化でセラミック層の焼結に必要な焼成温度で所定時間行い、更に必要に応じて誘電体を再酸化させるための再酸化処理を施すことが好ましい。

次に、こうして得られた焼結体のビアホール内に、ビア電極形成用の導体材料を充填し、それを焼き付ける（換言すれば、再度の焼成を行う）ことにより、ビアホール内の導体材料が焼き付けられてビア電極が形成された積層セラミック電子部品を得る。このとき、セラミック層は既に焼成されて焼結体である誘電体層となっているので、焼付温度を、セラミック層の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層の膨張及び収縮の程度が、十分に小さく抑えられる。したがって、この状態で、ビア電極形成用の導体材料の焼き付けが行われても、誘電体層及び内部電極とビア電極との相対的な伸縮（伸縮挙動）の差異が軽減され、これにより、誘電体層及び内部電極とビア電極とが離間して両者の間に間隙が生じてしまうことが有効に防止される。

ちなみに、上記特許文献１及び２によれば、上記従来の積層セラミック電子部品を製造するには、誘電体層形成用のセラミックグリーンシートと内部電極形成用の導体材料層を複数交互に積層して積層体を得た後に、その積層体にビア電極形成用のビアホール（スルーホール）を穿設し、そのビアホールにビア電極形成用の導電性ペーストを埋め込んだ（ビアフィル）後（特許文献１の段落［００２９］、特許文献２の図１７参照）、或いは、セラミックグリーンシートと導体材料層を積層する毎に、ビアホールを穿設してビア電極形成用の導電性ペーストを充填し、その工程を繰り返すことにより積層体を形成した後（枚葉式；特許文献２の図１参照）、どちらも全体を同時に焼成する方法を用いており、これにより、焼結体である誘電体層間に内部電極が設けられ、かつ、その内部電極間がビア電極で接続された積層セラミック電子部品が得られることが記載されている。

しかし、本発明者が、かかる製造方法について詳細に検討したところ、例えば、ビア電極形成用の導体材料にＣｕを含むものを用いた場合、セラミックグリーンシートの焼成に必要な温度（例えば、ＢａＴｉＯ₃系セラミックの場合、１１００℃以上）が、Ｃｕの融点（１０８３℃）よりも高いので、焼成時にビアホール内の導体材料中のＣｕが溶融してしまい、ビア電極を形成することができないことが判明した。このとき、ビア電極形成用の導体材料が、Ｃｕ以外に、上記焼成温度よりも融点が高いＮｉ（融点：１４５３℃）等を含んでいても、Ｃｕの溶融に併発されてＮｉも溶融してしまい、やはりビア電極を形成することができないことも確認された。なお、特許文献１及び２のいずれにも、ビア電極用の導体材料としてＣｕを含むものを用い、上記の同時焼成を行う製造方法により、ビア電極が形成された積層セラミック電子部品を実際に製造できたことを示す実施例については、何ら記載されていない。

また、セラミックグリーンシートと内部電極及びビア電極形成用の導体材料とを同時に焼成するので、上述の如く、焼成温度はセラミックグリーンシートの焼結に必要な高温となり、そのような高温では、焼成過程において、互いに熱膨張係数が異なるセラミックグリーンシートと導体材料層の膨張及び収縮の程度の差が非常に大きくなる。その結果、焼成後に形成される誘電体層とビア電極との間に間隙が生じ易くなり、こうなると、ビア電極と内部電極とを確実に導通（電気的に接続）させ難くなる。さらに、セラミックグリーンシート、及び導体材料層は、通常、焼成前に比較的低温で脱バインダされて比較的脆い状態となり、そのような状態で、内部電極及びビア電極形成用の導体層と高温で同時焼成されると、それらの導体材料との相対的な伸縮挙動の相違が大きくなり、これに起因して、誘電体層にクラックが入ったり、層間の剥離（デラミネーション）が生じたりといった構造上の欠陥が生起され易くなる不都合もある。特に、薄層化が進んでいる現状では、かかる事象の発生は顕著となることが容易に推定される。

これに対し、上述した積層セラミック電子部品の製造方法によれば、ビア電極形成用の導体材料を、セラミック層の焼成温度に比して十分に低温で焼き付けることが可能となるので、従来の同時焼成処理において懸念される内部電極及びビア電極形成用の導体材料と誘電体層用のセラミック層との相対的な伸縮挙動を軽減することができ、その結果、誘電体層にクラックが入ったり、層間剥離が生じたりといった構造欠陥が十分に抑制される。

上述したとおり、ビア電極形成用の導体材料をビアホール内に充填した積層体を焼成する従来の同時焼成処理では、ビア電極形成用の導体材料が、セラミック層の焼成温度よりも融点が低い金属を含むと、それが焼成中に溶融してしまうので、目的とするビア電極を形成することができない。これに対し、本発明にかかる方法では、セラミック層、及び、内部電極形成用の導体材料を含む導体層を焼成した後に、ビア電極形成用の導体材料の焼付処理を行うので、その焼付温度をセラミック層の焼成温度まで高める必要がなく、導体材料中に主として含まれる第２の金属の融点以下の温度とすることができる。

また、ビア電極形成用の導体材料を焼き付ける際、ビア電極形成用の導体材料に含まれる同種金属の粒子間の反応性が高く、例えば粒子間の固溶反応が過度に進行して粒子の占有容積が減少してしまい、ビアホール内の導体粒子による空間充填率が低下し過ぎることがある。こうなると、ビアホールの導体による充填が不十分となり、ビアホール内での内部電極とビア電極との電気的な接続を十分に確保できないおそれが生じる。これに対し、ビア電極形成用の導体材料として、第２の金属以外に、その第２の金属よりも融点が高い別の第３の金属の粒子を含むものを用いると、融点が比較的高い第３の金属粒子が、第２の金属粒子間に介在した状態で第２の金属と結合し、それら第２の金属の粒子をあたかもピンで止めるように作用（ピン止め作用）するので、第２の金属粒子間の金属反応が適度に抑制され、金属粒子の占有容積の減少に起因してビアホール内の金属導体による空間充填率が過度に低下してしまうことが抑止される。よって、内部電極とビア電極との導通をより一層確実に確保することができる。

なお、融点が高いという観点から、第３の金属の粒子に代えてセラミック等の高融点無機材料の粒子を用いることも考えられるが、かかる無機材料は、反応する金属粒子との濡れ性が不十分なので、同種の金属粒子間の金属反応を抑制できるものの、反応サイトに留まることが困難であって金属から吐き出されてしまうため、ピン止め作用を効果的に持続し難い。よって、上述したピン止め作用を有効に持続させることができる点において、高融点の金属粒子を用いる方が好ましい。

本発明の積層セラミック電子部品の製造方法によれば、内部電極が、誘電体層を形成するために必要なセラミック材料の焼成温度よりも融点が高い第１の金属を含むものであり、ビア電極が、誘電体層を形成するために必要なセラミック材料の焼成温度よりも融点が低い第２の金属、及び、第２の金属よりも融点が高い第３の金属を含むものであり、かつ、第３の金属の第２の金属に対する含有割合が、０より大きく４０質量％未満であるので、内部電極とビア電極とを確実に導通させることができるとともに、誘電体層におけるクラック等の構造欠陥の発生を有効に防止することができる。

以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。

図１は、本発明による積層セラミック電子部品の好適な一実施形態の概略構造を示す断面図である。積層セラミックコンデンサ１（積層セラミック電子部品）は、いわゆる表面実装型の積層セラミックコンデンサであり、複数の誘電体層１１と複数の内部電極１２のパターンがそれぞれ交互に積層され、複数の内部電極１２のうち、一層おきに各誘電体層１１を介して離間して対向配置されたものが、誘電体層１１を積層方向に貫通するように設けられたビア電極１４で接続されたものである。また、各ビア電極１４の両端部には、外部接続用パッド１６が接続されている。この外部接続用パッド１６上には、必要に応じてバンプ等が形成されてもよい。

なお、図示において、複数の誘電体層１１が別体の層として記載されているが、これらは、後述するように、製造過程において、誘電体層１１の前駆層であるセラミックグリーンシート２が多段に積層されたものが焼成処理されて形成されるものであり、焼成によって一体に焼結され、全体として誘電体層１０が構成されている。

次に、上記の本実施形態に係る積層セラミックコンデンサ１の製造方法の一例について説明する。図２及び図３は、積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。

まず、誘電体層１１形成用のチタン酸バリウム（ＢａＴｉＯ₃）系セラミックを含有するセラミック粉末を調製する。誘電体層１１は、チタン酸バリウムを主成分として含有し、さらに、焼結助剤成分その他の副成分を含むものである。より具体的には、例えば、主成分としてチタン酸バリウムを、副成分として酸化マグネシウム、酸化イットリウム、酸化ジスプロシウム、及び酸化ホルミウムから選ばれる少なくとも１種以上とを含有する。さらに、他の副成分として、酸化バリウム、酸化ストロンチウム、及び酸化カルシウムから選択される少なくとも１種以上と、酸化ケイ素と、酸化マンガン及び酸化クロムから選択される少なくとも１種以上と、酸化バナジウム、酸化モリブデン、及び酸化タングステンから選択される少なくとも１種以上とを含有してもよい。

かかる組成を有する誘電体層１１用のセラミック粉末の調製方法としては、例えば、水熱合成法により製造したＢａ_1.005ＴｉＯ₃に、（ＭｇＣＯ₃）₄・Ｍｇ（ＯＨ）₂・５Ｈ₂Ｏ、ＭｎＣＯ₃、ＢａＣＯ₃、ＣａＣＯ₃、ＳｉＯ₂、Ｙ₂Ｏ₃、Ｖ₂Ｏ₅を添加してボールミルにより十数時間程度湿式混合し、最終組成として、Ｂａ_1.005ＴｉＯ₃に、ＭｇＯ、ＭｎＯ、Ｙ₂Ｏ₃、（Ｂａ_0.6，Ｃａ_0.4）ＳｉＯ₃、Ｖ₂Ｏ₅を含有する原料粉末を得る方法を用いることができる。組成の一例としては、Ｂａ_1.005ＴｉＯ₃に、ＭｇＯ：０．５ｍｏｌ％、ＭｎＯ：０．４ｍｏｌ％、Ｙ₂Ｏ₃：１．０ｍｏｌ％、（Ｂａ_0.6，Ｃａ_0.4）ＳｉＯ₃：１．０ｍｏｌ％、Ｖ₂Ｏ₅：０．０５ｍｏｌ％を含有するもの挙げられる。

次いで、得られた原料粉末と、有機溶剤、有機バインダ、及び、必要に応じて可塑剤、帯電防止剤、分散剤、消泡剤、界面活性剤、湿潤剤、その他の添加剤等を混合してセラミックスラリーとした後、それをドクターブレード法、ノズルコーター等を用いて成形し、図２に示す如くポリエチレンテレフタレート（ＰＥＴ）といった樹脂フィルム等の基材Ｐ上に、シート状のセラミックグリーンシート２を形成する。

ここで、有機溶剤としては、特に限定されず、例えば、エタノール、ブタノール、プロパノール、アセトン、ジアセトン、メチルエチルケトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、トルエン、キシレン等が挙げられる。また、有機バインダの種類も、特に制限されず、例えば、ポリビニルブチラール系、ポリビニルアルコール系、ポリエチレン系、エチルセルロース系、アクリル系、アクリルニトリル系のバインダが挙げられ、これらのなかでは、ポリビニルブチラール系がより好ましい。また、可塑剤としては、例えば、フタレートやフタル酸エステル、その誘導体、ポリエチレングリコール誘導体等が挙げられる。

さらに、図３に示すように、セラミックグリーンシート２上における、積層セラミックコンデンサ１を形成するための複数の個片領域３のそれぞれに、高融点金属（第１の金属）を主として含有する導電性ペーストをスクリーン印刷することにより、図１に示す内部電極１２形成用のパターンを形成する。導電性ペーストは、Ｎｉ、Ｐｔ、Ｐｄ、それら各金属を主成分とする合金粉末や複合金属等の後述するセラミックグリーンシート２の焼成温度よりも融点が高い金属の粒子を含む導体粉末を、共材、有機バインダ、有機溶剤、及び必要に応じて可塑剤、分散剤、消泡剤、添加剤等と混合することにより調製できる。共材としては、セラミックグリーンシート２に含まれるものと同種のセラミックを用いることが好ましく、適宜の添加剤を含んでいてもよい。有機バインダの種類としては、特に制限されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトリル系等が挙げられ、これらのなかでは、エチルセルロース系がより好ましい。

次に、複数の個片分の内部電極１２形成用のパターンが形成されたセラミックグリーンシート２と、そのパターンが形成されていないセラミックグリーンシート２を交互に適宜の方法で積層して、図１に示す積層セラミックコンデンサ１の基板構造（図１においてビア電極１４及び外部接続用パッド１６が形成されていない状態の構造）が複数形成された積層構造体を得る。このときの積層方法としては、例えば、図３に示すセラミックグリーンシート２の上に、さらに図２に示すセラミックグリーンシート２をドクターブレード法、ノズルコーター等を用いて形成し、さらに、図３に示す複数の個片分の内部電極１２形成用のパターンを印刷する方法、図３に示すセラミックグリーンシート２の上に、図３に示すセラミックグリーンシート２からＰＥＴフィルム等の基材Ｐを剥離したものを順次積層していく方法等が挙げられる。このとき、基材Ｐを剥離する前に積層し、その後、一方又は双方の基材Ｐを剥離してもよい。また、積層毎に熱又は加圧等により圧着等してもよい。

次に、金型プレス、静水圧プレス（ＳＩＰ）、加温静水圧プレス（ＷＩＰ）等の各種プレス方式を単独で、或いは、複数組み合わせて用い、その積層構造体を更に圧着する（グリーンプレス）。それから、圧着した積層構造体において、ビア電極１４を設ける位置に、ビアホール（スルーホール）を穿設する。ビアホールの形成方法としては、例えば、マイクロドリルを用いる方法、メカニカルパンチを用いる方法、レーザーアブレーションによる方法等が挙げられるが、これらのなかでは、以下の理由により、マイクロドリルを用いる方法が好ましい。すなわち、積層構造体の厚さによっては、メカニカルパンチではパンチ強度が不足してしまい、積層構造体やパンチ自体が折れ曲がる等の事象が生じることがあり、一方、レーザーを用いた一括加工の場合には、積層構造体表面の孔径（レーザーのビーム径）に比して内部にいくほど径が小さくなることがあり、マイクロドリルを用いる場合に比してコストが嵩んでしまう。よって、このような不都合が生じ難いマイクロドリルによる方法が好適である。

次いで、ビアホールが形成された積層構造体をチップに切断・分割する。切断方法は特に制限されず、例えば、ダイサーを用いたダイシングを用いることができる。それから、個片に分割された積層構造体を、例えば数百℃程度のＨ₂／Ｎ₂の還元雰囲気中、不活性ガス雰囲気中、又は大気中で脱バインダ処理した後、例えば１１００℃〜１４００℃程度の還元性雰囲気（例えば、酸素分圧１．０×１０^-2Ｐａ未満の雰囲気、Ｈ₂／Ｎ₂雰囲気）中において所定時間焼成を行う。さらに、例えば９００〜１２００℃において、前記の還元性雰囲気よりも高い、例えば酸素分圧１．０×１０^-8Ｐａ以上の酸素分圧を有する雰囲気（Ｎ₂雰囲気）中で所定時間、再酸化処理（アニール）を施し、ビアホールが開口した状態でセラミックグリーンシート２が焼結された焼結構造体を得る。

リル系等 次に、各個片の焼結構造体のビアホールの内部に、ビア電極１４を形成するための導電性ペーストを充填する。導電性ペーストは、例えば、主としてＣｕ、Ａｇ、及びＡｕのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属（第２の金属）の粒子を含み、さらに、Ｎｉ、Ｐｔ、及びＰｄのうちの少なくとも一種の金属、又は、それら各金属を主成分とする合金や複合金属（第３の金属）の粒子を含む導体粉末を、有機バインダと混合して調製することができ、導体粉末としては、Ｃｕ粉末（Ｃｕを主成分とする合金粉末や複合金属粉末を含む。以下同様。）を主として含有し、それにＮｉ粉末（Ｎｉｏを主成分とする合金粉末や複合金属粉末を含む。以下同様。）が添加混合されたものがより好ましい。また、有機バインダの種類としては、特に限定されず、例えば、エチルセルロース系、ポリビニルブチラール系、アクリニトが挙げられ、これらのなかでは、エチルセルロース系がより好ましい。さらに、誘電体層１１とビア電極１４との密着性を向上させる観点から、導電性ペーストに、補助剤としてガラスフリットを添加してもよい。

ここで、導体粉末に含まれるＣｕ粒子やＮｉ粒子の形状は、特に制限されず、球状、角状、扁平状等が挙げられ、これらのなかでは球状が好ましくい。また、それらの粒径及び粒径分布も特に制限されず、例えば、平均粒径がサブミクロンオーダーから数十ミクロンオーダーのものを用いることができる。

ここで、Ｃｕ粉末にＮｉ粉末が添加された混合導体粉末を用いる場合を例にして説明すると、その混合導体粉末におけるＮｉのＣｕに対する含有割合が、０より大きく４０質量％未満であり、その含有割合が２質量％〜３０質量％であると好適である。この含有割合が０より大きい、すなわち、Ｃｕ粉末にＮｉ粉末がわずかにでも含まれていると、最終的に形成される積層セラミックコンデンサ１において、ビアホールがビア電極１４によって十分に充填され、内部電極１２とビア電極１４とを確実に導通させることができるとともに、クラック等の構造欠陥の発生を抑止でき、さらに、耐湿性を向上させることが可能となる。一方、その含有割合が４０質量％未満であれば、内部電極１２とビア電極１４との導通性能をより確実に高めることができ、加えて、構造欠陥の発生を更に一層確実に防止することができる。さらに、その含有割合が２質量％以上３０質量％以下であると、積層セラミックコンデンサ１の耐湿性をより一層確実に向上させることができる点において有用である。

またさらに、Ｃｕ粉末及びＮｉ粉末を含む導体粉末を用いる場合を例にして説明すると、Ｃｕ粒子の平均粒径が、Ｎｉ粒子の平均粒径の２倍以上であると、積層セラミックコンデンサ１におけるデラミネーションの発生を防止し易くなるので好適である。また、内部電極１２の導体材料の主成分としてＮｉを用い、ビア電極１４の導体材料の主成分としてＣｕを用いる組み合わせは、ＮｉとＣｕの合金反応の活性が高く（反応が密）、両者の結合が強固となり導通が確保され易いので好ましい。これに対し、例えば、内部電極１２の導体材料の主成分としてＮｉを用い、ビア電極１４の導体材料の主成分としてもＮｉを用いると、焼付処理が施された内部電極１２のＮｉと、ビア電極１４の導体材料中のＮｉとの反応が比較的、疎であるので、両者の導通を確保し難い傾向にある。

また、この導電性ペーストを焼結構造体のビアホール内に充填する方法は、その充填を十分に行うことができる方法であれば、特に限定されず、加圧印刷、手刷り印刷、真空吸引、スキージで押し込む等の手法を例示できる。

次に、導電性ペーストがビアホール内に充填された状態の焼結構造体を、例えば数百℃程度のＨ₂／Ｎ₂の還元雰囲気中、不活性ガス雰囲気中、又は大気中で脱バインダ処理した後、例えば７００℃〜９００℃程度のＨ₂／Ｎ₂還元雰囲気、あるいは主成分としてＮ₂ ガスを含み、Ｈ₂ 、Ｈ₂ Ｏ、ＣＯ₂ およびＣＯのうちの少なくとも１種のガスによって酸素分圧がコントロールした雰囲気において所定時間、焼付処理を施し、ビア電極１４が形成された構造体（図１に示す積層セラミックコンデンサ１において外部接続用パッド１６が形成されていない状態のもの）を得る。

そして、その構造体の上壁面及び底壁面におけるビア電極１４の両端部上に、適宜の導体を含む導電性ペーストを塗布する等の方法によってパターンニングし、それを適宜の雰囲気中、所定温度で所定時間焼成して外部接続用パッド１６を形成し、図１に示す積層セラミックコンデンサ１を得る。

以上説明した本発明による積層セラミックコンデンサ１によれば、ビア電極１４を形成するための導電性ペーストが、Ｃｕ粉末にＮｉ粉末が添加された混合導体粉末を含んでおりその混合導体粉末におけるＮｉのＣｕに対する含有割合が、０より大きく４０質量％未満であるので、最終的に形成される積層セラミックコンデンサ１において、ビアホールがビア電極１４によって十分に充填され、内部電極１２とビア電極１４とを確実に導通させることができるとともに、クラック等の構造欠陥の発生を抑止でき、さらに、耐湿性を向上させることができる。また、その含有割合が２質量％以上３０質量％以下であると、積層セラミックコンデンサ１の耐湿性をより一層確実に向上させることができる。

セラミックグリーンシート２と、内部電極１２形成用の導電性ペーストのパターンとの積層構造体にビアホールを形成したものに焼成処理を施した後、そのビアホールにビア電極１４形成用の導電性ペーストを充填し、その焼付処理を行う、すなわち、ビア電極１４形成用の導電性ペーストの焼付処理を行うときには、セラミックグリーンシート２の焼結体である誘電体層１１（一体化された誘電体層１０）が既に形成されているので、焼付温度を、上述の如く、セラミックグリーンシート２の焼成温度に比して十分に低い導体材料の融点以下とすることができ、これにより、誘電体層１１の膨張及び収縮の程度を十分に小さく抑えることができる。

したがって、この状態で、ビア電極１４形成用の導電性ペーストの焼き付けが行われても、誘電体層１１及び内部電極１２とビア電極１４との相対的な伸縮の程度の差異が軽減され、その結果、誘電体層１１及び内部電極１２とビア電極１４とが離間して両者の間に間隙が生じてしまうことを有効に防止することができる。そして、これにより、ビア電極１４と内部電極１２とを確実に導通させることが可能となる。また、ビアホール内に間隙が発生することが防止され、ビアホールがビア電極１４で十分に充填されているので、耐湿性が向上されて経時劣化が少ない製品を得ることができる。

さらに、誘電体層１１及び内部電極１２が、ビア電極１４形成用の導電性ペーストの焼き付け前に焼成形成されていることにより、セラミックグリーンシート２の焼成温度に比して十分に低温で焼き付けることが可能となり、従来の同時焼成処理において生じ得るような内部電極１２形成用及びビア電極１４形成用の導電性ペーストとセラミックグリーンシート２との相対的な伸縮挙動を軽減することができるので、誘電体層１１にクラックが入ったり、デラミネーションが生じたりといった構造欠陥を十分に抑制することが可能となる。

またさらに、ビア電極１４形成用の導電性ペーストとして、Ｃｕ等の金属粉末に加え、よりも高い融点を有するＮｉ等の金属粉末を含む混合導体粉末を用いるので、高融点のＮｉ等の粒子が、低融点のＣｕ等の粒子間に介在した状態でそれらと結合し、それらＣｕ等の粒子に対してピン止め作用を奏する。よって、Ｃｕ等の粒子間の金属反応の進行を適度に抑制することができる。これにより、Ｃｕ等の金属同士の反応が過度に進行して占有容積が減少することに起因してビアホール内のＣｕ等による空間充填率が過度に低下してしまうことを有効に抑止することができるので、内部電極１２とビア電極１４との導通をより一層確実に実現することができる。

以上のことから、優れた性能を有する積層セラミックコンデンサ１を高い歩留まりで効率良く製造することができるので、生産性及び経済性をも向上させることが可能となる。

なお、上述したとおり、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内において適宜変更を加えることが可能である。例えば、上記実施形態において適宜例示したことに加え、本発明における積層セラミック電子部品は、積層セラミックコンデンサに限定されず、積層セラミックインダクタ等の他の積層セラミック電子部品にも適用可能である。

以下、本発明の実施例について説明するが、本発明はこれら実施例に限定されるものではない。

（積層セラミックコンデンサの製造）
まず、上述した製造手順と同様にして、図１に示すのと同様の構造を有する積層セラミックコンデンサを製造した。このときの具体的な主なプロセス条件は、以下のとおりであった。すなわち、まず、乾燥後のセラミックグリーンシートの厚さを約５μｍとした。また、セラミックグリーンシート上に形成した内部電極形成用の導電性ペーストのパターンの厚さを約１．２μｍとした。さらに、積層構造体に形成したビアホールは、マイクロドリル（ドリル径１５０μｍ、回転数１０万ｒｐｍ）を用いて穿設した。またさらに、個片への分割は、０．３５ｍｍ厚の切断刃を有するダイサーを用いて行った。また、ビアホールを形成した積層構造体の脱バインダは、４００℃のＨ₂／Ｎ₂還元雰囲気中で行い、その後の焼成は、１１５０℃〜１３００℃のＨ₂／Ｎ₂強還元雰囲気中において２時間行った。さらに、ビアホールへのビア電極形成用導電性ペーストの充填（ビアフィル）は、真空吸引印刷を５回繰り返して実施した。

また、内部電極の形成には、Ｎｉ粉末を主成分として含有する導電性ペーストを用いた。一方、ビア電極の形成には、Ｃｕ粉末を主成分として含有し、Ｎｉ粉末が添加された混合導体粉末を含有する導電性ペーストを用いた。このとき、ビア電極形成用の導電性ペーストに含まれるＣｕ粒子の平均粒径、Ｎｉ粒子の平均粒径、混合導体粉末におけるＮｉのＣｕに対する含有割合（質量％）を種々変化させ、複数の積層セラミックコンデンサを製造した。

（評価１）
得られた種々の積層セラミックコンデンサ（実施例及び比較例）に対し、（１）導通率、（２）クラック発生率、（３）デラミネーション発生率、及び、（４）耐湿負荷試験不良発生率を評価した。

まず、（１）導通率の評価は、積層セラミックコンデンサの所期の容量（設計仕様値）に対する容量の実測値の比（百分率％）を指標として用いた。これは、導通の有無は、電流−抵抗測定によっても確認することができるものの、容量の測定は、抵抗測定に比して読み取り感度が高いため、より正確な評価ができることから、容量による測定評価を採用した。

また、（２）クラック発生率の評価は、得られた積層セラミックコンデンサの平面、側面、及び端面の６面を、実体顕微鏡で１０倍に拡大して観察し、誘電体層にクラックが生じているものの数量を計数し、観察に供したサンプル母体数に対するクラックが発生した個体数の割合（百分率％）を算出し、これを指標として用いた。

さらに、（３）デラミネーション発生率の評価は、同一条件で作製した複数の積層セラミックコンデンサのサンプルの側面を、そのビア断面が全て見えるように研磨し、サンプル断面の顕微鏡観察から、層間剥がれ（デラミネーション）が生じているものの数量を計数し、観察に供したサンプル母体数に対するデラミネーションが発生した個体数の割合（百分率％）を算出し、これを指標として用いた。

またさらに、（４）耐湿負荷試験不良発生率の評価は、得られた積層セラミックコンデンサに対して１２１℃−９５％湿度環境下で定格電圧の２倍の電圧を３時間印加した後の漏れ電流値が、試験開始時の漏れ電流値に対して１桁以上大きくなった場合を不良として計数し、観察に供したサンプル母体数に対する不良数の割合（百分率％）を算出し、これを指標として用いた。

各種製造条件及び各種評価結果をまとめて表１に示す。

表１に示す結果より、ビア電極形成用の混合導体粉末におけるＮｉのＣｕに対する含有割合が、０より大きく４０質量％未満である実施例の積層セラミック電子部品によれば、導通率が十分に高く、また、クラック等の構造欠陥の発生率も少なく、さらに、耐湿負荷試験における不良発生率も十分に低く抑えられることが確認された。また、その含有割合が、２質量％以上３０質量％以下であると、積層セラミックコンデンサの耐湿性を更に一層確実に向上させることができることが確認された。さらに、混合導体粉末におけるＣｕ粒子の平均粒径が、Ｎｉ粒子の平均粒径の２倍以上であると、積層セラミックコンデンサにおけるデラミネーションの発生をより一層防止することができることも確認された。

（評価２）
ビア電極形成用の導電性ペーストとして、平均粒径２０μｍのＣｕ粒子と、平均粒径１μｍのＮｉ粒子を、Ｎｉ／Ｃｕの含有比率が１０質量％のとＣｕ積層セラミックコンデンサのサンプルの側面を、そのビア断面が全て見えるように研磨し、さらに、１０００番程度のサンドペーパーで研磨した後、その面に対して、１μｍ／０．４μｍのダイヤモンドペーストを用いて鏡面処理（１μｍで粗仕上げ後、０．４μｍで本仕上げ）を行った。そして、そのビア断面をＥＰＭＡ（Electron-Probe Microanalyzer）を用いて元素のマッピングを行った結果、Ｎｉ粒子がＣｕ粒子間に介在した状態でそれらのＣｕ粒子と結合していることが確認された。

本発明は、誘電体層とビア電極との間の間隙の発生を防止してビア電極と内部電極とを確実に導通させることができるとともに、誘電体層等における構造欠陥の発生を有効に防止することができ、これらにより、優れた性能を有する積層セラミック電子部品を高い歩留まりで製造することができるので、積層セラミックコンデンサや積層セラミックインダクタ等の積層セラミック電子部品、それらを備える機器、装置、システム、設備等、及び、それらの製造に広く有効に利用することができる。

本発明による積層セラミック電子部品の好適な一実施形態の概略構造を示す断面図である。 積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。 積層セラミックコンデンサ１を製造する手順の一例の一部を示す工程図である。

符号の説明

１…積層セラミックコンデンサ（積層セラミック電子部品）、２…セラミックグリーンシート、３…個片領域、１０，１１…誘電体層、１２…内部電極、１４…ビア電極、１６…外部接続用パッド、Ｐ…基材。

Claims (6)

1. 焼成されたセラミック材料からなる誘電体層と、
   導体材料からなり、かつ、前記誘電体層の内部に離間配置された複数の内部電極と、
   導体材料からなり、前記誘電体層を貫通し、かつ、前記複数の内部電極のうち少なくとも１つに接続されたビア電極と、
   を備えており、
   前記内部電極は、前記誘電体層を形成するために必要な前記セラミック材料の焼成温度よりも融点が高い第１の金属を含むものであり、
   前記ビア電極は、前記誘電体層を形成するために必要な前記セラミック材料の焼成温度よりも融点が低い第２の金属、及び、該第２の金属よりも融点が高い第３の金属を含むものであり、かつ、前記第３の金属の前記第２の金属に対する含有割合が、０より大きく４０質量％未満である、
   積層セラミック電子部品。
2. 前記ビア電極は、前記第３の金属の前記第２の金属に対する含有割合が、２質量％〜３０質量％である、
   請求項１記載の積層セラミック電子部品。
3. 前記ビア電極は、前記第２の粒子の平均粒径が、前記第３の粒子の平均粒径の２倍以上である導体材料から形成されたものである、
   請求項１記載の積層セラミック電子部品。
4. 前記第２の金属が、Ｃｕ、Ａｇ、及びＡｕのうちの少なくとも一種の金属であり、
   前記第３の金属が、Ｎｉ、Ｐｔ、及びＰｄのうちの少なくとも一種の金属である、
   請求項１記載の積層セラミック電子部品。
5. 前記第２の金属が、Ｃｕであり、
   前記第３の金属が、Ｎｉである、
   請求項１記載の積層セラミック電子部品。
6. 焼成されたセラミック材料からなる誘電体層を形成する工程と、
   導体材料からなり、かつ、前記誘電体層の内部に離間配置された複数の内部電極を形成する工程と、
   導体材料からなり、前記誘電体層を貫通し、かつ、前記複数の内部電極のうち少なくとも１つに接続されたビア電極を形成する工程と、
   を含み、
   前記内部電極を、前記誘電体層の形成に必要な前記セラミック材料の焼成温度よりも融点が高い第１の金属を含むものから形成し、
   前記ビア電極を、前記誘電体層の形成に必要な前記セラミック材料の焼成温度よりも融点が低い第２の金属の粒子、及び、該第２の金属よりも融点が高い第３の金属の粒子を含み、かつ、前記第３の金属の前記第２の金属に対する含有割合が、０より大きく４０質量％未満のものから形成する、
   積層セラミック電子部品の製造方法。

Images