JP2010040828A - Nitride semiconductor device - Google Patents
Nitride semiconductor device Download PDFInfo
- Publication number
- JP2010040828A JP2010040828A JP2008202849A JP2008202849A JP2010040828A JP 2010040828 A JP2010040828 A JP 2010040828A JP 2008202849 A JP2008202849 A JP 2008202849A JP 2008202849 A JP2008202849 A JP 2008202849A JP 2010040828 A JP2010040828 A JP 2010040828A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- nitride semiconductor
- thickness
- less
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】低抵抗チャネル(高移動度、高2DEG濃度)を有するヘテロ構造を有し、従来技術よりも容易に作製できる窒化物半導体装置を提供すること。
【解決手段】基板であるGaN1上に、AlyGa1−yN(AlGaN2)およびAlxIn1−xN(AlInN3)をこの順に堆積してなる積層構造を有する窒化物半導体装置であって、前記x、yは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ 1 nm以上であり、両者の和は 50 nm以下であることを特徴とする窒化物半導体装置を構成する。
【選択図】図1A nitride semiconductor device having a heterostructure having a low resistance channel (high mobility and high 2DEG concentration) and capable of being manufactured more easily than in the prior art.
A nitride semiconductor device having a laminated structure in which Al y Ga 1-y N (AlGaN 2) and Al x In 1-x N (AlInN 3) are deposited in this order on a substrate GaN 1. , X and y satisfy the inequalities 0.75 ≦ x ≦ 0.9 and 0.1 ≦ y <1, and the thickness of the Al y Ga 1-y N and the thickness of the Al x In 1-x N are each 1 nm or more. The sum of the two is 50 nm or less, which constitutes a nitride semiconductor device.
[Selection] Figure 1
Description
本発明は窒化物半導体装置に関し、特に、窒化物半導体積層構造を有する窒化物半導体装置に関するものである。 The present invention relates to a nitride semiconductor device, and more particularly to a nitride semiconductor device having a nitride semiconductor multilayer structure.
窒化物半導体は、ワイドギャップ、高い絶縁破壊電界、高い飽和電子速度、熱的安定性を有し、耐高温・高出力・高周波トランジスタ等の電子デバイスへの応用が期待され開発が進められている。 Nitride semiconductors have wide gaps, high breakdown electric fields, high saturation electron velocities, and thermal stability, and are expected to be applied to electronic devices such as high-temperature, high-power, high-frequency transistors, etc. .
特に、AlGaN/GaNヘテロ構造は、高いシート電子濃度( >8×1012cm−2 )の2次元電子ガス(2DEG)を誘起し、1000 cm2/Vs以上の高い電子移動度を有することから、高周波、高出力動作する電界効果トランジスタ(FET)として有望である。 In particular, the AlGaN / GaN heterostructure induces a two-dimensional electron gas (2DEG) with a high sheet electron concentration (> 8 × 10 12 cm −2 ) and has a high electron mobility of 1000 cm 2 / Vs or more. It is promising as a field effect transistor (FET) that operates at high frequency and high output.
AlGaN/GaN FETにおいては、通常AlGaN障壁層のAl組成は 0.25 である。現在、この構造で、遮断周波数(fT)100 GHz以上、最高発振周波数(fmax)150 GHz以上、出力 10 W/mmと高い特性が得られている。今後、これらの周波数特性や出力特性を向上するためには、AlGaN/GaNの2DEG濃度を向上させ、抵抗を低減することがひとつの手段となる。 In an AlGaN / GaN FET, the Al composition of the AlGaN barrier layer is usually 0.25. Currently, with this structure, a cut-off frequency (f T ) of 100 GHz or higher, a maximum oscillation frequency (f max ) of 150 GHz or higher, and an output of 10 W / mm are obtained. In the future, in order to improve these frequency characteristics and output characteristics, one means is to improve the 2DEG concentration of AlGaN / GaN and reduce the resistance.
AlGaN/GaNにおいて、2DEG濃度を向上させるためには、AlGaN障壁層のAl組成を高くする必要がある。Al組成の増加に伴い、伝導帯バンド不連続(△Ec)や分極電荷が増大することにより2DEG濃度が向上する。 In AlGaN / GaN, in order to improve the 2DEG concentration, it is necessary to increase the Al composition of the AlGaN barrier layer. As the Al composition increases, the conduction band discontinuity (ΔEc) and the polarization charge increase, thereby improving the 2DEG concentration.
しかし、Al組成を高めると、GaNとの格子不整が大きくなるため、AlGaNの膜厚が制限される。また、AlGaN中に歪による応力が内在する。AlGaNの臨界膜厚はAl組成 0.5 で約 10 nm、Al組成1で約 3 nmである。膜厚の薄層化により耐圧の低下やリーク電流の増加が懸念される。また、歪の応力の増加によりFETプロセス中の特性劣化等が懸念される。このように高Al組成AlGaN障壁層を有したAlGaN/GaN FETは結晶成長や作製が困難である。 However, when the Al composition is increased, the lattice irregularity with GaN increases, so the film thickness of AlGaN is limited. Further, stress due to strain is inherent in AlGaN. The critical film thickness of AlGaN is about 10 nm with an Al composition of 0.5 and about 3 nm with an Al composition of 1. There are concerns about a decrease in breakdown voltage and an increase in leakage current due to the thinning of the film thickness. In addition, there is a concern about deterioration of characteristics during the FET process due to an increase in strain stress. Thus, AlGaN / GaN FETs having a high Al composition AlGaN barrier layer are difficult to grow and produce.
AlGaN障壁層に替わり、AlInN(もしくは高Al組成のAlGaInN)障壁層を用いたAlInN/GaNヘテロ構造のFET応用が提案されている(下記非特許文献1参照)。AlInNはAl組成約 0.83 でGaNと格子整合する。この格子整合 Al0.83In0.17Nは、バンドギャップが 4.8 eV、GaNとの△Ecが 1.1 eV、GaN界面で自発分極電荷が 460 C/cm2と予測されている。従来用いられているAlGaNは、バンドギャップが 4.1 eV、△Ecが 0.55 eV、分極電荷(自発とピエゾの総和)が 460 C/cm2と比べはるかに高く、無歪で高い電子濃度を得ることが可能である。以上のことから現在、AlInN(もしくは高Al組成のAlGaInN)/GaNヘテロ構造のFET応用への研究開発が盛んに行なわれ始めている。
AlInN / GaN heterostructure FET applications using AlInN (or AlGaInN with a high Al composition) barrier layer instead of the AlGaN barrier layer have been proposed (see Non-Patent
しかし、AlInN(もしくは高Al組成のAlGaInN)/GaNヘテロ構造では、電子移動度は 100 cm2/VsとAlGaN/GaNに比較して非常に低い。AlInN(もしくは高Al組成のAlGaInN)の合金散乱が非常に大きいことと、結晶成長が困難であり急峻な界面が得られにくいことがその要因である。 However, in an AlInN (or AlGaInN with a high Al composition) / GaN heterostructure, the electron mobility is 100 cm 2 / Vs, which is very low compared to AlGaN / GaN. This is because the alloy scattering of AlInN (or AlGaInN having a high Al composition) is very large and the crystal growth is difficult and it is difficult to obtain a steep interface.
このことから界面にAlNを 1 nm程度挿入したAlInN(もしくは高Al組成のAlGaInN)/AlN/GaNヘテロ構造が提案されており、この構造により電子移動度 1200 cm2/Vs、2DEG濃度 2.6×1013cm−2という低抵抗な2DEGの形成が報告されている(下記非特許文献2参照)。これは、AlN中間層が、2DEGのAlInNへの染み出し、およびAlInNの合金散乱を抑制するためである。
For this reason, an AlInN (or AlGaInN with a high Al composition) / AlN / GaN heterostructure in which AlN is inserted at about 1 nm at the interface has been proposed. With this structure, the electron mobility is 1200 cm 2 / Vs, and the 2DEG concentration is 2.6 × 10. Formation of 2DEG having a low resistance of 13 cm −2 has been reported (see Non-Patent
具体的には、窒化物半導体材料を用いたFET用の半導体構造として、AlyGa1−yN(厚さ 5〜40 nm、0.1≦y≦0.4)/GaNヘテロ構造、もしくはAlyGa1−yN(厚さ 5〜40 nm、0.1≦y≦0.4)/AlN/GaNヘテロ構造が従来用いられている。
Specifically, as a semiconductor structure for an FET using a nitride semiconductor material, Al y Ga 1-y N (
また、上記のAlGaN系障壁層を用いた場合より低歪かつ低抵抗のチャネルを得るため、AlxIn1−xN(厚さ 5〜40 nm、0.7≦x≦0.9)/AlN/GaNヘテロ構造が従来用いられている。
上述のように、低抵抗チャネルを有するGaN系FETを作製するために、高Al組成AlGaN/GaN、もしくは格子不整合の少ないAlInN(もしくは高Al組成のAlGaInN)/AlN/GaNヘテロ構造の活用が有効である。しかし、この構造には以下のような問題点がある。 As described above, in order to fabricate a GaN-based FET having a low resistance channel, utilization of a high Al composition AlGaN / GaN or AlInN (or AlGaInN with a high Al composition) / AlN / GaN heterostructure with little lattice mismatch It is valid. However, this structure has the following problems.
問題点1:AlN中間層の成長が困難であり、表面平坦な中間層を得る最適な成長条件、膜厚の領域が非常に狭い。また、AlInN(もしくは高Al組成のAlGaInN)は成長温度がGaN系より低いため、成長中の原子の表面マイグレーション長が非常に小さいため、AlNの成長表面の影響をAlGaNと比較して非常に大きく受ける。そのため、表面平坦かつ高電子移動度であるAlInN(もしくは高Al組成のAlGaInN)/AlN/GaNを作製できる成長条件および構造の領域が非常に狭い。 Problem 1: It is difficult to grow an AlN intermediate layer, and the optimum growth conditions and film thickness region for obtaining a flat surface intermediate layer are very narrow. Also, since the growth temperature of AlInN (or AlGaInN with a high Al composition) is lower than that of the GaN system, the surface migration length of the growing atoms is very small, so the influence of the growth surface of AlN is very large compared to AlGaN. receive. Therefore, the area of growth conditions and structure capable of producing AlInN (or AlGaInN having a high Al composition) / AlN / GaN having a flat surface and high electron mobility is very narrow.
問題点2:AlNは 6.2 eVとバンドギャップが非常に大きいため、電気的導電性が非常に低い。そのため、AlN中間層が障壁となるため、高性能FETを得るために必須である接触抵抗の低減が困難である。 Problem 2: Since AlN has a very large band gap of 6.2 eV, its electrical conductivity is very low. Therefore, since the AlN intermediate layer becomes a barrier, it is difficult to reduce the contact resistance that is essential for obtaining a high-performance FET.
問題点3:AlGaNと比較し、AlInN(もしくは高Al組成のAlGaInN)もバンドギャップが大きいため、低接触抵抗を得ることが困難である。 Problem 3: Compared to AlGaN, AlInN (or AlGaInN having a high Al composition) also has a large band gap, so it is difficult to obtain a low contact resistance.
本発明は、上記の問題点に鑑みてなされたものであり、本発明が発明が解決しようとする課題は、低抵抗チャネル(高移動度、高2DEG濃度)を有するヘテロ構造を有し、従来技術よりも容易に作製できる窒化物半導体装置を提供することである。 The present invention has been made in view of the above problems, and the problem to be solved by the present invention is to have a heterostructure having a low resistance channel (high mobility, high 2DEG concentration), and It is an object of the present invention to provide a nitride semiconductor device that can be manufactured more easily than the technology.
本発明においては、請求項1に記載のように、
基板上にAlyGa1−yNおよびAlxIn1−xNをこの順に堆積してなる積層構造を有する窒化物半導体装置であって、前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上であり、両者の和は 50 nm以下であることを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
A nitride semiconductor device having a laminated structure in which Al y Ga 1-y N and Al x In 1-x N are deposited in this order on a substrate, wherein x and y are inequalities 0.75 ≦ x ≦ 0.9 and 0.1 ≦ y <1 is satisfied, the thickness of the Al y Ga 1-y N and the thickness of the Al x In 1-x N are each 1 nm or more, and the sum of the two is 50 nm or less. The nitride semiconductor device characterized by the above is configured.
また、本発明においては、請求項2に記載のように、
基板上にAlN、AlyGa1−yNおよびAlxIn1−xNをこの順に堆積してなる積層構造を有する窒化物半導体装置であって、前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
A nitride semiconductor device having a laminated structure in which AlN, Al y Ga 1-y N, and Al x In 1-x N are deposited in this order on a substrate, wherein x and y are inequalities 0.75 ≦ x ≦ 0.9 And 0.1 ≦ y <1 is satisfied, the thickness of the AlN is not less than 0.1 nm and not more than 3 nm, and the thickness of the Al y Ga 1-y N and the thickness of the Al x In 1-x N are respectively The nitride semiconductor device is characterized by being 1 nm or more and 20 nm or less.
また、本発明においては、請求項3に記載のように、
基板上にAlyGa1−yNおよびAlxGazIn1−x−zNをこの順に堆積してなる積層構造を有する窒化物半導体装置であって、前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1 および 0.1≦y<1 を満足し、前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
A nitride semiconductor device having a laminated structure in which Al y Ga 1-y N and Al x Ga z In 1-xz N are deposited in this order on a substrate, wherein x, y, and z are
また、本発明においては、請求項4に記載のように、
基板上にAlN、AlyGa1−yNおよびAlxGazIn1−x−zNをこの順に堆積してなる積層構造を有する窒化物半導体装置であって、前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1 および 0.1≦y<1 を満足し、前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
A nitride semiconductor device having a laminated structure in which AlN, Al y Ga 1-y N, and Al x Ga z In 1-xz N are deposited in this order on a substrate, wherein x, y, and z are
また、本発明においては、請求項5に記載のように、
請求項1ないし4のいずれかに記載の窒化物半導体装置において、前記積層構造上にソース電極、ドレイン電極およびゲート電極を有し、電界効果トランジスタとして動作することを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
5. The nitride semiconductor device according to
また、本発明においては、請求項6に記載のように、
請求項1ないし4のいずれかに記載の窒化物半導体装置において、前記AlyGa1−yNに接するソース電極およびドレイン電極を有し、前記積層構造上にゲート電極を有し、電界効果トランジスタとして動作することを特徴とする窒化物半導体装置を構成する。
In the present invention, as described in
5. The nitride semiconductor device according to
AlInN(もしくは高Al組成のAlGaInN)の下にAlGaNを挿入した構造を用いることによって、低抵抗チャネル(高移動度、高2DEG濃度)を有するヘテロ構造を有し、従来技術よりも容易に作製できる窒化物半導体装置を提供することが可能となる。なお、請求項2、4に記載の窒化物半導体装置における積層構造は問題点1の解決に有効であり、請求項1、3に記載の窒化物半導体装置における積層構造は問題点1、2の解決に有効である。
By using a structure in which AlGaN is inserted under AlInN (or AlGaInN with a high Al composition), it has a heterostructure having a low resistance channel (high mobility, high 2DEG concentration), and can be manufactured more easily than in the prior art. A nitride semiconductor device can be provided. The laminated structure in the nitride semiconductor device according to
また、本発明は、従来構造のFETよりも高い相互コンダクタンス、周波数特性、出力特性を有するFETの作製が可能であるという効果を有する。 In addition, the present invention has an effect that it is possible to fabricate an FET having higher transconductance, frequency characteristics, and output characteristics than a conventional FET.
以下に、図面を用いて、本発明の実施の形態について説明する。 Embodiments of the present invention will be described below with reference to the drawings.
図1は、請求項1に係る発明の実施の形態における積層構造断面の模式図である。図に示すように、GaN1上にAlGaN2、AlInN3を順次積層した積層構造となっている。さらに詳しくは、この積層構造は、基板であるGaN上にAlyGa1−yNおよびAlxIn1−xNをこの順に堆積してなり、前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上であり、両者の和は 50 nm以下であることを特徴とする。
FIG. 1 is a schematic diagram of a cross section of a laminated structure in an embodiment of the invention according to
AlGaN2は、2DEGが誘起されるAl組成(y) 0.1 以上、格子不整が 1 %以下(絶対値で)となるAl組成(y) 0.4 以下が好ましい。膜厚は全面を被覆する 1 nm以上、臨界膜厚以下が好ましい。臨界膜厚はAl組成(y)に依存し、例えば、Al組成(y) 0.3 で 30 nm程度、Al組成(y) 0.4 で 15 nm程度である。 AlGaN 2 preferably has an Al composition (y) of 0.1 or more in which 2DEG is induced and an Al composition (y) of 0.4 or less with a lattice irregularity of 1% or less (in absolute value). The film thickness is preferably 1 nm or more and the critical film thickness or less covering the entire surface. The critical film thickness depends on the Al composition (y). For example, the Al composition (y) 0.3 is about 30 nm, and the Al composition (y) 0.4 is about 15 nm.
AlInN3は、格子不整が ±0.1 %以内となるAl組成(x) 0.75 から 0.9 の範囲が好ましい。また、膜厚は全面を被覆する 1 nm以上が好ましい。 AlInN3 preferably has an Al composition (x) in the range of 0.75 to 0.9 so that the lattice irregularity is within ± 0.1%. The film thickness is preferably 1 nm or more covering the entire surface.
AlInN3とAlGaN2の任意の膜厚比において、本発明の効果が得られるが、AlInN3とAlGaN2の膜厚の和はFET障壁層として 50 nm以下であることが好ましい。 The effect of the present invention can be obtained at an arbitrary film thickness ratio between AlInN3 and AlGaN2, but the sum of the film thicknesses of AlInN3 and AlGaN2 is preferably 50 nm or less as the FET barrier layer.
なお、AlInNのa軸の格子常数がAlGaN層より大きいとき、AlInN/AlGaN2層では、AlGaN単層よりその応力を軽減できるため、本発明では格子不整 1 %以上(絶対値で)となるAl組成(y) 0.4 以上のAlGaN2を用いることが可能となる。
Note that when the a-axis lattice constant of AlInN is larger than that of the AlGaN layer, the AlInN / AlGaN2 layer can reduce the stress as compared with the AlGaN single layer. (y)
この構造では、電子移動度 1000 cm2/Vs以上、2DEG濃度 2×1013 cm−2以上の低抵抗の2DEG特性を得ることが可能である。 With this structure, it is possible to obtain a low resistance 2DEG characteristic with an electron mobility of 1000 cm 2 / Vs or more and a 2DEG concentration of 2 × 10 13 cm −2 or more.
また、オーミック接合の接触抵抗は従来のAlInN/AlN/GaN構造では 1 Ωmm以上であるのに対し、この構造では 0.5 Ωmm以下に低減することが可能である。 Also, the contact resistance of the ohmic junction is 1 Ωmm or more in the conventional AlInN / AlN / GaN structure, but can be reduced to 0.5 Ωmm or less in this structure.
図2は、請求項2に係る発明の実施の形態における積層構造断面の模式図である。図に示すように、GaN1上にAlN4、AlGaN2、AlInN3を順次積層した積層構造となっている。さらに詳しくは、この積層構造は、基板であるGaN上にAlN、AlyGa1−yNおよびAlxIn1−xNをこの順に堆積してなり、前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする。
FIG. 2 is a schematic diagram of a cross section of a laminated structure in an embodiment of the invention according to
AlN4の厚さは、0.1 nm以上、3 nm以下としているが、1原子層の厚さ 0.3 nm以上、臨界膜厚 3 nm以下がより好ましい。 The thickness of AlN4 is 0.1 nm or more and 3 nm or less, but the thickness of one atomic layer is more preferably 0.3 nm or more and the critical film thickness is 3 nm or less.
AlGaN2とAlInN3の層構造は図1と同様である。ただし、各層が全面を被覆するように、各層の膜厚を 1 nm以上とし、両層の膜厚の和がFET障壁層の厚さとして 50 nm以下であることが好ましいので、各層の膜厚を 20 nm以下としている。 The layer structure of AlGaN2 and AlInN3 is the same as in FIG. However, the thickness of each layer is preferably 1 nm or more so that each layer covers the entire surface, and the total thickness of both layers is preferably 50 nm or less as the thickness of the FET barrier layer. Is set to 20 nm or less.
なお、AlInNのa軸の格子常数がAlGaN層より大きいとき、AlInN/AlGaN2層では、AlGaN単層よりその応力を軽減できるため、本発明では格子不整 1 %以上(絶対値で)となるAl組成(y) 0.4 以上のAlGaN2を用いることが可能となる。
Note that when the a-axis lattice constant of AlInN is larger than that of the AlGaN layer, the AlInN / AlGaN2 layer can reduce the stress as compared with the AlGaN single layer. (y)
図2に示した積層構造では、電子移動度 1300 cm2/Vs以上、2DEG濃度 2×1013 cm−2以上の低抵抗の2DEG特性を得ることが可能である。この積層構造における電子移動度および2DEG濃度の測定結果を、それぞれ、従来の積層構造における電子移動度および2DEG濃度の測定結果と比較して図3および図4に示す。両図において、横軸はInAlN3のIn組成であり、図2に示した積層構造はInAlN/AlGaN/AlN/GaNで示され、従来の積層構造はInAlN/AlN/GaNで示されている。図3において、本発明に係る窒化物半導体装置の積層構造における電子移動度(黒丸)が、従来の積層構造における電子移動度(白丸)よりも著しく高くなることが示され、本発明に係る窒化物半導体装置の有用性が明らかとなっている。 In the stacked structure shown in FIG. 2, it is possible to obtain a low resistance 2DEG characteristic with an electron mobility of 1300 cm 2 / Vs or more and a 2DEG concentration of 2 × 10 13 cm −2 or more. The measurement results of the electron mobility and 2DEG concentration in this stacked structure are shown in FIGS. 3 and 4 in comparison with the measurement results of the electron mobility and 2DEG concentration in the conventional stacked structure, respectively. In both figures, the horizontal axis represents the In composition of InAlN3, the laminated structure shown in FIG. 2 is represented by InAlN / AlGaN / AlN / GaN, and the conventional laminated structure is represented by InAlN / AlN / GaN. FIG. 3 shows that the electron mobility (black circle) in the multilayer structure of the nitride semiconductor device according to the present invention is significantly higher than the electron mobility (white circle) in the conventional multilayer structure. The usefulness of physical semiconductor devices has been clarified.
図5は、請求項3に係る発明の実施の形態における積層構造断面の模式図である。図に示すように、GaN1上にAlGaN2、AlGaInN5を順次堆積した積層構造となっている。さらに詳しくは、この積層構造は、基板であるGaN上にAlyGa1−yNおよびAlxGazIn1−x−zNをこの順に堆積してなり、前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1 および 0.1≦y<1 を満足し、前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする。
FIG. 5 is a schematic diagram of a cross section of a laminated structure in an embodiment of the invention according to
AlGaN2は、2DEGが誘起されるAl組成(y) 0.1 以上、格子不整が 1 %以下(絶対値で)となるAl組成(y) 0.4 以下が好ましい。膜厚は全面を被覆する 1 nm以上、臨界膜厚以下が好ましい。 AlGaN 2 preferably has an Al composition (y) of 0.1 or more in which 2DEG is induced and an Al composition (y) of 0.4 or less at which the lattice irregularity is 1% or less (in absolute value). The film thickness is preferably 1 nm or more and the critical film thickness or less covering the entire surface.
AlGaInN5の組成は、GaNとの格子不整が ±1 %以内であり、かつGaNよりバンドギャップが広い領域となることが好ましい。その領域を図6の斜線部で示す。また、バンドギャップがAl組成(x) 0.4 より大きくなる領域で、本発明の効果がより有効となる。その領域を図6の交叉斜線部で示す。 The composition of AlGaInN5 is preferably a region where the lattice mismatch with GaN is within ± 1% and the band gap is wider than that of GaN. This region is indicated by the hatched portion in FIG. Further, the effect of the present invention becomes more effective in the region where the band gap is larger than the Al composition (x) 0.4. This region is indicated by the cross hatched portion in FIG.
AlGaN2とAlGaInN5の各層が全面を被覆するように、各層の膜厚を 1 nm以上とし、両層の膜厚の和がFET障壁層の厚さとして 50 nm以下であることが好ましいので、各層の膜厚を 20 nm以下としている。 Since each layer of AlGaN2 and AlGaInN5 covers the entire surface, the thickness of each layer is preferably 1 nm or more, and the sum of the thicknesses of both layers is preferably 50 nm or less as the thickness of the FET barrier layer. The film thickness is 20 nm or less.
この積層構造では、電子移動度 1000 cm2/Vs以上、2DEG濃度 1.8×1013 cm−2以上の低抵抗の2DEG特性を得ることが可能である。 With this stacked structure, it is possible to obtain low resistance 2DEG characteristics with an electron mobility of 1000 cm 2 / Vs or more and a 2DEG concentration of 1.8 × 10 13 cm −2 or more.
図7は、請求項4に係る発明の実施の形態における積層構造断面の模式図である。図に示すように、GaN1上にAlN4、AlGaN2、AlGaInN5を順次堆積した積層構造となっている。さらに詳しくは、この積層構造は、基板であるGaN上にAlN、AlyGa1−yNおよびAlxGazIn1−x−zNをこの順に堆積してなり、前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1 および 0.1≦y<1 を満足し、前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする。
FIG. 7 is a schematic diagram of a cross section of a laminated structure in an embodiment of the invention according to
AlN4の厚さは、0.1 nm以上、3 nm以下としているが、1原子層の厚さ 0.3 nm以上、臨界膜厚 3 nm以下がより好ましい。 The thickness of AlN4 is 0.1 nm or more and 3 nm or less, but the thickness of one atomic layer is more preferably 0.3 nm or more and the critical film thickness is 3 nm or less.
AlGaN2は、2DEGが誘起されるAl組成(y) 0.1 以上、格子不整が 1 %以下(絶対値で)となるAl組成(y) 0.4 以下が好ましい。膜厚は全面を被覆する 1 nm以上、臨界膜厚以下が好ましい。 AlGaN 2 preferably has an Al composition (y) of 0.1 or more in which 2DEG is induced and an Al composition (y) of 0.4 or less at which the lattice irregularity is 1% or less (in absolute value). The film thickness is preferably 1 nm or more and the critical film thickness or less covering the entire surface.
AlGaInN5の組成は、GaNとの格子不整が ±1 %以内であり、かつGaNよりバンドギャップが広い領域(図6の斜線部)となることが好ましい。また、バンドギャップがAl組成(x) 0.4 より大きくなる領域(図6の交叉斜線部)で、本発明の効果がより有効となる。 The composition of AlGaInN5 is preferably a region having a lattice mismatch with GaN within ± 1% and a wider band gap than GaN (shaded portion in FIG. 6). Further, the effect of the present invention is more effective in a region where the band gap is larger than the Al composition (x) 0.4 (cross hatched portion in FIG. 6).
AlGaN2とAlGaInN5の各層が全面を被覆するように、各層の膜厚を 1 nm以上とし、両層の膜厚の和がFET障壁層の厚さとして 50 nm以下であることが好ましいので、各層の膜厚を 20 nm以下としている。 Since each layer of AlGaN2 and AlGaInN5 covers the entire surface, the thickness of each layer is preferably 1 nm or more, and the sum of the thicknesses of both layers is preferably 50 nm or less as the thickness of the FET barrier layer. The film thickness is 20 nm or less.
図8は、請求項5に係る発明の実施の形態における窒化物半導体装置断面の模式図であり、図1、2、5、7に示した積層構造上に、ソース電極6、ドレイン電極7、ゲート電極8を有し、電界効果トランジスタとして動作する窒化物半導体装置を示している。なお、図1、5に示した積層構造を用いた場合には、AlN4は形成されていない。ソース電極6、ドレイン電極7として、例えばTi/Al/Ni/Auを熱処理したもの、ゲート電極8としては、例えばNi/Auを用いればよい。
FIG. 8 is a schematic diagram of a cross-section of a nitride semiconductor device according to an embodiment of the invention according to
図9は、請求項6に係る発明の実施の形態における窒化物半導体装置断面の模式図であり、図1、2、5、7に示した積層構造の、ソース電極6、ドレイン電極7を形成する領域のAlInN3(もしくはAlGaInN5)をエッチングした部位に、AlGaN2に接するソース電極6、ドレイン電極7を有し、両電極間の積層構造上にゲート電極8を有し、電界効果トランジスタとして動作する窒化物半導体装置を示している。なお、図1、5に示した積層構造を用いた場合には、AlN4は形成されていない。ソース電極6、ドレイン電極7としては、例えばTi/Al/Ni/Auを熱処理したもの、ゲート電極8としては、例えばNi/Auを用いればよい。
FIG. 9 is a schematic diagram of a cross-section of a nitride semiconductor device according to an embodiment of the invention according to
本発明の実施の形態例として、図2に示した積層構造において、AlInN3が 12 nm厚のAl0.81In0.19Nであり、AlGaN2が 5 nm厚のAl0.38Ga0.62Nであり、AlN4の厚さが 1 nmである積層構造を用いて電界効果トランジスタを作製し、従来例として、GaN基板上に、 1 nm厚のAlNと 16.5 nm厚のAl0.82In0.18Nとをこの順に堆積してなる積層構造を用いて電界効果トランジスタを作製し、両者の特性を比較した。両者の、トランジスタ特性、すなわち、ゲート−ソース間電圧Vgsをパラメータとするソース−ドレイン間の電流(Ids)−電圧(Vds)特性を図10に、ゲートリーク電流特性、すなわち、ゲートリーク電流Igdとゲート−ドレイン間電圧Vgdとの関係を図11に、それぞれ示す。両図において、本発明の実施の形態例の特性は実線で、従来例の特性は破線で、それぞれ表されている。図11において、本発明の実施の形態例におけるゲートリーク電流(実線)が従来例におけるゲートリーク電流(破線)よりも1桁以上小さく、この点においても、本発明に係る窒化物半導体装置の有用性が示されている。 As an embodiment of the present invention, in the stacked structure shown in FIG. 2, AlInN3 is Al 0.81 In 0.19 N with a thickness of 12 nm, and AlGaN2 is Al 0.38 Ga 0.62 with a thickness of 5 nm. A field effect transistor is manufactured using a stacked structure of N and AlN4 having a thickness of 1 nm. As a conventional example, a 1 nm thick AlN and a 16.5 nm thick Al 0.82 In 0 are formed on a GaN substrate. A field effect transistor was fabricated using a laminated structure in which .18 N was deposited in this order, and the characteristics of both were compared. FIG. 10 shows the transistor characteristics, that is, the source-drain current (I ds ) -voltage (V ds ) characteristics using the gate-source voltage V gs as a parameter. FIG. 11 shows the relationship between the current I gd and the gate-drain voltage V gd . In both figures, the characteristic of the embodiment of the present invention is represented by a solid line, and the characteristic of the conventional example is represented by a broken line. In FIG. 11, the gate leakage current (solid line) in the embodiment of the present invention is one digit or more smaller than the gate leakage current (broken line) in the conventional example, and also in this respect, the nitride semiconductor device according to the present invention is useful. Sex is shown.
なお、上記の説明においては、基板としてGaNを用いているが、GaN以外にも、サファイア、SiC、Siを用いることができ、その場合にも、上記と同様の効果が得られる。 In the above description, GaN is used as the substrate. However, in addition to GaN, sapphire, SiC, and Si can be used, and in this case, the same effect as described above can be obtained.
1:GaN、2:AlGaN、3:AlInN、4:AlN、5:AlGaInN、6:ソース電極、7:ドレイン電極、8:ゲート電極。 1: GaN, 2: AlGaN, 3: AlInN, 4: AlN, 5: AlGaInN, 6: source electrode, 7: drain electrode, 8: gate electrode.
Claims (6)
前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、
前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上であり、両者の和は 50 nm以下であることを特徴とする窒化物半導体装置。 A nitride semiconductor device having a laminated structure in which Al y Ga 1-y N and Al x In 1-x N are deposited in this order on a substrate,
X and y satisfy the inequalities 0.75 ≦ x ≦ 0.9 and 0.1 ≦ y <1;
The thickness of the Al y Ga 1-y N and the thickness of the Al x In 1-x N are each 1 nm or more, and the sum of both is 50 nm or less. .
前記xおよびyは不等式 0.75≦x≦0.9 および 0.1≦y<1 を満足し、
前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxIn1−xNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置。 A nitride semiconductor device having a stacked structure in which AlN, Al y Ga 1-y N, and Al x In 1-x N are deposited in this order on a substrate,
X and y satisfy the inequalities 0.75 ≦ x ≦ 0.9 and 0.1 ≦ y <1;
The thickness of the AlN is 0.1 nm or more and 3 nm or less, and the thickness of the Al y Ga 1-y N and the thickness of the Al x In 1-x N are 1 nm or more and 20 nm or less, respectively. A nitride semiconductor device.
前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1
および 0.1≦y<1 を満足し、
前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置。 A nitride semiconductor device having a laminated structure in which Al y Ga 1-y N and Al x Ga z In 1-xz N are deposited in this order on a substrate,
Said x, y and z are inequalities 0 <x <1, 0 <z <1, x + z <1
And 0.1 ≦ y <1
The nitride semiconductor device, wherein the thickness of the Al y Ga 1-y N and the thickness of the Al x Ga z In 1-xz N are 1 nm or more and 20 nm or less, respectively.
前記x、yおよびzは不等式0<x<1、0<z<1、x+z<1
および 0.1≦y<1 を満足し、
前記AlNの厚さは 0.1 nm以上 3 nm以下であり、前記AlyGa1−yNの厚さと前記AlxGazIn1−x−zNの厚さは、それぞれ、1 nm以上 20 nm以下であることを特徴とする窒化物半導体装置。 A nitride semiconductor device having a laminated structure in which AlN, Al y Ga 1-y N, and Al x Ga z In 1-xz N are deposited in this order on a substrate,
Said x, y and z are inequalities 0 <x <1, 0 <z <1, x + z <1
And 0.1 ≦ y <1
The thickness of the AlN is 0.1 nm or more and 3 nm or less, and the thickness of the Al y Ga 1-y N and the thickness of the Al x Ga z In 1-xz N are 1 nm or more and 20 nm, respectively. A nitride semiconductor device comprising:
前記積層構造上にソース電極、ドレイン電極およびゲート電極を有し、電界効果トランジスタとして動作することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 4,
A nitride semiconductor device having a source electrode, a drain electrode, and a gate electrode on the stacked structure and operating as a field effect transistor.
前記AlyGa1−yNに接するソース電極およびドレイン電極を有し、前記積層構造上にゲート電極を有し、電界効果トランジスタとして動作することを特徴とする窒化物半導体装置。 The nitride semiconductor device according to any one of claims 1 to 4,
A nitride semiconductor device having a source electrode and a drain electrode in contact with the Al y Ga 1-y N, a gate electrode on the stacked structure, and operating as a field effect transistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008202849A JP2010040828A (en) | 2008-08-06 | 2008-08-06 | Nitride semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008202849A JP2010040828A (en) | 2008-08-06 | 2008-08-06 | Nitride semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010040828A true JP2010040828A (en) | 2010-02-18 |
Family
ID=42013048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008202849A Pending JP2010040828A (en) | 2008-08-06 | 2008-08-06 | Nitride semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010040828A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219247A (en) * | 2009-03-16 | 2010-09-30 | Fujitsu Ltd | Compound semiconductor device and manufacturing method therefor |
| JP2010267658A (en) * | 2009-05-12 | 2010-11-25 | Ngk Insulators Ltd | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element |
| JP2011222964A (en) * | 2010-03-24 | 2011-11-04 | Ngk Insulators Ltd | Epitaxial substrate for semiconductor device and semiconductor device |
| WO2013141618A1 (en) * | 2012-03-21 | 2013-09-26 | 서울옵토디바이스주식회사 | Gallium nitride-based semiconductor device |
| WO2015125471A1 (en) * | 2014-02-21 | 2015-08-27 | パナソニック株式会社 | Field-effect transistor |
| JP2015156454A (en) * | 2014-02-21 | 2015-08-27 | パナソニック株式会社 | field effect transistor |
| CN112219283A (en) * | 2020-07-01 | 2021-01-12 | 英诺赛科(珠海)科技有限公司 | Semiconductor device and method of manufacturing the same |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243424A (en) * | 2002-02-21 | 2003-08-29 | Oki Electric Ind Co Ltd | Heterojunction field effect transistor |
| JP2005268493A (en) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | Heterojunction field effect transistor |
| JP2006032911A (en) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | Semiconductor laminated structure, semiconductor element and HEMT element |
| JP2007200975A (en) * | 2006-01-24 | 2007-08-09 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacturing method thereof |
| JP2008140813A (en) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | Insulated gate field effect transistor |
-
2008
- 2008-08-06 JP JP2008202849A patent/JP2010040828A/en active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003243424A (en) * | 2002-02-21 | 2003-08-29 | Oki Electric Ind Co Ltd | Heterojunction field effect transistor |
| JP2005268493A (en) * | 2004-03-18 | 2005-09-29 | National Institute Of Information & Communication Technology | Heterojunction field effect transistor |
| JP2006032911A (en) * | 2004-06-15 | 2006-02-02 | Ngk Insulators Ltd | Semiconductor laminated structure, semiconductor element and HEMT element |
| JP2007200975A (en) * | 2006-01-24 | 2007-08-09 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and manufacturing method thereof |
| JP2008140813A (en) * | 2006-11-30 | 2008-06-19 | Oki Electric Ind Co Ltd | Insulated gate field effect transistor |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010219247A (en) * | 2009-03-16 | 2010-09-30 | Fujitsu Ltd | Compound semiconductor device and manufacturing method therefor |
| JP2010267658A (en) * | 2009-05-12 | 2010-11-25 | Ngk Insulators Ltd | Epitaxial substrate for semiconductor element, semiconductor element, and method for producing epitaxial substrate for semiconductor element |
| US9382641B2 (en) | 2009-05-12 | 2016-07-05 | Ngk Insulators, Ltd. | Epitaxial substrate for semiconductor device, semiconductor device, and method of manufacturing epitaxial substrate for semiconductor device |
| JP2011222964A (en) * | 2010-03-24 | 2011-11-04 | Ngk Insulators Ltd | Epitaxial substrate for semiconductor device and semiconductor device |
| WO2013141618A1 (en) * | 2012-03-21 | 2013-09-26 | 서울옵토디바이스주식회사 | Gallium nitride-based semiconductor device |
| WO2015125471A1 (en) * | 2014-02-21 | 2015-08-27 | パナソニック株式会社 | Field-effect transistor |
| JP2015156454A (en) * | 2014-02-21 | 2015-08-27 | パナソニック株式会社 | field effect transistor |
| JPWO2015125471A1 (en) * | 2014-02-21 | 2017-03-30 | パナソニック株式会社 | Field effect transistor |
| US10529841B2 (en) | 2014-02-21 | 2020-01-07 | Panasonic Corporation | Field effect transistor |
| CN112219283A (en) * | 2020-07-01 | 2021-01-12 | 英诺赛科(珠海)科技有限公司 | Semiconductor device and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7687828B2 (en) | Field-effect transistor | |
| JP6228167B2 (en) | Wide band gap HEMT with source connection field plate | |
| Higashiwaki et al. | AlN/GaN insulated-gate HFETs using cat-CVD SiN | |
| JP4592938B2 (en) | Semiconductor device | |
| CN101390201B (en) | Field Effect Transistor and Multilayer Epitaxial Film for Fabrication of Field Effect Transistor | |
| CN100373632C (en) | Group III nitride based high electron mobility transistor with barrier/spacer layer | |
| JP4469139B2 (en) | Compound semiconductor FET | |
| JP3393602B2 (en) | Semiconductor device | |
| US7777251B2 (en) | Compound semiconductor device and doherty amplifier using compound semiconductor device | |
| JP5224311B2 (en) | Semiconductor electronic device | |
| US7985984B2 (en) | III-nitride semiconductor field effect transistor | |
| JP5577681B2 (en) | Semiconductor device | |
| CN102646700B (en) | Epitaxial structure for nitride high electron mobility transistors of composite buffer layers | |
| US7525130B2 (en) | Polarization-doped field effect transistors (POLFETS) and materials and methods for making the same | |
| US9431526B2 (en) | Heterostructure with carrier concentration enhanced by single crystal REO induced strains | |
| JP2010040828A (en) | Nitride semiconductor device | |
| TW201916357A (en) | Semiconductor power device | |
| JP2012049170A (en) | Nitride semiconductor device | |
| Jiang et al. | Influence of polarization Coulomb field scattering on the electrical properties of normally-off recessed gate AlGaN/GaN metal–insulator–semiconductor high-electron-mobility transistor with ALD-Al2O3 gate dielectric stack | |
| CN107706238A (en) | HEMT device and its manufacture method | |
| JP5732228B2 (en) | Manufacturing method of nitride semiconductor device | |
| Bouguenna et al. | Comparative study on performance of cubic AlxGa1− xN/GaN nanostructures MODFETs and MOS-MODFETs | |
| Lu | Ultrawide Bandgap Nitride Semiconductor Heterojunction Field Effect Transistors | |
| JP7069486B2 (en) | High electron mobility transistor | |
| JP5505697B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120530 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120530 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130129 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130730 |