[go: up one dir, main page]

JP2010040817A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof Download PDF

Info

Publication number
JP2010040817A
JP2010040817A JP2008202747A JP2008202747A JP2010040817A JP 2010040817 A JP2010040817 A JP 2010040817A JP 2008202747 A JP2008202747 A JP 2008202747A JP 2008202747 A JP2008202747 A JP 2008202747A JP 2010040817 A JP2010040817 A JP 2010040817A
Authority
JP
Japan
Prior art keywords
semiconductor device
ferromagnetic powder
integrated circuit
semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008202747A
Other languages
Japanese (ja)
Inventor
Yoshitaka Aoki
由隆 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008202747A priority Critical patent/JP2010040817A/en
Publication of JP2010040817A publication Critical patent/JP2010040817A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/012

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】CSPと呼ばれる半導体装置において、シリコン基板の上面側の集積回路から外部へのあるいはその逆で外部からシリコン基板の上面側の集積回路への不要電磁輻射ノイズを抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】封止膜10は、熱硬化性樹脂10a中に強磁性体粉末10bが混入された材料によって形成されている。そして、封止膜10中の強磁性体粉末10bにより、シリコン基板1の上面側から外部へのあるいはその逆で外部からシリコン基板1の上面側への不要電磁輻射ノイズを抑制することができる。
【選択図】図1
In a semiconductor device called CSP, a semiconductor device capable of suppressing unnecessary electromagnetic radiation noise from an integrated circuit on the upper surface side of a silicon substrate to the outside or vice versa, from the outside to an integrated circuit on the upper surface side of the silicon substrate. And a method for manufacturing the same.
A sealing film 10 is formed of a material in which a ferromagnetic powder 10b is mixed in a thermosetting resin 10a. Then, the ferromagnetic powder 10b in the sealing film 10 can suppress unnecessary electromagnetic radiation noise from the upper surface side of the silicon substrate 1 to the outside or vice versa from the outside to the upper surface side of the silicon substrate 1.
[Selection] Figure 1

Description

この発明は半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来の半導体装置には、CSP(chip size package)と呼ばれるもので、半導体基板上に複数の配線が設けられ、配線の接続パッド部上面に柱状電極が設けられ、配線を含む半導体基板上にエポキシ系樹脂等からなる封止膜がその上面が柱状電極の上面と面一となるように設けられ、柱状電極の上面に半田ボールが設けられたものがある(例えば、特許文献1参照)。   A conventional semiconductor device is called a CSP (chip size package). A plurality of wirings are provided on a semiconductor substrate, a columnar electrode is provided on an upper surface of a connection pad portion of the wiring, and an epoxy is formed on the semiconductor substrate including the wirings. Some sealing films made of a resin or the like are provided such that the upper surface thereof is flush with the upper surface of the columnar electrode, and solder balls are provided on the upper surface of the columnar electrode (see, for example, Patent Document 1).

特開2004−342876号公報(図6)Japanese Patent Laying-Open No. 2004-342876 (FIG. 6)

ところで、上記従来の半導体装置では、エポキシ系樹脂等からなる封止膜により、外部雰囲気からの汚染や破損から半導体基板の上面側を保護することができるが、半導体基板の上面側から外部へのあるいはその逆で外部から半導体基板の上面側への不要電磁輻射ノイズを抑制することができないという問題があった。   By the way, in the above conventional semiconductor device, the upper surface side of the semiconductor substrate can be protected from contamination and damage from the external atmosphere by the sealing film made of epoxy resin or the like, but from the upper surface side of the semiconductor substrate to the outside Or, conversely, there is a problem that unnecessary electromagnetic radiation noise from the outside to the upper surface side of the semiconductor substrate cannot be suppressed.

そこで、この発明は、半導体基板の上面側から外部へのあるいはその逆で外部から半導体基板の上面側への不要電磁輻射ノイズを抑制することができる半導体装置およびその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a semiconductor device capable of suppressing unwanted electromagnetic radiation noise from the upper surface side of the semiconductor substrate to the outside or vice versa, and from the outside to the upper surface side of the semiconductor substrate, and a method for manufacturing the same. And

請求項1に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた集積回路と、接続パッドを介して前記集積回路と電気的に接続されて設けられた複数の配線と、前記配線の接続パッド部上に設けられた突起電極と、前記集積回路の上面を覆い、且つ前記突起電極の周囲に設けられた、樹脂中に強磁性体粉末が混入された材料からなる封止膜とを備えていることを特徴とするものである。
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記配線は、前記半導体基板上に設けられた絶縁膜上に設けられ、前記絶縁膜は樹脂中に強磁性体粉末が混入された材料からなることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1または2に記載の発明において、前記強磁性体粉末はFe、Co、Ni、FeNiのいずれかの粉末からなることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記突起電極上に半田ボールが設けられていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置の製造方法は、主面に複数の集積回路が形成された半導体ウエハ上に、接続パッドを介して前記集積回路と電気的に接続された複数の配線を形成する工程と、前記配線の接続パッド部上に突起電極を形成する工程と、前記集積回路の上面、且つ前記突起電極の周囲に、樹脂中に強磁性体粉末が混入された材料からなる封止膜を形成する工程と、前記半導体ウエハおよび前記封止膜をダイシングして、複数個の半導体装置を得る工程と、を有することを特徴とするものである。
請求項6に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記配線は、前記半導体基板上に形成された、樹脂中に強磁性体粉末が混入された材料からなる絶縁膜上に形成することを特徴とするものである。
請求項7に記載の発明に係る半導体装置の製造方法は、請求項5または6に記載の発明において、前記強磁性体粉末はFe、Co、Ni、FeNiのいずれかの粉末からなることを特徴とするものである。
請求項8に記載の発明に係る半導体装置の製造方法は、請求項5に記載の発明において、前記封止膜を形成した後に、前記突起電極上に半田ボールを形成する工程を有することを特徴とするものである。
According to a first aspect of the present invention, a semiconductor device includes a semiconductor substrate, an integrated circuit provided on the semiconductor substrate, and a plurality of wirings that are electrically connected to the integrated circuit through connection pads. And a protruding electrode provided on the connection pad portion of the wiring, and a material that covers the upper surface of the integrated circuit and that is provided around the protruding electrode and in which a ferromagnetic powder is mixed in a resin. And a sealing film.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the wiring is provided on an insulating film provided on the semiconductor substrate, and the insulating film is ferromagnetic in the resin. It consists of a material mixed with body powder.
A semiconductor device according to a third aspect of the present invention is the semiconductor device according to the first or second aspect, wherein the ferromagnetic powder is made of any one of Fe, Co, Ni, and FeNi. It is.
A semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to the first aspect, wherein a solder ball is provided on the protruding electrode.
According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a plurality of wirings electrically connected to the integrated circuit via connection pads on a semiconductor wafer having a plurality of integrated circuits formed on a main surface thereof; Forming a protruding electrode on the connection pad portion of the wiring, and forming the upper surface of the integrated circuit and around the protruding electrode with a material in which ferromagnetic powder is mixed in a resin. The method includes a step of forming a sealing film and a step of dicing the semiconductor wafer and the sealing film to obtain a plurality of semiconductor devices.
A method of manufacturing a semiconductor device according to a sixth aspect of the present invention is the method according to the fifth aspect, wherein the wiring is formed on the semiconductor substrate, and a material in which a ferromagnetic powder is mixed in a resin. It is characterized by being formed on an insulating film made of.
According to a seventh aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the fifth or sixth aspect, wherein the ferromagnetic powder is made of any one of Fe, Co, Ni, and FeNi. It is what.
According to an eighth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the fifth aspect of the invention, further comprising a step of forming a solder ball on the protruding electrode after the sealing film is formed. It is what.

この発明によれば、封止膜を樹脂中に強磁性体粉末が混入された材料によって形成しているので、封止膜中の強磁性体粉末により、半導体基板の上面側の集積回路から外部へのあるいはその逆で外部から半導体基板の上面側の集積回路への不要電磁輻射ノイズを抑制することができる。   According to the present invention, since the sealing film is formed of the material in which the ferromagnetic powder is mixed in the resin, the ferromagnetic powder in the sealing film causes the external circuit from the integrated circuit on the upper surface side of the semiconductor substrate. Therefore, it is possible to suppress unnecessary electromagnetic radiation noise from the outside to the integrated circuit on the upper surface side of the semiconductor substrate.

(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)1を備えている。シリコン基板1の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド2が集積回路に接続されて設けられている。
(First embodiment)
FIG. 1 is a sectional view of a semiconductor device as a first embodiment of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. An integrated circuit (not shown) having a predetermined function is provided on the upper surface of the silicon substrate 1, and a plurality of connection pads 2 made of aluminum-based metal or the like are provided on the periphery of the upper surface so as to be connected to the integrated circuit.

接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコン等からなる絶縁膜3が設けられ、接続パッド2の中央部は絶縁膜3に設けられた開口部4を介して露出されている。絶縁膜3の上面にはポリイミド系樹脂、エポキシ系樹脂等の熱硬化性樹脂からなる保護膜5が設けられている。絶縁膜3の開口部4に対応する部分における保護膜5には開口部6が設けられている。   An insulating film 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central portion of the connection pad 2, and the central portion of the connection pad 2 is exposed through an opening 4 provided in the insulating film 3. Yes. A protective film 5 made of a thermosetting resin such as polyimide resin or epoxy resin is provided on the upper surface of the insulating film 3. An opening 6 is provided in the protective film 5 at a portion corresponding to the opening 4 of the insulating film 3.

保護膜5の上面には銅を含む金属からなる下地金属層7が設けられている。下地金属層7の上面全体には銅からなる配線8が設けられている。下地金属層7を含む配線8の一端部は、絶縁膜3および保護膜5の開口部4、6を介して接続パッド2に接続されている。配線8の接続パッド部上面には銅からなる柱状電極(突起電極)9が設けられている。   A base metal layer 7 made of a metal containing copper is provided on the upper surface of the protective film 5. A wiring 8 made of copper is provided on the entire upper surface of the base metal layer 7. One end of the wiring 8 including the base metal layer 7 is connected to the connection pad 2 through the openings 4 and 6 of the insulating film 3 and the protective film 5. A columnar electrode (projection electrode) 9 made of copper is provided on the upper surface of the connection pad portion of the wiring 8.

配線8を含む保護膜5の上面には封止膜10がその上面が柱状電極9の上面と面一となるように設けられている。この場合、封止膜10は、ポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂10a中にFe、Co、Ni、FeNi等からなる強磁性体粉末10bが混入された材料からなっている。柱状電極9の上面には半田ボール11が設けられている。   A sealing film 10 is provided on the upper surface of the protective film 5 including the wiring 8 so that the upper surface thereof is flush with the upper surface of the columnar electrode 9. In this case, the sealing film 10 is made of a material in which a ferromagnetic powder 10b made of Fe, Co, Ni, FeNi or the like is mixed in a thermosetting resin 10a made of polyimide resin, epoxy resin or the like. . A solder ball 11 is provided on the upper surface of the columnar electrode 9.

以上のように、この半導体装置では、封止膜10を、ポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂10a中にFe、Co、Ni、FeNi等からなる強磁性体粉末10bが混入された材料によって形成しているので、封止膜10中の強磁性体粉末10bにより、シリコン基板1の上面側(集積回路)から外部へのあるいはその逆で外部からシリコン基板1の上面側(集積回路)への不要電磁輻射ノイズを抑制することができる。   As described above, in this semiconductor device, the sealing film 10 is mixed with the ferromagnetic powder 10b made of Fe, Co, Ni, FeNi or the like in the thermosetting resin 10a made of polyimide resin, epoxy resin or the like. Therefore, the ferromagnetic powder 10b in the sealing film 10 is formed from the upper surface side (integrated circuit) of the silicon substrate 1 to the outside or vice versa. Unnecessary electromagnetic radiation noise to the integrated circuit) can be suppressed.

次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、ウエハ状態のシリコン基板(以下、半導体ウエハ21という)の上面にアルミニウム系金属等からなる接続パッド2、酸化シリコン等からなる絶縁膜3およびポリイミド系樹脂、エポキシ系樹脂等からなる保護膜5が形成され、接続パッド2の中央部が絶縁膜3および保護膜5に形成された開口部4、6を介して露出されたものを準備する。   Next, an example of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, on the upper surface of a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21), a connection pad 2 made of aluminum metal, an insulating film 3 made of silicon oxide or the like, a polyimide resin, an epoxy resin, etc. A protective film 5 made of resin or the like is formed, and the connection pad 2 is exposed through the openings 4 and 6 formed in the insulating film 3 and the protective film 5.

この場合、半導体ウエハ21の上面において各半導体装置が形成される領域には所定の機能の集積回路(図示せず)が形成され、接続パッド2はそれぞれ対応する領域に形成された集積回路に電気的に接続されている。なお、図2において、符号22で示す領域はダイシングラインに対応する領域である。   In this case, an integrated circuit (not shown) having a predetermined function is formed in a region where each semiconductor device is formed on the upper surface of the semiconductor wafer 21, and the connection pad 2 is electrically connected to the integrated circuit formed in the corresponding region. Connected. In FIG. 2, an area indicated by reference numeral 22 is an area corresponding to a dicing line.

次に、図3に示すように、絶縁膜3および保護膜5の開口部4、6を介して露出された接続パッド2の上面を含む保護膜5の上面全体に下地金属層7を形成する。この場合、下地金属層7は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタン等の薄膜層上にスパッタにより銅層を形成したものであってもよい。   Next, as shown in FIG. 3, a base metal layer 7 is formed on the entire upper surface of the protective film 5 including the upper surfaces of the connection pads 2 exposed through the openings 4 and 6 of the insulating film 3 and the protective film 5. . In this case, the base metal layer 7 may be only a copper layer formed by electroless plating, or may be only a copper layer formed by sputtering, and a thin film such as titanium formed by sputtering. A copper layer may be formed on the layer by sputtering.

次に、下地金属層7の上面にメッキレジスト膜23をパターン形成する。この場合、配線8形成領域に対応する部分におけるメッキレジスト膜23には開口部24が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜23の開口部24内の下地金属層7の上面に配線8を形成する。次に、メッキレジスト膜23を剥離する。   Next, a plating resist film 23 is pattern-formed on the upper surface of the base metal layer 7. In this case, an opening 24 is formed in the plating resist film 23 in a portion corresponding to the wiring 8 formation region. Next, by performing electrolytic plating of copper using the base metal layer 7 as a plating current path, the wiring 8 is formed on the upper surface of the base metal layer 7 in the opening 24 of the plating resist film 23. Next, the plating resist film 23 is peeled off.

次に、図4に示すように、配線8を含む下地金属層7の上面にメッキレジスト膜25をパターン形成する。この場合、配線8の接続パッド部つまり柱状電極9形成領域に対応する部分におけるレジスト膜25には開口部26が形成されている。次に、下地金属層7をメッキ電流路とした銅の電解メッキを行うことにより、メッキレジスト膜25の開口部26内の配線8の接続パッド部上面に柱状電極9を形成する。次に、メッキレジスト膜25を剥離し、次いで、配線8をマスクとして下地金属層7の不要な部分をエッチングして除去すると、図5に示すように、配線8下にのみ下地金属層7が残存される。   Next, as shown in FIG. 4, a plating resist film 25 is formed on the upper surface of the base metal layer 7 including the wiring 8. In this case, an opening 26 is formed in the resist film 25 in the connection pad portion of the wiring 8, that is, the portion corresponding to the columnar electrode 9 formation region. Next, the columnar electrode 9 is formed on the upper surface of the connection pad portion of the wiring 8 in the opening 26 of the plating resist film 25 by performing electrolytic plating of copper using the base metal layer 7 as a plating current path. Next, when the plating resist film 25 is peeled off, and then unnecessary portions of the base metal layer 7 are removed by etching using the wiring 8 as a mask, the base metal layer 7 is formed only under the wiring 8 as shown in FIG. Remain.

次に、図6に示すように、配線8および柱状電極9を含む保護膜5の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂10a中にFe、Co、Ni、FeNi等からなる強磁性体粉末10bが混入された材料からなる封止膜10をその厚さが柱状電極9の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極9の上面は封止膜10によって覆われている。この場合、熱硬化性樹脂10a中に強磁性体粉末10bが混入された材料をスクリーン印刷法やスピンコート法等により塗布すればよいので、製造工程数が増加しないようにすることができる。   Next, as shown in FIG. 6, a thermosetting resin 10a made of a polyimide resin, an epoxy resin, or the like is formed on the upper surface of the protective film 5 including the wiring 8 and the columnar electrode 9 by a screen printing method, a spin coating method, or the like. A sealing film 10 made of a material in which a ferromagnetic powder 10b made of Fe, Co, Ni, FeNi or the like is mixed is formed so that its thickness is slightly larger than the height of the columnar electrode 9. Therefore, in this state, the upper surface of the columnar electrode 9 is covered with the sealing film 10. In this case, since the material in which the ferromagnetic powder 10b is mixed in the thermosetting resin 10a may be applied by a screen printing method, a spin coating method, or the like, the number of manufacturing steps can be prevented from increasing.

次に、封止膜10の上面側を適宜に研磨して除去することにより、図7に示すように、柱状電極9の上面を露出させるとともに、この露出された柱状電極9の上面を含む封止膜10の上面を平坦化する。次に、図8に示すように、柱状電極9の上面に半田ボール11を形成する。次に、図9に示すように、ダイシングライン22に沿って、封止膜10、保護膜5、絶縁膜3および半導体ウエハ21をダイシングすると、図1に示す半導体装置が複数個得られる。   Next, by appropriately polishing and removing the upper surface side of the sealing film 10, the upper surface of the columnar electrode 9 is exposed and the sealing including the exposed upper surface of the columnar electrode 9 is performed as shown in FIG. The upper surface of the stop film 10 is flattened. Next, as shown in FIG. 8, solder balls 11 are formed on the upper surface of the columnar electrode 9. Next, as shown in FIG. 9, when the sealing film 10, the protective film 5, the insulating film 3, and the semiconductor wafer 21 are diced along the dicing line 22, a plurality of semiconductor devices shown in FIG. 1 are obtained.

(第2実施形態)
図10はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、保護膜(絶縁膜)5をポリイミド系樹脂、エポキシ系樹脂等からなる熱硬化性樹脂5a中に強磁性体粉末5bが混入された材料によって形成した点である。
(Second Embodiment)
FIG. 10 is a sectional view of a semiconductor device as a second embodiment of the present invention. This semiconductor device is different from the semiconductor device shown in FIG. 1 in that the protective film (insulating film) 5 is mixed with a ferromagnetic powder 5b in a thermosetting resin 5a made of polyimide resin, epoxy resin, or the like. It is a point formed by the material.

この半導体装置では、封止膜10および保護膜5中の強磁性体粉末10b、5bにより、図1に示す半導体装置の場合よりも、シリコン基板1の上面側(集積回路)から外部へのあるいはその逆で外部からシリコン基板1の上面側(集積回路)への不要電磁輻射ノイズをより一層抑制することができる。また、保護膜5の形成に際しては、熱硬化性樹脂5a中に強磁性体粉末5bが混入された材料をスクリーン印刷法やスピンコート法等により塗布すればよいので、製造工程数が増加しないようにすることができる。   In this semiconductor device, the ferromagnetic powders 10b and 5b in the sealing film 10 and the protective film 5 are connected to the outside from the upper surface side (integrated circuit) of the silicon substrate 1 as compared with the case of the semiconductor device shown in FIG. On the contrary, unnecessary electromagnetic radiation noise from the outside to the upper surface side (integrated circuit) of the silicon substrate 1 can be further suppressed. Further, when the protective film 5 is formed, a material in which the ferromagnetic powder 5b is mixed in the thermosetting resin 5a may be applied by a screen printing method, a spin coating method, or the like, so that the number of manufacturing steps does not increase. Can be.

この発明の第1実施形態としての半導体装置の断面図。1 is a cross-sectional view of a semiconductor device as a first embodiment of the present invention. 図1に示す半導体装置の製造に際し、当初準備したものの断面図。Sectional drawing of what was initially prepared in the case of manufacture of the semiconductor device shown in FIG. 図2に続く工程の断面図。Sectional drawing of the process following FIG. 図3に続く工程の断面図。Sectional drawing of the process following FIG. 図4に続く工程の断面図。Sectional drawing of the process following FIG. 図5に続く工程の断面図。Sectional drawing of the process following FIG. 図6に続く工程の断面図。Sectional drawing of the process following FIG. 図7に続く工程の断面図。Sectional drawing of the process following FIG. 図8に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. この発明の第2実施形態としての半導体装置の断面図。Sectional drawing of the semiconductor device as 2nd Embodiment of this invention.

符号の説明Explanation of symbols

1 シリコン基板
2 接続パッド
3 絶縁膜
5 保護膜
5a 熱硬化性樹脂
5b 強磁性体粉末
7 下地金属層
8 配線
9 柱状電極
10 封止膜
10a 熱硬化性樹脂
10b 強磁性体粉末
11 半田ボール
21 半導体ウエハ
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Connection pad 3 Insulating film 5 Protective film 5a Thermosetting resin 5b Ferromagnetic powder 7 Base metal layer 8 Wiring 9 Columnar electrode 10 Sealing film 10a Thermosetting resin 10b Ferromagnetic powder 11 Solder ball 21 Semiconductor Wafer

Claims (8)

半導体基板と、前記半導体基板上に設けられた集積回路と、接続パッドを介して前記集積回路と電気的に接続されて設けられた複数の配線と、前記配線の接続パッド部上に設けられた突起電極と、前記集積回路の上面を覆い、且つ前記突起電極の周囲に設けられた、樹脂中に強磁性体粉末が混入された材料からなる封止膜とを備えていることを特徴とする半導体装置。   A semiconductor substrate; an integrated circuit provided on the semiconductor substrate; a plurality of wirings provided to be electrically connected to the integrated circuit via connection pads; and a connection pad portion provided on the wirings. A protruding electrode; and a sealing film that covers the upper surface of the integrated circuit and that is provided around the protruding electrode and is made of a material in which ferromagnetic powder is mixed in a resin. Semiconductor device. 請求項1に記載の発明において、前記配線は、前記半導体基板上に設けられた絶縁膜上に設けられ、前記絶縁膜は樹脂中に強磁性体粉末が混入された材料からなることを特徴とする半導体装置。   The invention according to claim 1, wherein the wiring is provided on an insulating film provided on the semiconductor substrate, and the insulating film is made of a material in which ferromagnetic powder is mixed in a resin. Semiconductor device. 請求項1または2に記載の発明において、前記強磁性体粉末はFe、Co、Ni、FeNiのいずれかの粉末からなることを特徴とする半導体装置。   3. The semiconductor device according to claim 1, wherein the ferromagnetic powder is made of any one of Fe, Co, Ni, and FeNi. 請求項1に記載の発明において、前記突起電極上に半田ボールが設けられていることを特徴とする半導体装置。   2. The semiconductor device according to claim 1, wherein a solder ball is provided on the protruding electrode. 主面に複数の集積回路が形成された半導体ウエハ上に、接続パッドを介して前記集積回路と電気的に接続された複数の配線を形成する工程と、
前記配線の接続パッド部上に突起電極を形成する工程と、
前記集積回路の上面、且つ前記突起電極の周囲に、樹脂中に強磁性体粉末が混入された材料からなる封止膜を形成する工程と、
前記半導体ウエハおよび前記封止膜をダイシングして、複数個の半導体装置を得る工程と、
を有することを特徴とする半導体装置の製造方法。
Forming a plurality of wirings electrically connected to the integrated circuit via connection pads on a semiconductor wafer having a plurality of integrated circuits formed on a main surface;
Forming a protruding electrode on the connection pad portion of the wiring;
Forming a sealing film made of a material in which ferromagnetic powder is mixed in a resin on the upper surface of the integrated circuit and around the protruding electrodes;
Dicing the semiconductor wafer and the sealing film to obtain a plurality of semiconductor devices;
A method for manufacturing a semiconductor device, comprising:
請求項5に記載の発明において、前記配線は、前記半導体基板上に形成された、樹脂中に強磁性体粉末が混入された材料からなる絶縁膜上に形成することを特徴とする半導体装置の製造方法。   6. The semiconductor device according to claim 5, wherein the wiring is formed on an insulating film formed on the semiconductor substrate and made of a material in which ferromagnetic powder is mixed in a resin. Production method. 請求項5または6に記載の発明において、前記強磁性体粉末はFe、Co、Ni、FeNiのいずれかの粉末からなることを特徴とする半導体装置の製造方法。   7. The method of manufacturing a semiconductor device according to claim 5, wherein the ferromagnetic powder is made of any one of Fe, Co, Ni, and FeNi. 請求項5に記載の発明において、前記封止膜を形成した後に、前記突起電極上に半田ボールを形成する工程を有することを特徴とする半導体装置の製造方法。   6. The method of manufacturing a semiconductor device according to claim 5, further comprising a step of forming a solder ball on the protruding electrode after forming the sealing film.
JP2008202747A 2008-08-06 2008-08-06 Semiconductor device and manufacturing method thereof Pending JP2010040817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008202747A JP2010040817A (en) 2008-08-06 2008-08-06 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202747A JP2010040817A (en) 2008-08-06 2008-08-06 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2010040817A true JP2010040817A (en) 2010-02-18

Family

ID=42013041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202747A Pending JP2010040817A (en) 2008-08-06 2008-08-06 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2010040817A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024116A1 (en) * 2000-08-31 2002-02-28 Mark Tuttle Method and apparatus for magnetic shielding of an integrated circuit
JP2006059839A (en) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2008198766A (en) * 2007-02-13 2008-08-28 Casio Comput Co Ltd Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024116A1 (en) * 2000-08-31 2002-02-28 Mark Tuttle Method and apparatus for magnetic shielding of an integrated circuit
JP2006059839A (en) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2008198766A (en) * 2007-02-13 2008-08-28 Casio Comput Co Ltd Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
TWI660477B (en) Semiconductor package and manufacturing method thereof
US20080105981A1 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
KR101030153B1 (en) Semiconductor device and manufacturing method thereof
JP3459234B2 (en) Semiconductor device and manufacturing method thereof
JP4765947B2 (en) Semiconductor device and manufacturing method thereof
JP4492621B2 (en) Semiconductor device and manufacturing method thereof
US8349736B2 (en) Semiconductor device manufacturing method and semiconductor device
JP3945380B2 (en) Semiconductor device and manufacturing method thereof
CN101847610B (en) Semiconductor device and manufacturing method thereof
JP2008244383A (en) Semiconductor device and manufacturing method thereof
JP2008210828A (en) Semiconductor device and manufacturing method thereof
JP5433849B2 (en) Magnetic sensor
JP2008218494A (en) Semiconductor device and manufacturing method thereof
JP4506168B2 (en) Semiconductor device and its mounting structure
JP2010040817A (en) Semiconductor device and manufacturing method thereof
JP4686962B2 (en) Manufacturing method of semiconductor device
CN101996971A (en) Semiconductor device and manufacture method thereof
CN112750794A (en) Stress relieving structure
JP5095991B2 (en) Manufacturing method of semiconductor device
JP4987683B2 (en) Semiconductor device and manufacturing method thereof
JP2007294558A (en) Semiconductor device and manufacturing method thereof
JP2011091432A (en) Method of manufacturing semiconductor device
JP2007250849A (en) Manufacturing method of semiconductor device
JP2014003336A (en) Method of manufacturing semiconductor device
US20060284288A1 (en) Wafer and single chip having circuit rearranged structure and method for fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110324

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130708